CN117709255A - 间接访问寄存器的测试方法、装置、设备及介质 - Google Patents

Abstract

本发明公开了一种间接访问寄存器的测试方法、装置、设备及介质。IP级测试方法包括：根据与目标间接访问寄存器匹配的前门访问路径和后门访问路径，建立前后门访问路径映射关系；根据前后门访问路径映射关系和前门读写方法，构建IP级测试激励对目标间接访问寄存器进行IP级测试。SoC级测试方法包括：根据与待测的系统级测试场景匹配的场景描述信息以及与目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件，对所述目标间接访问寄存器进行SoC级测试。本发明实施例的技术方案实现了一种标准化的间接访问寄存器的测试方法，提高了间接访问寄存器的测试效率，降低了人力成本。

Description

间接访问寄存器的测试方法、装置、设备及介质

技术领域

本发明涉及AI芯片的测试技术领域，尤其涉及一种间接访问寄存器的IP级测试方法、SoC级测试方法、IP级测试装置、SoC级测试装置、电子设备及可读存储介质。

背景技术

在AI（Artificial Intelligence，人工智能）高速数据传输芯片的设计中，间接访问寄存器因为具有灵活性高，指令长度短以及节省控制总线上的地址空间分配等优势而被广泛采用。

但是，间接访问寄存器的测试复杂度高，不能用常规的寄存器模型实现IP（Intellectual Property，知识产权核）级测试。现有技术主要通过定制测试激励的方式完成对特定间接访问寄存器的测试。一旦寄存器设计发生变化，就需要重新设计新的测试激励，因此，现有的测试方式人力成本高，可复用性低，维护成本高。

此外，间接访问寄存器的访问速度慢，而且配置复杂，这就导致在子系统或SoC（System on Chip，系统级芯片）层次的验证中，间接访问寄存器的访问过程占用了大量的资源。在复杂的系统验证中，这部分仿真时间严重拖慢了验证的进度和效率。同时，子系统或者SoC对于复杂间接访问寄存器IP的学习成本高、周期长、维护成本高且可复用性差，一旦涉及到间接访问寄存器IP的改动，定制的激励文件往往需要推倒重写。

发明内容

本发明实施例提供了一种间接访问寄存器的IP级测试方法、SoC级测试方法、IP级测试装置、SoC级测试装置、电子设备及可读存储介质，以提高间接访问寄存器的IP级以及SoC级测试效率。

根据本发明实施例的一方面，提供了一种间接访问寄存器的IP级测试方法，包括：

获取与待测的目标间接访问寄存器匹配的至少一条前门访问路径以及至少一条后门访问路径；

根据各所述前门访问路径以及各所述后门访问路径，建立与所述目标间接访问寄存器对应的前后门访问路径映射关系；

根据所述前后门访问路径映射关系，以及预先构建的前门读写方法，构建与所述目标间接访问寄存器匹配的IP级测试激励；

通过执行所述IP级测试激励，对所述目标间接访问寄存器进行IP级测试。

根据本发明实施例的另一方面，还提供了一种间接访问寄存器的SoC级测试方法，包括：

获取与待测的系统级测试场景匹配的场景描述信息，系统级测试场景中包含通过如本发明任一实施例所述的间接访问寄存器的IP级测试方法完成测试的目标间接访问寄存器；

根据所述场景描述信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件；

通过在所述系统级测试场景中执行所述激励文件，对所述目标间接访问寄存器进行SoC级测试。

根据本发明实施例的另一方面，还提供了一种间接访问寄存器的IP级测试装置，包括：

访问路径获取模块，用于获取与待测的目标间接访问寄存器匹配的至少一条前门访问路径以及至少一条后门访问路径；

映射关系建立模块，用于根据各所述前门访问路径以及各所述后门访问路径，建立与所述目标间接访问寄存器对应的前后门访问路径映射关系；

测试激励构建模块，用于根据所述前后门访问路径映射关系，以及预先构建的前门读写方法，构建与所述目标间接访问寄存器匹配的IP级测试激励；

IP级测试模块，用于通过执行所述IP级测试激励，对所述目标间接访问寄存器进行IP级测试。

根据本发明实施例的另一方面，还提供了一种间接访问寄存器的SoC级测试装置，包括：

场景描述信息获取模块，用于获取与待测的系统级测试场景匹配的场景描述信息，系统级测试场景中包含通过如本发明任意实施例所述的间接访问寄存器的IP级测试方法完成测试的目标间接访问寄存器；

激励文件生成模块，用于根据所述场景描述信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件；

SoC级测试模块，用于通过在所述系统级测试场景中执行所述激励文件，对所述目标间接访问寄存器进行SoC级测试。

根据本发明实施例的另一方面，还提供了一种电子设备，所述电子设备包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的间接访问寄存器的IP级测试方法，或者，间接访问寄存器的SoC级测试方法。

根据本发明实施例的另一方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的间接访问寄存器的IP级测试方法，或者，间接访问寄存器的SoC级测试方法。

本发明实施例的技术方案，通过获取与待测的目标间接访问寄存器匹配的至少一条前门访问路径以及至少一条后门访问路径；根据各所述前门访问路径以及各所述后门访问路径，建立与所述目标间接访问寄存器对应的前后门访问路径映射关系；根据所述前后门访问路径映射关系，以及预先构建的前门读写方法，构建与所述目标间接访问寄存器匹配的IP级测试激励的技术手段，创造性的实现了一种标准化的间接访问寄存器的IP级测试方法，可以自动生成用于进行间接访问寄存器测试的测试激励，提高了间接访问寄存器的IP级测试效率，一旦间接访问寄存器的设计发生变更，即可高效实现测试激励的更新，在大大降低人力成本的前提下，提高了测试激励的复用性，有效降低测试激励的维护成本。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例一提供的一种间接访问寄存器的IP级测试方法的流程图；

图2是根据本发明实施例二提供的另一种间接访问寄存器的IP级测试方法的流程图；

图3是是根据本发明实施例三提供的一种间接访问寄存器的SoC级测试方法的流程图；

图4是根据本发明实施例四提供的另一种间接访问寄存器的SoC级测试方法的流程图；

图5是本发明实施例的技术方案所适用的一种具体系统级测试场景的完整测试流程示意图；

图6是根据本发明实施例五提供的一种间接访问寄存器的IP级测试装置的结构示意图；

图7是根据本发明实施例六提供的一种间接访问寄存器的SoC级测试装置的结构示意图；

图8是实现本发明实施例的间接访问寄存器的IP级测试或者SoC级测试方法的电子设备的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例一

图1为本发明实施例一提供的一种间接访问寄存器的IP级测试方法的流程图，本实施例可适用于对包含待测试的间接访问寄存器的IP核（也可以理解为一小块电路板）进行测试的情况，该方法可以由间接访问寄存器的IP级测试装置来执行，该装置可以采用硬件和/或软件的形式实现，并一般可配置于具有数据处理功能的电子设备中。如图1所示，该方法包括：

S110、获取与待测的目标间接访问寄存器匹配的至少一条前门访问路径以及至少一条后门访问路径。

其中，间接访问寄存器中不是直接存储的操作数，而是将操作数以间接寻址的方式进行存储，当用户需要对间接访问寄存器中某一个具体的操作数进行访问时，可能需要在该间接访问寄存器的各个寄存器单元中进行两级或者多级寻址，最终获取所需的操作数。

其中，寄存器的前门访问可以理解为在待测寄存器模型上所做的读写操作，是通过通用验证组件实现总线上的物理时序访问，是真实的物理操作；寄存器的后门访问可以理解为将对待测寄存器模型的读写操作，直接作用到待测寄存器模型的寄存器变量上，而不通过物理总线的访问。与前门访问相比，后门访问具有速度快、不需要耗费时间以及0时刻立即返回等特点。

在本实施例中，为了最终构建得到用于对该间接访问寄存器进行测试的测试激励，需要首先获取符合该目标间接访问寄存器设计指标的一条或者多条前门访问路径以及一条或者多条后门访问路径。

其中，前门访问路径可以理解为以前门访问的方式，对目标间接访问寄存器中设定寄存器单元中设定存储空间进行读写访问时的路径访问顺序，相对应的，后门访问路径可以理解为以后门访问的方式，对目标间接访问寄存器中设定寄存器单元中设定存储空间进行读写访问时的路径访问顺序。

可选的，可以从间接访问寄存器的开发手册中的访问路径构建示例中，自动提取各所述前门访问路径以及各所述后门访问路径。

S120、根据各所述前门访问路径以及各所述后门访问路径，建立与所述目标间接访问寄存器对应的前后门访问路径映射关系。

其中，目标间接访问寄存器对应的前后门访问路径映射关系，可以理解为当对目标间接访问寄存器中同一寄存器单元中的同一存储空间进行读访问或者写访问时，所使用的前门访问路径和后门访问路径之间的对应关系。

换句话说，当获取某一前门访问路径A，并确定该前门访问路径A可以实现对目标间接访问寄存器中寄存器单元B中的存储空间C进行读写访问后，基于上述前后门访问路径映射关系，可以构建得到与前门访问路径A对应的后门访问路径A’，该后门访问路径A’同样可以实现对目标间接访问寄存器中寄存器单元B中的存储空间C进行读写访问。

也即，基于一个前门访问路径，以及该前后门访问路径映射关系，可以得到与该前门访问路径相同访问效果的后门访问路径，以及，基于一个后门访问路径，以及该前后门访问路径映射关系，可以得到与该后门访问路径相同访问效果的前门访问路径。

在本实施例的一个可选的实施方式中，在获取各所述前门访问路径以及各所述后门访问路径后，可以构建得到多个与目标间接访问寄存器中相同读写访问方式对应的前后门访问路径对，之后，通过将上述各前后门访问路径对输入至预先训练的神经网络模型中，获取与所述目标间接访问寄存器对应的前后门访问路径映射关系。

为了实现使用的高效性，上述前后门访问路径映射关系支持excel，json格式的存储和输出，便于在不同用户之间进行复用。

S130、根据所述前后门访问路径映射关系，以及预先构建的前门读写方法，构建与所述目标间接访问寄存器匹配的IP级测试激励。

其中，前门读写方法可以包括前门写入方法以及前门读取方法，其中，前门写入方法用于实现以前门访问的方式，向目标间接访问寄存器中设定寄存器单元的设定存储空间中写入数据，前门读取方法用于实现以前门访问的方式，从目标间接访问寄存器中设定寄存器单元的设定存储空间中读取数据。

其中，前门读写方法可以为目标间接访问寄存器的开发人员预先实现的API（Application Programming Interface，应用程序接口），用户可以通过接口调用的方式，直接使用所需的前门写入方法或者前门读取方法。

IP级测试激励，可以理解为对目标间接访问寄存器进行读写访问测试时，所使用的测试用例。可以包括：具体的读写访问方式以及访问结果的验证方式。

可选的，所述IP级测试激励可以包括下述至少一项：

默认值读取测试激励，用于检查所述目标间接访问寄存器的默认值是否准确；

前门写前门读测试激励，用于通过前门读写方法依次写入和读取所述目标间接访问寄存器的值，并检查读写结果的一致性；

前门写后门读测试激励，用于在通过前门写入方法写入所述目标间接访问寄存器的值后，通过后门读取所述目标间接访问寄存器的值，并检查读写结果的一致性；

后门写前门读测试激励，用于在通过后门写入所述目标间接访问寄存器的值后，通过前门读取方法读取所述目标间接访问寄存器的值，并检查读写结果的一致性。

其中，默认值读取测试激励的构建方式与现有技术类似，这里不再进行赘述。

在构建得到前门写前门读测试激励时，可以在确定前门访问路径X后，基于前门写入方法，构建向该前门访问路径X对应的存储空间前门写入一个数值x的第一测试指令，再构建基于前门读取方法，从该前门访问路径X对应的存储空间中，前门读取数值的第二测试指令，最后，构建检测读写结果一致性的第三测试指令。通过将上述第一测试指令、第二测试指令以及第三测试指令进行组合，可以得到一条前门写前门读测试激励。

相类似的，在构建得到前门写后门读测试激励时，可以在确定前门访问路径Y后，基于前门写入方法，构建向该前门访问路径Y对应的存储空间前门写入一个数值y的第四测试指令，之后，基于前后门访问路径映射关系，确定出与该前门访问路径Y对应的后门访问路径Y’，进而，可以直接构建出从该后门访问路径Y’对应的存储空间中，后门读取数值的第五测试指令，最后，构建检测读写结果一致性的第六测试指令。通过将上述第四测试指令、第五测试指令以及第六测试指令进行组合，得到一条前门写后门读测试激励。

相类似的，在构建得到后门写前门读测试激励时，可以在确定后门访问路径Z后，直接构建向该后门访问路径Z对应的存储空间后门写入一个数值z的第七测试指令，之后，基于前后门访问路径映射关系，确定出与该后门访问路径Z对应的前门访问路径Z’，进而，基于前门读取方法，可以构建出在该前门访问路径Z’对应的存储空间中，前门读取数值的第八测试指令，最后，构建检测读写结果一致性的第九测试指令。通过将上述第七测试指令、第八测试指令以及第九测试指令进行组合，得到一条后门写前门读测试激励。

S140、通过执行所述IP级测试激励，对所述目标间接访问寄存器进行IP级测试。

通过多轮执行下述操作：执行IP级测试激励，对激励执行结果进行分析以及修正目标间接访问寄存器中的设计异常，可以最终得到符合预期的目标间接访问寄存器，此时，目标间接访问寄存器通过（或者说完成）IP级测试。

本发明实施例的技术方案，通过获取与待测的目标间接访问寄存器匹配的至少一条前门访问路径以及至少一条后门访问路径；根据各所述前门访问路径以及各所述后门访问路径，建立与所述目标间接访问寄存器对应的前后门访问路径映射关系；根据所述前后门访问路径映射关系，以及预先构建的前门读写方法，构建与所述目标间接访问寄存器匹配的IP级测试激励的技术手段，创造性的实现了一种标准化的间接访问寄存器的IP级测试方法，可以自动生成用于进行间接访问寄存器测试的测试激励，提高了间接访问寄存器的IP级测试效率。

实施例二

图2为本发明实施例二提供的另一种间接访问寄存器的IP级测试方法的流程图，本实施例以上述各实施例为基础进行细化。如图2所示，该方法包括：

S210、对目标间接访问寄存器的寄存器描述文件进行解析，获取与所述目标间接访问寄存器匹配的各项存储器属性信息。

其中，寄存器描述文件可以为开发人员在开发目标间接访问寄存器的过程中所维护的文档，具体的，该寄存器描述文件可以为寄存器抽象层文件（也可以简称为ralf）。

通过解析该寄存器描述文件，可以解析得到该目标间接访问寄存器的各项寄存器属性信息，例如，寄存器名称关键字、寄存器域段名称关键字和寄存器字节关键字；寄存器字节关键字即bit信息，可以包括名称、位宽、读取权限和复位值等信息。

S220、获取与待测的目标间接访问寄存器匹配的至少一条前门访问路径以及至少一条后门访问路径。

S230、根据各所述前门访问路径以及各所述后门访问路径，建立与所述目标间接访问寄存器对应的前后门访问路径映射关系。

S240、根据所述前后门访问路径映射关系、预先构建的前门读写方法以及所述各项存储器属性信息，构建与所述目标间接访问寄存器匹配的IP级测试激励。

通过结合目标间接访问寄存器的各项存储器属性信息，可以构建出更加准确，针对性更强的IP级测试激励。

S250、通过执行所述IP级测试激励，对所述目标间接访问寄存器进行IP级测试。

S260、每当检测到目标间接访问寄存器的前门访问路径、后门访问路径以及寄存器描述文件中的至少一项发生变更时，触发生成新的IP级测试激励，以对变更的目标间接访问寄存器进行重新测试。

如前所述，本发明各实施例的技术方案在实施时，无需任何人为操作，因此，当目标间接访问寄存器的设计发生变更时，可以基于更新内容，重新生成符合新设计的新的IP级测试激励。

本发明实施例的技术方案可以在间接访问寄存器的设计发生变更时，高效实现测试激励的更新，在大大降低人力成本的前提下，提高了测试激励的复用性，有效降低测试激励的维护成本。

实施例三

图3为本发明实施例三提供的一种间接访问寄存器的SoC级测试方法的流程图，本实施例可适用于对包含有通过IP级测试的一个或者多个间接访问寄存器的系统级芯片（或者理解为一个大规模电路板）进行测试的情况。该方法可以由间接访问寄存器的SoC级测试装置来执行，该装置可以采用硬件和/或软件的形式实现，并一般可配置于具有数据处理功能的电子设备中。如图3所示，该方法包括：

S310、获取与待测的系统级测试场景匹配的场景描述信息。

其中，系统级测试场景中包含通过前述各实施例的方法完成测试的目标间接访问寄存器。

具体的，系统级测试场景可以理解为在一个同时包含多个类型的电子器件的大型电路板上，通过各类型电子器件的共同配合，实现设定计算任务的场景。例如，在大型电路板K上实现设定两个操作数之间的加法计算或者卷积计算。

在本实施例中，在目标间接访问寄存器的IP级测试通过后，需要将该目标间接访问寄存器配置在设定的系统级测试场景中，以最终保证该目标间接访问寄存器通过SoC测试。

场景描述信息可以理解为在该系统级测试场景中，每个电子器件的配置信息、输入及输出信息等。可以理解的是，当系统级测试场景固定后，与该待测的系统级测试场景匹配的场景描述信息可以相应被确定。

S320、根据所述场景描述信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件。

其中，激励文件可以理解为对上述系统级测试场景进行测试的测试用例。

可以理解的是，在获取所述场景描述信息后，可以确定出每个目标间接访问寄存器在该系统级测试场景下每个时序所需读取或者写入的寄存器值，基于上述信息再结合与所述目标间接访问寄存器对应的前后门访问路径映射关系，可以构建适配该系统级测试场景的前门写前门读测试激励、前门写后门读测试激励、以及后门写前门读测试激励等。

通过将针对目标间接访问寄存器构建得到的读写激励，与针对其他器件相应构建的测试激励进行组合，可以相应得到用于进行SoC级测试的激励文件。

可选的，可以首先根据所述场景描述信息构建得到匹配的应用程序结接口，并基于该应用程序接口，构建得到相应的激励文件。

相应的，在本实施例的一个可选的实施方式中，根据所述场景描述信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件，可以包括：

解析所述场景描述信息中包含的与所述目标间接访问寄存器匹配的系统级寄存器配置信息；

根据所述系统级寄存器配置信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件。

S330、通过在所述系统级测试场景中执行所述激励文件，对所述目标间接访问寄存器进行SoC级测试。

本发明实施例的技术方案，通过获取与待测的系统级测试场景匹配的场景描述信息；根据所述场景描述信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件；通过在所述系统级测试场景中执行所述激励文件，对所述目标间接访问寄存器进行SoC级测试的技术手段，在构建得到激励文件的过程中，复用了间接访问寄存器IP级测试时的激励构建方法，提高了整个方案的可复用性，此外，在SoC级测试过程中，可以直接使用IP级测试提供的后门访问方法，这可以大大降低SoC级层次下的间接访问寄存器配置时间，减少仿真资源的长时间占用并可以有效降低收敛时间，同时，上述Soc级测试激励文件的生成方式，可以大大降低SoC层级开发人员学习并掌握间接访问寄存器使用方法的时间，有效降低人工配置出错的概率。

实施例四

图4为本发明实施例四提供的一种间接访问寄存器的SoC级测试方法的流程图，本实施例以上述各实施例为基础进行细化，如图4所示，该方法包括：

S410、获取与待测的系统级测试场景匹配的场景描述信息。

其中，系统级测试场景中包含通过前述各实施例的方法完成测试的目标间接访问寄存器。

S420、根据所述场景描述信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件。

可以理解的是，自动生成的激励文件，其实是有一定的概率出现配置错误的，如果直接使用配置出错的激励文件在该系统级测试场景中进行测试，则在发生测试结果异常时，需要开发人员具体排除错误原因是激励文件的书写错误，还是该系统级测试场景的设计错误。这就从一定程度上要求SoC级测试的开发人员，具有IP级测试所需的各项知识，例如，掌握目标间接访问寄存器的读写配置方式等。

基于此，本发明各实施例创造性的提出了一种由IP级层次去保证SoC级层次的激励文件的实现方式，有效降低SoC级测试的开发人员的工作复杂度，提高了整体测试效率和测试质量。

S430、在所述目标间接访问寄存器的IP级测试环境中执行所述激励文件，并根据执行结果，对所述激励文件进行正确性验证。

具体的，通过在在所述目标间接访问寄存器的IP级测试环境中执行所述激励文件，或者说激励文件中涉及的与该目标间接访问寄存器相关的测试指令，可以直接在IP级层级直接验证执行结果是否符合预期，并在执行结果不符合预期时，直接由IP级的开发人员检测该激励文件的正确性。

通过上述设置，可以将SoC级的部分验证工作转移到IP级上，从而降低了SoC级的验证复杂度和收敛难度，解决了在SoC级中对目标间接访问寄存器级进行IP级配置时带来的学习成本高、可复用性差等问题。

S440、根据正确性验证结果，对所述激励文件进行修正。

如果IP级的开发人员检测出执行结果的异常是由激励文件的配置异常引起的，可以直接对激励文件中涉及目标间接访问寄存器的部分进行修正。进而，当后续进行SoC测试时出现了执行结果异常，直接判断异常原因为系统级测试场景的设计异常。

S450、在所述目标间接访问寄存器的IP级测试环境中分别执行所述激励文件以及与所述场景描述信息匹配的应用程序接口，并根据执行结果，对所述激励文件进行一致性验证。

进一步的，发明人考虑到：除了出现激励文件中测试用例配置错误之外，还可能出现激励文件与实际的所述场景描述信息不符的情况，这种情况同样会造成最终的执行结果不符合预期。进而，可以进一步在在所述目标间接访问寄存器的IP级测试环境中分别执行所述激励文件以及与所述场景描述信息匹配的应用程序接口，以进行两者的一致性检测。

S460、根据一致性验证结果，对所述激励文件进行修正。

S470、通过在所述系统级测试场景中执行所述激励文件，对所述目标间接访问寄存器进行SoC级测试。

相应的，在图5中示出了本发明实施例的技术方案所适用的一种具体系统级测试场景的完整测试流程示意图。

如图5所示，首先，在获取间接访问寄存器的寄存器描述文档以及前门和后门访问路径后，可以自动生成测试激励，并基于该测试激励对间接访问寄存器进行IP级别的测试，并在IP级别的测试通过后，将该间接访问寄存器设置在系统级测试场景中。之后，可以基于系统级测试场景的场景描述信息，生成类C语音的场景描述API，以便于与用户理解，之后可以基于该场景描述API生成激励文件，并对该激励文件进行IP级别验证，以保证激励文件的正确性和一致性。当确定该激励文件的精准度达到一定的程度后，可以将上述激励文件交付给系统级测试场景进行SoC级别的测试，直至SoC级别的测试通过。

在整个测试过程中，当检测到间接访问寄存器发生设计改动后，可以自动更新得到新的测试激励，整个过程无需人为参与，提高了整个测试过程的实现效率。

本发明实施例的技术方案进一步优化了SoC级测试的验证流程，提高了整个验证流程的自动化程度和复用性，同时，激励文件的质量由IP级负责，这与SoC级实现了双重检测，提高了整体验证的质量。

实施例五

图6为本发明实施例四提供的一种间接访问寄存器的IP级测试装置的结构示意图。如图6所示，该装置包括：访问路径获取模块610、映射关系建立模块620、测试激励构建模块630以及IP级测试模块640，其中：

访问路径获取模块610，用于获取与待测的目标间接访问寄存器匹配的至少一条前门访问路径以及至少一条后门访问路径；

映射关系建立模块620，用于根据各所述前门访问路径以及各所述后门访问路径，建立与所述目标间接访问寄存器对应的前后门访问路径映射关系；

测试激励构建模块630，用于根据所述前后门访问路径映射关系，以及预先构建的前门读写方法，构建与所述目标间接访问寄存器匹配的IP级测试激励；

IP级测试模块640，用于通过执行所述IP级测试激励，对所述目标间接访问寄存器进行IP级测试。

本发明实施例的技术方案，通过获取与待测的目标间接访问寄存器匹配的至少一条前门访问路径以及至少一条后门访问路径；根据各所述前门访问路径以及各所述后门访问路径，建立与所述目标间接访问寄存器对应的前后门访问路径映射关系；根据所述前后门访问路径映射关系，以及预先构建的前门读写方法，构建与所述目标间接访问寄存器匹配的IP级测试激励的技术手段，创造性的实现了一种标准化的间接访问寄存器的IP级测试方法，可以自动生成用于进行间接访问寄存器测试的测试激励，提高了间接访问寄存器的IP级测试效率，一旦间接访问寄存器的设计发生变更，即可高效实现测试激励的更新，在大大降低人力成本的前提下，提高了测试激励的复用性，有效降低测试激励的维护成本。

在上述各实施例的基础上，所述装置还包括：

属性信息获取模块，用于对目标间接访问寄存器的寄存器描述文件进行解析，获取与所述目标间接访问寄存器匹配的各项存储器属性信息；

相应的，测试激励构建模块630可以具体用于：

根据所述前后门访问路径映射关系、预先构建的前门读写方法以及所述各项存储器属性信息，构建与所述目标间接访问寄存器匹配的IP级测试激励。

在上述各实施例的基础上，所述IP级测试激励可以包括下述至少一项：

默认值读取测试激励，用于检查所述目标间接访问寄存器的默认值是否准确；

前门写前门读测试激励，用于通过前门读写方法依次写入和读取所述目标间接访问寄存器的值，并检查读写结果的一致性；

前门写后门读测试激励，用于在通过前门写入方法写入所述目标间接访问寄存器的值后，通过后门读取所述目标间接访问寄存器的值，并检查读写结果的一致性；

后门写前门读测试激励，用于在通过后门写入所述目标间接访问寄存器的值后，通过前门读取方法读取所述目标间接访问寄存器的值，并检查读写结果的一致性。

在上述各实施例的基础上，还可以包括，测试激励更新模块，用于：

每当检测到目标间接访问寄存器的前门访问路径、后门访问路径以及寄存器描述文件中的至少一项发生变更时，触发生成新的IP级测试激励，以对变更的目标间接访问寄存器进行重新测试。

本发明实施例所提供的间接访问寄存器的IP级测试装置可执行本发明任意实施例所提供的间接访问寄存器的IP级测试方法，具备执行方法相应的功能模块和有益效果。

实施例六

图7为本发明实施例五提供的一种间接访问寄存器的SoC级测试装置的结构示意图。如图7所示，该装置包括：

场景描述信息获取模块710，用于获取与待测的系统级测试场景匹配的场景描述信息，系统级测试场景中包含通过如本发明任意实施例所述的间接访问寄存器的IP级测试方法完成测试的目标间接访问寄存器；

激励文件生成模块720，用于根据所述场景描述信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件；

SoC级测试模块730，用于通过在所述系统级测试场景中执行所述激励文件，对所述目标间接访问寄存器进行SoC级测试。

本发明实施例的技术方案，通过获取与待测的系统级测试场景匹配的场景描述信息；根据所述场景描述信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件；通过在所述系统级测试场景中执行所述激励文件，对所述目标间接访问寄存器进行SoC级测试的技术手段，在构建得到激励文件的过程中，复用了间接访问寄存器IP级测试时的激励构建方法，提高了整个方案的可复用性，此外，在SoC级测试过程中，可以直接使用IP级测试提供的后门访问方法，这可以大大降低SoC级层次下的间接访问寄存器配置时间，减少仿真资源的长时间占用并可以有效降低收敛时间，同时，上述Soc级测试激励文件的生成方式，可以大大降低SoC层级开发人员学习并掌握间接访问寄存器使用方法的时间，有效降低人工配置出错的概率。

在上述各实施例的基础上，还可以包括，正确性验证模块，用于：

在生成用于进行SoC级测试的激励文件之后，在所述目标间接访问寄存器的IP级测试环境中执行所述激励文件，并根据执行结果，对所述激励文件进行正确性验证；

根据正确性验证结果，对所述激励文件进行修正。

在上述各实施例的基础上，还可以包括，一致性验证模块，用于：

在生成用于进行SoC级测试的激励文件之后，在所述目标间接访问寄存器的IP级测试环境中分别执行所述激励文件以及与所述场景描述信息匹配的应用程序接口，并根据执行结果，对所述激励文件进行一致性验证；

根据一致性验证结果，对所述激励文件进行修正。

在上述各实施例的基础上，激励文件生成模块720，可以具体用于：

解析所述场景描述信息中包含的与所述目标间接访问寄存器匹配的系统级寄存器配置信息；

根据所述系统级寄存器配置信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件。

本发明实施例所提供的间接访问寄存器的SoC级测试装置可执行本发明任意实施例所提供的间接访问寄存器的SoC级测试方法，具备执行方法相应的功能模块和有益效果。

实施例七

图8示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备（如头盔、眼镜、手表等）和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。

如图8所示，电子设备10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器（ROM）12、随机访问存储器（RAM）13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器（ROM）12中的计算机程序或者从存储单元18加载到随机访问存储器（RAM）13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出（I/O）接口15也连接至总线14。

电子设备10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。

处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元（CPU）、图形处理单元（GPU）、各种专用的人工智能（AI）计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器（DSP）、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如执行如本发明各实施例所述的间接访问寄存器的IP级以及SoC级测试方法。

在一些实施例中，如本发明各实施例所述的间接访问寄存器的IP级以及SoC级测试方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的如本发明各实施例所述的间接访问寄存器的IP级以及SoC级测试方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式（例如，借助于固件）而被配置为执行如本发明各实施例所述的间接访问寄存器的IP级，或者SoC级测试方法。

也即，一种间接访问寄存器的IP级测试方法，包括：

获取与待测的目标间接访问寄存器匹配的至少一条前门访问路径以及至少一条后门访问路径；

根据各所述前门访问路径以及各所述后门访问路径，建立与所述目标间接访问寄存器对应的前后门访问路径映射关系；

根据所述前后门访问路径映射关系，以及预先构建的前门读写方法，构建与所述目标间接访问寄存器匹配的IP级测试激励；

通过执行所述IP级测试激励，对所述目标间接访问寄存器进行IP级测试。

或者，一种间接访问寄存器的SoC级测试方法，包括：

获取与待测的系统级测试场景匹配的场景描述信息，系统级测试场景中包含通过如本发明任意实施例所述的间接访问寄存器的IP级测试方法完成测试的目标间接访问寄存器；

根据所述场景描述信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件；

通过在所述系统级测试场景中执行所述激励文件，对所述目标间接访问寄存器进行SoC级测试。

本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、芯片上系统的系统（SOC）、负载可编程逻辑设备（CPLD）、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。

用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦除可编程只读存储器（EPROM或快闪存储器）、光纤、便捷式紧凑盘只读存储器（CD-ROM）、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在电子设备上实施此处描述的系统和技术，该电子设备具有：用于向用户显示信息的显示装置（例如，CRT（阴极射线管）或者LCD（液晶显示器）监视器）；以及键盘和指向装置（例如，鼠标或者轨迹球），用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈（例如，视觉反馈、听觉反馈、或者触觉反馈）；并且可以用任何形式（包括声输入、语音输入或者、触觉输入）来接收来自用户的输入。

可以将此处描述的系统和技术实施在包括后台部件的计算系统（例如，作为数据服务器）、或者包括中间件部件的计算系统（例如，应用服务器）、或者包括前端部件的计算系统（例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互）、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信（例如，通信网络）来将系统的部件相互连接。通信网络的示例包括：局域网（LAN）、广域网（WAN）、区块链网络和互联网。

计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (12)

1.一种间接访问寄存器的IP级测试方法，其特征在于，包括：

获取与待测的目标间接访问寄存器匹配的至少一条前门访问路径以及至少一条后门访问路径；

根据各所述前门访问路径以及各所述后门访问路径，建立与所述目标间接访问寄存器对应的前后门访问路径映射关系；

根据所述前后门访问路径映射关系，以及预先构建的前门读写方法，构建与所述目标间接访问寄存器匹配的IP级测试激励；

通过执行所述IP级测试激励，对所述目标间接访问寄存器进行IP级测试。

2.根据权利要求1所述的IP级测试方法，其特征在于，所述方法还包括：

对目标间接访问寄存器的寄存器描述文件进行解析，获取与所述目标间接访问寄存器匹配的各项存储器属性信息；

根据所述前后门访问路径映射关系，以及预先构建的前门读写方法，构建与所述目标间接访问寄存器匹配的IP级测试激励，具体包括：

根据所述前后门访问路径映射关系、预先构建的前门读写方法以及所述各项存储器属性信息，构建与所述目标间接访问寄存器匹配的IP级测试激励。

3.根据权利要求1所述的IP级测试方法，其特征在于，所述IP级测试激励包括下述至少一项：

默认值读取测试激励，用于检查所述目标间接访问寄存器的默认值是否准确；

前门写前门读测试激励，用于通过前门读写方法依次写入和读取所述目标间接访问寄存器的值，并检查读写结果的一致性；

前门写后门读测试激励，用于在通过前门写入方法写入所述目标间接访问寄存器的值后，通过后门读取所述目标间接访问寄存器的值，并检查读写结果的一致性；

后门写前门读测试激励，用于在通过后门写入所述目标间接访问寄存器的值后，通过前门读取方法读取所述目标间接访问寄存器的值，并检查读写结果的一致性。

4.根据权利要求1-3任一项所述的IP级测试方法，其特征在于，所述方法还包括：

每当检测到目标间接访问寄存器的前门访问路径、后门访问路径以及寄存器描述文件中的至少一项发生变更时，触发生成新的IP级测试激励，以对变更的目标间接访问寄存器进行重新测试。

5.一种间接访问寄存器的SoC级测试方法，其特征在于，包括：

获取与待测的系统级测试场景匹配的场景描述信息，系统级测试场景中包含通过如权利要求1-4任一项所述的IP级测试方法完成测试的目标间接访问寄存器；

根据所述场景描述信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件；

通过在所述系统级测试场景中执行所述激励文件，对所述目标间接访问寄存器进行SoC级测试。

6.根据权利要求5所述的SoC级测试方法，其特征在于，在生成用于进行SoC级测试的激励文件之后，还包括：

在所述目标间接访问寄存器的IP级测试环境中执行所述激励文件，并根据执行结果，对所述激励文件进行正确性验证；

根据正确性验证结果，对所述激励文件进行修正。

7.根据权利要求5所述的SoC级测试方法，其特征在于，在生成用于进行SoC级测试的激励文件之后，还包括：

在所述目标间接访问寄存器的IP级测试环境中分别执行所述激励文件以及与所述场景描述信息匹配的应用程序接口，并根据执行结果，对所述激励文件进行一致性验证；

根据一致性验证结果，对所述激励文件进行修正。

8.根据权利要求5-7任一项所述的SoC级测试方法，其特征在于，根据所述场景描述信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件，包括：

解析所述场景描述信息中包含的与所述目标间接访问寄存器匹配的系统级寄存器配置信息；

根据所述系统级寄存器配置信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件。

9.一种间接访问寄存器的IP级测试装置，其特征在于，包括：

访问路径获取模块，用于获取与待测的目标间接访问寄存器匹配的至少一条前门访问路径以及至少一条后门访问路径；

映射关系建立模块，用于根据各所述前门访问路径以及各所述后门访问路径，建立与所述目标间接访问寄存器对应的前后门访问路径映射关系；

测试激励构建模块，用于根据所述前后门访问路径映射关系，以及预先构建的前门读写方法，构建与所述目标间接访问寄存器匹配的IP级测试激励；

IP级测试模块，用于通过执行所述IP级测试激励，对所述目标间接访问寄存器进行IP级测试。

10.一种间接访问寄存器的SoC级测试装置，其特征在于，包括：

场景描述信息获取模块，用于获取与待测的系统级测试场景匹配的场景描述信息，系统级测试场景中包含通过如权利要求1-4任一项所述的IP级测试方法完成测试的目标间接访问寄存器；

激励文件生成模块，用于根据所述场景描述信息，以及与所述目标间接访问寄存器对应的前后门访问路径映射关系，生成用于进行SoC级测试的激励文件；

SoC级测试模块，用于通过在所述系统级测试场景中执行所述激励文件，对所述目标间接访问寄存器进行SoC级测试。

11.一种电子设备，其特征在于，所述电子设备包括：

至少一个处理器；以及

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-4中任一项所述的间接访问寄存器的IP级测试方法，或者，执行权利要求5-8中任一项所述的间接访问寄存器的SoC级测试方法。

12.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-4中任一项所述的间接访问寄存器的IP级测试方法，或者，实现权利要求5-8中任一项所述的间接访问寄存器的SoC级测试方法。