CN117692122A - 动态数字倍增采样系统、方法、设备及可读介质 - Google Patents
动态数字倍增采样系统、方法、设备及可读介质 Download PDFInfo
- Publication number
- CN117692122A CN117692122A CN202311464282.6A CN202311464282A CN117692122A CN 117692122 A CN117692122 A CN 117692122A CN 202311464282 A CN202311464282 A CN 202311464282A CN 117692122 A CN117692122 A CN 117692122A
- Authority
- CN
- China
- Prior art keywords
- sampling
- data
- clock
- buffer
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 279
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000000872 buffer Substances 0.000 claims abstract description 99
- 238000012545 processing Methods 0.000 claims abstract description 19
- 238000004590 computer program Methods 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 11
- 230000000630 rising effect Effects 0.000 claims description 7
- 238000004891 communication Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 239000000523 sample Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 239000013074 reference sample Substances 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请提供了一种动态数字倍增采样系统、方法、设备及介质,系统包括多路buffer模块,所述多路buffer模块由多个buffer器件串联组成,与动态时钟选择模块和数字采样模块连接;时钟信号在通过每个所述buffer器件的过程中产生相应的延迟时间,所述多路buffer模块根据所述延迟时间,控制每个所述buffer器件向数字采样模块提供对应的采样时钟信号;动态时钟选择模块,所述动态时钟选择模块获取采样频率需求,根据所述采样频率需求控制调节所述时钟信号的输入频率和所述buffer器件的采样数量;数字采样模块,所述数字采样模块根据所述采样时钟信号对数据进行多路数据采样,并对每一路采样得到的信号进行拟合处理,得到完整的采样数据。
Description
技术领域
本申请涉及信号通信技术领域,尤其涉及一种动态数字倍增采样系统、方法、设备及可读介质。
背景技术
随着现代无线通信技术的快速发展,数据传输速度和通信质量的要求越来越高。为了满足这些要求,无线通信系统经常需要进行高速、高精度的数据采样。传统的数字采样技术通常基于固定频率的时钟进行,这样的技术很难满足动态变化的通信环境和应用场景的需求。
在传统的数字采样系统中,当采样频率发生变化时,系统通常需要更换不同的时钟源或进行复杂的硬件调整。这不仅增加了系统的复杂性,而且增加了成本和功耗。此外,固定的采样频率也可能导致混叠误差,这是因为在固定的采样频率下,高频信号和低频信号可能会混叠在一起,导致数据的失真。除此之外,随着无线通信技术的进步,对射频功率的控制和校准也变得越来越重要。传统的射频功率控制方法通常是基于固定参数和经验值,这样的方法很难适应不同的通信环境和温度变化。
发明内容
本申请的一个目的是提供一种动态数字倍增采样系统、方法、设备及可读介质,至少用以使得该系统可以解决无法进行动态数字采样的技术问题。
为实现上述目的,本申请的一些实施例提供了一种动态数字倍增采样系统,所述系统包括多路buffer模块,所述多路buffer模块由多个buffer器件串联组成,与动态时钟选择模块和数字采样模块连接;时钟信号在通过每个所述buffer器件的过程中产生相应的延迟时间,所述多路buffer模块根据所述延迟时间,控制每个所述buffer器件向数字采样模块提供对应的采样时钟信号;动态时钟选择模块,所述动态时钟选择模块获取采样频率需求,根据所述采样频率需求控制调节所述时钟信号的输入频率和所述buffer器件的采样数量;数字采样模块,所述数字采样模块根据所述采样时钟信号对数据进行多路数据采样,并对每一路采样得到的信号进行拟合处理,得到完整的采样数据。
进一步地,所述系统还包括:时钟校准单元,所述时钟校准单元与所述多路buffer模块连接,用于对所述采样时钟信号进行时钟校准;温度补偿单元,所述温度补偿单元与所述多路buffer模块连接,用于对所述采样时钟信号进行温度补偿。
进一步地,所述进行时钟校准包括:所述时钟校准单元获取参考采样数据,通过计数器对每一路buffer器件发出的采样时钟信号按位数进行计数,当根据所述采样时钟信号采样的数据满足所述参考采样数据时,将计数器对应的位数置为1,否则置为0,得到计数器数据;根据所述计数器数据,取所述计数器数据最高位为1所对应的采样时钟信号作为参考时钟;根据所述参考时钟对数据采样过程中的采样时钟信号进行时钟校准。
进一步地,所述进行温度补偿包括:所述温度补偿单元按照不同的温度进行时钟校准,得到温度补偿数据;根据所述温度补偿数据对数据采样过程中的延迟采样时钟进行温度补偿。
进一步地,所述动态时钟选择模块在数据采样过程中,实时获取数据采样频率;根据所述数据采样频率和所述采样频率需求,对所述数据采样频率进行升采样调整或降采样调整。
进一步地,所述系统还包括:所述数字采样模块根据所述采样时钟信号,通过流水线技术,进行时钟上升沿和/或下降沿的多路数据采样。
进一步地,所述buffer器件可采用三极管、MOS管、逻辑门IC、CPLD器件或FPGA器件。
本申请的一些实施例还提供了一种动态数字倍增采样方法,应用于如上所述的系统,所述方法包括:将时钟信号输入到多路buffer模块,在通过每个buffer器件的过程中产生相应的延迟时间,根据所述延迟时间,控制每个所述buffer器件向数字采样模块提供对应的采样时钟信号;获取采样频率需求,根据所述采样频率需求控制调节所述时钟信号的输入频率和所述buffer器件的采样数量;根据所述采样时钟信号对数据进行多路数据采样,并对每一路采样得到的信号进行拟合处理,得到完整的采样数据。
本申请的一些实施例还提供了一种动态数字倍增采样设备,所述设备包括:一个或多个处理器;以及存储有计算机程序指令的存储器,所述计算机程序指令在被执行时使所述处理器执行如上所述的方法。
本申请的一些实施例还提供了一种计算机可读介质,其上存储有计算机程序指令,所述计算机程序指令可被处理器执行以实现所述的动态数字倍增采样方法。
相较于现有技术,本申请实施例提供的方案中,动态数字倍增采样系统能够基于低频系统时钟实现高频的动态倍增数字采样,有效地减少混叠误差,同时对射频功率进行实时校准和温度补偿,从而提高无线通信的数据采样准确性,降低成本,并增强无线通信终端产品的连接信号。
附图说明
图1为本申请实施例提供的一种动态数字倍增采样系统的结构示意图;
图2为本申请实施例提供的又一种动态数字倍增采样系统的结构示意图;
图3为本申请实施例提供的一种buffer时延的效果示意图;
图4为本申请实施例提供的一种采样时钟校准的流程示意图;
图5为本申请实施例提供的一种采样时钟温度补偿的流程示意图;
图6为本申请实施例提供的一种动态数字倍增采样方法的流程示意图;
图7为本申请实施例提供的一种动态数字倍增采样设备的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
传统的数字采样系统对于动态调整采样频率以适应不同的通信环境和应用场景存在明显的局限性,同时也难以有效地控制和校准射频功率。这些问题不仅增加了系统的复杂性、成本和功耗,还可能影响到通信的质量和稳定性。因此,如何在无需更换硬件或增加复杂性的情况下实现高速、高精度的数据采样,并同时能够有效地控制和校准射频功率,是目前待解决的难题。
为此,本申请提出了一种的动态数字倍增采样系统,旨在解决上述问题,如图1所示,系统包括:多路buffer模块,所述多路buffer模块由多个buffer器件串联组成,与动态时钟选择模块和数字采样模块连接;时钟信号在通过每个所述buffer器件的过程中产生相应的延迟时间,所述多路buffer模块根据所述延迟时间,控制每个所述buffer器件向数字采样模块提供对应的采样时钟信号;动态时钟选择模块,所述动态时钟选择模块获取采样频率需求,根据所述采样频率需求控制调节所述时钟信号的输入频率和所述buffer器件的采样数量;数字采样模块,所述数字采样模块根据所述采样时钟信号对数据进行多路数据采样,并对每一路采样得到的信号进行拟合处理,得到完整的采样数据。
多路buffer模块:这个模块的核心是多个buffer器件串联的逻辑架构。当时钟信号输入经过这些串联的buffer时,由于每个buffer都有固定的传播延迟,经过每一个buffer的延迟都会使得时钟信号产生一个微小的延迟。在进行数据采样的过程中,由于每个buffer器件的延迟时间不同,所以每一路进行采样的时间节点也不同,可以在不同的时间间隔内同时对数据进行采样,得到多段的采样数据。
动态时钟选择模块:它的主要职责是根据系统的实时需求动态调整时钟信号的输入频率和buffer模块中活跃的buffer器件数量。这样,系统就能够在不同的操作条件下提供最优的采样性能。动态时钟选择模块首先需要获取当前的采样频率需求,这个需求可以通过多种方式获得,例如:系统用户或其他系统组件可以直接提供采样频率的需求;模块可以实时监测输入信号的特性,自动推断出合适的采样频率;根据不同的使用场景和条件,提前设定好一系列的采样频率需求。获取了采样频率需求后,动态时钟选择模块会计算出需要的时钟信号输入频率,并进行相应的调整,可以通过改变外部时钟源的输出频率或控制调节buffer器件的采样数量,启用或禁用多路buffer模块中的部分buffer器件,这样不会改变原先多路buffer模块的结构布局。
例如,假设系统需要进行高频数字采样。动态时钟选择模块可以设置为:在高频信号采样时,增加时钟信号的输入频率并增加并活跃的buffer器件数量,以进行数字倍增的采样。通过这种方式,动态时钟选择模块能够确保系统在各种不同条件下都能提供最优的采样性能,满足不断变化的应用需求。
数据采样模块:数字采样模块是动态数字倍增采样系统中负责实际采样工作的部分。它根据从多路buffer模块接收到的采样时钟信号,对输入的数据信号进行多路数据采样,并通过拟合处理得到完整的采样数据。数字采样模块通过如下步骤进行多路数据采样:信号同步,确保输入的数据信号与从多路buffer模块接收到的采样时钟信号同步;利用多个ADC(模拟-数字转换器)并行对数据信号进行采样,每个ADC都连接到一个不同的buffer器件,以便能够在不同的时间点捕捉数据信号的状态;缓存与传输:将各路ADC采样得到的数据暂存到缓存中,然后传输到下一处理阶段;信号拟合处理,对于从多路数据采样中得到的结果,数字采样模块需要进行拟合处理,以恢复出完整的采样数据。这个过程通常包括:数据对齐,确保从不同ADC获得的数据在时间上进行正确的对齐;信号重构,使用数学算法(如插值、滤波等)对采样得到的数据点进行处理,恢复出连续的数据信号;误差校正,识别并修正由于时钟抖动、量化误差等因素导致的采样误差;输出完整采样数据,经过拟合处理后,数字采样模块会输出一组代表了原始数据信号的完整采样数据。这些数据随后可以被存储到存储设备中,或者传输到其他系统组件进行进一步的处理和分析。
例如,假设系统需要对一个高频振荡信号进行采样。动态时钟选择模块根据信号的频率,调整了时钟信号的输入频率和活跃的buffer器件数量。数字采样模块接收到多个不同时间点的采样时钟信号,利用这些信号对输入信号进行多路采样,得到一组离散的数据点。随后,采样模块通过插值算法对这些数据点进行处理,重构出完整的高频振荡信号,并输出最终的采样结果。通过这种方式,系统能够准确、高效地对高频信号进行采样,满足性能需求。
在本申请一些实施例中,所述系统还包括:时钟校准单元,所述时钟校准单元与所述多路buffer模块连接,用于对所述采样时钟信号进行时钟校准;温度补偿单元,所述温度补偿单元与所述多路buffer模块连接,用于对所述采样时钟信号进行温度补偿。
在本申请一些实施例中,所述进行时钟校准包括:所述时钟校准单元获取参考采样数据,通过计数器对每一路buffer器件发出的采样时钟信号按位数进行计数,当根据所述采样时钟信号采样的数据满足所述参考采样数据时,将计数器对应的位数置为1,否则置为0,得到计数器数据;根据所述计数器数据,取所述计数器数据最高位为1所对应的采样时钟信号作为参考时钟;根据所述参考时钟对数据采样过程中的采样时钟信号进行时钟校准。
时钟校准单元负责对系统中用于数据采样的采样时钟信号进行精确校准,确保采样的准确性和一致性。获取参考采样数据,选择一个已知频率和波形的信号作为参考信号,或使用内部生成的精确时钟信号;时钟信号计数与判定,为每一路buffer器件发出的采样时钟信号准备一个计数器,将所有计数器的位数初始化为0,利用从多路buffer模块输出的不同采样时钟信号,对输入数据进行采样,对于每一路采样,将得到的数据与参考采样数据进行比较,如果采样数据满足参考采样数据的要求,将对应计数器的当前位数置为1,如果采样数据不满足要求,将对应计数器的当前位数置为0。重复上述过程,直到所有计数器的状态都被确定。选择参考时钟计数器数据分析,分析所有计数器的数据,找到最高位为1的计数器对应的采样时钟信号。
本申请中时钟校准部分的就是选择确定多路可靠的并行采样时钟,就是在实际应用环境(buffer器件厂家不同、温度环境不同会影响器件的延迟时间)里,系统外部输入的某一参考时钟经过多路buffer模块后产生的多路备选的采样时钟信号,通过对校准模块里自带驱动输出的一个校准参考数据电平信号(例如一段高电平信号)进行采样,在时钟信号的第一个上升沿采样到的数据进行判断,如果采样数据为1,就将该路采样时钟(如第1个buffer输出的CLK_1)对应的计数器bit位(CLK_1对应就是bit 1)置1,否则置0,直到所有的buffer输出的参考时钟(CLK_1~CLK_n)采样完成,确认置1的最高bit位(例如计数器的第13位是1,第14位是0)作为时钟校准选择的n路(例如13路)可靠并行采样时钟,从而实现等同于13倍的系统外部输入时钟频率的高精度的倍增采样效果。
例如,当系统需要对一个高频信号进行采样。时钟校准单元获取了一个高精度的参考信号,对其进行了采样,并设置了计数器进行状态判定。通过比较不同采样时钟信号采样得到的数据与参考数据,计数器的状态被确定。最终,选择了最合适的采样时钟信号作为参考时钟,对系统中的其他时钟信号进行了校准。这确保了在实际数据采样过程中,采样时钟信号的准确性和稳定性,从而提高了数据采样的质量。
在本申请一些实施例中,所述进行温度补偿包括:所述温度补偿单元按照不同的温度进行时钟校准,得到温度补偿数据;根据所述温度补偿数据对数据采样过程中的延迟采样时钟进行温度补偿。
温度补偿单元负责对受温度变化影响较大的时钟信号进行校准,确保在不同温度环境下,数据采样的准确性和稳定性。通过一个或多个温度传感器,实时监测系统的工作温度;温度依赖的时钟校准,通过建立温度模型,根据历史数据或实验数据,建立时钟延迟与温度之间的关系模型;将温度与时钟延迟的关系存储在一个查找表或数据库中,作为温度补偿数据;实时温度补偿,在数据采样过程中,实时读取温度传感器的数据;根据当前温度,查询温度补偿数据,找到相应的时钟校准参数;根据查询到的校准参数,对延迟采样时钟进行校准,确保在当前温度下,时钟信号的准确性。
例如,在一个需要在广泛温度范围内稳定工作的环境中,随着温度的变化,系统内部的时钟信号可能会受到影响,导致数据采样的不准确。温度补偿单元实时监测工作温度,通过查询预先存储的温度补偿数据,对受温度影响的时钟信号进行校准,确保数据采样的准确性和稳定性。这使得系统能够在不同温度环境下保持高性能,满足不同应用场景的需求。
在本申请一些实施例中,所述动态时钟选择模块在数据采样过程中,实时获取数据采样频率;根据所述数据采样频率和所述采样频率需求,对所述数据采样频率进行升采样调整或降采样调整。
在本申请一些实施例中,所述系统还包括:所述数字采样模块根据所述采样时钟信号,通过流水线技术,进行时钟上升沿和/或下降沿的多路数据采样。
数字采样模块采用流水线技术来提高数据采样的效率和速度,通过在每一路采样过程中同时进行操作,流水线技术确保了在时钟的上升沿和/或下降沿进行高效的多路数据采样。将数据采样过程划分为多个阶段,每个阶段负责数据采样流程的一部分,在每一个时钟周期内,所有阶段同时工作,处理不同路的数据;每个阶段之间设置缓冲区,存储上一个阶段的处理结果,供下一个阶段使用;在时钟信号的上升沿和/或下降沿,接收来自多路buffer模块的数据,所有阶段同时启动,对接收到的数据进行处理;数据在流水线的各个阶段间流动,经过一系列处理,最终输出完整的采样数据。由于多个阶段可以同时工作,整体的数据处理时间减小,提高了数据采样的效率。系统能够在单位时间内处理更多的数据,显著提升了数据采样的吞吐量。
数字采样模块能够在每一个时钟周期内同时处理多路数据,显著提高了数据采样的速度和效率。这种技术的引入,特别适合于高速信号或大量数据采样的场景,确保系统能够快速、准确地完成数据采样任务。通过这种方式,数字采样模块不仅提高了数据处理的速度,还提升了系统对复杂信号环境的适应能力,确保在各种应用场景下都能提供稳定、可靠的数据采样服务。
在本申请一些实施例中,所述buffer器件可采用三极管、MOS管、逻辑门IC、CPLD器件或FPGA器件。
下面结合一具体应用实例对本申请实施例的动态数字倍增采样系统的实现细节进行具体的说明,以下内容仅为方便理解提供的实现细节,并非实施本方案的必须。
如图2所示,系统中输入时钟(例25MHz)经过多个Buffer器件串联的结构后,产生了多个clk0-clkn的时钟作为系统时钟;系统校准参考数据电平驱动模块输出校准参考电平信号到校准参考采样数据管道中,通过校准计数器进行时钟校准和温度补偿,将并将数据存储到管理存储单元中,在数据采样过程中通过校准和补偿后的系统时钟进行采样并存储到数据存储单元中。
如图3所示,多个串联的buffer对时钟信号产生的累计延迟效果,每个buffer都为时钟信号引入一个微小的延迟,从而产生了多个不同延迟的采样时钟信号。buffer数量n的选择分析,单个buffer的延迟范围,单个buffer的传播延迟时间为0.8ns到3.3ns,这意味着,随着buffer数量的增加,累积的延迟也会增加;最大延迟时间,多个buffer串联后的时钟信号的最大延迟时间是由给定的公式Tdmax=Ratio_duty/Freq决定的,理想情况下理论值为Ratio_duty=0.5,时钟周期的一半,如25MHz的时钟周期是40ns,最大延迟时间取理论值20ns,实际情况需要考虑时钟周期抖动因素,半周期的值会有变化,因此据理论值初选25个buffer器件,下一步采样时钟动态校准即buffer个数n值的确定,就是决定最终实际采样系统里用多少个buffer器件合适且可靠。在此例中,使用25MHz的频率,最大延迟时间约为20ns。选择的buffer数量:为了实现最多路数的并行采样,由于每个buffer器件的延迟时间会随环境温度变化(0.8ns~3.3ns),取理论计算最大值20ns/0.8ns=25个buffer作为采样系统buffer器件总数,实际应用过程会根据采样时钟校准和温度补偿之后进行动态调整,满足系统采样准确及可靠。这确保了总的延迟时间在允许的范围内,并实现了相当于26倍的25MHz的数字倍增采样。
串联的buffer数量可以按顺序进行增加或减少,从而实现动态的采样频率,例如,增加buffer数量会增加总的延迟,从而采样的路数也增加;减少buffer数量则会减少总的延迟,从而采样的路数也减少。这种动态调整使得系统能够以1为步进进行频率调整,实现升采样和降采样的动态调整。选择适当数量的buffer对于实现高效、灵活的数字倍增采样至关重要。在考虑到单个buffer的延迟、总的延迟限制和采样频率的要求下,可以根据具体应用需求确定合适的buffer数量。系统提供了灵活的动态频率调整能力。
如图4所示,采样时钟校准:AD转换采样通道管理器件设置一个32位采样时钟校准Counter(计数器),本例取计数器的前26位记录clk(0~25)对外部接收的参考采样高电平在第一个时钟上升沿采样是否为高电平数据,如果是高电平,计数器所对应的bit置1,否则置0。系统发送的参考采样数据为一段高电平信号,高电平持续时间不大于Tdmax(例20ns);对每个clk时钟进行采样判断是否满足所述参考采样数据,满足时校准计数器对应bit置为1,否则校准计数器对应bit置为0;重复若干(例10)次步骤;比较多次计数器数据,取最小值,其最高位bit为1的位数n(例16),选择前n(例16)路作为可靠的并行采样时钟,从而确定采样系统能实现的最大可靠倍增系数,即实现了等同于n倍参考时钟的倍增采样效果,实现了用低频时钟倍增采样的功能。
如图5所示,采样时钟的温度补偿:系统启动温度补偿流程,温度范围是-35℃到+65℃。在这个温度范围内,每当温度升高5℃,系统都会进行一次完整的采样时钟校准。在每次校准时,系统都会保留当前的n值。这个n值是根据当前温度下的时钟延迟来确定的,代表了当前温度下需要的buffer数量。在整个温度范围内,系统将进行21次校准,因为(65+35)/5=20,加上起始的-35℃时的校准,共有21次。这21次的待温度参数的校准数据都会进行存储;一旦所有的校准数据都被收集,系统会比较这21次的校准数据。系统将选择一个最小的n值,这个n值的最高位是1。例如,如果这个n值是13,那么13路可靠并行的采样时钟的选择,即等同于n倍参考时钟的倍增采样效果。总之,这个流程确保了在整个定义的温度范围内,系统都可以得到一个可靠的采样时钟。这是通过在每个特定温度下进行校准,并保存每次的结果来实现的。最后,通过比较所有的校准数据来选择最佳的采样时钟。这种方法提供了一个在各种温度条件下都非常稳定的采样时钟。
图6示出了一种动态数字倍增采样方法,应用于上述任意一个或多个实施例所述的系统,所述方法可以包括如下步骤:
S101,将时钟信号输入到多路buffer模块,在通过每个buffer器件的过程中产生相应的延迟时间,根据所述延迟时间,控制每个所述buffer器件向数字采样模块提供对应的采样时钟信号;
S102,获取采样频率需求,根据所述采样频率需求控制调节所述时钟信号的输入频率和所述buffer器件的采样数量;
S103,根据所述采样时钟信号对数据进行多路数据采样,并对每一路采样得到的信号进行拟合处理,得到完整的采样数据。
不难发现,本申请实施例是与系统实施例相对应的方法实施例,本申请实施例的实现细节已在系统实施例中阐述,为避免重复,此处不再赘述。
此外,本申请实施例还提供了一种动态数字倍增采样设备,该设备的结构如图7所示,所述设备包括用于存储计算机可读指令的存储器90和用于执行计算机可读指令的处理器100,其中,当该计算机可读指令被该处理器执行时,触发所述处理器执行所述动态数字倍增采样方法。
本申请实施例中的方法和/或实施例可以被实现为计算机软件程序。例如,本公开的实施例包括一种计算机程序产品,其包括承载在计算机可读介质上的计算机程序,该计算机程序包含用于执行流程图所示的方法的程序代码。在该计算机程序被处理单元执行时,执行本申请的方法中限定的上述功能。
需要说明的是,本申请所述的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本申请中,计算机可读介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
而在本申请中,计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于:无线、电线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本申请的操作的计算机程序代码,所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
附图中的流程图或框图示出了按照本申请各种实施例的设备、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分,该模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意,在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个接连地表示的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或操作的专用的针对硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
作为另一方面,本申请实施例还提供了一种计算机可读介质,该计算机可读介质可以是上述实施例中描述的设备中所包含的;也可以是单独存在,而未装配入该设备中。上述计算机可读介质承载有一个或者多个计算机可读指令,所述计算机可读指令可被处理器执行以实现前述本申请的多个实施例的方法和/或技术方案的步骤。
在本申请一个典型的配置中,终端、服务网络的设备均包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器,随机存取存储器(RAM)和/或非易失性内存等形式,如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体,可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括,但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带,磁带磁盘存储或其他磁性存储设备或任何其他非传输介质,可用于存储可以被计算设备访问的信息。
此外,本申请实施例还提供了一种计算机程序,所述计算机程序存储于计算机设备,使得计算机设备执行所述控制代码执行的方法。
需要注意的是,本申请可在软件和/或软件与硬件的组合体中被实施,例如,可采用专用集成电路(ASIC)、通用目的计算机或任何其他类似硬件设备来实现。在一些实施例中,本申请的软件程序可以通过处理器执行以实现上文步骤或功能。同样地,本申请的软件程序(包括相关的数据结构)可以被存储到计算机可读记录介质中,例如,RAM存储器,磁或光驱动器或软磁盘及类似设备。另外,本申请的一些步骤或功能可采用硬件来实现,例如,作为与处理器配合从而执行各个步骤或功能的电路。
对于本领域技术人员而言,显然本申请不限于上述示范性实施例的细节,而且在不背离本申请的精神或基本特征的情况下,能够以其他的具体形式实现本申请。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本申请的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外,显然“包括”一词不排除其他单元或步骤,单数不排除复数。装置权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第一,第二等词语用来表示名称,而并不表示任何特定的顺序。
Claims (10)
1.一种动态数字倍增采样系统,其特征在于,所述系统包括:
多路buffer模块,所述多路buffer模块由多个buffer器件串联组成,与动态时钟选择模块和数字采样模块连接;时钟信号在通过每个所述buffer器件的过程中产生相应的延迟时间,所述多路buffer模块根据所述延迟时间,控制每个所述buffer器件向数字采样模块提供对应的采样时钟信号;
动态时钟选择模块,所述动态时钟选择模块获取采样频率需求,根据所述采样频率需求控制调节所述时钟信号的输入频率和所述buffer器件的采样数量;
数字采样模块,所述数字采样模块根据所述采样时钟信号对数据进行多路数据采样,并对每一路采样得到的信号进行拟合处理,得到完整的采样数据。
2.根据权利要求1所述系统,其特征在于,所述系统还包括:
时钟校准单元,所述时钟校准单元与所述多路buffer模块连接,用于对所述采样时钟信号进行时钟校准;
温度补偿单元,所述温度补偿单元与所述多路buffer模块连接,用于对所述采样时钟信号进行温度补偿。
3.根据权利要求2所述系统,其特征在于,所述进行时钟校准包括:
所述时钟校准单元获取参考采样数据,通过计数器对每一路buffer器件发出的采样时钟信号按位数进行计数,当根据所述采样时钟信号采样的数据满足所述参考采样数据时,将计数器对应的位数置为1,否则置为0,得到计数器数据;
根据所述计数器数据,取所述计数器数据最高位为1所对应的采样时钟信号作为参考时钟;根据所述参考时钟对数据采样过程中的采样时钟信号进行时钟校准。
4.根据权利要求3所述系统,其特征在于,所述进行温度补偿包括:
所述温度补偿单元按照不同的温度进行时钟校准,得到温度补偿数据;
根据所述温度补偿数据对数据采样过程中的延迟采样时钟进行温度补偿。
5.根据权利要求1-4任意一项所述系统,其特征在于,所述动态时钟选择模块在数据采样过程中,实时获取数据采样频率;根据所述数据采样频率和所述采样频率需求,对所述数据采样频率进行升采样调整或降采样调整。
6.根据权利要求5所述系统,其特征在于,所述系统还包括:
所述数字采样模块根据所述采样时钟信号,通过流水线技术,进行时钟上升沿和/或下降沿的多路数据采样。
7.根据权利要求1-4任意一项所述系统,其特征在于,所述buffer器件可采用三极管、MOS管、逻辑门IC、CPLD器件或FPGA器件。
8.一种动态数字倍增采样方法,其特征在于,应用于权利要求1-7中任意一项所述的系统,所述方法包括:
将时钟信号输入到多路buffer模块,在通过每个buffer器件的过程中产生相应的延迟时间,根据所述延迟时间,控制每个所述buffer器件向数字采样模块提供对应的采样时钟信号;
获取采样频率需求,根据所述采样频率需求控制调节所述时钟信号的输入频率和所述buffer器件的采样数量;
根据所述采样时钟信号对数据进行多路数据采样,并对每一路采样得到的信号进行拟合处理,得到完整的采样数据。
9.一种动态数字倍增采样设备,其特征在于,所述设备包括:
一个或多个处理器;以及
存储有计算机程序指令的存储器,所述计算机程序指令在被执行时使所述处理器执行如权利要求8所述的方法。
10.一种计算机可读介质,其上存储有计算机程序指令,所述计算机程序指令可被处理器执行以实现如权利要求8所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311464282.6A CN117692122A (zh) | 2023-11-06 | 2023-11-06 | 动态数字倍增采样系统、方法、设备及可读介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311464282.6A CN117692122A (zh) | 2023-11-06 | 2023-11-06 | 动态数字倍增采样系统、方法、设备及可读介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117692122A true CN117692122A (zh) | 2024-03-12 |
Family
ID=90136081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311464282.6A Pending CN117692122A (zh) | 2023-11-06 | 2023-11-06 | 动态数字倍增采样系统、方法、设备及可读介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117692122A (zh) |
-
2023
- 2023-11-06 CN CN202311464282.6A patent/CN117692122A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7149269B2 (en) | Receiver for clock and data recovery and method for calibrating sampling phases in a receiver for clock and data recovery | |
US7816960B2 (en) | Circuit device and method of measuring clock jitter | |
US6407685B1 (en) | Full scale calibration of analog-to-digital conversion | |
CN107402597B (zh) | 一种数据与时钟对齐的方法、装置、介质及磁共振设备 | |
US7876246B1 (en) | Photonic analog-to-digital converter | |
JP2007519005A (ja) | ジッタを測定する方法および装置 | |
US9831886B2 (en) | Background calibration for digital-to-analog converters | |
CN108919707A (zh) | 一种64通道高精度数据采集系统 | |
CN109655775B (zh) | 一种任意波形发生器幅度扫频多尺度校准方法和装置 | |
US20210235570A1 (en) | Filament current control method and apparatus | |
CN108432140A (zh) | 一种校正装置和方法 | |
CN109640013B (zh) | 一种时序校准方法及芯片测试机 | |
US20090240456A1 (en) | Circuits and Methods for Calibrating a Delay Element | |
CN117692122A (zh) | 动态数字倍增采样系统、方法、设备及可读介质 | |
CN109586724B (zh) | Dac输出信号初相位调节方法及多通道dac同步方法 | |
CN115097497B (zh) | 一种多通道接收机的幅相校正方法及系统 | |
CN115685725A (zh) | 测量设备的时钟校准装置和测量设备 | |
US7062733B1 (en) | Method and apparatus for delay line calibration | |
CN115967398A (zh) | 一种时间数字转换器转换系数更新方法、系统以及设备 | |
US20230006903A1 (en) | Systems and methods for timing a signal | |
CN109085492B (zh) | 集成电路信号相位差确定方法及装置、介质和电子设备 | |
US20090212824A1 (en) | Method and Apparatus for Automatic Optimal Sampling Phase Detection | |
US6725172B2 (en) | Systems and methods for tagging measurement values | |
CN111371453A (zh) | 信号周期测量电路与方法 | |
CN117407346B (zh) | 一种车规级芯片外部flash的采样点调整系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |