CN117407346B - 一种车规级芯片外部flash的采样点调整系统及方法 - Google Patents

一种车规级芯片外部flash的采样点调整系统及方法 Download PDF

Info

Publication number
CN117407346B
CN117407346B CN202311704854.3A CN202311704854A CN117407346B CN 117407346 B CN117407346 B CN 117407346B CN 202311704854 A CN202311704854 A CN 202311704854A CN 117407346 B CN117407346 B CN 117407346B
Authority
CN
China
Prior art keywords
sampling
data
flash
clock signal
sampling point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311704854.3A
Other languages
English (en)
Other versions
CN117407346A (zh
Inventor
陈峥嵘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Energy Integrated Circuit Shanghai Co ltd
Original Assignee
Core Energy Integrated Circuit Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Core Energy Integrated Circuit Shanghai Co ltd filed Critical Core Energy Integrated Circuit Shanghai Co ltd
Priority to CN202311704854.3A priority Critical patent/CN117407346B/zh
Publication of CN117407346A publication Critical patent/CN117407346A/zh
Application granted granted Critical
Publication of CN117407346B publication Critical patent/CN117407346B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供了一种车规级芯片外部FLASH的采样点调整系统及方法，该系统包括：CPU和FLASH控制器；FLASH控制器包括数据采样模块，数据采样模块使用PLL原始时钟作为第一采样时钟信号，并将PLL原始时钟经过反相器相位反转后的时钟信号作为第二采样时钟信号；CPU内存储有映射表；CPU在从外部FLASH读取数据时，根据温度传感器所测得环境温度查找所述映射表获得目标采样点位置，并将目标采样点位置发送至数据采样模块，数据采样模块调整当前采样点位置为目标采样点位置进行数据采样。该方案能够对FLASH传输数据的采样点进行灵活调整，确保在不同的使用环境下可以正确采样到数据。

Description

一种车规级芯片外部FLASH的采样点调整系统及方法
技术领域
本发明涉及FLASH采样技术领域，尤指一种车规级芯片外部FLASH的采样点调整系统及方法。
背景技术
对于车规级芯片外挂FLASH存储器的方案，在进行FLASH的数据采样时，由于使用环境的温度变化，以及使用的时钟频率的不确定性，都会造成FLASH数据的延迟，导致采样数据不准确。因此，需要一种可以对FLASH传输数据的采样点进行灵活调整，以确保在不同的使用环境下可以正确采样到数据的方法。
发明内容
本发明的目的是提供一种车规级芯片外部FLASH的采样点调整系统及方法，以对FLASH传输数据的采样点进行灵活调整，确保在不同的使用环境下可以正确采样到数据。
本发明提供的技术方案如下：
本发明提供一种车规级芯片外部FLASH的采样点调整系统，包括：
CPU和FLASH控制器；
所述FLASH控制器包括数据采样模块，所述数据采样模块与外部FLASH连接，所述数据采样模块使用PLL原始时钟作为第一采样时钟信号，并将PLL原始时钟经过反相器相位反转后的时钟信号作为第二采样时钟信号；
所述CPU内存储有映射表，所述映射表包括在芯片调试阶段，基于所述第一采样时钟信号和所述第二采样时钟信号，预先测试得到的不同环境温度下的数据采样延迟时间和能够正确采样到FLASH输入数据的采样点位置的对应关系；
所述CPU在从外部FLASH读取数据时，根据温度传感器所测得环境温度查找所述映射表获得目标采样点位置，并将所述目标采样点位置发送至所述数据采样模块，所述数据采样模块调整当前采样点位置为所述目标采样点位置进行数据采样。
本方案通过使用PLL原始时钟作为数据采样模块的第一采样时钟信号，并将PLL原始时钟经过反相器相位反转后的时钟信号作为数据采样模块的第二采样时钟信号，本申请时钟的架构规划是串行时钟频率最高是采样时钟的4分频，从而使采样时钟的频率最低是串行时钟频率的4倍，每一个采样时钟在一个数据周期内至少有4个采样位置，从而提供更多的采样位置；且通过在芯片调试阶段基于第一采样时钟信号和第二采样时钟信号，预先测试得到的不同环境温度下的数据采样延迟时间和能够正确采样到FLASH输入数据的采样点位置的对应关系，能够使CPU在从外部FLASH读取数据时，根据温度传感器所测得环境温度查找映射表获得目标采样点位置，再控制数据采样模块调整当前采样点位置为目标采样点位置进行数据采样，便能够正确采样到数据，通过该软硬件结合的方式，能够对FLASH传输数据的采样点进行灵活调整适用不同的使用环境。
在一些实施方式中，所述FLASH控制器包括APB接口，所述FLASH控制器通过所述APB接口与所述CPU连接，用于接收所述CPU下发的控制指令，所述控制指令包括所述目标采样点位置。
在一些实施方式中，所述数据采样模块选取频率最高的采样时钟作为FLASH输入数据的采样信号。
通过选取频率最高的采样时钟作为FLASH输入数据的采样信号，能够提供满足各种不同延迟的采样情况，使得FLASH控制器的适用范围更广。
在一些实施方式中，所述CPU连接温度传感器，所述温度传感器用于实时测量当前环境温度。
在一些实施方式中，所述FLASH控制器还包括数据传输接口，所述FLASH控制器通过所述数据传输接口与所述外部FLASH连接，用于向所述外部FLASH发送读取数据指令，以及传输从外部FLASH返回的数据信号。
在一些实施方式中，所述第一采样时钟信号结合所述第二采样时钟信号使系统在一个数据周期内至少存在8个采样位置。
另外，本发明还提供一种车规级芯片外部FLASH的采样点调整方法，包括步骤：
设计使用PLL原始时钟作为第一采样时钟信号，并将PLL原始时钟经过反相器相位反转后的时钟信号作为第二采样时钟信号的FLASH控制器的数据采样模块；
在芯片调试阶段，基于所述第一采样时钟信号和所述第二采样时钟信号，预先测试得到的不同环境温度下的数据采样延迟时间和能够正确采样到FLASH输入数据的采样点位置的对应关系，并创建映射表，所述映射表存储在与所述FLASH控制器连接的CPU中；
所述CPU在从外部FLASH读取数据时，根据温度传感器所测得环境温度查找所述映射表获得目标采样点位置，并将所述目标采样点位置发送至所述数据采样模块，使所述数据采样模块调整当前采样点位置为所述目标采样点位置进行数据采样。
在一些实施方式中，在采样时，所述数据采样模块选取频率最高的采样时钟作为FLASH输入数据的采样信号。
在一些实施方式中，还包括步骤：
通过温度传感器实时测量当前环境温度，并由所述CPU读取当前环境温度。
在一些实施方式中，所述CPU通过设置在所述FLASH控制器上的APB接口向所述FLASH控制器下发控制指令，所述控制指令包括所述目标采样点位置。
根据本发明提供的一种车规级芯片外部FLASH的采样点调整系统及方法，通过使用PLL原始时钟作为数据采样模块的第一采样时钟信号，并将PLL原始时钟经过反相器相位反转后的时钟信号作为数据采样模块的第二采样时钟信号，本申请时钟的架构规划是串行时钟频率最高是采样时钟的4分频，从而使采样时钟的频率最低是串行时钟频率的4倍，每一个采样时钟在一个数据周期内至少有4个采样位置，所以第一采样时钟信号结合第二采样时钟信号使系统在一个数据周期内至少存在8个采样位置，从而能够提供更多的采样位置；且通过在芯片调试阶段基于第一采样时钟信号和第二采样时钟信号，预先测试得到的不同环境温度下的数据采样延迟时间和能够正确采样到FLASH输入数据的采样点位置的对应关系，能够使CPU在从外部FLASH读取数据时，根据温度传感器所测得环境温度查找映射表获得目标采样点位置，再控制数据采样模块调整当前采样点位置为目标采样点位置进行数据采样，便能够正确采样到数据；通过该软硬件结合的方式，能够对FLASH传输数据的采样点进行灵活调整以适用不同的使用环境，确保始终正确采样到数据。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本方案的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明实施例的整体架构示意图；
图2是本发明实施例的采样时钟采样点示意图；
图3是本发明实施例的使用第1个下降沿进行时钟采样的示意图；
图4是本发明实施例的使用第4个上升沿进行时钟采样的示意图；
图5是本发明实施例的流程示意图。
图中标号：1-CPU；2-FLASH控制器；3-外部FLASH；4-数据采样模块；5-APB接口；6-温度传感器。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
对于车规级芯片外挂FLASH存储器的方案，在进行FLASH的数据采样时，由于使用环境的温度变化，以及使用的时钟频率的不确定性，都会造成FLASH数据的延迟，导致采样数据不准确。
在一个实施例中，参考说明书附图图1，本发明提供一种车规级芯片外部FLASH3的采样点调整系统，包括：CPU1和FLASH控制器2。
FLASH控制器2包括数据采样模块4，数据采样模块4与外部FLASH3连接，外部FLASH3为车规级芯片的外挂FLASH存储器。
数据采样模块4使用PLL原始时钟作为第一采样时钟信号（RX_CLK1），并将PLL原始时钟经过反相器相位反转后的时钟信号作为第二采样时钟信号（RX_CLK2）。数据采样模块4采用现有技术，目的是将PLL原始时钟作为第一采样时钟信号（RX_CLK1），并将PLL原始时钟经过反相器相位反转后的时钟信号作为第二采样时钟信号（RX_CLK2），并不限制其具体实现形式。
参考说明书附图2至4，通过将PLL原始时钟作为第一采样时钟信号，并将PLL原始时钟经过反相器相位反转后的时钟信号作为第二采样时钟信号，本申请时钟的架构规划是串行时钟频率最高是采样时钟的4分频，使得采样时钟信号的频率至少最低是串行时钟频率的4倍，每一个采样时钟在一个数据周期内至少有4个采样位置，进而使得第一采样时钟信号结合第二采样时钟信号使系统在一个数据周期内至少存在8个采样位置，有利于在不同的使用环境下确保能够找到准确的采样点，在一个数据周期内选取对应的上升沿或下降沿进行时钟采样，如使用第1个下降沿进行时钟采样或使用第4个上升沿进行时钟采样。
CPU1内存储有映射表，映射表包括在芯片调试阶段，基于第一采样时钟信号和第二采样时钟信号，预先测试得到的不同环境温度下的数据采样延迟时间和能够正确采样到FLASH输入数据的采样点位置的对应关系。
本申请在投入正式使用前，需进行芯片调试，并在芯片调试阶段，基于第一采样时钟信号和第二采样时钟信号，预先测试得到的不同环境温度下的数据采样延迟时间和能够正确采样到FLASH输入数据的采样点位置的对应关系，并建立映射表，使得在不同的环境温度下，通过查找该映射表，便能直接得到能够正确采样到FLASH输入数据的采样点位置。
CPU1在从外部FLASH读取数据时，根据温度传感器所测得环境温度查找映射表获得目标采样点位置，并将目标采样点位置发送至数据采样模块4，数据采样模块4调整当前采样点位置为目标采样点位置进行数据采样。
优选的，CPU1连接温度传感器6，温度传感器6用于实时测量当前环境温度，并由CPU1读取当前环境温度。
本方案通过使用PLL原始时钟作为数据采样模块4的第一采样时钟信号，并将PLL原始时钟经过反相器相位反转后的时钟信号作为数据采样模块4的第二采样时钟信号，本申请时钟的架构规划是串行时钟频率最高是采样时钟的4分频，从而使采样时钟的频率最低是串行时钟频率的4倍，每一个采样时钟在一个数据周期内至少有4个采样位置，使得第一采样时钟信号结合第二采样时钟信号能够使系统在一个数据周期内至少存在8个采样位置，从而提供更多的采样位置；且通过在芯片调试阶段基于第一采样时钟信号和第二采样时钟信号，预先测试得到的不同环境温度下的数据采样延迟时间和能够正确采样到FLASH输入数据的采样点位置的对应关系，能够使CPU在从外部FLASH读取数据时，根据温度传感器所测得环境温度查找映射表获得目标采样点位置，再控制数据采样模块4调整当前采样点位置为目标采样点位置进行数据采样，便能够正确采样到数据，通过该软硬件结合的方式，能够对FLASH传输数据的采样点进行灵活调整适用不同的使用环境。
优选的，数据采样模块4选取频率最高的采样时钟作为FLASH输入数据的采样信号。
通过选取频率最高的采样时钟作为FLASH输入数据的采样信号，能够提供满足各种不同延迟的采样情况，使得FLASH控制器2的适用范围更广。
在一个实施例中，在前述实施例的基础上，FLASH控制器2包括APB接口5，FLASH控制器2通过APB接口5与CPU1连接，用于接收CPU1下发的控制指令，控制指令包括目标采样点位置。
优选的，FLASH控制器2还包括数据传输接口，FLASH控制器2通过数据传输接口与外部FLASH3连接，用于向外部FLASH3发送读取数据指令，以及传输从外部FLASH3返回的数据信号。
在一个实施例中，参考说明书附图5，本发明还提供一种车规级芯片外部FLASH的采样点调整方法，包括步骤：
S1、设计使用PLL原始时钟作为第一采样时钟信号，并将PLL原始时钟经过反相器相位反转后的时钟信号作为第二采样时钟信号的FLASH控制器的数据采样模块；
参考说明书附图2至4，通过将PLL原始时钟作为第一采样时钟信号，并将PLL原始时钟经过反相器相位反转后的时钟信号作为第二采样时钟信号，本申请时钟的架构规划是串行时钟频率最高是采样时钟的4分频，从而使采样时钟的频率最低是串行时钟频率的4倍，每一个采样时钟在一个数据周期内至少有4个采样位置，所以第一采样时钟信号结合第二采样时钟信号使系统在一个数据周期内总共至少存在8个采样位置，有利于在不同的使用环境下确保能够找到准确的采样点，在一个数据周期内选取对应的上升沿或下降沿进行时钟采样，如使用第1个下降沿进行时钟采样或使用第4个上升沿进行时钟采样。
S2、在芯片调试阶段，基于第一采样时钟信号和第二采样时钟信号，预先测试得到的不同环境温度下的数据采样延迟时间和能够正确采样到FLASH输入数据的采样点位置的对应关系，并创建映射表，映射表存储在与FLASH控制器连接的CPU中；
本申请在投入正式使用前，需进行芯片调试，并在芯片调试阶段，基于第一采样时钟信号和第二采样时钟信号，预先测试得到的不同环境温度下的数据采样延迟时间和能够正确采样到FLASH输入数据的采样点位置的对应关系，并建立映射表，使得在不同的环境温度下，通过查找该映射表，便能直接得到能够正确采样到FLASH输入数据的采样点位置。
S3、CPU在从外部FLASH读取数据时，根据温度传感器所测得环境温度查找所述映射表获得目标采样点位置，并将目标采样点位置发送至数据采样模块，使数据采样模块调整当前采样点位置为目标采样点位置进行数据采样。
优选的，通过温度传感器实时测量当前环境温度，并由CPU读取当前环境温度。
通过使用PLL原始时钟作为数据采样模块的第一采样时钟信号，并将PLL原始时钟经过反相器相位反转后的时钟信号作为数据采样模块的第二采样时钟信号，本申请时钟的架构规划是串行时钟频率最高是采样时钟的4分频，从而使采样时钟的频率最低是串行时钟频率的4倍，每一个采样时钟在一个数据周期内至少有4个采样位置，使得第一采样时钟信号结合第二采样时钟信号能够使系统在一个数据周期内至少存在8个采样位置，从而提供更多的采样位置；且通过在芯片调试阶段基于第一采样时钟信号和第二采样时钟信号，预先测试得到的不同环境温度下的数据采样延迟时间和能够正确采样到FLASH输入数据的采样点位置的对应关系，能够使CPU在从外部FLASH读取数据时，根据温度传感器所测得环境温度查找映射表获得目标采样点位置，再控制数据采样模块调整当前采样点位置为目标采样点位置进行数据采样，便能够正确采样到数据，通过该软硬件结合的方式，能够对FLASH传输数据的采样点进行灵活调整适用不同的使用环境。
优选的，在采样时，数据采样模块选取频率最高的采样时钟作为FLASH输入数据的采样信号。
通过选取频率最高的采样时钟作为FLASH输入数据的采样信号，能够提供满足各种不同延迟的采样情况，使得FLASH控制器的适用范围更广。
进一步优选的，CPU通过设置在FLASH控制器上的APB接口向FLASH控制器下发控制指令，控制指令包括目标采样点位置。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种车规级芯片外部FLASH的采样点调整系统，其特征在于，包括：
CPU和FLASH控制器；
所述FLASH控制器包括数据采样模块，所述数据采样模块与外部FLASH连接，所述数据采样模块使用PLL原始时钟作为第一采样时钟信号，并将PLL原始时钟经过反相器相位反转后的时钟信号作为第二采样时钟信号，系统的串行时钟频率最高是采样时钟的4分频，所述第一采样时钟信号结合所述第二采样时钟信号使系统在一个数据周期内至少存在8个采样位置；
所述CPU内存储有映射表，所述映射表包括在芯片调试阶段，基于所述第一采样时钟信号和所述第二采样时钟信号，预先测试得到的不同环境温度下的数据采样延迟时间和能够正确采样到FLASH输入数据的采样点位置的对应关系；
所述CPU在从外部FLASH读取数据时，根据温度传感器所测得环境温度查找所述映射表获得目标采样点位置，并将所述目标采样点位置发送至所述数据采样模块，所述数据采样模块调整当前采样点位置为所述目标采样点位置进行数据采样。
2.根据权利要求1所述的一种车规级芯片外部FLASH的采样点调整系统，其特征在于，所述FLASH控制器包括APB接口，所述FLASH控制器通过所述APB接口与所述CPU连接，用于接收所述CPU下发的控制指令，所述控制指令包括所述目标采样点位置。
3.根据权利要求1所述的一种车规级芯片外部FLASH的采样点调整系统，其特征在于，所述数据采样模块选取频率最高的采样时钟作为FLASH输入数据的采样信号。
4.根据权利要求1所述的一种车规级芯片外部FLASH的采样点调整系统，其特征在于，所述CPU连接温度传感器，所述温度传感器用于实时测量当前环境温度。
5.根据权利要求1所述的一种车规级芯片外部FLASH的采样点调整系统，其特征在于，所述FLASH控制器还包括数据传输接口，所述FLASH控制器通过所述数据传输接口与所述外部FLASH连接，用于向所述外部FLASH发送读取数据指令，以及传输从外部FLASH返回的数据信号。
6.一种车规级芯片外部FLASH的采样点调整方法，其特征在于，包括步骤：
设计使用PLL原始时钟作为第一采样时钟信号，并将PLL原始时钟经过反相器相位反转后的时钟信号作为第二采样时钟信号的FLASH控制器的数据采样模块，系统的串行时钟频率最高是采样时钟的4分频，所述第一采样时钟信号结合所述第二采样时钟信号使系统在一个数据周期内至少存在8个采样位置；
在芯片调试阶段，基于所述第一采样时钟信号和所述第二采样时钟信号，预先测试得到的不同环境温度下的数据采样延迟时间和能够正确采样到FLASH输入数据的采样点位置的对应关系，并创建映射表，所述映射表存储在与所述FLASH控制器连接的CPU中；
所述CPU在从外部FLASH读取数据时，根据温度传感器所测得环境温度查找所述映射表获得目标采样点位置，并将所述目标采样点位置发送至所述数据采样模块，使所述数据采样模块调整当前采样点位置为所述目标采样点位置进行数据采样。
7.根据权利要求6所述的一种车规级芯片外部FLASH的采样点调整方法，其特征在于，在采样时，所述数据采样模块选取频率最高的采样时钟作为FLASH输入数据的采样信号。
8.根据权利要求6所述的一种车规级芯片外部FLASH的采样点调整方法，其特征在于，还包括步骤：
通过温度传感器实时测量当前环境温度，并由所述CPU读取当前环境温度。
9.根据权利要求6所述的一种车规级芯片外部FLASH的采样点调整方法，其特征在于，所述CPU通过设置在所述FLASH控制器上的APB接口向所述FLASH控制器下发控制指令，所述控制指令包括所述目标采样点位置。
CN202311704854.3A 2023-12-13 2023-12-13 一种车规级芯片外部flash的采样点调整系统及方法 Active CN117407346B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311704854.3A CN117407346B (zh) 2023-12-13 2023-12-13 一种车规级芯片外部flash的采样点调整系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311704854.3A CN117407346B (zh) 2023-12-13 2023-12-13 一种车规级芯片外部flash的采样点调整系统及方法

Publications (2)

Publication Number Publication Date
CN117407346A CN117407346A (zh) 2024-01-16
CN117407346B true CN117407346B (zh) 2024-04-05

Family

ID=89489278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311704854.3A Active CN117407346B (zh) 2023-12-13 2023-12-13 一种车规级芯片外部flash的采样点调整系统及方法

Country Status (1)

Country Link
CN (1) CN117407346B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000352966A (ja) * 1999-06-14 2000-12-19 Seiko Epson Corp 画像処理装置および画像表示装置
CN101567767A (zh) * 2009-05-19 2009-10-28 华为技术有限公司 一种窗口采样控制方法及装置
CN102385912A (zh) * 2010-08-31 2012-03-21 株式会社东芝 进行采样相位设定的主控制器、半导体装置以及方法
CN106874224A (zh) * 2017-02-17 2017-06-20 杭州朔天科技有限公司 自动搬运且适应器件的多线SPI‑Flash控制器
CN109213703A (zh) * 2017-06-30 2019-01-15 华为技术有限公司 一种数据检测方法及数据检测装置
CN113889172A (zh) * 2021-09-15 2022-01-04 至誉科技（武汉）有限公司 变温环境中dqs相位校准方法、装置、设备及存储介质
CN113900980A (zh) * 2021-08-31 2022-01-07 北京时代民芯科技有限公司 一种面向高速数据传输的可编程通用接口电路
CN114706448A (zh) * 2020-12-17 2022-07-05 中兴通讯股份有限公司 信号采样方法、信号采样装置及存储介质

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000352966A (ja) * 1999-06-14 2000-12-19 Seiko Epson Corp 画像処理装置および画像表示装置
CN101567767A (zh) * 2009-05-19 2009-10-28 华为技术有限公司 一种窗口采样控制方法及装置
CN102385912A (zh) * 2010-08-31 2012-03-21 株式会社东芝 进行采样相位设定的主控制器、半导体装置以及方法
CN106874224A (zh) * 2017-02-17 2017-06-20 杭州朔天科技有限公司 自动搬运且适应器件的多线SPI‑Flash控制器
CN109213703A (zh) * 2017-06-30 2019-01-15 华为技术有限公司 一种数据检测方法及数据检测装置
CN114706448A (zh) * 2020-12-17 2022-07-05 中兴通讯股份有限公司 信号采样方法、信号采样装置及存储介质
CN113900980A (zh) * 2021-08-31 2022-01-07 北京时代民芯科技有限公司 一种面向高速数据传输的可编程通用接口电路
CN113889172A (zh) * 2021-09-15 2022-01-04 至誉科技（武汉）有限公司 变温环境中dqs相位校准方法、装置、设备及存储介质

Also Published As

Publication number Publication date
CN117407346A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
US7246274B2 (en) Method and apparatus for estimating random jitter (RJ) and deterministic jitter (DJ) from bit error rate (BER)
JP3712471B2 (ja) コンピュータシステム及び第１の回路と第２の回路との間でデータを転送するインタフェース回路
US5696772A (en) Test vector compression/decompression system for parallel processing integrated circuit tester
US7644324B2 (en) Semiconductor memory tester
US7219269B2 (en) Self-calibrating strobe signal generator
US8615673B2 (en) Device synchronization using independent clocks
CN112242169B (zh) 一种调整采样相位的方法及串行闪存控制器
US7594048B1 (en) Determining transit time across an asynchronous FIFO memory by measuring fractional occupancy
CN220207786U (zh) 延迟偏差测量电路
US20080175343A1 (en) Phase adjusting function evaluating method, transmission margin measuring method, information processing apparatus, program and computer readable information recording medium
CN117407346B (zh) 一种车规级芯片外部flash的采样点调整系统及方法
US8395946B2 (en) Data access apparatus and associated method for accessing data using internally generated clocks
US7984351B2 (en) Data transfer device and method thereof
CN114113802B (zh) 测试电路、测试装置及其测试方法
JP5221609B2 (ja) Ｄｌｌを共用してサンプリング位相設定を行うホストコントローラ
US7337346B2 (en) Method and apparatus for fine tuning a memory interface
CN112654082B (zh) 一种计时装置、基站、定位系统、校准方法和定位方法
CN109085492B (zh) 集成电路信号相位差确定方法及装置、介质和电子设备
EP1653239A1 (en) Test device
US20070057710A1 (en) Timing adjustment circuit and method thereof
CN113740717A (zh) 一种时序单元保持时间的测量方法和测量电路
CN117420342B (zh) 多通道采集方法、装置、系统、fpga及采样示波器
CN117198379B (zh) 时序测试电路
JP7288086B2 (ja) 信号のエッジの時点を検出するための方法及び評価ユニット
CN117692122A (zh) 动态数字倍增采样系统、方法、设备及可读介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant