CN117677080A - 一种印制电路板及其制备方法 - Google Patents
一种印制电路板及其制备方法 Download PDFInfo
- Publication number
- CN117677080A CN117677080A CN202211058619.9A CN202211058619A CN117677080A CN 117677080 A CN117677080 A CN 117677080A CN 202211058619 A CN202211058619 A CN 202211058619A CN 117677080 A CN117677080 A CN 117677080A
- Authority
- CN
- China
- Prior art keywords
- conductive
- printed circuit
- circuit board
- substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 145
- 238000005553 drilling Methods 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000003825 pressing Methods 0.000 claims abstract description 21
- 238000003475 lamination Methods 0.000 claims abstract description 14
- 238000010030 laminating Methods 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000009713 electroplating Methods 0.000 claims description 12
- 238000007650 screen-printing Methods 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 163
- 238000010586 diagram Methods 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 238000006087 Brown hydroboration reaction Methods 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NEIHULKJZQTQKJ-UHFFFAOYSA-N [Cu].[Ag] Chemical compound [Cu].[Ag] NEIHULKJZQTQKJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- -1 bismaleimide triazines Chemical class 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种印制电路板及其制备方法,其中,印制电路板的制备方法包括:获取到两个基板,对各基板靠近彼此的一侧的导电层进行蚀刻,以形成至少一个预设孔;其中,基板包括依次层叠且贴合的导电层、介质层以及导电层;将两个基板靠近彼此的一侧的导电层贴合放置以进行压合,并基于至少一个预设孔的位置依次对压合后的两个基板进行钻孔以及金属化,形成金属化通孔,得到加工板件;将至少两个加工板件进行对应压合,以制备印制电路板。通过上述方式,本发明能够提高印制电路板的加工效率。
Description
技术领域
本发明应用于印制电路板的技术领域,特别是一种印制电路板及其制备方法。
背景技术
PCB(Printed Circuit Board),又被称为印刷线路板或印刷电路板,是应用广泛的重要电子部件,是电子元器件的支撑体,同样也是电子元器件电气连接的载体。
任意层互联的高密度互联板,业内多采用涂布积层法生产,即从芯板层开始采用激光钻孔,经过多次反复的电镀、图形、压合及激光钻孔的流程实现盲孔的堆叠及各层的导通。
随着5G技术的发展,任意层互联技术被大量运用到职能产品上,且需求越来越大。但采用该加工方法生产流程复杂,交期时间长。
发明内容
本发明提供了一种印制电路板及其制备方法,以解决印制电路板制备生产流程复杂,交期时间长的问题。
为解决上述技术问题,本发明提供了一种印制电路板的制备方法,包括:获取到两个基板,对各基板靠近彼此的一侧的导电层进行蚀刻,以形成至少一个预设孔;其中,基板包括依次层叠且贴合的导电层、介质层以及导电层;将两个基板靠近彼此的一侧的导电层贴合放置以进行压合,并基于至少一个预设孔的位置依次对压合后的两个基板进行钻孔以及金属化,形成金属化通孔,得到加工板件;将至少两个加工板件进行对应压合,以制备印制电路板。
其中,获取到两个基板,对各基板靠近彼此的一侧的导电层进行蚀刻,以形成至少一个预设孔的步骤还包括:对各基板靠近彼此的一侧的导电层进行蚀刻,以形成导电线路。
其中,预设孔的孔径为对应第一通孔的孔径的85-95%。
其中,印制电路板的制备方法还包括:
获取到至少一个基板以及至少两层介质层,在各介质层上制备导电通孔,以及在基板上制备两端分别连接基板相对两侧的导电层的连接件;将各介质层与各基板依次进行对应循环叠放,使得导电通孔以及连接件的位置对应,以得到中间板件;将至少两个加工板件进行对应压合,以制备印制电路板的步骤包括:将至少两个加工板件分别放置于中间板件的相对两侧并进行对应压合,以制备印制电路板。
其中,获取到至少一个基板以及至少两层介质层,在各介质层上制备导电通孔,以及在基板上制备两端分别连接基板相对两侧的导电层的连接件的步骤包括:获取到至少两层介质层,对各介质层进行钻孔,以形成至少一个第二通孔;在各第二通孔内填充导电材料,形成至少一个导电通孔;获取到至少一个基板,依次对各基板进行钻孔处理以及电镀处理,形成连接件;对基板相对两侧的导电层进行蚀刻,形成导电线路,其中,基板相对两侧的导电线路通过连接件连接。
其中,在各第二通孔内填充导电材料,形成至少一个导电通孔的步骤包括:通过点胶、丝印或喷涂的方式在各第二通孔内填充导电材料,形成至少一个导电通孔。
其中,将至少两个加工板件分别放置于中间板件的相对两侧并进行对应压合,以制备印制电路板的步骤包括:对两个加工板件靠近中间板件的一侧的导电层进行蚀刻,以形成导电线路;对剩余加工板件的相对两侧的导电层进行蚀刻,以形成导电线路;将各加工板件分别放置与中间板件的相对两侧,其中,靠近中间板件的一侧的导电层被蚀刻的两个加工板件分别放置于最外两侧,并进行对应压合;对最外两侧的两个加工板件远离中间板件的一侧的导电层分别进行蚀刻,形成导电线路,以制备印制电路板。
为解决上述技术问题,本发明还提供了一种印制电路板,印制电路板由上述任一项的印制电路板的制备方法得到,印制电路板包括:至少两个贴合且层叠设置的加工板件,加工板件上形成有至少一个金属化通孔;其中,各加工板件包括贴合设置的两个第一基板;第一基板包括依次层叠且贴合的第一导电层、第一介质层以及第一导电层;其中,各金属化通孔的位置对应,以导通印制电路板中各导电层。
其中,印制电路板还包括:中间板件;中间板件包括依次循环且贴合设置的至少一个第二基板与至少两层介质层,且介质层上的导电通孔与第二基板上的连接件的位置对应;其中,第二基板包括依次层叠且贴合的第二导电层、第二介质层以及第二导电层;至少两个加工板件分别贴合设置于中间板件的相对两侧,导电通孔与对应加工板件的金属化通孔对应设置。
其中,印制电路板上各导电层上形成有导电线路。
为解决上述技术问题,本发明的印制电路板的制备方法能够将印制电路板的制备,拆分为至少两个加工板件的分开加工,最后进行统一压合得到印制电路板,使得加工板件的分开加工能够同时进行,或基于需求分开进行,从而有效提高印制电路板的加工效率,进而提升印制电路板的生产产能。且基于包含两层导电层的基板实现印制电路板的导电层的制备能够减少印制电路板制备过程中的压合次数,进一步提高印制电路板的生产效率。
附图说明
图1是本发明提供的印制电路板的制备方法一实施例的流程示意图;
图2是本发明提供的印制电路板的制备方法另一实施例的流程示意图;
图3是图2实施例的步骤S21中基板蚀刻后一实施方式的结构示意图;
图4是图2实施例的步骤S22中加工板件一实施方式的结构示意图;
图5是图2实施例的步骤S23中介质层一实施方式的结构示意图;
图6是图2实施例的步骤S24中基板一实施方式的结构示意图;
图7是本发明提供的印制电路板一实施例的结构示意图;
图8是本发明提供的印制电路板另一实施例的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,均属于本发明保护的范围。
需要说明,若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本发明实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
请参阅图1,图1是本发明提供的印制电路板的制备方法一实施例的流程示意图。
步骤S11:获取到两个基板,对各基板靠近彼此的一侧的导电层进行蚀刻,以形成至少一个预设孔。
获取到两个基板。其中,基板包括依次层叠且贴合的导电层、介质层以及导电层。其中,导电层可以包括铜层、银层、金层、铝层、合金层等导电层,具体在此不做限定。当导电层为铜层时,基板可以包括覆铜板。介质层具体可以包括环氧树脂类、聚酰亚胺类、双马来酰亚胺三嗪(Bismaleimide Triazine,BT)类、陶瓷基类中的一种或多种。
对各基板靠近彼此的一侧的导电层进行蚀刻,以形成至少一个预设孔。其中,预设孔为后续加工板件上第一通孔在导电层上的对应孔。预设孔的数量和位置可以基于后续加工板件上第一通孔的数量和位置进行确定,在此不做限定。两基板上至少一个预设孔的位置对应相同。
步骤S12:将两个基板靠近彼此的一侧的导电层贴合放置以进行压合,并基于至少一个预设孔的位置依次对压合后的两个基板进行钻孔以及金属化,形成金属化通孔,以得到加工板件。
将两个基板靠近彼此的一侧的导电层贴合放置以进行压合,从而固定两基板,形成4层板件。在一个具体的应用场景中,压合时,可以先在两基板之间放置介质层,例如:半固化片或树脂片等,再进行压合,从而通过熔融的介质层粘结两基板,进行固定。
通过在对两基板进行压合前,预先在各基板靠近彼此的一侧的导电层上制备预设孔,使得压合得到加工板件后能够通过对加工板件的对应位置进行一次钻孔,即可实现加工板件中4层导电层的连通。提高加工板件的制备效率。
基于至少一个预设孔的位置对压合后的两个基板进行钻孔,形成至少一个第一通孔,第一通孔穿过对应位置的两个预钻孔形成。由于板件上需要制备第一通孔的位置,在内层的导电层上已经形成了预钻孔,因此,本步骤钻孔时,可以一次成型,从而提高钻孔效率。
对压合后的两个基板进行金属化,直至填充满各第一通孔,形成金属化通孔,以得到加工板件。
步骤S13:将至少两个加工板件进行对应压合,以制备印制电路板。
将至少两个加工板件进行对应压合,以制备印制电路板,压合时,各加工板件的金属化通孔对应设置,以实现印制电路板的板件导通。
通过上述步骤,本实施例的印制电路板的制备方法能够将印制电路板的制备,拆分为至少两个加工板件的分开加工,最后进行统一压合得到印制电路板,使得加工板件的分开加工能够同时进行,或基于需求分开进行,从而有效提高印制电路板的加工效率,进而提升印制电路板的生产产能。且基于包含两层导电层的基板实现印制电路板的导电层的制备能够减少印制电路板制备过程中的压合次数,进一步提高印制电路板的生产效率。
请参阅图2,图2是本发明提供的印制电路板的制备方法另一实施例的流程示意图。本实施例可以应用于印制电路板的层数为4的整数倍余2的应用场景。
步骤S21:获取到两个基板,对各基板靠近彼此的一侧的导电层进行蚀刻,以形成至少一个预设孔。
获取到两个基板,其中,基板包括依次层叠且贴合的导电层、介质层以及导电层。
对各基板靠近彼此的一侧的导电层进行蚀刻,以形成至少一个预设孔。其中,预设孔为后续加工板件上第一通孔在导电层上的对应孔。预设孔的数量和位置可以基于后续加工板件上第一通孔的数量和位置进行确定,在此不做限定。两基板上至少一个预设孔的位置对应相同。
通过在对两基板进行压合前,预先在各基板靠近彼此的一侧的导电层上制备预设孔,使得压合得到加工板件后能够通过对预设孔的对应位置进行一次钻孔,即可实现加工板件中4层导电层的连通。提高加工板件的制备效率。
在一个具体的应用场景中,预设孔的孔径为对应第一通孔的孔径的85-95%。具体可以为85%、86%、88%、89%、90%、92%、93%或95%等。通过将预设孔的孔径设置为上述范围可以使得第一通孔的内壁具有一定坡度,从而便于第一通孔后续电镀附着。
其中,对各基板靠近彼此的一侧的导电层进行蚀刻时,还可以在各基板靠近彼此的一侧的导电层上形成导电线路,从而实现板件内部的电路功能。
在一个具体的应用场景中,本实施例的蚀刻可以通过在各基板靠近彼此的一侧的导电层上依次进行贴覆干膜、曝光显影、蚀刻以及退膜来进行,从而在对应的导电层上形成至少一个预设孔以及导电线路。
请参阅图3,图3是图2实施例的步骤S21中基板蚀刻后一实施方式的结构示意图。
本实施方式的基板30包括2个。基板30包括依次层叠且贴合设置的导电层31、介质层32以及导电线路33。其中,两个基板30上形成有导电线路33的一侧朝向彼此。
各基板30的导电线路33所在的一层上还形成有至少一个预钻孔34。其中,两个基板30上至少一个预钻孔34的位置对应相同。
步骤S22:将两个基板靠近彼此的一侧的导电层贴合放置以进行压合,并基于至少一个预设孔的位置对压合后的两个基板进行钻孔,形成至少一个第一通孔;对压合后的两个基板进行金属化,直至填充满各第一通孔,形成金属化通孔,以得到加工板件。
对各基板靠近彼此的一侧进行压合,以得到加工板件。在一个具体的应用场景中,可以在各基板靠近彼此的一侧的中间放置介质层,例如:半固化片或树脂片等,随后进行压合,使得熔融后的介质层粘结两基板,得到加工板件。在另一个具体的应用场景中,也可以先将各基板靠近彼此的一侧的导电层进行局部去除,裸露出两基板的介质层,随后进行压合,使得裸露的介质层流胶至两基板之间,使得熔融后的介质层粘结两基板,得到加工板件。在此不做限定。
其中,一个基板包括两层导电层,则压合后得到的加工板件包括4层导电层。
基于至少一个预设孔的位置对压合后的两个基板进行钻孔,形成至少一个第一通孔,第一通孔穿过对应位置的两个预钻孔形成。其中,本步骤的钻孔可以包括激光钻孔。激光钻孔后可以对第一通孔进行去钻污孔化处理,以提高第一通孔的清洁度,提高第一通孔后续电镀的附着力,进而提高金属化通孔的品质。
在一个具体的应用场景中,钻孔前,可以对压合后的两个基板表面需要钻孔的位置进行LDD棕化,以助于激光钻孔的能量聚集,提高钻孔效率。
由于板件上需要制备第一通孔的位置,在内层的导电层上已经形成了预钻孔,因此,本步骤钻孔时,可以一次成型,从而提高钻孔效率。
对压合后的两个基板进行金属化,直至填充满各第一通孔,形成金属化通孔,以得到加工板件。
其中,金属化时,可以对压合后的两个基板进行电镀,直至电镀层填充满各第一通孔,形成金属化通孔;还可以对压合后的两个基板进行电镀,直至电镀形成金属化通孔后,继续电镀压合后的两个基板相对两侧的导电层,对其进行增厚,直至满足厚度需求,电镀结束。
请参阅图4,图4是图2实施例的步骤S22中加工板件一实施方式的结构示意图。
本实施方式的加工板件36包括依次层叠且贴合设置的导电层31、介质层32、导电线路33、介质层32、导电线路33、介质层32以及导电层31。
其中,加工板件36上形成有至少一个金属化通孔35,金属化通孔35用于实现加工板件36的层间互联。金属化通孔35在导电线路33上的位置与图3实施方式中的预钻孔34的位置对应重合。
步骤S23:获取到至少两层介质层,对各介质层进行钻孔,以形成至少一个第二通孔;在各第二通孔内填充导电材料,形成至少一个导电通孔。
在各介质层上制备导电通孔,其中,导电通孔可以连通对应介质层的相对两侧。在一个具体的应用场景中,可以先在介质层上制备通孔,再将导电件安装于通孔内,形成导电通孔。在另一个具体的应用场景中,可以先在介质层上制备通孔,再将导电材料填充于通孔内,形成导电通孔。
在一个具体的应用场景中,填充时,可以将介质层的一侧放置于可剥离载体上,从介质层的另一侧向第二通孔填充,填充完成后,去除可剥离载体。
其中,导电材料可以包括:铜浆、银浆、金浆、银铜浆、改性的陶瓷浆料中的一种或多种,在此不做限定。
介质层的数量可以基于印制电路板的制备层数需求进行确定,在此不做限定。钻孔时可以先钻定位孔,再基于定位孔的位置将第二通孔钻在所需的位置。
请参阅图5,图5是图2实施例的步骤S23中介质层一实施方式的结构示意图。
本实施例的介质层52上形成有至少一个导电通孔51,各导电通孔51内填充满导电材料。
步骤S24:获取到至少一个基板,依次对各基板进行钻孔处理以及电镀处理,形成连接件;对基板相对两侧的导电层进行蚀刻,形成导电线路。
获取到至少一个基板,依次对各基板进行钻孔处理以及电镀处理,形成连接件。其中,基板的数量基于印制电路板的制备层数需求进行确定,在此不做限定。
在基板上制备两端分别连接基板相对两侧的导电层的连接件,以实现基板两表面导电层之间的电连接。
在一个具体的应用场景中,先对基板进行钻孔处理,以在基板上形成通孔,再对通孔进行去钻污孔化处理,最后对通孔进行电镀,填充满通孔,并与基板两侧的导电层接触,形成连接件。
在一个具体的应用场景中,可以对基板进行钻通孔,并对通孔进行电镀,直至电镀层填充满通孔并与基板的两导电层接触,形成两端分别连接基板相对两侧的导电层的连接件。具体地,在各第二通孔内填充导电材料,形成至少一个导电通孔。具体地,可以通过点胶、丝印或喷涂的方式等在各第二通孔内填充导电材料,形成至少一个导电通孔。上述方式可以将导电材料填充满第二通孔,减少空洞、凹陷的情况发生。
在另一个具体的应用场景中,可以对基板进行钻通孔,并将导电件安装于通孔内,对导电件的两端与对应的导电层进行焊接,得到两端分别连接基板相对两侧的导电层的连接件。本步骤的钻孔可以包括激光钻孔和机械钻孔。
其中,介质层制备导电通孔的步骤与基板制备连接件的步骤的顺序可以同时进行,或任一在前进行,具体可以基于实际情况确定,在此不做限定。分开加工,介质层与基板能够提高印制电路板的制备效率,缩短生产周期。
对基板相对两侧的导电层进行蚀刻,形成导电线路,其中,基板相对两侧的导电线路通过连接件连接。
请参阅图6,图6是图2实施例的步骤S24中基板一实施方式的结构示意图。
本实施方式的基板60上形成有至少一个连接件62,连接件62贯穿基板60,与基板60相对两侧的导电线路61连接,以实现基板60相对两侧的导电线路61之间的电连接。
步骤S25:将各介质层与各基板依次进行对应循环叠放,使得导电通孔以及连接件的位置对应,以得到中间板件。
将各介质层与各基板依次进行对应循环叠放,以使中间板件中的各导电层能够利用导电通孔和连接件实现板间互连,从而得到中间板件。
其中,介质层的导电通孔以及各基板的连接件的位置可以基于板件互联进行设置,从而使得各介质层与各基板依次进行对应循环完全重合叠放后,即可使得导电通孔以及连接件的位置对应。
本步骤仅叠放各介质层与各基板,并不进行压合。
其中,步骤S23制备介质层与步骤S24制备基板的顺序可以同时进行,或任一在前进行,具体可以基于实际情况确定,在此不做限定。
步骤S26:将至少两个加工板件分别放置于中间板件的相对两侧并进行对应压合,以制备印制电路板。
将至少两个加工板件分别放置于中间板件的相对两侧并进行对应压合,以制备印制电路板。具体地,对两个加工板件靠近中间板件的一侧的导电层进行蚀刻,以形成导电线路;对剩余加工板件的相对两侧的导电层进行蚀刻,以形成导电线路;将各加工板件分别放置与中间板件的相对两侧,其中,靠近中间板件的一侧的导电层被蚀刻的两个加工板件分别放置于最外两侧,并进行对应压合;对最外两侧的两个加工板件远离中间板件的一侧的导电层分别进行蚀刻,形成导电线路,以制备印制电路板。
本实施例的印制电路板能够应用于高密度互联板(High DensityInterconnector)的制备,避免每层盲孔的堆叠制备,提高高密度互联板的加工效率,进而提升高密度互联板的生产产能,缩短高密度互联板的制备周期。
本步骤的制备加工板件与中间板件的步骤可以在步骤S26之前的任一步骤进行,可以同时或分开进行,从而能够有效缩短印制电路板的生产周期,从而提升产能满足产能需求。
其中,由于加工板件中的导电层为4层,则可以通过调整中间板件的介质层与基板的数量和/或加工板件的数量使得整个印制电路板的层数满足制备需求。
在一个具体的应用场景中,当印制电路板为10层电路板时,中间板件的基板的数量为一个,介质层的数量为2个,加工板件的数量为2个。在另一个具体的应用场景中,当印制电路板为20层电路板时,加工板件的数量为2个,中间板件的基板的数量为6个,介质层的数量为7个。在另一个具体的应用场景中,当印制电路板为20层电路板时,印制电路板也可以只包含5个加工板件。依次类推,不再赘述。
通过上述步骤,本实施例能够将印制电路板的制备,可以拆分为加工板件与中间板件部分的分开加工,最后进行统一压合得到印制电路板,使得上述部分的分开加工能够同时进行,或基于需求分开进行,从而有效提高印制电路板的加工效率,进而提升印制电路板的生产产能。且本实施例预先在加工板件的基板上的导电层铜制备预设孔,再将两张芯板压合后,能够通过一次激光钻孔实现加工板件4层导电层的导通,且上述制备步骤能够压合、激光钻孔、电镀和图形蚀刻的流程的次数进一步提高印制电路板的加工效率。
请参阅图7,图7是本发明提供的印制电路板一实施例的结构示意图。本实施例以8层印制电路板为例进行说明,当印制电路板为其他层数时,其结构类似,不再赘述。
本实施例的印制电路板700包括两个贴合且层叠设置的加工板件720,加工板件720上形成有至少一个金属化通孔722;其中,各加工板件720包括贴合设置的两个第一基板721;第一基板721包括依次层叠且贴合的第一导电层740、第一介质层750以及第一导电层740。
其中,各金属化通孔722的位置对应,以导通印制电路板700中各导电层。
通过上述结构,本实施例的印制电路板700可以通过上述任一项的印制电路板的制备方法制备得到,因此,本实施例的印制电路板能通过够将印制电路板的制备,拆分为至少两个加工板件的分开加工,最后进行统一压合得到,使得上述部分的分开加工能够同时进行,或基于需求分开进行,从而有效提高印制电路板的加工效率,进而提升印制电路板的生产产能。
在其他实施例中加工板件720的两第一基板721之间可以设置介质层730进行粘接固定。提高加工板件720的结构稳定性。
在其他实施例中,印制电路板700上各导电层上形成有导电线路,以实现印制电路板700的电路功能。
请参阅图8,图8是本发明提供的印制电路板另一实施例的结构示意图。本实施例以10层印制电路板为例进行说明,当印制电路板为其他层数时,其结构类似,不再赘述。
本实施例的印制电路板800包括中间板件810以及两个加工板件820。其中,两个加工板件820分别贴合设置于中间板件810的相对两侧。
中间板件810包括依次循环且贴合设置的至少一个第二基板811与至少两层介质层812,且介质层812上的导电通孔813与第二基板811上的连接件814的位置对应,从而实现导电通孔813与连接件814的接触,实现中间板件810的层间互联。
各加工板件820包括贴合设置的两个第一基板821。第一基板821包括依次层叠且贴合的第一导电层840、第一介质层850以及第一导电层840。
其中,第二基板811包括依次层叠且贴合的第二导电层860、第二介质层870以及第二导电层860。
通过上述结构,本实施例的印制电路板800可以通过上述任一项的印制电路板的制备方法制备得到,因此,本实施例的印制电路板能通过够将印制电路板的制备,先拆分为加工板件与中间板件的分开加工,最后进行统一压合得到,使得上述部分的分开加工能够同时进行,或基于需求分开进行,从而有效提高印制电路板的加工效率,进而提升印制电路板的生产产能。
在其他实施例中,加工板件820上形成有至少一个金属化通孔822;其中,各金属化通孔822的位置与中间板件810的导电通孔813的位置对应设置,从而实现加工板件820与中间板件810之间的板间互联。
以上所述仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种印制电路板的制备方法,其特征在于,所述印制电路板的制备方法包括:
获取到两个基板,对各所述基板靠近彼此的一侧的导电层进行蚀刻,以形成至少一个预设孔;其中,所述基板包括依次层叠且贴合的导电层、介质层以及导电层;
将两个基板靠近彼此的一侧的导电层贴合放置以进行压合,并基于至少一个所述预设孔的位置依次对压合后的两个基板进行钻孔以及金属化,形成金属化通孔,得到所述加工板件;
将至少两个加工板件进行对应压合,以制备所述印制电路板。
2.根据权利要求1所述的印制电路板的制备方法,其特征在于,所述获取到两个基板,对各所述基板靠近彼此的一侧的导电层进行蚀刻,以形成至少一个预设孔的步骤还包括:
对各所述基板靠近彼此的一侧的导电层进行蚀刻,以形成导电线路。
3.根据权利要求2所述的印制电路板的制备方法,其特征在于,所述预设孔的孔径为对应所述第一通孔的孔径的85-95%。
4.根据权利要求1所述的印制电路板的制备方法,其特征在于,所述印制电路板的制备方法还包括:
获取到至少一个基板以及至少两层介质层,在各所述介质层上制备导电通孔,以及在所述基板上制备两端分别连接所述基板相对两侧的导电层的连接件;
将各所述介质层与各所述基板依次进行对应循环叠放,使得所述导电通孔以及所述连接件的位置对应,以得到中间板件;
所述将至少两个加工板件进行对应压合,以制备所述印制电路板的步骤包括:
将至少两个所述加工板件分别放置于所述中间板件的相对两侧并进行对应压合,以制备所述印制电路板。
5.根据权利要求4所述的印制电路板的制备方法,其特征在于,所述获取到至少一个基板以及至少两层介质层,在各所述介质层上制备导电通孔,以及在所述基板上制备两端分别连接所述基板相对两侧的导电层的连接件的步骤包括:
获取到至少两层介质层,对各所述介质层进行钻孔,以形成至少一个第二通孔;
在各所述第二通孔内填充导电材料,形成至少一个所述导电通孔;
获取到至少一个基板,依次对各所述基板进行钻孔处理以及电镀处理,形成所述连接件;
对所述基板相对两侧的导电层进行蚀刻,形成导电线路,其中,所述基板相对两侧的导电线路通过所述连接件连接。
6.根据权利要求5所述的印制电路板的制备方法,其特征在于,所述在各所述第二通孔内填充导电材料,形成至少一个所述导电通孔的步骤包括:
通过点胶、丝印或喷涂的方式在各所述第二通孔内填充导电材料,形成至少一个所述导电通孔。
7.根据权利要求4所述的印制电路板的制备方法,其特征在于,所述将至少两个所述加工板件分别放置于所述中间板件的相对两侧并进行对应压合,以制备所述印制电路板的步骤包括:
对两个所述加工板件靠近所述中间板件的一侧的导电层进行蚀刻,以形成导电线路;
对剩余所述加工板件的相对两侧的导电层进行蚀刻,以形成导电线路;
将各加工板件分别放置与所述中间板件的相对两侧,其中,靠近所述中间板件的一侧的导电层被蚀刻的两个加工板件分别放置于最外两侧,并进行对应压合;
对最外两侧的两个加工板件远离所述中间板件的一侧的导电层分别进行蚀刻,形成导电线路,以制备所述印制电路板。
8.一种印制电路板,其特征在于,所述印制电路板由上述权利要求1-7任一项的印制电路板的制备方法得到,所述印制电路板包括:
至少两个贴合且层叠设置的加工板件,所述加工板件上形成有至少一个金属化通孔;其中,各所述加工板件包括贴合设置的两个第一基板;所述第一基板包括依次层叠且贴合的第一导电层、第一介质层以及第一导电层;
其中,各所述金属化通孔的位置对应,以导通所述印制电路板中各导电层。
9.根据权利要求8所述的印制电路板,其特征在于,所述印制电路板还包括:中间板件;
所述中间板件包括依次循环且贴合设置的至少一个第二基板与至少两层介质层,且所述介质层上的导电通孔与所述第二基板上的连接件的位置对应;其中,所述第二基板包括依次层叠且贴合的第二导电层、第二介质层以及第二导电层;
至少两个所述加工板件分别贴合设置于所述中间板件的相对两侧,所述导电通孔与对应所述加工板件的金属化通孔对应设置。
10.根据权利要求8或9所述的印制电路板,其特征在于,所述印制电路板上各导电层上形成有导电线路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211058619.9A CN117677080A (zh) | 2022-08-31 | 2022-08-31 | 一种印制电路板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211058619.9A CN117677080A (zh) | 2022-08-31 | 2022-08-31 | 一种印制电路板及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117677080A true CN117677080A (zh) | 2024-03-08 |
Family
ID=90077602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211058619.9A Pending CN117677080A (zh) | 2022-08-31 | 2022-08-31 | 一种印制电路板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117677080A (zh) |
-
2022
- 2022-08-31 CN CN202211058619.9A patent/CN117677080A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940009175B1 (ko) | 다층 프린트기판의 제조방법 | |
JP3059568B2 (ja) | 多層プリント回路基板の製造方法 | |
WO2007046459A1 (ja) | 多層プリント配線基板及びその製造方法 | |
US20030012004A1 (en) | Printed wiring board having non-through lead mounting hole and manufacturing method of the same | |
US6887560B2 (en) | Multilayer flexible wiring circuit board and its manufacturing method | |
WO2017213085A1 (ja) | 多層配線板の製造方法 | |
JP2005268378A (ja) | 部品内蔵基板の製造方法 | |
US6586687B2 (en) | Printed wiring board with high density inner layer structure | |
CN117677080A (zh) | 一种印制电路板及其制备方法 | |
KR100734244B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
JP3474896B2 (ja) | 印刷配線板およびその製造方法 | |
KR101097504B1 (ko) | 다층 인쇄 회로 기판의 제조방법 | |
JP2007335631A (ja) | 積層配線板の製造方法 | |
JP2002305376A (ja) | プリント配線基板の製造方法、プリント配線基板、及び、半導体装置 | |
JPS63137498A (ja) | スル−ホ−ルプリント板の製法 | |
JP2004072125A (ja) | 印刷配線板の製造方法および印刷配線板 | |
JP2000208946A (ja) | 多層配線板およびその製造方法 | |
JPH01151293A (ja) | 多層プリント配線板の内層導通方法 | |
JP3594765B2 (ja) | 多層プリント配線板の製造法 | |
CN116156790A (zh) | 多层线路板的制备方法以及多层线路板 | |
CN116321730A (zh) | 线路板制备方法以及线路板 | |
CN114080099A (zh) | 一种板对板连接结构及其制备方法 | |
JP2001144445A (ja) | 多層プリント配線板の製造方法 | |
CN117279187A (zh) | 任意层互联电路板及其制备方法 | |
JPH09283931A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |