CN117674578A - 上电缓启动电路、芯片及激光雷达 - Google Patents
上电缓启动电路、芯片及激光雷达 Download PDFInfo
- Publication number
- CN117674578A CN117674578A CN202211035423.8A CN202211035423A CN117674578A CN 117674578 A CN117674578 A CN 117674578A CN 202211035423 A CN202211035423 A CN 202211035423A CN 117674578 A CN117674578 A CN 117674578A
- Authority
- CN
- China
- Prior art keywords
- coupled
- capacitor
- resistor
- voltage
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008859 change Effects 0.000 claims abstract description 44
- 239000003990 capacitor Substances 0.000 claims description 155
- 238000001514 detection method Methods 0.000 claims description 28
- 230000005669 field effect Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 13
- 230000007423 decrease Effects 0.000 description 8
- 230000000087 stabilizing effect Effects 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
Abstract
本发明提供一种上电缓启动电路、芯片及激光雷达,其中,所述电路包括:开关模块、缓启动模块和负反馈模块,其中:所述开关模块,耦接于电源输入端与电源输出端之间,适于控制电源输入端与电源输出端之间的通路;所述缓启动模块,耦接于所述电源输入端与所述开关模块的控制端之间;所述负反馈模块,耦接于所述电源输出端与所述开关模块的控制端之间;所述缓启动模块和所述负反馈模块通过控制所述开关模块的导通程度,控制电源输出端电压的变化速率。采用上述方案,能够控制电源输出端电压的变化速率,防止电路中产生较大的冲击电流,损坏元器件。
Description
技术领域
本发明实施例涉及电子电路技术领域,尤其涉及一种上电缓启动电路、芯片及激光雷达。
背景技术
在上电电路中通常耦接有用于稳压的电容,且电容的容值较大,然而,电源上电瞬间跳变时,由于电容的充电,会产生较大的冲击电流,该冲击电流会引起较大的功耗,甚至会引起电路中元器件的损坏。
因此,亟需一种上电缓启动电路,能够控制电源输出端电压的变化速率,防止电路中产生较大的冲击电流,损坏元器件。
发明内容
有鉴于此,本发明实施例提供一种上电缓启动电路,能够有效控制电源输出端电压的变化速率。
本发明实施例提供了一种上电缓启动电路,包括:开关模块、缓启动模块和负反馈模块,其中:
所述开关模块,耦接于电源输入端与电源输出端之间,适于控制电源输入端与电源输出端之间的通路;
所述缓启动模块,耦接于所述电源输入端与所述开关模块的控制端之间;
所述负反馈模块,耦接于所述电源输出端与所述开关模块的控制端之间;
所述缓启动模块和所述负反馈模块通过控制所述开关模块的导通程度,控制电源输出端电压的变化速率。
可选地,所述开关模块包括:第一场效应管,其第一端耦接于所述电源输入端,其第二端耦接于所述电源输出端,其控制端与所述缓启动模块和所述负反馈模块分别耦接。
可选地,所述缓启动模块包括:主控单元和协控单元,其中:
所述主控单元,耦接于所述电源输入端与所述开关模块的控制端之间;
所述协控单元,与所述开关模块的控制端耦接,适于基于所述主控单元的控制信号控制所述开关模块的控制端的电压;
所述主控单元和所述协控单元适于控制所述开关模块的导通程度。
可选地,所述主控单元包括:第一电容;所述协控单元包括:第一电阻,其中:
所述第一电容,其第一端耦接于电源输入端,其第二端分别耦接所述第一电阻和所述开关模块的控制端。
可选地,所述负反馈模块包括:第二电容和第二电阻,其中:
所述第二电容,其第一端耦接于所述电源输出端,其第二端分别耦接于所述第二电阻和所述开关模块的控制端。
可选地,所述主控单元包括:第一电容;所述协控单元包括:第二电阻,其中:
所述第一电容,其第一端耦接于电源输入端,其第二端分别耦接于所述第二电阻和所述开关模块的控制端;
所述负反馈模块包括:第二电容和第二电阻,其中:
所述第二电容,其第一端耦接于所述电源输出端,其第二端分别耦接于所述第二电阻和所述开关模块的控制端。
可选地,所述第一电容的容值大于所述第二电容的容值。
可选地,所述负反馈模块还包括:第三电阻,耦接于所述第二电容与所述第二电阻之间;
所述第三电阻的第一端耦接所述第二电容,所述第三电阻的第二端分别耦接所述第二电阻和所述开关模块的控制端;
所述第二电容与所述第三电阻的阻抗之和大于所述第一电容的阻抗。
可选地,所述主控单元包括:检测单元、开关单元;所述协控单元包括:第四电阻,其中:
所述检测单元,耦接于所述电源输入端和所述地端之间,且与所述开关单元耦接,适于基于所述电源输入端的电压变化控制所述开关单元的导通和关闭;
所述开关单元,其第一端耦接于所述电源输入端,其第二端耦接于所述开关模块的控制端,其控制端耦接于所述检测单元;
所述第四电阻,其第一端分别耦接所述开关单元的第二端和所述开关模块的控制端,其第二端耦接所述检测单元;
所述检测单元、开关单元和所述第四电阻适于根据所述输入端电压的改变及输入端电压的变化速率控制所述开关模块的导通程度。
可选地,所述检测单元包括:第五电阻和第三电容,其中:
所述第五电阻,其第一端耦接于电源输入端,其第二端耦接于所述第三电容的第一端;
所述第三电容,其第一端分别耦接所述第五电阻的第二端和所述开关单元的控制端。
可选地,所述开关单元包括:第二场效应管或三极管。
可选地,所述负反馈模块包括:第四电容和所述第四电阻,其中:
所述第四电容,其第一端耦接于所述电源输出端,其第二端分别耦接于所述开关模块的控制端和所述第四电阻的第一端。
本发明实施例还提供了一种芯片,所述芯片包括上述任一实施例所述的上电缓启动电路。
本发明实施例还提供了一种激光雷达,所述激光雷达采用上述任一实施例所述的上电缓启动电路。
采用本发明实施例中的上电缓启动电路,通过耦接于所述电源输入端与所述开关模块的控制端之间的缓启动模块,以及耦接于所述电源输出端与所述开关模块的控制端之间的负反馈模块,控制耦接于电源输入端与电源输出端之间的开关模块的导通程度,从而实现控制所述电源输出端电压的变化速率,即缓启动模块和负反馈模块控制开关模块缓慢导通,进而实现电源输出端的电压缓慢上升,从而降低电路启动时产生的冲击电流的大小,防止电路中的元器件损坏,尤其是防止开关模块的损坏。
进一步地,所述开关模块可以包括第一场效应管,其第一端耦接于所述电源输入端,其第二端耦接于所述电源输出端,其控制端与所述缓启动模块和所述负反馈模块分别耦接,由于场效应管的成本较低且使用寿命较长,不仅有利于电路的稳定工作,同时能够降低整个电路的成本,利于批量生产。
进一步地,所述缓启动模块可以包括主控单元和协控单元,通过耦接于所述电源输入端与所述开关模块的控制端之间的主控单元以及与所述开关模块的控制端耦接的协控单元,控制所述开关模块的导通程度,从而实现控制所述电源输出端电压的变化速率,进而降低电路启动时产生的冲击电流的大小,防止电路中的元器件损坏。
进一步地,所述主控单元可以包括第一电容,所述协控单元可以包括第一电阻,其中所述第一电容,其第一端耦接于电源输入端,其第二端耦接于所述第一电阻的第一端;所述第一电阻,其第二端耦接于接地端,在上电过程中,通过所述第一电阻对所述第一电容进行充电,能够有效延缓所述开关模块的导通时间,进而减缓电源输出端电压的上升速度。
进一步地,所述负反馈模块可以包括第二电容和第二电阻,其中所述第二电容,其第一端耦接于所述电源输出端,其第二端耦接于所述第二电阻的第一端;所述第二电阻,其第一端耦接于所述第二电容的第二端,其第二端耦接于接地端,在上电过程中,对所述第二电容充电,可以控制所述开关模块的导通程度,即降低开关模块完全导通的速率,从而进一步减缓电源输出端电压的上升速度,降低启动时产生的冲击电流的大小。
进一步地,所述主控单元可以包括第一电容,所述协控单元可以包括第二电阻,其中所述第一电容,其第一端耦接于电源输入端,其第二端分别耦接于所述第二电阻和所述开关模块的控制端;所述负反馈模块可以包括第二电容和第二电阻,其中所述第二电容,其第一端耦接于所述电源输出端,其第二端分别耦接于所述第二电阻和所述开关模块的控制端,由于协控单元和负反馈模块共用了第二电阻,因此可以减少电路中的元器件,不仅能降低电路的成本,还能进一步简化电路的结构,有利于电路的检测和维修。
进一步地,所述第一电容的容值大于所述第二电容的容值,由于第一电容的容值较大,因此在上电瞬间跳变时,第一电容上的分压较小,小于开关模块的导通电压,所述电路无法立刻导通,电源输出端的电压无法立刻上升,从而防止了上电瞬间开关模块瞬间导通引起的输出端电压上升过快而造成的冲击电流过大问题。
进一步地,所述负反馈模块还可以包括第三电阻,耦接于所述第二电容与所述第二电阻之间,且所述第二电容与所述第三电阻的阻抗之和大于所述第一电容的阻抗,由于第二电容和第三电阻分走了电路中的大部分电压,第一电容上的分压相对较小,因此所述电路在上电瞬间跳变时无法立刻导通,电源输出端的电压无法立刻上升,从而有效减缓电源输出端电压的上升速度。
进一步地,所述主控单元还可以包括:检测单元和开关单元,所述协控单元可以包括第四电阻,其中所述检测单元,耦接于所述电源输入端和所述地端之间,且与所述开关单元耦接,适于基于所述电源输入端的电压变化控制所述开关单元的导通和关闭,所述开关单元,其第一端耦接于所述电源输入端,其第二端耦接于所述开关模块的控制端,其控制端耦接于所述检测单元,所述第四电阻,其第一端分别耦接所述开关单元的第二端和所述开关模块的控制端,其第二端耦接所述检测单元,所述检测单元、开关单元和所述第四电阻适于根据所述输入端电压的改变及输入端电压的变化速率控制所述开关模块的导通程度。
进一步地,所述检测单元可以包括第五电阻和第三电容,其中所述第五电阻,其第一端耦接于电源输入端,其第二端耦接于所述第三电容的第一端,所述第三电容,其第一端分别耦接所述第五电阻的第二端和所述开关单元的控制端,在上电过程中,通过所述第五电阻对所述第三电容进行充电,通过第五电阻和第三电容可以检测电源输入端的上电速度,当电源输入端的电压升高较快时控制开关单元导通,进而控制开关模块的导通程度,能够有效延缓所述开关模块的导通时间,进而减缓电源输出端电压的上升速度。
进一步地,所述开关单元可以包括第二场效应管或三极管,由于场效应管的成本较低且使用寿命较长,因此使用场效应管可以降低整个电路的成本,利于批量生产,由于三极管的开启电压通常较小,因此使用三极管作为开关单元,能够更灵敏地反映电源输入端的上电速率。
进一步地,所述负反馈模块可以包括第四电容和第四电阻,其中所述第四电容,其第一端耦接于所述电源输出端,其第二端分别耦接于所述开关模块的控制端和所述第四电阻的第一端,在上电过程中,通过对所述第四电容充电,可以控制开关模块的导通程度,即降低开关模块完全导通的速率,从而进一步减缓电源输出端电压的上升速度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1示出了本发明实施例中一种上电缓启动电路的结构示意图;
图2示出了本发明实施例中一具体应用场景中的上电缓启动电路的结构示意图;
图3示出了本发明实施例中另一具体应用场景中的上电缓启动电路的结构示意图;
图4示出了本发明实施例中另一具体应用场景中的上电缓启动电路的结构示意图;
图5示出了本发明实施例中另一具体应用场景中的上电缓启动电路的结构示意图;
图6示出了本发明实施例中另一具体应用场景中的上电缓启动电路的结构示意图;
图7示出了本发明实施例中另一具体应用场景中的上电缓启动电路的结构示意图。
具体实施方式
目前的电源供电系统中,参照图2至图7所示的电路的结构示意图,通常会在电路中外接用于稳定电压的稳压电容C0,或者也可以在负载上并联一个电容(未示出)用于稳定电压,由于稳压电容C0的容值较大,电源输入端在迅速上电时会对所述稳压电容C0充电,所述稳压电容C0上的电流I0=(△U/△t)*C0=(dU/dt)*C0,因此当稳压电容C0的容值一定的时候,电压变化速率越大,产生的电流I0越大,当所述电流I0过大会引起较大的功耗,甚至会引起电路中元器件的损坏。
针对上述问题,本发明实施例中,通过耦接于所述电源输入端与所述开关模块的控制端之间的缓启动模块,以及耦接于所述电源输出端与所述开关模块的控制端之间的负反馈模块,控制耦接于电源输入端与电源输出端之间的开关模块的导通程度,从而实现控制所述电源输出端电压的变化速率,即缓启动模块和负反馈模块控制开关模块的导通电阻使得开关模块缓慢导通,进而实现电源输出端的电压缓慢上升,从而降低电路启动时产生的冲击电流的大小,防止电路中的元器件损坏。
为使本领域技术人员更好地理解和实施本发明实施例,以下对本发明实施例的构思、方案、原理及优点等结合附图,并通过具体应用示例进行详细描述。
首先,本发明实施例提供了一种上电缓启动电路,参照图1所示的一种上电缓启动电路的结构示意图,所述上电缓启动电路A包括:开关模块A1、缓启动模块A2和负反馈模块A3,其中:
所述开关模块A1,耦接于电源输入端与电源输出端之间,适于控制电源输入端与电源输出端之间的通路;
所述缓启动模块A2,耦接于所述电源输入端与所述开关模块A1的控制端之间;
所述负反馈模块A3,耦接于所述电源输出端与所述开关模块A1的控制端之间;
所述缓启动模块A2和所述负反馈模块A3通过控制所述开关模块A1的导通程度,控制电源输出端电压Vout的变化速率。
采用上述上电缓启动电路,电源输入端输入电压Vin,通过缓启动模块A2和负反馈模块A3控制开关模块A1的导通程度,从而实现控制所述电源输出端电压Vout的变化速率,即通过缓启动模块A2和负反馈模块A3控制开关模块A3的导通电阻的大小和变化速率,使得开关模块A3缓慢实现完全导通,从而降低电源输出端的电压变化速率,降低电路启动时产生的冲击电流的大小,防止电路中的元器件损坏。
为使本领域技术人员更好地理解和实施,以下通过一具体示例说明所述上电缓启动电路具体如何实现控制电源输出端电压的变化速率,保护电路中的元器件损坏。
在具体实施中,所述开关模块A1可以采用第一场效应管,其第一端耦接于所述电源输入端,其第二端耦接于所述电源输出端,其控制端与所述缓启动模块A2和所述负反馈模块A3分别耦接,适于控制电源输入端与电源输出端之间的通路,由于场效应管的成本较低且使用寿命较长,不仅有利于电路的稳定工作,同时能够降低整个电路的成本,利于批量生产。
作为一具体示例,参照图2所示的一具体应用场景中的上电缓启动电路的结构示意图,所述开关模块A1具体可以采用PMOS管P1,其源极(S)耦接于所述电源输入端,其漏极(D)耦接于所述电源输出端,其栅极(G)与所述缓启动模块A2和所述负反馈模块A3分别耦接,当PMOS管P1的源极(S)与栅极(G)之间的电压差Vsg达到PMOS管P1的导通阈值电压时,PMOS管P1开始导通,电源输入端与电源输出端之间的通路随之导通,电源输出端开始有电压Vout输出。
在具体实施中,所述缓启动模块A2可以包括:主控单元和协控单元,其中:
所述主控单元,耦接于所述电源输入端与所述开关模块A1的控制端之间;
所述协控单元,与所述开关模块A1的控制端耦接,适于基于所述主控单元的控制信号控制所述开关模块A1的控制端的电压;
所述主控单元和所述协控单元适于控制所述开关模块A1的导通程度。
主控单元根据电源输入端电压的变化(电压大小以及电压的变化速率),输出不同的信号,协控单元根据该输出信号控制开关模块A1的导通程度,即主控单元与协控单元共同控制开关模块A1的导通程度,从而控制输出端的变化速率。
作为一具体示例,继续参照图2,所述主控单元包括:第一电容C1;所述协控单元包括:第一电阻R1,其中:
所述第一电容C1,其第一端耦接于电源输入端,其第二端分别耦接于所述第一电阻R1和所述开关模块A1的控制端。
采用上述缓启动模块,在电源上电时,电源输入端电压Vin先通过电阻R1对电容C1充电,此时,PMOS管P1不满足导通条件。具体而言,PMOS管P1的导通条件为Vg<Vs且Vsg_P1>Vth_P1(其中,Vg为PMOS管P1的栅极(G)电压;Vs为PMOS管P1的源极(S)电压,Vsg_P1为PMOS管P1的源极(S)与栅极(G)之间的电压差,Vth_P1为PMOS管P1开启的阈值电压),由于对电容C1的充电过程需要持续一段时间,因此在电容C1两端的电压(即PMOS管P1的源极(S)与栅极(G)之间的电压差)未达到Vth_P1的这段时间内,PMOS管P1处于截止状态,电源输出端无电压输出,当电容C1两端的电压达到Vth_P1之后随着电容C1两端的电压增大,即PMOS管P1的源极(S)与栅极(G)之间的电压差增大,PMOS管P1的导通电阻逐渐减小直至完全导通,因此通过上述缓启动模块能够降低PMOS管P1的完全导通速率,从而降低电源输出端电压Vout的上升速度,也即降低了电源启动时的冲击电流,从而能够实现上电缓启动。
作为一具体示例,继续参照图2,所述负反馈模块A3包括:第二电容C2和第二电阻R2,其中:
所述第二电容C2,其第一端耦接于所述电源输出端,其第二端分别耦接于所述第二电阻R2和所述PMOS管P1的栅极。
采用上述负反馈模块A3,在电源上电时,PMOS管P1导通后,由于电源输出端电压Vout上升对第二电容C2进行充电,从而可以抑制PMOS管P1的栅极电压Vg的下降,即使得PMOS管P1的源极(S)与栅极(G)之间的电压差Vsg_P1增大速率下降,故而能够实现控制PMOS管P1的导通程度。上述负反馈模块A3在PMOS管P1导通后,通过抑制PMOS管P1的栅极电压Vg的下降速率,延长了PMOS管P1完全导通的时间,即进一步减缓了降低PMOS管P1的完全导通速率,从而降低电源输出端电压Vout的上升速度,降低了电源启动时的冲击电流。
采用上述上电缓启动电路,在电源输入端电压Vin接入时,PMOS管P1的源极(S)电压及栅极(G)电压与电源输入端电压Vin相等,PMOS管P1的源极(S)与栅极(G)之间的电压差Vsg_P1为0,PMOS管P1处于截止状态。Vin上升并对电容C1充电,C1两端电压差变大,即PMOS管P1的源极(S)与栅极(G)之间的电压差Vsg_P1变大,在Vsg_P1到达PMOS管P1的开启阈值电压Vth_P1之前,PMOS管P1仍处于截止状态。
进一步地,当第一电容C1两端的电压大于PMOS管P1开启的阈值电压Vth_P1时,Vsg_P1>Vth_P1,PMOS管P1开始导通,此时,由于PMOS管P1的导通电阻较大,PMOS管P1的导通程度较低。第一电容C1两端的电压继续升高,PMOS管P1的导通电阻变小,使得PMOS管P1导通程度增大,直至完全导通。
进一步地,当PMOS管P1开始导通后,由于电源输出端电压Vout上升对第二电容C2进行充电,从而可以减缓PMOS管P1的栅极电压Vg的下降速度,即使得PMOS管P1的源极(S)与栅极(G)之间的电压差Vsg_P1增大速率降低,故而能够实现控制PMOS管P1的导通程度,使得PMOS管P1缓慢实现完全导通,降低了电源输出端电压Vout的变化速率。
在本发明一些实施例中,为了进一步简化电路的结构,参照图3所示的另一具体应用场景中的上电缓启动电路的结构示意图,所述主控单元包括:第一电容C1;所述协控单元包括:第二电阻R2,其中:
所述第一电容C1,其第一端耦接于电源输入端,其第二端分别耦接于所述第二电阻R2和PMOS管P1的栅极(G)。
所述负反馈模块包括:第二电容C2和第二电阻R2,其中:
所述第二电容C2,其第一端耦接于所述电源输出端,其第二端分别耦接于所述第二电阻R2和PMOS管P1的栅极。
采用上述上电缓启动电路,由于协控单元和负反馈模块共用第二电阻R2,因此可以减少电路中的元器件,不仅能降低电路的成本,还能进一步简化电路的结构,有利于电路的检测和维修,所述上电缓启动电路实现控制电源输出端电压的变化速率的具体过程可以参见前述实施例,此处不再展开描述。
在具体实施中,由于刚上电的过程中,会有一部分电流通过第一电容C1流向第二电容C2并流向电源输出端,因此,需要确保PMOS管P1在电源输入端电压Vin上升过程中不满足导通条件,从而达到缓启动的目的。
作为一具体示例,可以设置所述第一电容C1的容值大于所述第二电容C2的容值,由于电容的容值越大,阻抗越小,因此通过设置所述第一电容C1的容值大于所述第二电容C2的容值,使得第一电容C1上的分压较小,小于PMOS管P1的导通电压,则PMOS管P1的源极(S)与栅极(G)之间的电压差Vsg_P1无法达到PMOS管P1开启的阈值电压Vth_P1,PMOS管P1处于截止状态,从而防止了上电瞬间PMOS管P1瞬间导通引起的电源输出端电压Vout上升过快而造成的冲击电流过大问题。
作为另一具体示例,继续参照图3,所述负反馈模块A3还包括:第三电阻R3,耦接于所述第二电容C2与所述第二电阻R2之间;
所述第三电阻R3的第一端耦接所述第二电容C2,所述第三电阻R3的第二端分别耦接所述第二电阻R2和PMOS管P1的栅极;
所述第二电容C2与所述第三电阻R3的阻抗之和大于所述第一电容C1的阻抗。
采用上述实施例中的负反馈模块A3,通过在第二电容C2处串联第三电阻R3,增加了第二电容C2所在电路分支的分压,即减小了在第一电容C1上的分压,使得在电源输入端电压Vin上升过程中,PMOS管P1的源极(S)与栅极(G)之间的电压差Vsg_P1无法达到PMOS管P1开启的阈值电压Vth_P1,PMOS管P1处于截止状态,从而达到缓启动的目的。
由于上述实施例中,只需要确保第二电容C2与所述第三电阻R3的阻抗之和大于所述第一电容C1的阻抗即可,因此第一电容C1和第二电容C2的容值可以相等,便于元器件的采购,降低电路的成本。
在本发明另一些实施例中,所述开关模块A1还可以采用NMOS管。
作为一具体示例,参照图4所示的另一具体应用场景中的上电缓启动电路的结构示意图,所述上电缓启动电路B包括:第一电阻R1、第一电容C1、第二电容C2及NMOS管N1,其中NMOS管N1构成开关模块,第一电阻R1和第一电容C1构成缓启动模块,第一电阻R1和第二电容C2构成负反馈模块,具体的:
所述第一电阻R1,其第一端耦接于电源输入端,其第二端耦接于NMOS管N1的栅极(G);
所述第一电容C1,其第一端耦接于所述第一电阻R1的第二端,其第二端耦接于所述NMOS管N1的源极(S);
所述第二电容C2,其第一端耦接于所述第一电阻R1的第二端,其第二端耦接于所述NMOS管N1的漏极(D)。
所述NMOS管N1,其源极(S)耦接于接地端,用于控制电源输入端与电源输出端之间的通路。
采用上述实施例所述的上电缓启动电路,由于NMOS管N1的导通条件为Vg>Vs且Vgs_N1>Vth_N1(其中,Vg为NMOS管N1的栅极(G)电压;Vs为NMOS管N1的源极(S)电压,Vgs_N1为NMOS管N1的栅极(G)与源极(S)之间的电压差,Vth_N1为NMOS管N1开启的阈值电压),因此需要将NMOS管N1放置于电路回路中靠近低压侧(接地侧),从而能够在不额外增加驱动器的情况下实现对NMOS管N1的控制,所述电路实现控制电源输出端电压的变化速率的具体过程可以参见前述实施例,此处不再展开描述。
在具体实施中,所述NMOS管N1也可以放置于靠近高压侧,此时,需要在NMOS管N1的栅极为其连接额外的提供高压的电源。
在本说明书一些实施例中,参照图5所示的另一具体应用场景中的上电缓启动电路的结构示意图,所述上电缓启动电路T包括:开关模块T1、缓启动模块T2和负反馈模块T3;所述开关模块T1使用PMOS管P1,所述缓启动模块T2包括:主控单元和协控单元,其中:
所述主控单元包括:检测单元T21、开关单元T22;所述协控单元包括:第四电阻R4,其中:
所述检测单元T21,耦接于所述电源输入端和所述地端之间,且与所述开关单元T22耦接,适于基于所述电源输入端的电压变化控制所述开关单元T22的导通和关闭。
所述开关单元T22,其第一端耦接于所述电源输入端,其第二端耦接于所述开关模块T1的控制端,其控制端耦接于所述检测单元T21。
作为一具体示例,继续参照图5,所述开关单元T22可以采用PMOS管P2,其源极(S)耦接于所述电源输入端,其漏极(D)耦接于PMOS管P1的栅极(G),其栅极(G)耦接于所述检测单元T21,由于场效应管的成本较低且使用寿命较长,不仅有利于电路的稳定工作,同时能够降低整个电路的成本,利于批量生产。
所述第四电阻R4,其第一端分别耦接所述开关单元T22的第二端和所述开关模块T1的控制端,其第二端耦接所述检测单元T21。
所述检测单元T21、开关单元T22和所述第四电阻R4适于根据所述输入端电压的改变及输入端电压的变化速率控制所述开关模块T1的导通程度。
作为一具体示例,继续参照图5,所述检测单元T21包括:第五电阻R5和第三电容C3,其中:
所述第五电阻R5,其第一端耦接于电源输入端,其第二端耦接于所述第三电容C3的第一端;
所述第三电容C3,其第一端分别耦接所述第五电阻R5的第二端和所述开关单元T22的控制端。
采用上述缓启动模块T2,在电源上电时,通过第五电阻R5和第三电容C3可以检测电源输入端的上电速度,当电源输入端的电压升高较快时控制PMOS管P2导通,进而控制PMOS管P1的导通程度。具体而言,电源输入端电压Vin的变化包括变化速度和大小变化,当电源输入端电压Vin上升较慢时(即变化速度小),第三电容C3的阻抗较大,则相应地在第五电阻R5上的分压较小,PMOS管P2的源极电压Vs与栅极电压Vg之间的电压差Vsg_P2较小,不能达到开启的阈值电压Vth_P2,PMOS管P2不导通,随着电源输入端电压Vin的上升,PMOS管P1在达到开启的阈值电压Vth_P1时导通,并随着电源输入端电压Vin的持续上升直至完全导通,此时由于系统的上电速率较慢,不会产生大的冲击电流。
当电源输入端电压Vin上升较快时(即变化速度大),PMOS管P2的源极电压Vs与栅极电压Vg之间的电压差Vsg_P2等于第五电阻R5上分压,PMOS管P2根据第五电阻R5上分压的大小是否达到开启的阈值电压Vth_P2切换状态。具体而言,在电源输入端电压Vin上升过程中电流通过R5和C3,并在R5上产生分压,当R5上的分压达到PMOS管P2开启的阈值电压Vth_P2时,PMOS管P2导通,此时,PMOS管P2的漏极电压Vd与源极电压Vs相等,均等于电源输入端电压Vin,由于PMOS管P2的漏极(D)与PMOS管P1的栅极(G)相连,因此,PMOS管P1的栅极电压Vg也等于电源输入端电压Vin,PMOS管P1的源极电压Vs与栅极电压Vg之间的电压差Vsg_P1为0,PMOS管P1仍然处于截止状态。
当电源输入端电压Vin上升至最大值并保持后,第三电容C3两端的电压逐渐增大至Vin,电阻R5上的分压降低至0,即PMOS管P2的源极电压Vs与栅极电压Vg之间的电压差Vsg_P2逐渐降低,PMOS管P2的导通程度逐渐减小,当Vsg_P2小于PMOS管P2开启的阈值电压Vth_P2时,PMOS管P2截止。当PMOS管P2截止后,PMOS管P2的漏极电压Vd逐渐降低为0,PMOS管P1的源极电压Vs与栅极电压Vg之间的电压差Vsg_P1逐渐增大,PMOS管P1逐渐导通,当PMOS管P2完全截止后,PMOS管P1完全导通,从而降低电源输出端电压Vout的上升速度,降低了电源启动时的冲击电流。
在具体实施中,继续参照图5,所述负反馈模块T3可以包括:第四电容C4和所述第四电阻R4,其中:
所述第四电容C4,其第一端耦接于所述电源输出端,其第二端分别耦接于所述开关模块T1的控制端和所述第四电阻R1的第一端。
采用上述实施例中的负反馈模块T3,在电源上电时,PMOS管P1导通后,由于电源输出端电压Vout上升对第四电容C4进行充电,从而可以抑制PMOS管P1的栅极电压Vg的下降,即使得PMOS管P1的源极(S)与栅极(G)之间的电压差Vsg_P1缓慢增大,故而能够实现控制PMOS管P1的导通程度。上述负反馈模块T3在PMOS管P1导通后,通过抑制PMOS管P1的栅极电压Vg的下降速率,增大了PMOS管P1完全导通的时间,即进一步减缓了降低PMOS管P1的完全导通速率,从而降低电源输出端电压Vout的上升速度,降低了电源启动时的冲击电流。
采用上述实施例中的上电缓启动电路T,通过检测单元T21检测电源输入端电压Vin上升的速度,当电源输入端电压Vin上升较慢时不会产生大的冲击电流;当电源输入端电压Vin上升较快时,检测单元T21响应于电源输入端电压Vin的变化控制开关单元T22的导通和关闭,进而通过第四电阻R4控制开关模块P1的开启程度(导通电阻),即检测单元T21、开关单元T22和第四电阻R4组成的缓启动模块T2延长了开关模块T1完全导通的时间,从而降低了电源输出端电压Vout的上升速率,降低了电源启动时产生的冲击电流。进一步地,第四电容C4和第四电阻R4构成了负反馈模块T3,进一步延长了开关模块T1完全导通的时间,进一步降低了电源输出端电压Vout的上升速率,降低了电源启动时产生的冲击电流。
作为另一具体示例,参照图6所示的另一具体应用场景中的上电缓启动电路的结构示意图,所述开关单元T22也可以采用PNP型三极管Q1,其发射极(e)耦接于所述电源输入端,其集电极(c)耦接于PMOS管P1的栅极(G),其基极(b)耦接于所述检测单元T21,由于三极管的开启电压通常较小,因此使用三极管作为开关单元,能够更精确地反映电源输入端的电压变化速度。
采用上述实施例中的上电缓启动电路T,在电源上电时,通过第五电阻R5和第三电容C3可以检测电源输入端的上电速度,当电源输入端的电压升高较快时控制三极管Q1导通,进而控制PMOS管P1的导通程度。具体而言,当电源输入端电压Vin上升较慢时(即变化速度小),第三电容C3的阻抗较大,则相应地在第五电阻R5上的分压较小,三极管Q1的发射极(e)与基极(b)之间的电压差Veb较小,不能达到开启的阈值电压Veb_Q1,此时,PMOS管P1的源极电压Vs等于电源输入端电压Vin,PMOS管P1的栅极电压Vg为0,PMOS管P1的源极电压Vs与栅极电压Vg之间的电压差Vsg_P1等于电源输入端电压Vin,Vsg_P1随着电源输入端电压Vin的上升逐渐增大,当Vin>Vth_P1时,PMOS管P1导通,此时,由于PMOS管P1的导通电阻较大,PMOS管P1的导通程度较低,随着电源输入端电压Vin继续上升,PMOS管P1导通程度逐渐增大,直至完全导通,此时由于系统的上电速率较慢,不会产生大的冲击电流。
当电源输入端电压Vin上升较快时(即变化速度大),电源输入端电压Vin先通过第五电阻R5对第三电容C3充电,三极管Q1的发射极电压Ve等于电源输入端电压Vin,三极管Q1的发射极(e)与基极(b)之间的电压差Veb等于第五电阻R5上的分压,当Vin快速上升时,三极管Q1的Ve>Vb>Vc且Veb>Veb_Q1时,(其中,Ve为三极管Q1的发射极电压,Vb为三极管Q1的基极电压,Vc为三极管Q1的集电极电压),三极管Q1导通,此时,三极管Q1的发射极电压Ve等于电源输入端电压Vin,三极管Q1的集电极电压Vc约等于发射极电压Ve,由于PMOS管P2的漏极(D)与三极管Q1的集电极(c)相连,因此,PMOS管P1的栅极电压Vg也约等于电源输入端电压Vin,PMOS管P1的源极电压Vs与栅极电压Vg之间的电压差Vsg_P1约为0,PMOS管P1仍然处于截止状态。
进一步地,当电源输入端电压Vin上升至最大并保持后,第三电容C3两端的电压逐渐增大至Vin,电阻R5上的分压降低至0,即三极管Q1的发射极(e)与基极(b)之间的电压差Veb逐渐降低,当Veb小于三极管Q1开启的阈值电压Veb_Q1时,三极管Q1截止。
进一步地,当三极管Q1截止后,三极管Q1的集电极电压Vc逐渐降低为0,由于三极管Q1的集电极(c)耦接PMOS管P1的栅极(G),因此,PMOS管P1的栅极电压Vg也逐渐降低为0,PMOS管P1的源极电压Vs与栅极电压Vg之间的电压差Vsg_P1逐渐增大,PMOS管P1逐渐导通,当三极管Q1完全截止后,PMOS管P1完全导通。
进一步地,当PMOS管P1导通后,PMOS管P1的漏极电压Vd逐渐升高对第四电容C4进行充电,从而抑制了PMOS管P1的栅极电压Vg的下降,即抑制了PMOS管P1的源极电压Vs与栅极电压Vg之间的电压差Vsg_P1的增大,从而实现控制PMOS管P1的导通程度,降低了电源输出端电压Vout的变化速率。
在本发明另一些实施例中,所述开关模块T1还可以采用NMOS管。
作为一具体示例,参照图7所示的另一具体应用场景中的上电缓启动电路的结构示意图,所述上电缓启动电路Y包括:第四电阻R4、第五电阻R5、第三电容C3、第四电容C4、NPN型三极管Q2及NMOS管N1,其中NMOS管N1构成开关模块T1,第五电阻R5和第三电容C3构成检测单元T21,NPN三极管Q2构成开关单元T22,第四电阻R4构成协控单元,第四电阻R4和第四电容C4构成负反馈模块T3,具体的中:
所述第四电阻R4,其第一端耦接于电源输入端,其第二端耦接于所述NMOS管N1的栅极(G)。
所述第四电容C4,其第一端耦接于所述第四电阻R4的第二端,其第二端耦接于所述NMOS管N1的漏极(D)。
所述第三电容C3,其第一端耦接于所述电源输入端,其第二端耦接所述第五电阻R5。
所述第五电阻R5,其第一端耦接所述第三电容C3的第二端,其第二端耦接于接地端。
所述NPN型三极管Q2,其集电极(C)耦接于所述第四电阻R4的第二端,其发射集(e)耦接于NMOS管N1的源极(S),其基极(b)耦接于所述第三电容C3和所述第五电阻R5之间。
采用上述实施例所述的上电缓启动电路,由于NMOS管的导通条件为Vg>Vs且Vgs_N1>Vth_N1(其中,Vg为NMOS管N1的栅极(G)电压;Vs为NMOS管N1的源极(S)电压,Vgs_N1为NMOS管N1的栅极(G)与源极(S)之间的电压差,Vth_N1为NMOS管N1开启的阈值电压),因此需要将NMOS管N1放置于靠近低压侧(接地侧),从而能够在电源输入端电压Vin较小的情况下实现对NMOS管N1的控制;NPN型三极管Q2的导通条件为Vc>Vb>Ve,且Vbe>Vbe_Q2;所述电路实现控制电源输出端电压的变化速率的具体过程可以参见前述实施例,此处不再展开描述。
在具体实施中,所述NMOS管N1也可以放置于靠近高压侧,此时,需要在NMOS管N1的栅极为其连接额外的提供高压的电源。
在具体实施中,本发明实施例中并不限定各模块之间不同实施例的组合关系,不同模块的不同实施例之间可以任意组合。
另外,本发明实施例还提供了一种芯片,所述芯片上可以集成有前述实施例中任意一种上电缓启动电路。
此外,本发明实施例还提供了一种激光雷达,所述激光雷达可以采用前述实施例中任意一种上电缓启动电路。
在具体实施中,在上电过程中,所述上电缓启动电路能够控制电源输出端电压的变化速率,从而可以避免在上电过程中产生较大的冲击电流,保障激光雷达的使用安全。
需要说明的是,本发明实施例中的术语“第一”、“第二”仅用于区别描述,对元器件的型号不做任何限制。
虽然本发明实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种上电缓启动电路,其特征在于,包括:开关模块、缓启动模块和负反馈模块,其中:
所述开关模块,耦接于电源输入端与电源输出端之间,适于控制电源输入端与电源输出端之间的通路;
所述缓启动模块,耦接于所述电源输入端与所述开关模块的控制端之间;
所述负反馈模块,耦接于所述电源输出端与所述开关模块的控制端之间;
所述缓启动模块和所述负反馈模块通过控制所述开关模块的导通程度,控制电源输出端电压的变化速率。
2.根据权利要求1所述的电路,其特征在于,所述开关模块包括:第一场效应管,其第一端耦接于所述电源输入端,其第二端耦接于所述电源输出端,其控制端与所述缓启动模块和所述负反馈模块分别耦接。
3.根据权利要求1所述的电路,其特征在于,所述缓启动模块包括:主控单元和协控单元,其中:
所述主控单元,耦接于所述电源输入端与所述开关模块的控制端之间;
所述协控单元,与所述开关模块的控制端耦接,适于基于所述主控单元的控制信号控制所述开关模块的控制端的电压;
所述主控单元和所述协控单元适于控制所述开关模块的导通程度。
4.根据权利要求3所述的电路,其特征在于,所述主控单元包括:第一电容;所述协控单元包括:第一电阻,其中:
所述第一电容,其第一端耦接于电源输入端,其第二端分别耦接所述第一电阻和所述开关模块的控制端。
5.根据权利要求4所述的电路,其特征在于,所述负反馈模块包括:第二电容和第二电阻,其中:
所述第二电容,其第一端耦接于所述电源输出端,其第二端分别耦接于所述第二电阻和所述开关模块的控制端。
6.根据权利要求3所述的电路,其特征在于,所述主控单元包括:第一电容;所述协控单元包括:第二电阻,其中:
所述第一电容,其第一端耦接于电源输入端,其第二端分别耦接于所述第二电阻和所述开关模块的控制端;
所述负反馈模块包括:第二电容和第二电阻,其中:
所述第二电容,其第一端耦接于所述电源输出端,其第二端分别耦接于所述第二电阻和所述开关模块的控制端。
7.根据权利要求5或6所述的电路,其特征在于,所述第一电容的容值大于所述第二电容的容值。
8.根据权利要求5或6所述的电路,其特征在于,所述负反馈模块还包括:第三电阻,耦接于所述第二电容与所述第二电阻之间;
所述第三电阻的第一端耦接所述第二电容,所述第三电阻的第二端分别耦接所述第二电阻和所述开关模块的控制端;
所述第二电容与所述第三电阻的阻抗之和大于所述第一电容的阻抗。
9.根据权利要求3所述的电路,其特征在于,所述主控单元包括:检测单元、开关单元;所述协控单元包括:第四电阻,其中:
所述检测单元,耦接于所述电源输入端和所述地端之间,且与所述开关单元耦接,适于基于所述电源输入端的电压变化控制所述开关单元的导通和关闭;
所述开关单元,其第一端耦接于所述电源输入端,其第二端耦接于所述开关模块的控制端,其控制端耦接于所述检测单元;
所述第四电阻,其第一端分别耦接所述开关单元的第二端和所述开关模块的控制端,其第二端耦接所述检测单元;
所述检测单元、开关单元和所述第四电阻适于根据所述输入端电压的改变及输入端电压的变化速率控制所述开关模块的导通程度。
10.根据权利要求9所述的电路,其特征在于,所述检测单元包括:第五电阻和第三电容,其中:
所述第五电阻,其第一端耦接于电源输入端,其第二端耦接于所述第三电容的第一端;
所述第三电容,其第一端分别耦接所述第五电阻的第二端和所述开关单元的控制端。
11.根据权利要求9所述的电路,其特征在于,所述开关单元包括:第二场效应管或三极管。
12.根据权利要求9所述的电路,其特征在于,所述负反馈模块包括:第四电容和所述第四电阻,其中:
所述第四电容,其第一端耦接于所述电源输出端,其第二端分别耦接于所述开关模块的控制端和所述第四电阻的第一端。
13.一种芯片,其特征在于,包括:权利要求1-12任一项所述的上电缓启动电路。
14.一种激光雷达,其特征在于,所述激光雷达采用权利要求1-12任一项所述的上电缓启动电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211035423.8A CN117674578A (zh) | 2022-08-26 | 2022-08-26 | 上电缓启动电路、芯片及激光雷达 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211035423.8A CN117674578A (zh) | 2022-08-26 | 2022-08-26 | 上电缓启动电路、芯片及激光雷达 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117674578A true CN117674578A (zh) | 2024-03-08 |
Family
ID=90083116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211035423.8A Pending CN117674578A (zh) | 2022-08-26 | 2022-08-26 | 上电缓启动电路、芯片及激光雷达 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117674578A (zh) |
-
2022
- 2022-08-26 CN CN202211035423.8A patent/CN117674578A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7514967B2 (en) | Driver for voltage driven type switching element | |
US7242238B2 (en) | Drive circuit for voltage driven type semiconductor element | |
US8547142B2 (en) | Power semiconductor device and operation method thereof | |
US7579880B2 (en) | Circuit for driving a semiconductor element | |
EP3461006B1 (en) | Protection circuit, oscillation compensation circuit and power supply circuit in solid state pulse modulator | |
US9000811B2 (en) | Driver circuit with controlled gate discharge current | |
CN103699169B (zh) | 电源电路 | |
US9088157B2 (en) | Boost type power converting apparatus with protection circuit | |
JP2007208831A (ja) | 絶縁ゲート型トランジスタ駆動回路装置 | |
CN112311228B (zh) | 开关电源及其控制电路和控制方法 | |
CN115603407A (zh) | 放电控制电路、放电控制方法以及锂电池高边驱动电路 | |
CN218633695U (zh) | 上电缓启动电路、芯片及激光雷达 | |
CN109155626B (zh) | 供电控制装置 | |
US20150155862A1 (en) | Switching device driving apparatus | |
CN210822113U (zh) | 一种上电缓冲电路 | |
KR101147257B1 (ko) | 포지티브 직류 전원단 돌입전류 저감회로 | |
CN117674578A (zh) | 上电缓启动电路、芯片及激光雷达 | |
JP6479360B2 (ja) | スイッチ装置 | |
CN112068633B (zh) | 浪涌电流保护电路和固态继电器 | |
CN115314038A (zh) | 基于SiC功率器件的门级缓冲电路 | |
CN110165880B (zh) | 一种稳定开关电路输出电压的电路及方法 | |
JP7240835B2 (ja) | スイッチング回路 | |
CN113346729B (zh) | 一种控制开关电源输出电压上升时间的电路 | |
CN117595461B (zh) | 电源电路 | |
CN116914688A (zh) | 高边开关输出短路保护电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |