CN117673045A - 半导体结构、形成方法及版图设计方法、电路及工作方法 - Google Patents

Abstract

一种半导体结构、形成方法及版图设计方法、电路及工作方法，结构包括：衬底，所述衬底包括中间区和位于中间区周围的边缘区；位于中间区上的若干层垂直堆叠的第一金属层和第二金属层，所述第一金属层平行于第一方向，所述第二金属层平行于第二方向，所述第一方向和第二方向平行于衬底表面，且所述第一方向和第二方向相互垂直；位于边缘区的若干相连接的边缘电路单元，所述边缘电路单元用于监控产品的缺陷。所述半导体结构使得芯片利用率提升。

Description

半导体结构、形成方法及版图设计方法、电路及工作方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构、形成方法及版图设计方法、电路及工作方法。

背景技术

随着半导体工艺节点尺寸的缩小，金属、通孔等结构的尺寸和间距也随之减小，许多新的工艺制程被引入以制备这些结构，如自对准多重曝光技术(Self-Align Double/Quadruple Pattern，简称SADP/SAQP)，这些制程非常复杂，在线端(line-end)缺陷较多，对应于在芯片的边缘处，因而在芯片的边缘处需要留空白余量区域，以保证内部非边缘区域的正常工作。

这些缺陷对电路的影响有两种，一种是设计中断开的结构短路了，其原因可能有原本不相连的金属因为缺陷联结起来等。另一种是设计中是连接的结构断开了，其原因可能有金属在加工中缺失，或者过孔与金属没有接触等。

在芯片的边缘处留空白余量会导致芯片在面积上的增加，对于一些复杂的存储量多的芯片，这些空白余量造成的额外面积增加相当可观。

因此，对芯片边缘的工艺监控相当重要。

发明内容

本发明解决的技术问题是提供一种半导体结构、形成方法及版图设计方法、电路及工作方法，以对芯片边缘的工艺进行监控。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底包括中间区和位于中间区周围的边缘区；位于中间区上的若干层垂直堆叠的第一金属层和第二金属层，所述第一金属层平行于第一方向，所述第二金属层平行于第二方向，所述第一方向和第二方向平行于衬底表面，且所述第一方向和第二方向相互垂直；位于边缘区的若干相连接的边缘电路单元，所述边缘电路单元包括短路单元和开路单元，所述边缘电路单元包括至少一层金属结构，所述金属结构与所述第二金属层平行，且所述金属结构顶部表面与所述第二金属层的顶部表面齐平。

可选的，若干所述边缘电路单元位于所述中间区沿第二方向两侧的边缘区上，若干所述边缘电路单元在边缘区上沿第一方向排列。

可选的，所述边缘电路单元包括短路单元；所述金属结构包括：若干平行于第二方向的第一连接层；所述短路单元还包括：位于金属结构下方的底部结构，所述底部结构包括：第一输入端、第一输出端、第一电源端、第一接地端和若干第三金属层，所述第一输入端、第一输出端、第一电源端、第一接地端和若干第三金属层平行于第一方向；所述第一连接层电连接第一输入端、第一输出端和若干第三金属层，所述第一输入端和第一输出端之间的电路为短路电路。

可选的，若干短路单元相连接的方式为：串联方式，前一短路单元的第一输入端与后一短路单元的第一输出端相连接。

可选的，还包括：位于沿第一方向相连接的若干短路单元两端的第一布线单元，所述第一布线单元包括：与第一金属层平行的第一布线层，一个所述第一布线层与第一输入端连接，一个所述第一布线层与第一输出端相连接；与第一布线层相连接的第二布线层，所述第二布线层平行于第二方向。

可选的，所述第一布线单元还包括：与第一电源端相连接的第四电源端，以及与第一接地端相连接的第四接地端，所述第四电源端和第四接地端与第一金属层平行。

可选的，还包括：位于中间区上的第五电源端，所述第五电源端平行于第一方向；所述第一电源端通过第一布线单元与中间区的第五电源端相连接。

可选的，所述边缘电路单元包括开路单元；所述金属结构包括：若干平行于第二方向的第二连接层和第三连接层，所述第三连接层和第二连接层交替排列；所述开路单元还包括：位于金属结构下方的底部结构，所述底部结构包括：第二电源端、第二接地端和若干第四金属层，所述第二电源端、第二接地端和若干第四金属层平行于第一方向，所述第二连接层与第二电源端电连接，所述第三连接层与第二接地端电连接，所述第二接地端和第二电源端之间的电路为开路电路。

可选的，若干开路单元相连接的方式为：并联方式，若干开路单元的第二电源端相连接，若干开路单元的第二接地端相连接。

可选的，还包括：位于沿第一方向相连接的若干开路单元两端的第二布线单元，所述第二布线单元包括：与第二电源端相连接的第四布线层，与第二接地端相连接的第五布线层，电连接第四布线层的第六布线层，电连接第五布线层的第七布线层，所述第四布线层和第五布线层与第一金属层平行，所述第六布线层和第七布线层与第二连接层平行。

可选的，还包括：位于中间区上的第五电源端，所述第五电源端平行于第一方向；所述第二电源端通过第二布线单元与中间区的第五电源端相连接。

可选的，还包括：若干填充单元，所述填充单元用于填充边缘区的空隙，所述填充单元包括：第三电源端和第三接地端，所述第三电源端和第三接地端与第一金属层平行，且所述第三电源端与第一电源端相连接，所述第三接地端与第一接地端相连接。

相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括中间区和位于中间区周围的边缘区；在中间区上形成若干层垂直堆叠的第一金属层和第二金属层，所述第一金属层平行于第一方向，所述第二金属层平行于第二方向，所述第一方向和第二方向平行于衬底表面，且所述第一方向和第二方向相互垂直；在边缘区上形成若干相连接的边缘电路单元，所述边缘电路单元包括短路单元和开路单元，所述边缘电路单元包括至少一层金属结构，所述金属结构与所述第二金属层平行，且所述金属结构顶部表面与所述第二金属层的顶部表面齐平。

可选的，所述金属结构与第二金属层同时形成；若干所述边缘电路单元位于所述中间区沿第二方向两侧的边缘区上，若干所述边缘电路单元在边缘区上沿第一方向排列。

可选的，所述边缘电路单元包括短路单元；所述金属结构包括：若干平行于第二方向的第一连接层；所述短路单元还包括：位于金属结构下方的底部结构，所述底部结构包括：第一输入端、第一输出端、第一电源端、第一接地端和若干第三金属层，所述第一输入端、第一输出端、第一电源端、第一接地端和若干第三金属层平行于第一方向；所述第一连接层电连接第一输入端、第一输出端和若干第三金属层，所述第一输入端和第一输出端之间的电路为短路电路。

可选的，若干短路单元相连接的方式为：串联方式，前一短路单元的第一输入端与后一短路单元的第一输出端相连接。

可选的，还包括：形成第一布线单元，所述第一布线单元位于沿第一方向相连接的若干短路单元两端，所述第一布线单元包括：与第一金属层平行的第一布线层，一个所述第一布线层与第一输入端连接，一个所述第一布线层与第一输出端相连接；与第一布线层相连接的第二布线层，所述第二布线层平行于第二方向。

可选的，所述底部结构与第一金属层同时形成。

可选的，所述边缘电路单元包括开路单元；所述金属结构包括：若干平行于第二方向的第二连接层和第三连接层，所述第三连接层和第二连接层交替排列；所述开路单元还包括：位于金属结构下方的底部结构，所述底部结构包括：第二电源端、第二接地端和若干第四金属层，所述第二电源端、第二接地端和若干第四金属层平行于第一方向，所述第二连接层与第二电源端电连接，所述第三连接层与第二接地端电连接，所述第二接地端和第二电源端之间的电路为开路电路。

可选的，若干开路单元相连接的方式为：并联方式，若干开路单元的第二电源端相连接，若干开路单元的第二接地端相连接。

可选的，还包括：形成第二布线单元，所述第二布线单元位于沿第一方向相连接的若干开路单元两端，所述第二布线单元包括：与第二电源端相连接的第四布线层，与第二接地端相连接的第五布线层，电连接第四布线层的第六布线层，电连接第五布线层的第七布线层，所述第四布线层和第五布线层与第一金属层平行，所述第六布线层和第七布线层与第二连接层平行。

可选的，所述底部结构与第一金属层同时形成。

可选的，还包括：形成若干填充单元，所述填充单元用于填充边缘区的空隙，所述填充单元包括：第三电源端和第三接地端，所述第三电源端和第三接地端与第一金属层平行。

相应地，本发明技术方案还提供一种边缘监测电路，包括：若干相连接的边缘电路单元。

可选的，所述边缘电路单元包括短路单元；若干短路单元相连接的方式为串联方式。

可选的，所述短路单元包括第一输入端和第一输出端，所述第一输入端和第一输出端之间的电路为短路电路；前一短路单元的第一输入端与后一短路单元的第一输出端连接。

可选的，所述边缘电路单元包括开路单元；若干开路单元相连接的方式为并联方式。

可选的，所述开路单元包括：第二电源端和第二接地端，所述第二接地端和第二电源端之间的电路为开路电路；若干开路单元的第二电源端连接，若干开路单元的第二接地端连接。

相应地，本发明技术方案还提供一种边缘监测电路的工作方法，包括：提供边缘监测电路，所述边缘监测电路包括：若干相连接的边缘电路单元；对边缘监测电路通电后，判断边缘监测电路是否处于短路或开路的状态；根据边缘监测电路的状态，判断所述边缘监测电路是否正常，若边缘监测电路非正常，则对边缘监测电路进行检修。

可选的，所述边缘电路单元包括短路单元；根据边缘监测电路的状态，判断所述边缘监测电路是否正常的方法包括：若所述边缘监测电路处于短路状态，则所述边缘监测电路正常；若所述边缘监测电路处于开路状态，则所述边缘监测电路非正常，需要对边缘监测电路进行检修。

可选的，所述边缘电路单元包括开路单元；根据边缘监测电路的状态，判断所述边缘监测电路是否正常的方法包括：若所述边缘监测电路处于开路状态，则所述边缘监测电路正常；若所述边缘监测电路处于短路状态，则所述边缘监测电路非正常，需要对边缘监测电路进行检修。

相应地，本发明技术方案还提供一种半导体版图设计方法，包括：提供版图，所述版图包括中间区和位于中间区周围的边缘区；提供边缘电路单元；在边缘区设置若干相连接的边缘电路单元。

可选的，所述边缘电路单元包括短路单元；若干短路单元相连接的方式为串联方式。

可选的，所述边缘电路单元包括开路单元；包括开路单元相连接的方式为并联方式。

与现有技术相比，本发明的技术方案具有以下有益效果：

本发明的技术方案的半导体结构，在边缘区上设置若干相连接的边缘电路单元。由于边缘电路单元的结构是已知的，可以很好的实现芯片边缘处的环境，利于研究边缘的缺陷，同时，芯片边缘的电路也可以利用起来，提升芯片面积利用率；此外，边缘电路单元的结构是重复的，因此在芯片边缘的布局布线方便，能够用较少的设计规则进行约束，即能实现对边缘结构可扫描可测试的电路；边缘电路单元的结构简单，因此适用性强，只要符合标准数字单元架构的都可以采用这种电路测量后端工艺，适用成熟工艺和先进工艺各个节点。

进一步，若干所述边缘电路单元通过第一布线单元或第二布线单元与外部电路相连接。布线单元与边缘电路单元分开，芯片边缘结构的环境可以较好的再现，不会受到测试线路的干扰和影响。

进一步，第一电源端通过第一布线单元与中间区的第五电源端相连接；第二电源端通过第二布线单元与中间区的第五电源端相连接。从而芯片中间区等非边缘区域也可以进行扫描研究，从而不浪费芯片面积。

本发明的技术方案的边缘监测电路的工作方法，判断所述边缘监测电路是否正常，若边缘监测电路非正常，则对边缘监测电路进行检修。若边缘监测电路正常，则对边缘监测电路进行利用。

附图说明

图1至图4是本发明一实施例中半导体结构的俯视图；

图5至图7是本发明另一实施例中半导体结构的俯视图；

图8至图10是本发明一实施例中边缘监测电路的示意图；

图11至图13是本发明另一实施例中边缘监测电路的示意图；

图14是本发明实施例中边缘监测电路的工作方法的流程示意图；

图15是本发明实施例中半导体版图设计方法的流程示意图。

具体实施方式

如背景技术所述，芯片边缘的工艺监控相当重要。

具体地，芯片边缘的工艺监控其中一大部分为中后段工艺的金属和过孔，检测内容为开路和短路，因此测试电路相对简单，工艺制程上制备相应的层数也较少，通常为两层金属层和一层过孔层，如Metal1、Metal2和Via1。这样制程较为简单，可以快速完成加工和测试。但缺点是由于没有前端工艺，无法设计需要晶体管的可寻址电路。

在传统方法中，设计人员需要通过版图实现各类产生缺陷的结构，同时在一定区域内模拟缺陷周围环境，并尝试改变环境。进一步需要研究某种结构产生缺陷的概率，就需要大量重复这类结构，并通过电路测量其开路或短路状态。然而结构的大量重复会导致原本设计的边缘环境发生改变，芯片的边界可能不再是边界了。同时，芯片边界处缺陷种类繁多，环境复杂，高度依赖设计人员的经验，需要逐个进行设计布局布线，设计效率低。

为了解决上述问题，本发明技术方案提供一种半导体结构、形成方法及版图设计方法、电路及工作方法，在边缘区上设置若干相连接的边缘电路单元。由于边缘电路单元的结构是已知的，可以很好的实现芯片边缘处的环境，利于研究边缘的缺陷，同时，芯片边缘的电路也可以利用起来，提升芯片面积利用率；此外，边缘电路单元的结构是重复的，因此在芯片边缘的布局布线方便，能够用较少的设计规则进行约束，即能实现对边缘结构可扫描可测试的电路；边缘电路单元的结构简单，因此适用性强，只要符合标准数字单元架构的都可以采用这种电路测量后端工艺，适用成熟工艺和先进工艺各个节点。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图4是本发明一实施例中半导体结构的俯视图。

请参考图1，提供衬底100，所述衬底包括中间区I和位于中间区I周围的边缘区II。

所述边缘区II环绕所述中间区I，图示只示意出位于第二方向Y上的部分边缘区II。

请继续参考图1，在中间区I上形成若干层垂直堆叠的第一金属层(未图示)和第二金属层(未图示)，所述第一金属层平行于第一方向X，所述第二金属层平行于第二方向Y，所述第一方向X和第二方向Y平行于衬底100表面，且所述第一方向X和第二方向Y相互垂直。

所述第一方向X和第二方向Y为半导体版图设计时所固定的水平方协和竖直方向，基于此方向的设定，半导体结构中的第一金属层和第二金属层的方向设计也需要满足设计规则，即第一金属层需要平行于第一方向X，所述第二金属层需要平行于第二方向Y。

在本实施例中，还包括：在中间区I上形成平行于第一方向X的第五电源端120。

请继续参考图1和图2，在边缘区II上形成若干相连接的边缘电路单元，所述边缘电路单元包括短路单元和开路单元，所述边缘电路单元包括至少一层金属结构，所述金属结构与所述第二金属层平行，且所述金属结构顶部表面与所述第二金属层的顶部表面齐平。所述边缘电路单元用于监控产品的缺陷。

在本实施例中，所述金属结构与第二金属层同时形成。

若干所述边缘电路单元位于所述中间区I沿第二方向Y两侧的边缘区II上，若干所述边缘电路单元在边缘区II上沿第一方向X排列。

在本实施例中，所述边缘电路单元包括短路单元。所述短路单元即为短路电路的单元。

在本实施例中，所述金属结构包括：若干平行于第二方向Y的第一连接层101。

在本实施例中，所述短路单元还包括：位于金属结构下方的底部结构，所述底部结构包括：第一输入端102、第一输出端103、第一电源端104、第一接地端105和若干第三金属层106，所述第一输入端102、第一输出端103、第一电源端104、第一接地端105和若干第三金属层106平行于第一方向X；所述第一连接层101电连接第一输入端102、第一输出端103和若干第三金属层103，所述第一输入端102和第一输出端103之间的电路为短路电路。

在本实施例中，所述短路单元还包括：位于第一输入端102、第一输出端103和第三金属层106上的第一插塞(未图示)，所述第一连接层101通过第一插塞与第一输入端102、第一输出端103和第三金属层106电连接。所述第一输入端102和第一输出端103之间的电路为短路电路。

在本实施例中，所述底部结构与第一金属层同时形成。

在本实施例中，若干短路单元相连接的方式为：串联方式，前一短路单元的第一输入端102与后一短路单元的第一输出端103相连接。

请参考图1和图3，图3为图1中单个第一布线单元的结构示意图，在本实施例中，还包括：位于沿第一方向X相连接的若干短路单元两端的第一布线单元，所述第一布线单元包括：与第一金属层平行的第一布线层107，一个所述第一布线层107与第一输入端102连接，一个所述第一布线层107与第一输出端103相连接；与第一布线层107相连接的第二布线层108，所述第二布线层108平行于第二方向Y。

位于第一方向X两端的第一布线层107分别与外部电路连接以进行加压，以监测若干短路单元的串联连接的效果。

在本实施例中，所述第一电源端104通过第一布线单元与中间区I的第五电源端120相连接。从而芯片中间区等非边缘区域也可以进行扫描研究，从而不浪费芯片面积。

请继续参考图1和图3，在本实施例中，所述第一布线单元还包括：与第一电源端104相连接的第四电源端109，以及与第一接地端105相连接的第四接地端110，所述第四电源端109和第四接地端110与第一金属层平行。

第一布线单元与短路单元分开，芯片边缘结构的环境可以较好地再现，不会受到测试线路的干扰和影响。

请参考图1和图4，图4为单个填充单元的结构示意图，所述半导体结构的形成方法还包括：形成若干填充单元，所述填充单元用于填充边缘区II的空隙，所述填充单元包括：第三电源端111和第三接地端112，所述第三电源端111和第三接地端112与第一金属层平行,且所述第三电源端111与第一电源端104相连接，所述第三接地端112与第一接地端105相连接。

所述第三电源端111和第三接地端112与第一金属层同时形成。

相应地，本发明实施例还提供一种如图1至图4所述的半导体结构。

在边缘区II上设置若干相连接的边缘电路单元。由于边缘电路单元的结构是已知的，可以很好的实现芯片边缘处的环境，利于研究边缘的缺陷，同时，芯片边缘的电路也可以利用起来，提升芯片面积利用率；此外，边缘电路单元的结构是重复的，因此在芯片边缘的布局布线方便，能够用较少的设计规则进行约束，即能实现对边缘结构可扫描可测试的电路；边缘电路单元的结构简单，因此适用性强，只要符合标准数字单元架构的都可以采用这种电路测量后端工艺，适用成熟工艺和先进工艺各个节点。

图5至图7是本发明另一实施例中半导体结构的俯视图。

请参考图5，提供衬底200，所述衬底包括中间区I和位于中间区I周围的边缘区II。

所述边缘区II环绕所述中间区I，图示只示意出位于第二方向Y上的部分边缘区II。

请继续参考图5，在中间区I上形成若干层垂直堆叠的第一金属层(未图示)和第二金属层(未图示)，所述第一金属层平行于第一方向X，所述第二金属层平行于第二方向Y，所述第一方向X和第二方向Y平行于衬底200表面，且所述第一方向X和第二方向Y相互垂直。

在本实施例中，还包括：在中间区I上形成平行于第一方向X的第五电源端220。

请继续参考图5和图6，图6为图5中单个边缘电路单元的结构示意图，在边缘区II上形成若干相连接的边缘电路单元，所述边缘电路单元用于监控产品的缺陷。

在本实施例中，所述金属结构与第二金属层同时形成。

若干所述边缘电路单元位于所述中间区I沿第二方向Y两侧的边缘区II上，若干所述边缘电路单元在边缘区II上沿第一方向X排列。

在本实施例中，所述边缘电路单元包括开路单元。所述开路单元即为开路电路的单元。

在本实施例中，所述金属结构包括：若干平行于第二方向Y的第二连接层201和第三连接层202，所述第三连接层202和第二连接层201交替排列。

在本实施例中，所述开路单元还包括：位于金属结构下方的底部结构，所述底部结构包括：第二电源端203、第二接地端204和若干第四金属层205，所述第二电源端203、第二接地端204和若干第四金属205层平行于第一方向X，所述第二连接层201与第二电源端203电连接，所述第三连接层202与第二接地端204电连接，所述第二接地端204和第二电源端203之间的电路为开路电路。

在本实施例中，所述底部结构与第一金属层同时形成。

在本实施例中，所述开路单元还包括：位于第二电源端203上的第二插塞(未图示)，位于第二接地端204上的第三插塞(未图示)，所述第二连接层201通过第二插塞与第二电源端203电连接，所述第三连接层202通过第三插塞与第二接地端204电连接。

在本实施例中，若干开路单元相连接的方式为：并联方式，若干开路单元的第二电源端203相连接，若干开路单元的第二接地端204相连接。

请参考图5和图7，图7为图5中单个第二布线单元的结构示意图，在本实施例中，还包括：位于沿第一方向X相连接的若干开路单元两端的第二布线单元，所述第二布线单元包括：与第二电源端203相连接的第四布线层206，与第二接地端204相连接的第五布线层207，电连接第四布线层206的第六布线层208，电连接第五布线层207的第七布线层209，所述第四布线层206和第五布线层207与第一金属层平行，所述第六布线层208和第七布线层209与第二连接层201平行，即所述第六布线层208和第七布线层209与第二方向Y平行。

所述第六布线层208电连接若干开路单元的第二电源端203，以与外部电源连接加压，所述第七布线层209电连接若干开路单元的第二接地端204，以与外部电源连接加压，以监测若干开路单元并联连接的效果。

第二布线单元与开路单元分开，芯片边缘结构的环境可以较好的再现，不会受到测试线路的干扰和影响。

在本实施例中，所述第二电源端203通过第二布线单元与中间区I的第五电源端220相连接。从而芯片中间区等非边缘区域也可以进行扫描研究，从而不浪费芯片面积。

在本实施例中，所述第六布线层208和第七布线层209与第二金属层同时形成，所述第四布线层206和第五布线层207与第一金属层同时形成。

在本实施例中，还包括：形成若干填充单元，所述填充单元用于填充边缘区II的空隙，所述填充单元包括：第三电源端和第三接地端，所述第三电源端和第三接地端与第一金属层平行，且所述第三电源端与第二电源端203相连接，所述第三接地端与第二接地端204相连接。

相应地，本发明实施例还提供一种如图5至图7所述的半导体结构。

图8至图10是本发明一实施例中边缘监测电路的示意图。

请参考图8至图10，图8是边缘监测电路的示意图，图9是图8中边缘电路单元的电路示意图，图10为图8中第一布线单元的电路示意图，包括：若干相连接的边缘电路单元。

在本实施例中，所述边缘电路单元包括短路单元sample；若干短路单元sample相连接的方式为串联方式。

所述短路单元sample包括：第一输入端IN和第一输出端OUT，所述第一输入端IN和第一输出端OUT之间的电路为短路电路；前一短路单元sample的第一输入端IN与后一短路单元sample的第一输出端OUT连接，所述短路单元sample还包括第一电源端VDD和第一接地端VSS，若干短路单元sample的第一电源端VDD相连接，若干短路单元sample的第一接地端VSS相连接。

所述边缘监测电路还包括：两个第一布线单元，所述第一布线单元包括第一端L1和第二端L2，一个第一布线单元的第一端L1与短路单元sample的第一输入端IN连接，一个第一布线单元的第二端L2与短路单元sample的第一输出端OUT连接。

在本实施例中，pad1和pad2与第一布线单元连接，用于对相串联的若干边缘电路单元进行通电。

所述边缘监测电路由若干短路单元和第一布线单元构成，电路结构简单，利用率高。

图11至图13是本发明另一实施例中边缘监测电路的示意图。

请参考图11至图13，图11是边缘监测电路的示意图，图12是图11中边缘电路单元的电路示意图，图13为图11中第二布线单元的电路示意图，包括：若干相连接的边缘电路单元。

在本实施例中，所述边缘电路单元包括开路单元sample；若干开路单元sample相连接的方式为并联方式。

所述开路单元sample包括：第二电源端VDD和第二接地端VSS，所述第二接地端VSS和第二电源端VDD之间的电路为开路电路；若干开路单元的第二电源端VDD连接，若干开路单元的第二接地端VSS连接。

所述边缘监测电路还包括第二布线单元，所述第二布线单元包括：第一连接线L1和第二连接线L2，所述第一连接线L1连接若干第二电源端VDD，所述第二连接线L2连接若干第二接地端VSS。

在本实施例中，pad1和pad2用于对相并联的若干边缘电路单元进行通电。

所述边缘监测电路由若干开路单元和第二布线单元构成，电路结构简单，利用率高。

图14是本发明实施例中边缘监测电路的工作方法的流程示意图。

请参考图14，所述边缘监测电路的工作方法，包括：

步骤S10：提供边缘监测电路，所述边缘监测电路包括：若干相连接的边缘电路单元；

步骤S20：对边缘监测电路通电后，判断边缘监测电路是否处于短路或开路的状态；

步骤S30：根据边缘监测电路的状态，判断所述边缘监测电路是否正常，若边缘监测电路非正常，则对边缘监测电路进行检修。

在一实施例中，所述边缘电路单元包括短路单元；根据边缘监测电路的状态，判断所述边缘监测电路是否正常的方法包括：若所述边缘监测电路处于短路状态，则所述边缘监测电路正常；若所述边缘监测电路处于开路状态，则所述边缘监测电路非正常，需要对边缘监测电路进行检修。若边缘监测电路正常，则对边缘监测电路进行利用。

在另一实施例中，所述边缘电路单元包括开路单元；根据边缘监测电路的状态，判断所述边缘监测电路是否正常的方法包括：若所述边缘监测电路处于开路状态，则所述边缘监测电路正常；若所述边缘监测电路处于短路状态，则所述边缘监测电路非正常，需要对边缘监测电路进行检修。若边缘监测电路正常，则对边缘监测电路进行利用。

通过对芯片边缘的结构进行监测，可以减少制程中的缺陷，有效提高良率，同时提升芯片边缘区的利用率，降低晶圆厂的成本，减小芯片冗余面积，提升产品竞争力。

图15是本发明实施例中半导体版图设计方法的流程示意图。

请参考图15，所述半导体版图设计方法，包括：

步骤S100：提供版图，所述版图包括中间区和位于中间区周围的边缘区；

步骤S200：提供边缘电路单元；

步骤S300：在边缘区设置若干相连接的边缘电路单元。

在一实施例中，所述边缘电路单元包括短路单元；若干短路单元相连接的方式为串联方式。

若干短路单元通过第一布线单元相连接。所述短路单元和第一布线单元的结构描述请参考图1至图4，在此不再赘述。

在另一实施例中，所述边缘电路单元包括开路单元；包括开路单元相连接的方式为并联方式。

若干开路单元通过第二布线单元相连接。所述开路单元和第二布线单元的结构描述请参考图5至图7，在此不再赘述。

所述版图边缘区设计由边缘电路单元和布线单元构成，版图设计简单。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (34)

1.一种半导体结构，其特征在于，包括：

衬底，所述衬底包括中间区和位于中间区周围的边缘区；

位于中间区上的若干层垂直堆叠的第一金属层和第二金属层，所述第一金属层平行于第一方向，所述第二金属层平行于第二方向，所述第一方向和第二方向平行于衬底表面，且所述第一方向和第二方向相互垂直；

位于边缘区的若干相连接的边缘电路单元，所述边缘电路单元包括短路单元和开路单元，所述边缘电路单元包括至少一层金属结构，所述金属结构与所述第二金属层平行，且所述金属结构顶部表面与所述第二金属层的顶部表面齐平。

2.如权利要求1所述的半导体结构，其特征在于，若干所述边缘电路单元位于所述中间区沿第二方向两侧的边缘区上，若干所述边缘电路单元在边缘区上沿第一方向排列。

3.如权利要求2所述的半导体结构，其特征在于，所述边缘电路单元包括短路单元；所述金属结构包括：若干平行于第二方向的第一连接层；所述短路单元还包括：位于金属结构下方的底部结构，所述底部结构包括：第一输入端、第一输出端、第一电源端、第一接地端和若干第三金属层，所述第一输入端、第一输出端、第一电源端、第一接地端和若干第三金属层平行于第一方向；所述第一连接层电连接第一输入端、第一输出端和若干第三金属层，所述第一输入端和第一输出端之间的电路为短路电路。

4.如权利要求3所述的半导体结构，其特征在于，若干短路单元相连接的方式为：串联方式，前一短路单元的第一输入端与后一短路单元的第一输出端相连接。

5.如权利要求4所述的半导体结构，其特征在于，还包括：位于沿第一方向相连接的若干短路单元两端的第一布线单元，所述第一布线单元包括：与第一金属层平行的第一布线层，一个所述第一布线层与第一输入端连接，一个所述第一布线层与第一输出端相连接；与第一布线层相连接的第二布线层，所述第二布线层平行于第二方向。

6.如权利要求5所述的半导体结构，其特征在于，所述第一布线单元还包括：与第一电源端相连接的第四电源端，以及与第一接地端相连接的第四接地端，所述第四电源端和第四接地端与第一金属层平行。

7.如权利要求3所述的半导体结构，其特征在于，还包括：位于中间区上的第五电源端，所述第五电源端平行于第一方向；所述第一电源端通过第一布线单元与中间区的第五电源端相连接。

8.如权利要求2所述的半导体结构，其特征在于，所述边缘电路单元包括开路单元；所述金属结构包括：若干平行于第二方向的第二连接层和第三连接层，所述第三连接层和第二连接层交替排列；所述开路单元还包括：位于金属结构下方的底部结构，所述底部结构包括：第二电源端、第二接地端和若干第四金属层，所述第二电源端、第二接地端和若干第四金属层平行于第一方向，所述第二连接层与第二电源端电连接，所述第三连接层与第二接地端电连接，所述第二接地端和第二电源端之间的电路为开路电路。

9.如权利要求8所述的半导体结构，其特征在于，若干开路单元相连接的方式为：并联方式，若干开路单元的第二电源端相连接，若干开路单元的第二接地端相连接。

10.如权利要求9所述的半导体结构，其特征在于，还包括：位于沿第一方向相连接的若干开路单元两端的第二布线单元，所述第二布线单元包括：与第二电源端相连接的第四布线层，与第二接地端相连接的第五布线层，电连接第四布线层的第六布线层，电连接第五布线层的第七布线层，所述第四布线层和第五布线层与第一金属层平行，所述第六布线层和第七布线层与第二连接层平行。

11.如权利要求8所述的半导体结构，其特征在于，还包括：位于中间区上的第五电源端，所述第五电源端平行于第一方向；所述第二电源端通过第二布线单元与中间区的第五电源端相连接。

12.如权利要求1所述的半导体结构，其特征在于，还包括：若干填充单元，所述填充单元用于填充边缘区的空隙，所述填充单元包括：第三电源端和第三接地端，所述第三电源端和第三接地端与第一金属层平行，且所述第三电源端与第一电源端相连接，所述第三接地端与第一接地端相连接。

13.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底包括中间区和位于中间区周围的边缘区；

在中间区上形成若干层垂直堆叠的第一金属层和第二金属层，所述第一金属层平行于第一方向，所述第二金属层平行于第二方向，所述第一方向和第二方向平行于衬底表面，且所述第一方向和第二方向相互垂直；

在边缘区上形成若干相连接的边缘电路单元，所述边缘电路单元包括短路单元和开路单元，所述边缘电路单元包括至少一层金属结构，所述金属结构与所述第二金属层平行，且所述金属结构顶部表面与所述第二金属层的顶部表面齐平。

14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述金属结构与第二金属层同时形成；若干所述边缘电路单元位于所述中间区沿第二方向两侧的边缘区上，若干所述边缘电路单元在边缘区上沿第一方向排列。

15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述边缘电路单元包括短路单元；所述金属结构包括：若干平行于第二方向的第一连接层；所述短路单元还包括：位于金属结构下方的底部结构，所述底部结构包括：第一输入端、第一输出端、第一电源端、第一接地端和若干第三金属层，所述第一输入端、第一输出端、第一电源端、第一接地端和若干第三金属层平行于第一方向；所述第一连接层电连接第一输入端、第一输出端和若干第三金属层，所述第一输入端和第一输出端之间的电路为短路电路。

16.如权利要求15所述的半导体结构的形成方法，其特征在于，若干短路单元相连接的方式为：串联方式，前一短路单元的第一输入端与后一短路单元的第一输出端相连接。

17.如权利要求16所述的半导体结构的形成方法，其特征在于，还包括：形成第一布线单元，所述第一布线单元位于沿第一方向相连接的若干短路单元两端，所述第一布线单元包括：与第一金属层平行的第一布线层，一个所述第一布线层与第一输入端连接，一个所述第一布线层与第一输出端相连接；与第一布线层相连接的第二布线层，所述第二布线层平行于第二方向。

18.如权利要求15所述的半导体结构的形成方法，其特征在于，所述底部结构与第一金属层同时形成。

19.如权利要求14所述的半导体结构的形成方法，其特征在于，所述边缘电路单元包括开路单元；所述金属结构包括：若干平行于第二方向的第二连接层和第三连接层，所述第三连接层和第二连接层交替排列；所述开路单元还包括：位于金属结构下方的底部结构，所述底部结构包括：第二电源端、第二接地端和若干第四金属层，所述第二电源端、第二接地端和若干第四金属层平行于第一方向，所述第二连接层与第二电源端电连接，所述第三连接层与第二接地端电连接，所述第二接地端和第二电源端之间的电路为开路电路。

20.如权利要求19所述的半导体结构的形成方法，其特征在于，若干开路单元相连接的方式为：并联方式，若干开路单元的第二电源端相连接，若干开路单元的第二接地端相连接。

21.如权利要求20所述的半导体结构的形成方法，其特征在于，还包括：形成第二布线单元，所述第二布线单元位于沿第一方向相连接的若干开路单元两端，所述第二布线单元包括：与第二电源端相连接的第四布线层，与第二接地端相连接的第五布线层，电连接第四布线层的第六布线层，电连接第五布线层的第七布线层，所述第四布线层和第五布线层与第一金属层平行，所述第六布线层和第七布线层与第二连接层平行。

22.如权利要求19所述的半导体结构的形成方法，其特征在于，所述底部结构与第一金属层同时形成。

23.如权利要求13所述的半导体结构的形成方法，其特征在于，还包括：形成若干填充单元，所述填充单元用于填充边缘区的空隙，所述填充单元包括：第三电源端和第三接地端，所述第三电源端和第三接地端与第一金属层平行。

24.一种边缘监测电路，其特征在于，包括：

若干相连接的边缘电路单元。

25.如权利要求24所述的边缘监测电路，其特征在于，所述边缘电路单元包括短路单元；若干短路单元相连接的方式为串联方式。

26.如权利要求25所述的边缘监测电路，其特征在于，所述短路单元包括第一输入端和第一输出端，所述第一输入端和第一输出端之间的电路为短路电路；前一短路单元的第一输入端与后一短路单元的第一输出端连接。

27.如权利要求24所述的边缘监测电路，其特征在于，所述边缘电路单元包括开路单元；若干开路单元相连接的方式为并联方式。

28.如权利要求27所述的边缘监测电路，其特征在于，所述开路单元包括：第二电源端和第二接地端，所述第二接地端和第二电源端之间的电路为开路电路；若干开路单元的第二电源端连接，若干开路单元的第二接地端连接。

29.一种边缘监测电路的工作方法，其特征在于，包括：

提供边缘监测电路，所述边缘监测电路包括：若干相连接的边缘电路单元；

对边缘监测电路通电后，判断边缘监测电路是否处于短路或开路的状态；

根据边缘监测电路的状态，判断所述边缘监测电路是否正常，若边缘监测电路非正常，则对边缘监测电路进行检修。

30.如权利要求29所述的边缘监测电路的工作方法，其特征在于，所述边缘电路单元包括短路单元；根据边缘监测电路的状态，判断所述边缘监测电路是否正常的方法包括：若所述边缘监测电路处于短路状态，则所述边缘监测电路正常；若所述边缘监测电路处于开路状态，则所述边缘监测电路非正常，需要对边缘监测电路进行检修。

31.如权利要求29所述的边缘监测电路的工作方法，其特征在于，所述边缘电路单元包括开路单元；根据边缘监测电路的状态，判断所述边缘监测电路是否正常的方法包括：若所述边缘监测电路处于开路状态，则所述边缘监测电路正常；若所述边缘监测电路处于短路状态，则所述边缘监测电路非正常，需要对边缘监测电路进行检修。

32.一种半导体版图设计方法，其特征在于，包括：

提供版图，所述版图包括中间区和位于中间区周围的边缘区；

提供边缘电路单元；

在边缘区设置若干相连接的边缘电路单元。

33.如权利要求32所述的半导体版图设计方法，其特征在于，所述边缘电路单元包括短路单元；若干短路单元相连接的方式为串联方式。

34.如权利要求32所述的半导体版图设计方法，其特征在于，所述边缘电路单元包括开路单元；包括开路单元相连接的方式为并联方式。