CN117637755A - 一种显示基板及其制备方法、显示装置 - Google Patents

一种显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN117637755A
CN117637755A CN202210979830.8A CN202210979830A CN117637755A CN 117637755 A CN117637755 A CN 117637755A CN 202210979830 A CN202210979830 A CN 202210979830A CN 117637755 A CN117637755 A CN 117637755A
Authority
CN
China
Prior art keywords
insulating layer
sub
layer
thickness
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210979830.8A
Other languages
English (en)
Inventor
杨维
付雨婷
卢鑫泓
刘威
宁策
袁广才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210979830.8A priority Critical patent/CN117637755A/zh
Publication of CN117637755A publication Critical patent/CN117637755A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本公开实施例提供一种显示基板及其制备方法、显示装置。显示基板包括衬底基板、位于衬底基板一侧的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管的第一有源层的材质包括多晶硅半导体，第二薄膜晶体管的第二有源层的材质包括氧化物半导体，层间绝缘层位于第一有源层和第二有源层的背离衬底基板的一侧，源漏金属层位于层间绝缘层的背离衬底基板的一侧，层间绝缘层至少在所述源漏金属层图案位置包括依次叠层设置的第一子绝缘层、第二子绝缘层、第三子绝缘层和第四子绝缘层，第三子绝缘层的材质包括氧化硅，第四子绝缘层的材质包括氮化硅，第四子绝缘层靠近源漏金属层。

Description

一种显示基板及其制备方法、显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示装置。
背景技术
低温多晶硅(LTPS)和氧化物(Oxide)半导体在显示产品领域备受关注。LTPS具有迁移率高、充电快的优势，Oxide具有低漏电流、低功耗的优势。LTPS薄膜晶体管需要通过H来改善器件特性，因此，LTPS产品的绝缘层中的H含量较高。Oxide薄膜晶体管对H比较敏感，Oxide产品需要使用H含量较低的绝缘层。对于将LTPS和Oxide两种薄膜晶体管结合的产品，即LTPO产品，Oxide薄膜晶体管的特性容易受到LTPS薄膜晶体管的绝缘层中H的影响。
发明内容
本公开实施例提供一种显示基板及其制备方法、显示装置，以解决或缓解现有技术中的一项或更多项技术问题。
作为本公开实施例的第一个方面，本公开实施例提供一种显示基板，包括：
衬底基板；
第一薄膜晶体管和第二薄膜晶体管，位于衬底基板的同一侧，第一薄膜晶体管包括第一有源层、第一源电极和第一漏电极，第二薄膜晶体管包括第二有源层、第二源电极和第二漏电极，第一源电极、第一漏电极、第二源电极和第二漏电极同层设置，源漏金属层位于第一有源层和第二有源层的背离衬底基板的一侧，第一有源层的材质包括多晶硅半导体，第二有源层的材质包括氧化物半导体，源漏金属层包括第一源电极、第一漏电极、第二源电极和第二漏电极；
层间绝缘层，位于第一有源层和源漏金属层之间，且位于第二有源层和源漏金属层之间，层间绝缘层至少在源漏金属层图案位置包括依次叠层设置的第一子绝缘层、第二子绝缘层、第三子绝缘层和第四子绝缘层，第三子绝缘层的材质包括氧化硅，第四子绝缘层的材质包括氮化硅，第四子绝缘层靠近源漏金属层。
在一些实施例中，第一子绝缘层的材质包括氧化硅，第二子绝缘层的材质包括氮化硅。
在一些实施例中，层间绝缘层在源漏金属层图案之外的位置至少包括第一子绝缘层、第二子绝缘层和第三子绝缘层，在源漏金属层图案之外位置的第三子绝缘层的厚度小于在源漏金属层图案位置的第三子绝缘层的厚度。
在一些实施例中，
第一子绝缘层的厚度的范围为2800埃米～3200埃米；和/或，
第二子绝缘层的厚度的范围为800埃米～1200埃米；和/或，
在源漏金属层图案位置的第三子绝缘层的厚度的范围为400埃米～600埃米；和/或，
在源漏金属层图案位置的第四子绝缘层的厚度的范围为250埃米～375埃米。
在一些实施例中，第四子绝缘层在衬底基板上的正投影与源漏金属层图案在衬底基板上的正投影重叠。
在一些实施例中，第一薄膜晶体管还包括第一栅电极，第二薄膜晶体管还包括第二栅电极，第一栅电极位于第一有源层和层间绝缘层之间，第二栅电极位于第二有源层和层间绝缘层之间，第二有源层相比于第一有源层远离衬底基板。
作为本公开实施例的第二方面，本公开实施例提供一种显示基板的制备方法，包括：
在衬底基板的一侧形成第一有源层和第二有源层，第一有源层的材质包括多晶硅半导体，第二有源层的材质包括氧化物半导体；
在第一有源层和第二有源层的背离衬底基板的一侧形成层间绝缘层，层间绝缘层包括依次叠层设置的第一子绝缘层、第二子绝缘层、第三子绝缘层和第四子绝缘层，第四子绝缘层远离衬底基板，第三子绝缘层的材质包括氧化硅，第四子绝缘层的材质包括氮化硅；
对层间绝缘层进行图案化处理，形成至少两个第一过孔和至少两个第二过孔，第一过孔暴露第一有源层，第二过孔暴露第二有源层；
采用缓冲氧化层刻蚀工艺去除通过第一过孔暴露的第一有源层表面的氧化层，第四子绝缘层被刻蚀掉部分厚度；
在层间绝缘层的背离衬底基板的一侧形成源漏金属薄膜，采用刻蚀工艺对源漏金属薄膜进行刻蚀，形成源漏金属层，在源漏金属层图案之外位置的第四子绝缘层被去除，在源漏金属层图案之外位置的第三子绝缘层被刻蚀掉部分厚度。
在一些实施例中，在对层间绝缘层进行图案化处理之前，第四子绝缘层的厚度大于或等于500埃米，第三子绝缘层的厚度大于或等于500埃米。
在一些实施例中，第二子绝缘层的材质包括氮化硅，第二子绝缘层的厚度大于500埃米且小于第一子绝缘层厚度的1/2。
在一些实施例中，第二子绝缘层与第四子绝缘层的厚度之和小于2000埃米。
在一些实施例中，在对层间绝缘层进行图案化处理之前，第一子绝缘层的厚度大于第三子绝缘层的厚度，第二子绝缘层的厚度大于第四子绝缘层的厚度。
在一些实施例中，在对层间绝缘层进行图案化处理之前，
第一子绝缘层的厚度的范围为2800埃米～3200埃米；和/或，
第二子绝缘层的厚度的范围为800埃米～1200埃米；和/或，
第三子绝缘层的厚度的范围为400埃米～600埃米；和/或，
第四子绝缘层的厚度的范围为400埃米～600埃米。
作为本公开实施例的第四方面，本公开实施例提供一种显示装置，包括本公开实施例中的显示基板。
本公开实施例的技术方案，在经过BOE刻蚀工艺以及形成源漏电极的刻蚀工艺后，第二子绝缘层不会被刻蚀到，从而，第二子绝缘层可以更好地阻挡后续制程中含水气的工艺以及含H的工艺对显示基板的影响，降低后续制程中H和水气对Oxide薄膜晶体管的影响，提高Oxide薄膜晶体管的器件稳定性。另外，采用氧化硅材质的第三子绝缘层可以对第四子绝缘层中H产生一定的阻挡作用，可以进一步提高Oxide薄膜晶体管的器件稳定性。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本公开进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本公开的一些实施方式，而不应将其视为是对本公开范围的限制。
图1为一种显示基板的截面结构示意图；
图2a为图1所示显示基板中BOE刻蚀后的实际产品示意图；
图2b为图1所示显示基板中形成源漏金属层后的一种实际产品示意图；
图2c为图1所示显示基板中形成源漏金属层后的另一种实际产品示意图；
图3为另一种显示基板的截面示意图；
图4为本公开一实施例中显示基板的结构示意图；
图5为本公开一实施例中显示基板的制备方法的示意图；
图6为本公开一实施例显示基板中形成第四子绝缘层后的示意图；
图7a为本公开一实施例显示基板中形成第一过孔和第二过孔后的示意图；
图7b为本公开一实施例显示基板中BOE刻蚀后的示意图。
附图标记说明：
10、衬底基板；11、衬底；12、第一基底；13、第一阻挡层；14、第二基底；211、第五金属层/第一栅电极B；221、第一有源层；231、第一金属层/第一栅电极A；241、第二金属子图案；242、第二栅电极B；251、第二有源层；261、第三金属层/第二栅电极A；271、第一源电极；272、第一漏电极；273、第二源电极；274、第二漏电极；38、层间绝缘层；381、第一子绝缘层；382、第二子绝缘层；383、第三子绝缘层；384、第四子绝缘层；391、第一过孔；392、第二过孔。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本公开的精神或范围的情况下，可通过各种不同方式修改所描述的实施例，不同的实施例在不冲突的情况下可以任意结合。因此，附图和描述被认为本质上是示例性的而非限制性的。
采用LTPS的显示基板中，LTPS薄膜晶体管的上方覆盖有绝缘层，绝缘层采用氧化硅(SiO)薄膜和氮化硅(SiN)薄膜的叠层结构。LTPS薄膜晶体管对H不敏感，可以适当增加氮化硅薄膜的厚度，来增强阻水气和阻H的能力。例如，氧化硅薄膜的厚度可以采用氮化硅薄膜的厚度可以采用3000埃米。
对于LTPO的显示基板，其中的氮化硅薄膜的厚度不能增加，这是因为，氮化硅薄膜中含有大量的H，如果增加氮化硅薄膜的厚度，会有过多的H扩散进入氧化物(例如IGZO)沟道中，影响到Oxide薄膜晶体管器件特性的稳定性。
图1为一种显示基板的截面结构示意图。如图1所示，显示基板采用LTPO工艺。显示基板包括衬底11、第一基底12、第一阻挡层(Barrier 1)13、第二基底14、第五金属层(BSM)211、第二阻挡层(Barrier 2)31、第一缓冲层(Buffer 1)32、第一有源层221、第一栅绝缘层(GI 1)33、第一金属层231、第二栅绝缘层(GI 2)34、第二金属层(包括第二栅电极B 242和第二金属子图案241)、第一层间绝缘层(ILD 1)35、第二缓冲层(Buffer 2)36、第二有源层251、第三栅绝缘层(GI 3)37、第三金属层261、第二层间绝缘层(ILD 2)38、源漏金属层。其中，源漏金属层包括第一源电极271、第一漏电极272、第二源电极273和第二漏电极274，第一源电极271和第一漏电极272分别通过第一过孔391与第一有源层221连接，第二源电极273和第二漏电极274分别通过第二过孔392与第二有源层251连接。第一有源层221的材质为LTPS(例如p-Si)，第二有源层251的材质为Oxide(例如IGZO)。第二层间绝缘层38包括叠层设置的第一子绝缘层381和第二子绝缘层382，第一子绝缘层381可以为氧化硅(SiO)薄膜，第二子绝缘层382可以为氮化硅(SiO)薄膜。第一子绝缘层381的厚度约为3000埃米，第二子绝缘层382的厚度约为2000埃米。第一过孔391可以包括第一过孔391a和第二过孔391b；第二过孔392可以包括第二过孔392a和第二过孔392b。
在LTPO工艺中制程中，当第一子绝缘层381和第二子绝缘层382成膜后，第二子绝缘层382需要承受两次刻蚀损伤。
第一次刻蚀损伤：LTPS容易被氧化，在表面形成氧化层，因此，形成第一过孔391和第二过孔392后，需要采用缓冲氧化层刻蚀(Buffer Oxide layer Etch,BOE)去除第一过孔391位置第一有源层221表面的氧化层。BOE刻蚀过程中，第二子绝缘层382表面的氮化硅材料会被刻蚀掉一部分，如图2a所示，图2a为图1所示显示基板中BOE刻蚀后的实际产品示意图。如图2a所示，BOE刻蚀对SiN的刻蚀速率一般为刻蚀时间约为25s，所以，BOE刻蚀后，被刻蚀掉的SiN的厚度E1为/>相比之下，如果第二子绝缘层382为SiO薄膜，BOE刻蚀对SiO的刻蚀速率大于/>会对第二层间绝缘层薄膜造成较大的损伤，所以第二子绝缘层382通常使用SiN薄膜。
第二次刻蚀损伤：在第二子绝缘层382上形成源漏金属薄膜，对源漏金属薄膜进行刻蚀来形成第一源电极271、第一漏电极272、第二源电极273和第二漏电极274。在形成源漏金属层的刻蚀工艺中，刻蚀工艺会对第二子绝缘层382造成一定的刻蚀损伤。图2b为图1所示显示基板中形成源漏金属层后的一种实际产品示意图。如图2b所示，位于第一源电极271、第一漏电极272、第二源电极273和第二漏电极274正下方的第二子绝缘层382被保留，而无源漏金属层覆盖位置的第二子绝缘层382被刻蚀掉一部分，无源漏金属层覆盖位置的第二子绝缘层382(SiN薄膜)被刻蚀量E2超过
从图2b可以看出，第二子绝缘层382经受两次刻蚀损伤后，其刻蚀量为第二子绝缘层382的总的损伤量超过了/>第二子绝缘层382的成膜厚度为/>所以，在形成源漏金属层的刻蚀完成后，无源漏金属层覆盖位置的第二子绝缘层382的剩余厚度可能会小于/>考虑到第二子绝缘层382成膜的均一性，以及两次刻蚀均一性问题，在非理想状态下，在形成源漏金属层的刻蚀完成后，无源漏金属层保护位置的第二子绝缘层382的部分区域可能已经被完全刻蚀掉，甚至第一子绝缘层381也受到刻蚀工艺的损伤，从而，形成源漏金属层后的显示基板的实际截面示意图可能如图2c所示，图2c为图1所示显示基板中形成源漏金属层后的另一种实际产品示意图。如图2c所示，无源漏金属层保护位置的第二子绝缘层382的部分区域已经被完全刻蚀掉，部分位置的第一子绝缘层381也受到刻蚀工艺的损伤。
在LTPO产品中，氮化硅薄膜相比于氧化硅薄膜，主要有两个作用：
第一个作用是，可以防止BOE刻蚀过程中造成氧化硅薄膜裂纹。氮化硅薄膜致密性及台阶覆盖性优于氧化硅薄膜，因此，BOE刻蚀对氮化硅薄膜造成的损伤要小于BOE刻蚀对氧化硅薄膜造成的损伤，因此，第二子绝缘层382采用氮化硅薄膜，可以更好地避免第二层间绝缘层裂纹，避免源漏金属层和第三金属层261发生短路。
第二个作用是，可以避免后续制程中水气和氢(H)影响Oxide薄膜晶体管特性的稳定性。氮化硅薄膜的致密性优于氧化硅薄膜，氮化硅薄膜阻H和阻水气能力也优于氧化硅薄膜，所以，较厚的氮化硅薄膜可以阻挡后续制程中含水气的工艺制程例如有机平坦层等、以及含H的工艺制程例如PIN层、薄膜封装层等，防止水气和H进入Oxide薄膜晶体管中影响器件特性稳定性。
考虑到第二子绝缘层382成膜均一性、BOE刻蚀对第二子绝缘层382的刻蚀损伤以及刻蚀均一性、形成源漏金属层的刻蚀工艺对第二子绝缘层382的刻蚀损伤以及刻蚀均一性，为了保证第二子绝缘层382的阻水气和阻H能力，可以适当增加第二子绝缘层382的厚度。
图3为另一种显示基板的截面示意图。如图3所示，显示基板采用LTPS工艺，显示基板包括衬底基板10以及位于衬底基板10上的第一薄膜晶体管，第一薄膜晶体管的第一有源层221的材质为多晶硅(p-Si)。第二金属层241与源漏金属层之间依次设置有第一子绝缘层381和第二子绝缘层382，第一子绝缘层381可以为氧化硅薄膜，第二子绝缘层382可以为氮化硅薄膜。由于LTPS薄膜晶体管的器件特性对H不敏感，可以适当增加氮化硅薄膜的厚度，来增强阻水气和阻H的能力。例如，在图3所示显示基板中，第一子绝缘层381的厚度可以为第二子绝缘的厚度可以为/>
但是对于采用LTPO工艺的显示基板来说，如图1所示，第二子绝缘层382的厚度不能随意增加。氮化硅中含有大量的H，如果增加第二子绝缘层382的厚度，会有过多的H扩散进入第二有源层251，进而影响到Oxide薄膜晶体管器件特性的稳定性。
采用LTPO工艺的显示基板中，如果第二子绝缘层382的厚度较小，会影响第二子绝缘层382阻挡后续制程中水气和H的能力，进而影响Oxide薄膜晶体管器件特性的稳定性。如果第二子绝缘层382的厚度较大，第二子绝缘层382自身中的H会直接影响到Oxide薄膜晶体管器件特性稳定性。
图4为本公开一实施例中显示基板的结构示意图。本公开实施例提供一种显示基板，如图4所示，显示基板包括衬底基板10、第一薄膜晶体管和第二薄膜晶体管。第一薄膜晶体管和第二薄膜晶体管位于衬底基板10的同一侧，第一薄膜晶体管包括第一有源层221、第一源电极271和第一漏电极272。第二薄膜晶体管包括第二有源层251、第二源电极273和第二漏电极274。
其中，第一源电极271、第一漏电极272、第二源电极273和第二漏电极274同层设置。第一源电极271、第一漏电极272、第二源电极273和第二漏电极274所在的金属层可以叫做源漏金属层。源漏金属层位于第一有源层221的背离衬底基板10的一侧且位于第二有源层251的背离衬底基板10的一侧。第一有源层221的材质包括多晶硅半导体，第二有源层251的材质包括氧化物半导体，源漏金属层包括第一源电极271、第一漏电极272、第二源电极273和第二漏电极274。
显示基板还包括层间绝缘层38(也可以叫做第二层间绝缘层)，层间绝缘层38位于第一有源层221和源漏金属层之间，且位于第二有源层251和源漏金属层之间。示例性地，第一源电极271和第一漏电极272分别通过贯穿层间绝缘层38的第一过孔391与第一有源层221连接，第二源电极273和第二漏电极274分别通过贯穿层间绝缘层38的第二过孔392与第二有源层251连接。
层间绝缘层38至少在源漏金属层图案位置包括依次叠层设置的第一子绝缘层381、第二子绝缘层382、第三子绝缘层383和第四子绝缘层384。第三子绝缘层383的材质包括氧化硅，示例性地，第三子绝缘层383的材质为氧化硅。第四子绝缘层384的材质包括氮化硅，示例性地，第四子绝缘层384的材质为氮化硅。第四子绝缘层384靠近源漏金属层。
示例性地，第一有源层221的材质为多晶硅半导体，例如，第一有源层221的材质为p-Si。第二有源层251的材质为氧化物半导体，例如，第二有源层251的材质可以采用氧化铟镓锌材料(IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)等中的至少一种。
示例性地，第一子绝缘层381的材质包括氧化硅，示例性地，第一子绝缘层381的材质为氧化硅。第二子绝缘层382的材质包氮化硅，示例性地，第二子绝缘层382的材质为氮化硅。
相关技术中，采用LTPO工艺的显示基板，如图2a～图2c，第二子绝缘层382受到两次刻蚀损伤，两次刻蚀损伤后，第二子绝缘层382的膜层厚度大大减小，大大降低了第二子绝缘层382阻H和阻水气的能力，进而影响到Oxide薄膜晶体管器件特性的稳定性。第二子绝缘层382中自身含有大量H，如果将第二子绝缘层382的厚度增大，就会有过多的H扩散进入氧化物半导体沟道，也会影响氧化物薄膜晶体管器件特性的稳定性。
本公开实施例的显示基板，采用LTPO工艺。
本公开实施例中，在形成第一过孔391和第二过孔392之前，层间绝缘层包括依次叠层设置的第一子绝缘层381、第二子绝缘层382、第三子绝缘层383和第四子绝缘层384。第三子绝缘层383的材质包括氧化硅，第四子绝缘层384的材质包括氮化硅，第四子绝缘层384靠近源漏金属层。从而，在BOE刻蚀工艺中，采用氮化硅材质的第四子绝缘层384的致密性更好，可以有效防止BOE刻蚀工艺对层间绝缘层的刻蚀损伤，可以避免BOE刻蚀工艺将第四子绝缘层384完全刻蚀掉；在形成源漏电极的刻蚀工艺中，采用氧化硅材质的第三子绝缘层383更加耐受形成源漏电极的刻蚀工艺，大大减小形成源漏电极的刻蚀工艺对第三子绝缘层383的刻蚀损伤，可以避免源漏电极的刻蚀工艺将第三子绝缘层383完全刻蚀掉。
因此，本公开实施例的显示基板，在经过BOE刻蚀工艺以及形成源漏电极的刻蚀工艺后，第二子绝缘层382不会被刻蚀到，从而，第二子绝缘层382可以更好地阻挡后续制程中含水气的工艺以及含H的工艺对显示基板的影响，降低后续制程中H和水气对Oxide薄膜晶体管的影响，提高Oxide薄膜晶体管的器件稳定性。另外，采用氧化硅材质的第三子绝缘层383可以对第四子绝缘层384中H产生一定的阻挡作用，可以进一步提高Oxide薄膜晶体管的器件稳定性。
需要说明的是，源漏金属层图案包括第一源电极271、第一漏电极272、第二源电极273和第二漏电极274。
在一种实施方式中，如图4所示，层间绝缘层在源漏金属层图案之外的位置至少包括第一子绝缘层381、第二子绝缘层382和第三子绝缘层383。示例性地，源漏金属层图案之外位置的第三子绝缘层383的厚度小于源漏金属层图案位置的第三子绝缘层383的厚度。在形成源漏金属层图案的刻蚀工艺中，第三子绝缘层383会受到刻蚀损伤，因此，源漏金属层图案之外位置的第三子绝缘层383的厚度小于源漏金属层图案位置的第三子绝缘层383的厚度。在源漏金属层图案之外位置的第三子绝缘层383对第二子绝缘层382形成了保护，防止了第二子绝缘层382在刻蚀过程中受到损伤，从而，第二子绝缘层382可以更好地阻挡后续制程中的水气和H，提高Oxide薄膜晶体管特性的稳定性。
在一种实施方式中，第一子绝缘层381的厚度的范围可以为2800埃米～3200埃米。示例性地，第一子绝缘层381的厚度可以为2800埃米～3200埃米中的任意值，例如，第一子绝缘层381的厚度可以为3000埃米。
在一种实施方式中，第二子绝缘层382的厚度的范围为800埃米～1200埃米。示例性地，第二子绝缘层382的厚度可以为800埃米～1200埃米中的任意值。例如，第二子绝缘层382的厚度可以为1000埃米。
在源漏金属层图案位置的第三子绝缘层383的厚度的范围为400埃米～600埃米。示例性地，在源漏金属层图案位置的第三子绝缘层383的厚度可以为400埃米～600埃米中的任意值。例如，在源漏金属层图案位置的第三子绝缘层383的厚度可以为500埃米。
需要说明的是，在源漏金属层图案位置的第三子绝缘层383的厚度即为形成源漏金属层之前第三子绝缘层383的厚度。将第三子绝缘层383的厚度设置为400埃米～600埃米，从而，在形成源漏金属层图案的刻蚀工艺中，第三子绝缘层383的厚度完全可以耐受该刻蚀工艺，在该刻蚀过程结束后，在源漏金属层图案之外的位置第三子绝缘层383还可以剩余一定厚度，从而可以有效防止源漏金属层图案的刻蚀工艺对第二子绝缘层382的刻蚀损伤。
在源漏金属层图案位置的第四子绝缘层384的厚度的范围为250埃米～375埃米。示例性地，在源漏金属层图案位置的第四子绝缘层384的厚度可以为250埃米～375埃米中的任意值。采用氮化硅材质的第四子绝缘层384的致密性好，虽然BOE刻蚀对第四子绝缘层384存在损伤，但在BOE刻蚀后，第四子绝缘层384会剩余一定厚度并没有被BOE刻蚀完全刻蚀掉，第四子绝缘层384可以有效防止BOE刻蚀对第三子绝缘层的刻蚀损伤。
在一种实施方式中，如图4所示，第四子绝缘层384在衬底基板10上的正投影与源漏金属层图案在衬底基板10上的正投影重叠。在形成源漏金属层图案的刻蚀工艺中，源漏金属层图案可以对第四子绝缘层384起到掩膜作用，防止源漏金属层图案位置的第四子绝缘层384被刻蚀，而其它位置的第四子绝缘层384被形成源漏金属层图案的刻蚀工艺去除。
在一种实施方式中，第一薄膜晶体管还可以包括第一栅电极。第一栅电极可以位于第一有源层221和层间绝缘层38之间。示例性地，第一薄膜晶体管可以为双栅结构，第一栅电极可以包括第一栅电极A 231和第一栅电极B 211，第一栅电极A 231可以位于第一有源层221和层间绝缘层38之间，第一栅电极B 211可以位于第一有源层221和衬底基板10之间。
在一种实施方式中，第二薄膜晶体管可以包括第二栅电极。第二栅电极可以位于第二有源层251和层间绝缘层38之间。示例性地，第二薄膜晶体管可以为双栅结构，第二栅电极可以包括第二栅电极A 261和第二栅电极B 242，第二栅电极A 261可以位于第二有源层251和层间绝缘层之间，第二栅电极B 242可以位于第二有源层251和衬底基板10之间。
在一种实施方式中，第二有源层251相比于第一有源层221远离衬底基板10。示例性地，第二栅电极B 242可以位于第二有源层251和第一有源层221之间。
在一种实施方式中，衬底基板10包括衬底11以及设置在衬底11的朝向第一薄膜晶体管一侧的基底。衬底的材质可以包括玻璃。基底的材质可以包括有机材质，例如基底的材质可以包括聚酰亚胺(PI)。
示例性地，衬底基板10可以包括依次叠层设置的衬底11、第一基底12、第一阻挡层13、第二基底14，第二基底14靠近第一薄膜晶体管。
在一个实施例中，如图4所示，显示基板还包括依次叠层设置的第五金属层211、第二阻挡层31、第一缓冲层32、第一有源层221、第一栅绝缘层33、第一金属层231、第二栅绝缘层34、第二金属层(包括第二栅电极B 242和第二金属子图案241)、第一层间绝缘层35、第二缓冲层36、第二有源层251、第三栅绝缘层37、第三金属层、层间绝缘层38(也可以叫做第二层间绝缘层)和源漏金属层。第五金属层211位于第二基底14的背离衬底11一侧的表面。
示例性地，第五金属层211包括第一栅电极B 211。示例性地，第一金属层包括第一栅电极A 231。
示例性地，第二金属层包括第二栅电极B 242。示例性地，第三金属层包括第二栅电极A 261。示例性地，源漏金属层包括第一源电极271、第一漏电极272、第二源电极273和第二漏电极274。
本公开实施例中的显示基板可以应用于OLED(有机发光二极管)显示装置、LED(发光二极管芯片)显示装置或液晶显示装置等。
图5为本公开一实施例中显示基板的制备方法的示意图。本公开实施例还提供一种显示基板的制备方法，如图5所示，显示基板的制备方法可以包括：
S11、在衬底基板的一侧形成第一有源层和第二有源层，第一有源层的材质包括多晶硅半导体，第二有源层的材质包括氧化物半导体；
S12、在第一有源层和第二有源层的背离衬底基板的一侧形成层间绝缘层，层间绝缘层包括依次叠层设置的第一子绝缘层、第二子绝缘层、第三子绝缘层和第四子绝缘层，第四子绝缘层远离衬底基板，第三子绝缘层的材质包括氧化硅，第四子绝缘层的材质包括氮化硅；
S13、对层间绝缘层进行图案化处理，形成至少两个第一过孔和至少两个第二过孔，第一过孔暴露第一有源层，第二过孔暴露第二有源层；
S14、采用缓冲氧化层刻蚀工艺去除通过第一过孔暴露的第一有源层表面的氧化层，第四子绝缘层被刻蚀掉部分厚度；
S15、在层间绝缘层的背离衬底基板的一侧形成源漏金属薄膜，采用刻蚀工艺对源漏金属薄膜进行刻蚀，形成源漏金属层，在源漏金属层图案之外位置的第四子绝缘层被去除，在源漏金属层图案之外位置的第三子绝缘层被刻蚀掉部分厚度。
示例性地，源漏金属层包括第一源电极、第一漏电极、第二源电极和第二漏电极，第一源电极和第一漏电极分别通过第一过孔与第一有源层连接，第二源电极和第二漏电极分别通过第二过孔与第二有源层连接。
图6为本公开一实施例显示基板中形成第四子绝缘层后的示意图。如图6所示，层间绝缘层包括依次叠层设置的第一子绝缘层381、第二子绝缘层382、第三子绝缘层383和第四子绝缘层384，第四子绝缘层384远离衬底基板10，第三子绝缘层383的材质包括氧化硅，第四子绝缘层384的材质包括氮化硅。
本公开实施例显示基板的制备方法，采用氮化硅材质的第四子绝缘层384的致密性更好，可以有效防止BOE刻蚀工艺对第四子绝缘层384的刻蚀损伤，可以避免BOE刻蚀工艺将第四子绝缘层384完全刻蚀掉。采用氧化硅材质的第三子绝缘层383更加耐受形成源漏电极的刻蚀工艺，大大减小形成源漏电极的刻蚀工艺对第三子绝缘层383的刻蚀损伤，可以避免源漏电极的刻蚀工艺将第三子绝缘层383完全刻蚀掉。
因此，本公开实施例的技术方案，通过设置第四子绝缘层384和第三子绝缘层383，在经过BOE刻蚀工艺以及形成源漏电极的刻蚀工艺后，第二子绝缘层382不会被刻蚀到，从而，层间绝缘层38可以更好地阻挡后续制程中含水气的工艺以及含H的工艺对显示基板的影响，降低后续制程中H和水气对Oxide薄膜晶体管的影响，提高Oxide薄膜晶体管的器件稳定性。另外，采用氧化硅材质的第三子绝缘层383可以对第四子绝缘层384中H产生一定的阻挡作用，可以进一步提高Oxide薄膜晶体管的器件稳定性。
在一个实施例中，第一子绝缘层381的材质包括氧化硅，例如第一子绝缘层381的材质为氧化硅。第二子绝缘层382的材质包括氮化硅，例如，第二子绝缘层382的材质为氮化硅。从而，第二子绝缘层382可以阻挡后续制程中含水气的工艺以及含H的工艺对显示基板的影响，降低后续制程中H和水气对Oxide薄膜晶体管的影响，提高Oxide薄膜晶体管的器件稳定性。第一子绝缘层381相比于第二子绝缘层382更加靠近第二有源层251，第一子绝缘层381可以对第二子绝缘层382中的H产生一定的阻挡作用，避免第二子绝缘层382中的H对Oxide薄膜晶体管的影响。
在一种实施方式中，在对层间绝缘层38进行图案化处理之前，如图6所示，第一子绝缘层381的厚度大于第三子绝缘层383的厚度。第二子绝缘层382的厚度大于第四子绝缘层384的厚度。从而，氮化硅材质主要集中在第二子绝缘层382，氧化硅材质主要集中在第一子绝缘层381，而在BOE刻蚀和形成源漏金属层的刻蚀工艺中，第一子绝缘层381和第二子绝缘层382不会被刻蚀损伤，从而，第二子绝缘层382可以更好地阻挡后续制程中含水气的工艺以及含H的工艺对显示基板的影响，降低后续制程中H和水气对Oxide薄膜晶体管的影响，提高Oxide薄膜晶体管的器件稳定性。第一子绝缘层381可以更好地对第二子绝缘层382中的H起到阻挡作用，防止第二子绝缘层382中的H对Oxide薄膜晶体管产生影响。
在一种实施方式中，在对层间绝缘层进行图案化处理之前，如图6所示，第四子绝缘层384的厚度大于或等于500埃米。示例性地，第四子绝缘层384的厚度可以为500埃米。在一种实施方式中，第三子绝缘层383的厚度大于或等于500埃米。示例性地，第三子绝缘层383的厚度可以为500埃米。
在一种实施方式中，第二子绝缘层382的厚度大于500埃米且小于第一子绝缘层381厚度的1/2。
在一种实施方式中，第一子绝缘层381的厚度的范围为2800埃米～3200埃米。
在一种实施方式中，第二子绝缘层382的厚度的范围为800埃米～1200埃米。
在一种实施方式中，在对层间绝缘层进行图案化处理之前，第三子绝缘层383的厚度的范围为400埃米～600埃米。
在一种实施方式中，在对层间绝缘层进行图案化处理之前，第四子绝缘层384的厚度的范围为400埃米～600埃米。
在一种实施方式中，第二子绝缘层382与第四子绝缘层384的厚度之和小于2000埃米。
在一种实施方式中，显示基板包括第一薄膜晶体管，第一薄膜晶体管包括第一有源层221、第一栅电极、第一源电极271和第一漏电极272。第一栅电极包括第一栅电极A 231和第一栅电极B 211。
在一个实施例中，显示基板还包括第二薄膜晶体管。第二薄膜晶体管包括第二有源层251、第二栅电极、第二源电极273和第二漏电极274。第二栅电极包括第二栅电极A 261和第二栅电极B 242。
下面通过本公开一实施例中显示基板的制备过程进一步说明本公开实施例的技术方案。可以理解的是，本文中所说的“图案化”，当图案化的材质为无机材质或金属时，“图案化”包括涂覆光刻胶、掩膜曝光、显影、刻蚀、剥离光刻胶等工艺，当图案化的材质为有机材质时，“图案化”包括掩模曝光、显影等工艺，本文中所说的蒸镀、沉积、涂覆、涂布等均是相关技术中成熟的制备工艺。
形成衬底基板10。该过程可以包括：在衬底11的一侧依次形成第一基底12、第一阻挡层13和第二基底14。示例性地，第一基底12和第二基底14的材质可以包括有机材料，例如，第一基底12和第二基底14的材质可以包括聚酰亚胺(PI)。
在衬底基板10的一侧形成第一有源层221和第二有源层251。该步骤可以包括：如图6所示，在第二基底14的背离衬底的一侧沉积第一有源薄膜，对第一有源薄膜进行图案化处理，形成第一有源层221，第一有源层221的材质包括多晶硅半导体；在第一有源层221的背离衬底基板10的一侧形成第一层间绝缘层35；在第一层间绝缘层35的背离衬底基板10的一侧沉积第二有源薄膜，对第二有源薄膜进行图案化处理，形成第二有源层251，第二有源层251的材质包括氧化物半导体。
示例性地，在形成第一有源薄膜之前，在衬底基板10的一侧形成第一有源层221和第二有源层251，该步骤还可以包括：在第二基底14的背离衬底的一侧沉积第五金属薄膜，对第五金属薄膜进行图案化处理，形成第五金属层，第五金属层包括第一栅电极B 211；在第五金属层的背离衬底基板10的一侧依次形成第二阻挡层31和第一缓冲层32。第一有源层221位于第一缓冲层32的背离衬底基板10的一侧。
示例性地，在衬底基板10的一侧形成第一有源层221和第二有源层251，该步骤还可以包括：在第一有源层221的背离衬底基板10的一侧形成第一栅绝缘层33；在第一栅绝缘层33的背离衬底基板10的一侧沉积第一金属薄膜，对第一金属薄膜进行图案化处理，形成第一金属层，第一金属层包括第一栅电极A 231；在第一栅电极A 231的背离衬底基板10的一侧形成第二栅绝缘层34；在第二栅绝缘层34的背离衬底基板10的一侧沉积第二金属薄膜，对第二金属薄膜进行图案化处理，形成第二金属层，第二金属层包括第二栅电极B 242和第二金属子图案241；在第二金属层的背离衬底基板10的一侧形成第一层间绝缘层35；在第一层间绝缘层35的背离衬底基板10的一侧形成第二缓冲层36。第二有源层251位于第二缓冲层36的背离衬底基板10的一侧。
在第一有源层221和第二有源层251的背离衬底基板10的一侧形成层间绝缘层，该步骤可以包括：在第二有源层251的背离衬底基板10的一侧形成第三栅绝缘层37；在第三栅绝缘层37的背离衬底基板10的一侧沉积第三金属薄膜，对第三金属薄膜进行图案化处理，形成第三金属层，第三金属层包括第二栅电极A 261；在第二栅电极A 261的背离衬底基板10的一侧依次沉积第一子绝缘层381、第二子绝缘层382、第三子绝缘层383和第四子绝缘层384。示例性地，第一子绝缘层381的材质包括氧化硅。第二子绝缘层382的材质包括氮化硅。第三子绝缘层383的材质包括氧化硅。第四子绝缘层384的材质包括氮化硅。例如，第一子绝缘层381的材质为氧化硅。第二子绝缘层382的材质为氮化硅。第三子绝缘层383的材质为氧化硅。第四子绝缘层384的材质为氮化硅。
示例性地，第二子绝缘层382与第四子绝缘层384的厚度之和小于2000埃米。示例性地，第二子绝缘层382与第四子绝缘层384的厚度之和为1400埃米～1600埃米。例如，第二子绝缘层382与第四子绝缘层384的厚度之和为1500埃米。相比于相关技术，第二子绝缘层382和第四子绝缘层384的厚度之和大大减小，从而减小了H的含量。并且第三子绝缘层383也可以对第四子绝缘层384中的H起到一定的阻挡作用。这样的方式，通过降低氮化硅薄膜的厚度减少了H的含量、第三子绝缘层383又对第四子绝缘层384中的H起到了阻挡作用，进一步提高了Oxide薄膜晶体管的稳定性。
在一种实施方式中，第一子绝缘层381的厚度的范围为2800埃米～3200埃米。例如，第一子绝缘层381的厚度为3000埃米。
在一种实施方式中，第二子绝缘层382的厚度的范围为800埃米～1200埃米。例如，第二子绝缘层382的厚度为1000埃米。
在一种实施方式中，第三子绝缘层383的厚度的范围为400埃米～600埃米。例如，第三子绝缘层383的厚度为500埃米。
在一种实施方式中，第四子绝缘层384的厚度的范围为400埃米～600埃米。例如，第四子绝缘层384的厚度为500埃米。
对层间绝缘层进行图案化处理，形成至少两个第一过孔391和至少两个第二过孔392，第一过孔391暴露第一有源层221，第二过孔392暴露第二有源层251。该步骤可以包括：在第四子绝缘层384的表面涂覆光刻胶，对光刻胶进行曝光、显影，去除第一过孔391和第二过孔392位置的光刻胶，保留其它位置的光刻胶；采用刻蚀工艺对第一过孔391和第二过孔392位置的绝缘层进行刻蚀，第一过孔391穿过层间绝缘层38、第三栅绝缘层37、第二缓冲层36、第一层间绝缘层35、第二栅绝缘层34和第一栅绝缘层33而暴露出第一有源层221的表面，第二过孔392穿过层间绝缘层38、第三栅绝缘层37而暴露出第二有源层251的表面，如图7a所示，图7a为本公开一实施例显示基板中形成第一过孔和第二过孔后的示意图。
示例性地，第一子绝缘层381的厚度大于第三子绝缘层383的厚度。第二子绝缘层382的厚度大于第四子绝缘层384的厚度。
示例性地，第四子绝缘层384的厚度大于或等于500埃米，例如，第四子绝缘层384的厚度可以为500埃米。示例性地，第三子绝缘层383的厚度大于或等于500埃米，例如，第三子绝缘层383的厚度可以为500埃米。
采用缓冲氧化层刻蚀工艺去除通过第一过孔391暴露的第一有源层221表面的氧化层，第四子绝缘层384被刻蚀掉部分厚度，如图7b所示，图7b为本公开一实施例显示基板中BOE刻蚀后的示意图。该步骤可以为：采用缓冲氧化层刻蚀工艺对通过第一过孔391暴露的第一有源层221表面进行刻蚀，去除第一有源层221表面的氧化层。在该刻蚀过程中，第四绝缘层384会受到刻蚀损伤，第四子绝缘层384会被刻蚀掉部分厚度，第四子绝缘层384被刻蚀掉的厚度为E1，E1为125埃米～250埃米。第四子绝缘层384的材质为氮化硅，这种材质的第四子绝缘层384的致密性好，缓冲氧化层刻蚀对第四子绝缘层384的刻蚀损伤小于500埃米。将第四子绝缘层384的厚度设置为大于或等于500埃米，在经过缓冲氧化层刻蚀后，缓冲氧化层刻蚀不会将第四子绝缘层384完全刻蚀掉，会保留一部分厚度的第四子绝缘层384，有效防止BOE刻蚀对层间绝缘层的刻蚀损伤。示例性地，BOE刻蚀可以采用湿法刻蚀，采用氢氟酸等刻蚀液进行刻蚀。
在层间绝缘层的背离衬底基板10的一侧形成源漏金属薄膜，采用刻蚀工艺对源漏金属薄膜进行刻蚀，形成源漏金属层。在源漏金属层图案之外位置的第四子绝缘层384被去除，在源漏金属层图案之外位置的第三子绝缘层383被刻蚀掉部分厚度，如图4所示。
示例性地，源漏金属层包括第一源电极271、第一漏电极272、第二源电极273和第二漏电极274，第一源电极271和第一漏电极272分别通过第一过孔391与第一有源层221连接，第二源电极273和第二漏电极274分别通过第二过孔392与第二有源层251连接。
在形成源漏金属层过程中，需要对源漏金属层之外的源漏金属薄膜进行刻蚀。由于采用氮化硅材质的第四子绝缘层384不耐受该刻蚀工艺，所以，源漏金属层之外位置的第四子绝缘层384被完全去除。相对于氮化硅，氧化硅更加耐受该刻蚀工艺，因此，第三子绝缘层383的刻蚀量小于500埃米。将第三子绝缘层383的厚度设置为大于或等于500埃米，在形成源漏金属层的刻蚀过程中，第三子绝缘层383不会被完全刻蚀掉，可以有效防止该刻蚀工艺对第二子绝缘层382的刻蚀损伤。
在一种实施方式中，第二子绝缘层382的厚度大于500埃米且小于第一子绝缘层381厚度的1/2。示例性地，当第一子绝缘层381厚度为3000埃米时，第二子绝缘层382的厚度大于500埃米且小于1500埃米。这种厚度的第二子绝缘层382，相比于图2c所示的相关技术，第二子绝缘层382的厚度大于500埃米，可以更好地阻挡后续制程中的水气和H，第二子绝缘层382的厚度小于1500埃米，减少了氮化硅薄膜自身中的H，提高了Oxide薄膜晶体管的稳定性。
在示例性实施例中，栅绝缘层、缓冲层、阻挡层和第一层间绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。栅电极、源电极、漏电极、金属走线可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。
基于前述实施例的发明构思，本公开实施例还提供了一种显示装置，该显示装置包括本公开任一实施例中的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本说明书的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。
在本公开中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本公开的不同结构。为了简化本公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本公开。此外，本公开可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (13)

1.一种显示基板，其特征在于，包括：
衬底基板；
第一薄膜晶体管和第二薄膜晶体管，位于所述衬底基板的同一侧，所述第一薄膜晶体管包括第一有源层、第一源电极和第一漏电极，所述第二薄膜晶体管包括第二有源层、第二源电极和第二漏电极，所述第一源电极、所述第一漏电极、所述第二源电极和所述第二漏电极同层设置，源漏金属层位于所述第一有源层和所述第二有源层的背离所述衬底基板的一侧，所述第一有源层的材质包括多晶硅半导体，所述第二有源层的材质包括氧化物半导体，所述源漏金属层包括所述第一源电极、第一漏电极、第二源电极和第二漏电极；
层间绝缘层，位于所述第一有源层和所述源漏金属层之间，且位于所述第二有源层和所述源漏金属层之间，所述层间绝缘层至少在所述源漏金属层图案位置包括依次叠层设置的第一子绝缘层、第二子绝缘层、第三子绝缘层和第四子绝缘层，所述第三子绝缘层的材质包括氧化硅，所述第四子绝缘层的材质包括氮化硅，所述第四子绝缘层靠近所述源漏金属层。
2.根据权利要求1所述的显示基板，其特征在于，所述第一子绝缘层的材质包括氧化硅，所述第二子绝缘层的材质包括氮化硅。
3.根据权利要求1所述的显示基板，其特征在于，所述层间绝缘层在所述源漏金属层图案之外的位置至少包括所述第一子绝缘层、所述第二子绝缘层和所述第三子绝缘层，在所述源漏金属层图案之外位置的第三子绝缘层的厚度小于在所述源漏金属层图案位置的第三子绝缘层的厚度。
4.根据权利要求1所述的显示基板，其特征在于，
所述第一子绝缘层的厚度的范围为2800埃米～3200埃米；和/或，
所述第二子绝缘层的厚度的范围为800埃米～1200埃米；和/或，
在所述源漏金属层图案位置的所述第三子绝缘层的厚度的范围为400埃米～600埃米；和/或，
在所述源漏金属层图案位置的所述第四子绝缘层的厚度的范围为250埃米～375埃米。
5.根据权利要求1所述的显示基板，其特征在于，所述第四子绝缘层在所述衬底基板上的正投影与所述源漏金属层图案在所述衬底基板上的正投影重叠。
6.根据权利要求1-5中任一项所述的显示基板，其特征在于，所述第一薄膜晶体管还包括第一栅电极，所述第二薄膜晶体管还包括第二栅电极，所述第一栅电极位于所述第一有源层和所述层间绝缘层之间，所述第二栅电极位于所述第二有源层和所述层间绝缘层之间，所述第二有源层相比于所述第一有源层远离所述衬底基板。
7.一种显示基板的制备方法，其特征在于，包括：
在衬底基板的一侧形成第一有源层和第二有源层，所述第一有源层的材质包括多晶硅半导体，所述第二有源层的材质包括氧化物半导体；
在所述第一有源层和所述第二有源层的背离所述衬底基板的一侧形成层间绝缘层，所述层间绝缘层包括依次叠层设置的第一子绝缘层、第二子绝缘层、第三子绝缘层和第四子绝缘层，所述第四子绝缘层远离所述衬底基板，所述第三子绝缘层的材质包括氧化硅，所述第四子绝缘层的材质包括氮化硅；
对所述层间绝缘层进行图案化处理，形成至少两个第一过孔和至少两个第二过孔，所述第一过孔暴露所述第一有源层，所述第二过孔暴露所述第二有源层；
采用缓冲氧化层刻蚀工艺去除通过所述第一过孔暴露的第一有源层表面的氧化层，所述第四子绝缘层被刻蚀掉部分厚度；
在所述层间绝缘层的背离所述衬底基板的一侧形成源漏金属薄膜，采用刻蚀工艺对所述源漏金属薄膜进行刻蚀，形成源漏金属层，在所述源漏金属层图案之外位置的第四子绝缘层被去除，在源漏金属层图案之外位置的第三子绝缘层被刻蚀掉部分厚度。
8.根据权利要求7所述的方法，其特征在于，在对所述层间绝缘层进行图案化处理之前，所述第四子绝缘层的厚度大于或等于500埃米，所述第三子绝缘层的厚度大于或等于500埃米。
9.根据权利要求7所述的方法，其特征在于，所述第二子绝缘层的材质包括氮化硅，所述第二子绝缘层的厚度大于500埃米且小于所述第一子绝缘层厚度的1/2。
10.根据权利要求9所述的方法，其特征在于，所述第二子绝缘层与所述第四子绝缘层的厚度之和小于2000埃米。
11.根据权利要求7所述的方法，其特征在于，在对所述层间绝缘层进行图案化处理之前，所述第一子绝缘层的厚度大于所述第三子绝缘层的厚度，所述第二子绝缘层的厚度大于所述第四子绝缘层的厚度。
12.根据权利要求7所述的方法，其特征在于，在对所述层间绝缘层进行图案化处理之前，
所述第一子绝缘层的厚度的范围为2800埃米～3200埃米；和/或，
所述第二子绝缘层的厚度的范围为800埃米～1200埃米；和/或，
所述第三子绝缘层的厚度的范围为400埃米～600埃米；和/或，
所述第四子绝缘层的厚度的范围为400埃米～600埃米。
13.一种显示装置，其特征在于，包括权利要求1-6中任一项所述的显示基板。
CN202210979830.8A 2022-08-16 2022-08-16 一种显示基板及其制备方法、显示装置 Pending CN117637755A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210979830.8A CN117637755A (zh) 2022-08-16 2022-08-16 一种显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210979830.8A CN117637755A (zh) 2022-08-16 2022-08-16 一种显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN117637755A true CN117637755A (zh) 2024-03-01

Family

ID=90020470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210979830.8A Pending CN117637755A (zh) 2022-08-16 2022-08-16 一种显示基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN117637755A (zh)

Similar Documents

Publication Publication Date Title
CN108493198B (zh) 阵列基板及其制作方法、有机发光二极管显示装置
US8445301B2 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
US7479416B2 (en) Thin film transistor array panel and manufacturing method thereof
US9252285B2 (en) Display substrate including a thin film transistor and method of manufacturing the same
KR20160096760A (ko) 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
WO2016029541A1 (zh) 薄膜晶体管及其的制备方法、阵列基板和显示装置
US9470978B2 (en) Solution composition for passivation layer, thin film transistor array panel, and manufacturing method for thin film transistor array panel
KR20150043803A (ko) 박막 트랜지스터 기판, 표시 장치 및 표시 장치의 제조 방법
JP2006351844A (ja) 電気光学表示装置およびその製造方法
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
KR20150065246A (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
JP6469959B2 (ja) 薄膜トランジスタ表示板およびその製造方法
US20200098924A1 (en) Transistor substrate, method of manufacturing the same, and display device including the same
CN105374827A (zh) 显示设备和用于制造该显示设备的方法
US20160322507A1 (en) Thin film transistor array panel and method of manufacturing the same
TWI819592B (zh) 半導體裝置及其製作方法
CN117637755A (zh) 一种显示基板及其制备方法、显示装置
KR100623253B1 (ko) 유기 전계 발광 소자의 제조방법
KR100611217B1 (ko) 유기 보호막을 사용한 유기 전계 발광 표시 장치
WO2023241586A1 (zh) 显示基板及其制备方法、显示面板
CN116207133B (zh) 薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination