CN117636969A - 存储装置及其操作方法 - Google Patents

存储装置及其操作方法 Download PDF

Info

Publication number
CN117636969A
CN117636969A CN202211081067.3A CN202211081067A CN117636969A CN 117636969 A CN117636969 A CN 117636969A CN 202211081067 A CN202211081067 A CN 202211081067A CN 117636969 A CN117636969 A CN 117636969A
Authority
CN
China
Prior art keywords
block
word lines
voltage
erase
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211081067.3A
Other languages
English (en)
Inventor
吕君章
蔡文哲
林威良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN117636969A publication Critical patent/CN117636969A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本公开提供一种存储装置及其操作方法，该操作方法包括：在一擦除操作中，一开关电压施加至一选定区块的一选定子区块的一串行选择线和一接地选择线中的至少一个，一栅极控制电压施加至选定子区块的多个选定字线，一擦除电压施加至选定子区块的多个位线和一共用源极线。开关电压小于擦除电压。栅极控制电压小于开关电压和擦除电压。

Description

存储装置及其操作方法
技术领域
本公开关于一种存储装置及其操作方法。
背景技术
各种操作在存储装置中执行。举例来说，在NAND闪存中，可以自动执行垃圾回收处理(garbage collection process)，以释放存储器空间。数据以称为页(page)的单位写入NAND闪存。然而，NAND闪存通常是以较大的称为区块(block)的单元来擦除。如果不再需要区块某些页中的数据，那么为了释放存储器空间，区块中具有有效数据的页会被读取并重写至闲置区块，然后就能够擦除整个区块。如此一来，便能够释放所述区块的空间供新的数据使用，以保持NAND闪存的写入效率。
随着三维的NAND闪存的密度增加，每个区块的页数也增加。由于在垃圾回收处理过程需要将要擦除的块中所有具有有效数据的页复制到闲置区块，因此写入放大随着每个区块的页数增加而增大。增大的写入放大可能会缩短存储单元的寿命。此外，垃圾回收的耗时增加，进而增大读取和写入的输入/输出请求的访问延迟，从而大幅降低整体性能。
发明内容
在本公开中，改善了存储装置的各种操作。
根据一些实施例提供了一种存储装置，所述存储装置包括多个平面(plane)，分别包括多个区块。每个区块包括多个子区块。每个子区块包括一串行选择线、一接地选择线、多个字线、多个串行、多个位线和一共用源极线。字线位于串行选择线与接地选择线之间。串行跨越串行选择线、字线和接地选择线。位线在一串行选择线侧连接串行。共用源极线在一接地选择线侧连接串行。一个区块的子区块共用位线、字线和共用源极线。在一擦除操作中，一开关电压施加至一选定区块的一选定子区块的串行选择线和接地选择线中的至少一个，一栅极控制电压施加至选定子区块的多个选定字线，一擦除电压施加至选定子区块的位线和共用源极线，其中，开关电压小于擦除电压。栅极控制电压小于开关电压和擦除电压。
根据一些实施例提供了一种存储装置的操作方法，所述操作方法包括一擦除操作，所述擦除操作包括：施加一开关电压至一区块的一选定子区块的一串行选择线和一接地选择线中的至少一个；施加一栅极控制电压至选定子区块的多个选定字线；以及施加一擦除电压至选定子区块的多个位线和一共用源极线。开关电压小于擦除电压。栅极控制电压小于开关电压和擦除电压。
为了对本公开的上述及其他方面有更佳的了解，下文特举实施例，并配合所附附图详细说明如下。
附图说明
图1绘示了根据实施例的存储装置的一示例性的区块；
图2绘示了根据实施例的存储装置的操作方法的一示例性的擦除操作；
图3绘示了根据实施例的存储装置的操作方法的一示例性的擦除操作；
图4示出在图3的情况下开关电压的示例和比较例；
图5绘示了根据实施例的存储装置的操作方法的一示例性的擦除操作；
图6示出在图5的情况下开关电压的示例和比较例；
图7绘示了根据实施例的存储装置的操作方法的一示例性的平面间映像程序；
附图标记说明：
100：串行；
110：方块；
120：方块；
BL1：位线；
BLm：位线；
BLn：位线；
BLK：区块；
blk0：逻辑区块；
blk1：逻辑区块；
CSL：共用源极线；
GSL：接地选择线；
M：存储单元；
M’：虚拟存储单元；
P1：平面；
P2：平面；
P3：平面；
P4：平面；
SSL：串行选择线；
Sub0：子区块；
Sub1：子区块；
Sub2：子区块；
Sub3：子区块；
WL1：字线；
WLi：字线；
WLi+1：字线/虚拟字线；
WLm：字线；
WLn：字线；
WLn-1：字线/虚拟字线。
具体实施方式
以下将配合所附附图对于各种实施例进行更详细的叙述。叙述内容和附图的提供只是用于说明，并不造成本公开的限定。为了清楚起见，元件可能并未依照实际比例绘示。此外，在一些附图中可能省略一些元件和/或符号。可以预期的是，一个实施例中的元件和特征，能够被有利地纳入于另一实施例中，无须进一步的阐述。
本公开的一个方面关于一种存储装置。所述存储装置包括多个平面，分别包括多个区块。每个区块包括多个子区块。每个子区块包括一串行选择线、一接地选择线、多个字线、多个串行、多个位线和一共用源极线。字线位于串行选择线与接地选择线之间。串行跨越串行选择线、字线和接地选择线。位线在一串行选择线侧连接串行。共用源极线在一接地选择线侧连接串行。一个区块的子区块共用位线、字线和共用源极线。在一擦除操作中，一开关电压施加至一选定区块的一选定子区块的串行选择线和接地选择线中的至少一个，一栅极控制电压施加至选定子区块的多个选定字线，一擦除电压施加至选定子区块的位线和共用源极线，其中，开关电压小于擦除电压，栅极控制电压小于开关电压和擦除电压。
更具体地说，请参照图1，其绘示了一示例性的区块。每个区块可以包括四或更多个子区块。举例来说，图1示出四个子区块Sub0、Sub1、Sub2和Sub3。子区块Sub0包括一串行选择线SSL、一接地选择线GSL、多个字线WL1...WLm、多个串行100、多个位线BL1...BLm和一共用源极线CSL。字线WL1...WLm位于串行选择线SSL与接地选择线GSL之间。串行100跨越串行选择线SSL、字线WL1...WLm和接地选择线GSL。位线BL1...BLm设置在串行选择线侧，并连接串行100。共用源极线CSL设置在接地选择线侧，并连接串行100。根据一些实施例，每个子区块的字线可以包括一第一组字线和一第二组字线，由一组虚拟字线分离。举例来说，子区块Sub0可以包括虚拟字线WLi+1...WLn-1。字线WL1...WLi属于第一组字线，字线WLn...WLm属于第二组字线)，二组字线由该组虚拟字线WLi+1...WLn-1分离。第一组字线WL1...WLi位于串行选择线SSL与该组虚拟字线WLi+1...WLn-1之间。第二组字线WLn...WLm位于接地选择线与该组虚拟字线WLi+1...WLn-1之间。存储单元M可以定义在字线WL1...WLi、WLn...WLm与串行100的交点。虚拟存储单元M’可以定义在虚拟字线WLi+1...WLn-1与串行100的交点。字线WL1...WLi、WLn...WLm和虚拟字线WLi+1...WLn-1的总数可以是90或更多个。子区块Sub1、Sub2和Sub3可以以与子区块Sub0类似的方式配置。子区块Sub0、Sub1、Sub2和Sub3共用位线BL1...BLm、字线WL1...WLm和共用源极线CSL。然而，子区块Sub0至Sub3中的每一个能够由串行选择线译码器和接地选择线译码器独立地选定。
根据一些实施例，在所述擦除操作中，要擦除的是整个选定子区块，开关电压同时施加至所述选定子区块的串行选择线SSL和接地选择线GSL，并且，擦除电压施加至选定区块的多个非选定子区块的串行选择线SSL和接地选择线GSL。
根据另一些实施例，在所述擦除操作中，要擦除的只是与选定子区块的第一组字线WL1...WLi对应的多个页，开关电压施加至选定子区块的串行选择线SSL，擦除电压施加至选定子区块的接地选择线GSL，擦除电压施加至第二组字线WLn...WLm，从该组虚拟字线WLi+1...WLn-1靠近第二组字线WLn...WLm的一侧到该组虚拟字线WLi+1...WLn-1靠近第一组字线WL1...WLi的一侧施加从擦除电压到栅极控制电压的梯度电压至该组虚拟字线WLi+1...WLn-1，栅极控制电压施加至第一组字线WL1...WLi，并且，擦除电压施加至选定区块的多个非选定子区块的串行选择线SSL和接地选择线GSL。
根据又一些实施例，所述擦除操作中，要擦除的只是与选定子区块的第二组字线WLn...WLm对应的多个页，开关电压施加至选定子区块的接地选择线GSL，擦除电压施加至选定子区块的串行选择线SSL，擦除电压施加至第一组字线WL1...WLi，从该组虚拟字线WLi+1...WLn-1靠近第一组字线WL1...WLi的一侧到该组虚拟字线WLi+1...WLn-1靠近第二组字线WLn...WLm的一侧施加从擦除电压到栅极控制电压的梯度电压至该组虚拟字线WLi+1...WLn-1，栅极控制电压施加至第二组字线WLn...WLm，并且，擦除电压施加至选定区块的多个非选定子区块的串行选择线SSL和接地选择线GSL。
根据一些实施例，在一平面间映像程序中，来自不同平面的多个实体区块的多个子区块被映像至一逻辑区块，使得所述逻辑区块由来自不同平面的子区块组成。根据一些实施例，在一写入操作中，可以执行平面间映像程序，写入逻辑区块。根据一些实施例，在一读取操作中，可以执行平面间映像程序，读取逻辑区块。根据一些实施例，在一垃圾回收处理中，可以执行平面间映像程序和如上所述的擦除操作。
本公开的另一个方面是关于一种存储装置的操作方法。所述操作方法包括一擦除操作。所述擦除操作包括：施加一开关电压至一区块的一选定子区块的一串行选择线和一接地选择线中的至少一个；施加一栅极控制电压至选定子区块的多个选定字线；以及施加一擦除电压至选定子区块的多个位线和一共用源极线。开关电压小于擦除电压。栅极控制电压小于开关电压和擦除电压。
在此，为了方便理解，假设子区块Sub0是要擦除或执行其他操作的选定子区块。然而可以预期，任何其他子区块Sub1、Sub2或Sub3可以以类似的方式来擦除或执行其他操作。
请参照图2，其绘示了一示例性的擦除操作。在如图2所示的区块中，要擦除的是整个选定子区块Sub0。举例来说，失效的页由点点底纹的方块110加以指示，而有效的页由斜线底纹的方块120加以指示。所述擦除操作包括：同时施加开关电压至选定子区块Sub0的串行选择线SSL和接地选择线GSL。此外，所述擦除操作包括：施加栅极控制电压至选定子区块Sub0的所有字线WL1...WLm(包含虚拟字线)；施加擦除电压至选定子区块Sub0的位线BL1...BLm和共用源极线CSL；以及施加擦除电压至所述区块的非选定子区块Sub1、Sub2和Sub3的串行选择线和接地选择线。由于开关电压从串行选择线侧和接地选择线侧二侧施加至子区块Sub0，整个子区块Sub0被选定，并能够在整个子区块Sub0执行擦除操作。同时，擦除电压施加至子区块Sub1、Sub2和Sub3的二侧，因此子区块Sub1、Sub2和Sub3不会被选定，将不会被擦除。如此一来，便能够只在一个子区块而非整个区块上执行擦除操作。需要被复制到闲置区块的有效页数能够大幅降低。
根据一些实施例，开关电压比擦除电压小5V至15V，例如小约10V。在一些实施例中，擦除电压可以是约20V至24V，开关电压可以是约5V至15V。根据一些实施例，栅极控制电压可以为零电压或正偏压，其值根据需要而定。
请参照图3，其绘示了另一示例性的擦除操作。选定子区块Sub0包括一第一组字线WL1...WLi、一组虚拟字线WLi+1...WLn-1和一第二组字线WLn...WLm，第一组字线WL1...WLi位于串行选择线SSL与该组虚拟字线WLi+1...WLn-1之间，第二组字线WLn...WLm位于接地选择线GSL与该组虚拟字线WLi+1...WLn-1之间。在如图3所示的区块中，要擦除的只是与第一组字线WL1...WLi对应的多个页。举例来说，失效的页由点点底纹的方块110加以指示，而有效的页由斜线底纹的方块120加以指示。所述擦除操作包括：施加开关电压至选定子区块Sub0的串行选择线SSL；施加擦除电压至选定子区块Sub0的接地选择线GSL；施加擦除电压至第二组字线WLn...WLm；从该组虚拟字线WLi+1...WLn-1靠近第二组字线WLn...WLm的一侧到该组虚拟字线WLi+1...WLn-1靠近第一组字线WL1...WLi的一侧施加从擦除电压到栅极控制电压的梯度电压至该组虚拟字线WLi+1...WLn-1；以及施加栅极控制电压至第一组字线WL1...WLi。此外，所述擦除操作包括：施加擦除电压至选定子区块Sub0的位线BL1...BLm和共用源极线CSL；以及施加擦除电压至所述区块的非选定子区块Sub1、Sub2和Sub3的串行选择线和接地选择线。由于开关电压只从串行选择线侧施加至子区块Sub0，且从擦除电压到栅极控制电压的梯度电压施加至该组虚拟字线WLi+1...WLn-1来切断存储器串行，因此只有与第一组字线WL1...WLi对应的页被选定，并能够只在这些页执行擦除操作。同时，擦除电压施加至与第二组字线WLn...WLm对应的页的二侧，因此与第二组字线WLn...WLm对应的页不会被选定，将不会被擦除。此外，擦除电压施加至子区块Sub1、Sub2和Sub3的二侧，因此子区块Sub1、Sub2和Sub3不会被选定，将不会被擦除。如此一来，便能够只在一个子区块的一部分而非整个区块上执行擦除操作。需要被复制到闲置区块的有效页数能够进一步降低。
根据一些实施例，开关电压比擦除电压小5V至15V，例如小约10V。请参照图4，其提供针对不同开关电压的第一组字线WL1...WLi的阈值电压随擦除电压(Vera)的变化。在一示例中，施加至串行选择线SSL的开关电压为Vera-9V，亦即，开关电压比擦除电压小9V。在一比较例中，施加至串行选择线SSL的开关电压为Vera-1V，亦即，开关电压比擦除电压小1V。当擦除电压为18V或更高时，Vera-9V的开关电压能够有效地使得第一组字线WL1...WLi的阈值电压为0V，以选定与第一组字线WL1...WLi对应的页。相对地，Vera-1V的开关电压不会使得第一组字线WL1...WLi的阈值电压为0V。如此一来，便能够预期施加至非选定子区块Sub1、Sub2和Sub3的串行选择线和接地选择线的擦除电压(亦即，Vera-0V)能够使得子区块Sub1、Sub2和Sub3不会被选定。在一些实施例中，擦除电压可以是约20V至24V，开关电压可以是约5V至15V。根据一些实施例，栅极控制电压可以为零电压或正偏压，其值根据需要而定。
请参照图5，其绘示了又一示例性的擦除操作。选定子区块Sub0包括一第一组字线WL1...WLi、一组虚拟字线WLi+1...WLn-1和一第二组字线WLn...WLm，第一组字线WL1...WLi位于串行选择线SSL与该组虚拟字线WLi+1...WLn-1之间，第二组字线WLn...WLm位于接地选择线GSL与该组虚拟字线WLi+1...WLn-1之间。在如图5所示的区块中，要擦除的只是与第二组字线WLn...WLm对应的多个页。举例来说，失效的页由点点底纹的方块110加以指示，而有效的页由斜线底纹的方块120加以指示。所述擦除操作包括：施加开关电压至选定子区块Sub0的接地选择线GSL；施加擦除电压至选定子区块Sub0的串行选择线SSL；施加擦除电压至第一组字线WL1...WLi；从该组虚拟字线WLi+1...WLn-1靠近第一组字线WL1...WLi的一侧到该组虚拟字线WLi+1...WLn-1靠近第二组字线WLn...WLm的一侧施加从擦除电压到栅极控制电压的梯度电压至该组虚拟字线WLi+1...WLn-1；以及施加栅极控制电压至第二组字线WLn...WLm。此外，所述擦除操作包括：施加擦除电压至选定子区块Sub0的位线BL1...BLm和共用源极线CSL；以及施加擦除电压至所述区块的非选定子区块Sub1、Sub2和Sub3的串行选择线和接地选择线。由于开关电压只从接地选择线侧施加至子区块Sub0，且从擦除电压到栅极控制电压的梯度电压施加至该组虚拟字线WLi+1...WLn-1来切断存储器串行，因此只有与第二组字线WLn...WLm对应的页被选定，并能够只在这些页执行擦除操作。同时，擦除电压施加至与第一组字线WL1...WLi对应的页的二侧，因此与第一组字线WL1...WLi对应的页不会被选定，将不会被擦除。此外，擦除电压施加至子区块Sub1、Sub2和Sub3的二侧，因此子区块Sub1、Sub2和Sub3不会被选定，将不会被擦除。如此一来，便能够只在一个子区块的一部分而非整个区块上执行擦除操作。需要被复制到闲置区块的有效页数能够进一步降低。
根据一些实施例，开关电压比擦除电压小5V至15V，例如小约10V。请参照图6，其提供针对不同开关电压的第二组字线WLn...WLm的阈值电压随擦除电压(Vera)的变化。在一示例中，施加至接地选择线GSL的开关电压为Vera-9V，亦即，开关电压比擦除电压小9V。在一比较例中，施加至接地选择线GSL的开关电压为Vera-1V，亦即，开关电压比擦除电压小1V。当擦除电压为18V或更高时，Vera-9V的开关电压能够有效地使得第二组字线WLn...WLm的阈值电压为0V，以选定与第二组字线WLn...WLm对应的页。相对地，Vera-1V的开关电压不会使得第二组字线WLn...WLm的阈值电压为0V。如此一来，便能够预期施加至非选定子区块Sub1、Sub2和Sub3的串行选择线和接地选择线的擦除电压(亦即，Vera-0V)能够使得子区块Sub1、Sub2和Sub3不会被选定。在一些实施例中，擦除电压可以是约20V至24V，开关电压可以是约5V至15V。根据一些实施例，栅极控制电压可以为零电压或正偏压，其值根据需要而定。
除了如上所述的擦除操作之外，根据本公开的操作方法可以还包括一平面间映像程序。所述平面间映像程序包括：映像来自不同平面的多个实体区块的多个子区块至一逻辑区块，使得逻辑区块由来自不同平面的子区块组成。请参照图7，其绘示了一示例性的平面间映像程序。来自不同平面P1至P4的实体区块BLK的子区块Sub0、Sub1、Sub2和/或Sub3如箭头所指示般被映像至逻辑区块blk0、blk1等等。平面P1至P4具有它们自己能够独立且同时操作的字线驱动器和页缓冲器。如此一来，便能够在逻辑区块上执行各种操作，进而再进一步地降低操作时间和改善存储装置的性能。根据一些实施例，映射关系可以随时间改变。
在一些实施例中，根据本公开的操作方法可以还包括一读取操作，所述读取操作包括平面间映像程序，所述逻辑区块被读取。类似地，在一些实施例中，根据本公开的操作方法可以还包括一写入操作，所述写入操作包括平面间映像程序，所述逻辑区块被写入。在传统的存储装置中，一个实体区块只有一个字线驱动器，由所有子区块共用。读取操作和写入操作只能够在一个子区块上执行，同时其他子区块被禁止。实体区块中的子区块必须按顺序读取或写入。随着区块中页数的增加，每个区块读取和写入的输入/输出请求的访问延迟增大。通过本公开的平面间映像程序，诸如逻辑区块blk0等的逻辑区块中的所有子区块Sub0、Sub1、Sub2、Sub3能够被同步读取或写入，从而改善读写速度。至于擦除操作，能够通过在不同的平面上同时执行如上所述的子区块擦除操作来完成逻辑区块的擦除。
在一些实施例中，根据本公开的操作方法可以包括一垃圾回收处理，所述垃圾回收处理包括根据本公开的平面间映像程序和擦除操作。通过本公开的平面间映像程序，将具有有效数据的页的读取和再写入至闲置区块的操作能够平行执行，因此会较快。通过本公开的擦除操作，擦除操作能够在子区块甚至更小的层级执行，在一些实施例中，能够通过在不同的平面上同时执行子区块擦除操作来完成逻辑区块的擦除。
综上所述，根据本公开，擦除操作能够在子区块甚至更小的层级执行，从而改善速度和写入放大等等。读取和/或写入操作可以加速。如此一来，也可以改善包括读取、擦除和/或写入操作操作的各种处理，例如垃圾回收处理。存储装置的性能和可靠度能够得到改善。
综上所述，虽然本公开已以实施例公开如上，然其并非用于限定本公开。本公开所属技术领域中技术人员，在不脱离本公开的精神和范围内，当可作各种的更动与润饰。因此，本公开的保护范围当视随附的权利要求范围所界定的为准。

Claims (10)

1.一种存储装置，其特征在于，包括：
多个平面，分别包括多个区块，其中每个所述区块包括多个子区块，每个所述子区块包括：
一串行选择线；
一接地选择线；
多个字线，位于所述串行选择线与所述接地选择线之间；
多个串行，跨越所述串行选择线、所述字线和所述接地选择线；
多个位线，在一串行选择线侧连接所述串行；及
一共用源极线，在一接地选择线侧连接所述串行；
其中，一个区块的所述子区块共用所述位线、所述字线和所述共用源极线；且
其中，在一擦除操作中，一开关电压施加至一选定区块的一选定子区块的所述串行选择线和所述接地选择线中的至少一个，一栅极控制电压施加至所述选定子区块的多个选定字线，一擦除电压施加至所述选定子区块的所述位线和所述共用源极线，其中，所述开关电压小于所述擦除电压，所述栅极控制电压小于所述开关电压和所述擦除电压。
2.一种存储装置的操作方法，其特征在于，包括：
一擦除操作，包括：
施加一开关电压至一区块的一选定子区块的一串行选择线和一接地选择线中的至少一个；
施加一栅极控制电压至所述选定子区块的多个选定字线；以及
施加一擦除电压至所述选定子区块的多个位线和一共用源极线；
其中，所述开关电压小于所述擦除电压，所述栅极控制电压小于所述开关电压和所述擦除电压。
3.根据权利要求2所述的存储装置的操作方法，其中，在所述区块中，要擦除的是整个所述选定子区块，所述擦除操作包括：
同时施加所述开关电压至所述选定子区块的所述串行选择线和所述接地选择线；以及
施加所述擦除电压至所述区块的多个非选定子区块的多个串行选择线和多个接地选择线。
4.根据权利要求2所述的存储装置的操作方法，其中，所述选定子区块包括一第一组字线、一组虚拟字线和一第二组字线，所述第一组字线位于所述串行选择线与与该组虚拟字线之间，所述第二组字线位于所述接地选择线与该组虚拟字线之间，且其中，在所述区块中，要擦除的只是与所述第一组字线对应的多个页，所述擦除操作包括：
施加所述开关电压至所述选定子区块的所述串行选择线；
施加所述擦除电压至所述选定子区块的所述接地选择线；
施加所述擦除电压至所述第二组字线；
从该组虚拟字线靠近所述第二组字线的一侧到该组虚拟字线靠近所述第一组字线的一侧施加从所述擦除电压到所述栅极控制电压的梯度电压至该组虚拟字线；
施加所述栅极控制电压至所述第一组字线；以及
施加所述擦除电压至所述区块的多个非选定子区块的多个串行选择线和多个接地选择线。
5.根据权利要求2所述的存储装置的操作方法，其中，所述选定子区块包括一第一组字线、一组虚拟字线和一第二组字线，所述第一组字线位于所述串行选择线与该组虚拟字线之间，所述第二组字线位于所述接地选择线与该组虚拟字线之间，且其中，在所述区块中，要擦除的只是与所述第二组字线对应的多个页，所述擦除操作包括：
施加所述开关电压至所述选定子区块的所述接地选择线；
施加所述擦除电压至所述选定子区块的所述串行选择线；
施加所述擦除电压至所述第一组字线；
从该组虚拟字线靠近所述第一组字线的一侧到该组虚拟字线靠近所述第二组字线的一侧施加从所述擦除电压到所述栅极控制电压的梯度电压至该组虚拟字线；
施加所述栅极控制电压至所述第二组字线；以及
施加所述擦除电压至所述区块的多个非选定子区块的多个串行选择线和多个接地选择线。
6.根据权利要求2所述的存储装置的操作方法，其中，所述开关电压比所述擦除电压小5V至15V，所述栅极控制电压为零电压或正偏压。
7.根据权利要求2所述的存储装置的操作方法，还包括：
一平面间映像程序，包括：
映像来自不同平面的多个实体区块的多个子区块至一逻辑区块，使得所述逻辑区块由来自所述不同平面的所述子区块组成。
8.根据权利要求7所述的存储装置的操作方法，包括一写入操作，所述写入操作包括所述平面间映像程序，所述逻辑区块被写入。
9.根据权利要求7所述的存储装置的操作方法，包括一读取操作，所述读取操作包括所述平面间映像程序，所述逻辑区块被读取。
10.根据权利要求7所述的存储装置的操作方法，包括一垃圾回收处理，所述垃圾回收处理包括所述平面间映像程序和所述擦除操作。
CN202211081067.3A 2022-08-19 2022-09-05 存储装置及其操作方法 Pending CN117636969A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/820,906 2022-08-19
US17/820,906 US20240062825A1 (en) 2022-08-19 2022-08-19 Memory device and method for operating the same

Publications (1)

Publication Number Publication Date
CN117636969A true CN117636969A (zh) 2024-03-01

Family

ID=89907238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211081067.3A Pending CN117636969A (zh) 2022-08-19 2022-09-05 存储装置及其操作方法

Country Status (2)

Country Link
US (1) US20240062825A1 (zh)
CN (1) CN117636969A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490017B2 (en) * 2015-03-10 2016-11-08 Macronix International Co., Ltd. Forced-bias method in sub-block erase
US10916310B2 (en) * 2019-05-10 2021-02-09 Macronix International Co., Ltd. Memory system, memory controller, and memory control method
US11366597B2 (en) * 2020-01-27 2022-06-21 Western Digital Technologies, Inc. Storage system and method for maintaining uniform hot count distribution using smart stream block exchange
US11456050B2 (en) * 2021-02-24 2022-09-27 Western Digital Technologies, Inc. Relinking scheme in sub-block mode

Also Published As

Publication number Publication date
US20240062825A1 (en) 2024-02-22

Similar Documents

Publication Publication Date Title
US8547755B2 (en) Method and apparatus of performing an erase operation on a memory integrated circuit
CN105938724B (zh) 半导体存储装置及存储系统
KR102444238B1 (ko) 메모리 장치의 프로그램 방법 및 이를 적용하는 메모리 시스템
JP4649503B2 (ja) 半導体装置
DE10046022A1 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit einer Konstruktion zum Speichern mehrwertiger Daten und Datenablagesystem, das diese nichtflüchtige Halbleiterspeichervorrichtung enthält
KR102611566B1 (ko) 솔리드 스테이트 드라이브 및 그의 메모리 할당 방법
KR20140123230A (ko) 플래시 메모리와 메모리 컨트롤러를 포함하는 데이터 저장 장치 및 그것의 배드 페이지 관리 방법
CN104850514A (zh) 存取闪存的方法及相关的控制器与记忆装置
US10353626B2 (en) Buffer memory management method and write method using the same
KR20220093912A (ko) 메모리 장치 및 그 동작 방법
JP2014235757A (ja) コントローラ
JP5731622B2 (ja) フラッシュメモリ、バッドブロックの管理方法および管理プログラム
CN103456364A (zh) 半导体器件及其操作方法
CN117636969A (zh) 存储装置及其操作方法
TWI825931B (zh) 記憶裝置及其操作方法
JP5284909B2 (ja) Ｎａｎｄ型フラッシュメモリとその消去方法
CN114360615A (zh) 非易失性存储器及其控制方法、存储系统
US11182108B2 (en) Memory system, memory controller, and operation method
KR102530327B1 (ko) 비휘발성 메모리 장치 및 그 동작 방법
JP2007226897A (ja) 半導体集積回路装置
TW202410032A (zh) 記憶裝置及其操作方法
KR100977717B1 (ko) 비휘발성 메모리 소자 및 그 카피백 방법
CN104882165A (zh) Flash芯片及flash芯片的擦除方法
US11521689B2 (en) Non-volatile memory and operation method thereof and electronic device
KR100954950B1 (ko) 불휘발성 메모리 소자 및 그 소거 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination