CN117632037A - 数据存储方法、存储器存储装置及存储器控制器 - Google Patents
数据存储方法、存储器存储装置及存储器控制器 Download PDFInfo
- Publication number
- CN117632037A CN117632037A CN202410101915.5A CN202410101915A CN117632037A CN 117632037 A CN117632037 A CN 117632037A CN 202410101915 A CN202410101915 A CN 202410101915A CN 117632037 A CN117632037 A CN 117632037A
- Authority
- CN
- China
- Prior art keywords
- memory
- data
- erase
- program
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005055 memory storage Effects 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000013500 data storage Methods 0.000 title claims abstract description 19
- 235000019633 pungent taste Nutrition 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 14
- 238000001816 cooling Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Abstract
本发明提供一种数据存储方法、存储器存储装置及存储器控制器。所述方法包括：获取存储区中的多个实体抹除单元的多个程序化/抹除次数以及多个程序化/抹除周期值；根据所述多个程序化/抹除次数以及所述多个程序化/抹除周期值计算多个数据冷热度；根据所述多个数据冷热度选择第一实体抹除单元，且根据所述多个数据冷热度选择第二实体抹除单元；以及将所述第一实体抹除单元所存储的数据写入所述第二实体抹除单元。
Description
技术领域
本发明涉及一种存储器存储技术，尤其涉及一种数据存储方法、存储器存储装置及存储器控制器。
背景技术
由于存储器模块有限的擦除寿命会直接影响到存储器设备的使用寿命，因此，通过磨损均衡(Wear Leveling，WL)机制来均衡实体抹除单元(实体区块)的程序化/抹除次数是闪存转换层(Flash Translation Layer，FTL) 。一般而言，磨损均衡是将实体抹除单元所存储的不常更新的数据(冷数据)搬移至程序化/抹除次数相对较高的实体抹除单元中，以减少具有较高程序化/抹除次数的实体抹除单元的使用次数，并使具有较低程序化/抹除次数的实体抹除单元可被投入使用(意即，从闲置区转移至存储区)。
然而，在实际应用中，用户的使用行为并非一成不变。也就是说，先前的冷数据，在之后的使用中可能转变成经常更新的数据(热数据)。如此一来，现有的磨损均衡机制，不仅没有起到抑制抹除次数(Erase Count，EC)差的作用，反而使具有较高程序化/抹除次数的实体抹除单元的抹除次数越来越高，存储器存储装置的使用寿命将显著下降。另外，无效的磨损均衡操作也会导致存储器模块的写入放大因子(Write Amplification Factor，WAF)增加。
发明内容
本发明的实施例提供一种数据存储方法、存储器存储装置及存储器控制器，可优化磨损均衡机制，以提升存储器存储装置的使用寿命。
本发明的实施例提供一种数据存储方法，其中，用于存储器存储装置。存储器存储装置包括存储器控制器以及存储器模块。存储器模块被划分为存储区及闲置区。数据存储方法包括：获取所述存储区中的多个实体抹除单元的多个程序化/抹除次数以及多个程序化/抹除周期值；根据所述多个程序化/抹除次数以及所述多个程序化/抹除周期值计算多个数据冷热度；根据所述多个数据冷热度选择第一实体抹除单元，且根据所述多个数据冷热度选择第二实体抹除单元；以及将所述第一实体抹除单元所存储的数据写入所述第二实体抹除单元。
本发明的实施例另提供一种存储器存储装置，其包括连接接口、存储器模块及存储器控制器。存储器模块被划分为存储区及闲置区。存储器控制器连接连接接口与存储器模块。存储器控制器用以获取所述存储区中的多个实体抹除单元的多个程序化/抹除次数以及多个程序化/抹除周期值。存储器控制器还用以根据所述多个程序化/抹除次数以及所述多个程序化/抹除周期值计算多个数据冷热度。存储器控制器还用以根据所述多个数据冷热度选择第一实体抹除单元，且根据所述多个数据冷热度选择第二实体抹除单元。存储器控制器还用以将所述第一实体抹除单元所存储的数据写入所述第二实体抹除单元。
本发明的实施例另提供一种存储器控制器，其中，用以控制存储器模块。存储器模块被划分为存储区及闲置区。存储器控制器包括主机接口、存储器接口以及存储器控制电路。主机接口用以连接至主机系统。存储器接口用以连接至存储器模块。存储器控制电路连接至主机接口与存储器接口。存储器控制电路用以获取所述存储区中的多个实体抹除单元的多个程序化/抹除次数以及多个程序化/抹除周期值。存储器控制电路还用以根据所述多个程序化/抹除次数以及所述多个程序化/抹除周期值计算多个数据冷热度。存储器控制电路还用以根据所述多个数据冷热度选择第一实体抹除单元，且根据所述多个数据冷热度选择第二实体抹除单元。存储器控制电路还用以将所述第一实体抹除单元所存储的数据写入所述第二实体抹除单元。
基于上述，本发明提供了一种数据存储方法、存储器存储装置及存储器控制器，可综合考虑一实体抹除单元的程序化/抹除次数以及所述实体抹除单元距离前一次被读取或抹除的间隔周期作为磨损均衡的触发条件。也就是说，本发明在选择欲执行磨损均衡的实体抹除单元时，除了考虑程序化/抹除次数之外，还进一步引入程序化/抹除周期值的概念，以提升冷热数据判定的准确性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是根据本发明的一实施例所示出的存储器存储装置的示意图；
图2是根据本发明的一实施例所示出的存储器控制器的示意图;
图3是根据本发明的一实施例所示出的管理存储器模块的示意图;
图4是根据本发明的一实施例所示出的存储区的示意图;
图5是根据本发明的一实施例所示出的存储区的示意图;
图6是根据本发明的一实施例所示出的存储区的示意图;
图7是根据本发明的一实施例所示出的存储区的示意图;
图8是根据本发明的一实施例所示出的数据存储方法的流程图。
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在附图和描述中用来表示相同或相似部分。
图1是根据本发明的一实施例所示出的存储器存储装置的示意图。请参照图1，存储器存储系统10包括主机系统11与存储器存储装置12。主机系统11可为任意型态的计算机系统。例如。主机系统11可为笔记本计算机、台式计算机、智能手机、平板计算机、工业计算机等。存储器存储装置12用以存储来自主机系统11的数据。例如，存储器存储装置12可包括固态硬盘、U盘或其他类型的非易失性存储装置。主机系统11可经由串行先进技术总线附属(Serial Advanced Technology Attachment, SATA)接口、外设部件互连快速(PeripheralComponent Interconnect Express, PCI Express)、通用串行总线(Universal SerialBus, USB)或其他类型的连接接口电性连接至存储器存储装置12。因此，主机系统11可将数据存储至存储器存储装置12和/或从存储器存储装置12读取数据。
存储器存储装置12可包括连接接口121、存储器模块122及存储器控制器123。连接接口121用以将存储器存储装置12连接至主机系统11。例如，连接接口121可支持SATA、PCIExpress或USB等连接接口标准。存储器存储装置12可经由连接接口121与主机系统11通信。
存储器模块122用以存储数据。存储器模块122可包括可复写式非易失性存储器模块。存储器模块122包括存储单元阵列。存储器模块122中的存储单元是以电压的形式来存储数据。例如，存储器模块122可包括单阶存储单元(SLC)NAND型快闪存储器模块、多阶存储单元(Multi Level Cell, MLC)NAND型快闪存储器模块、三阶存储单元(Triple LevelCell，TLC)NAND型快闪存储器模块、四阶存储单元(Quad Level Cell，QLC)NAND型快闪存储器模块或其他具有相似特性的存储器模块。
存储器控制器123连接至连接接口121与存储器模块122。存储器控制器123可用以控制存储器存储装置12。例如，存储器控制器123可控制连接接口121与存储器模块122以进行数据存取与数据管理。例如，存储器控制器123可包括中央处理单元(CPU)、图形处理单元(GPU)，或是其他可编程的一般用途或特殊用途的微处理器、数字信号处理器(DigitalSignal Processor, DSP)、可编程控制器、专用集成电路(Application SpecificIntegrated Circuits, ASIC)、可编程逻辑器件(Programmable Logic Device, PLD)或其他类似装置或这些装置的组合。
在一实施例中，存储器控制器123亦称为快闪存储器控制器。在一实施例中，存储器模块122亦称为快闪存储器模块。存储器模块122可接收来自存储器控制器123的指令序列并根据此指令序列存取存储于存储单元中的数据。
图2是根据本发明的一实施例所示出的存储器控制器的示意图。请参照图1与图2，存储器控制器123包括主机接口21、存储器接口22及存储器控制电路23。主机接口21用以经由连接接口121连接至主机系统11，以与主机系统11通信。存储器接口22用以连接至存储器模块122，以与存储器模块122通信。
存储器控制电路23连接至主机接口21与存储器接口22。存储器控制电路23可经由主机接口21与主机系统11沟通并经由存储器接口22存取至存储器模块122。例如，存储器控制电路23可经由主机接口21从主机系统11接收各式操作指令(例如读取指令、写入指令或抹除指令)并经由存储器接口22对存储器模块122下达相对应的指令序列(例如读取指令序列、写入指令序列或抹除指令序列)。此外，存储器控制电路23可经由主机接口21将数据传送给主机系统11。在一实施例中，存储器控制电路23也可视为存储器控制器123的控制核心。在以下实施例中，对于存储器控制电路23的说明等同于对于存储器控制器123的说明。
图3是根据本发明的实施例所示出的管理存储器模块的示意图。请参照图1至图3，存储器模块122包括多个实体单元301(1)~301(B)。每一个实体单元皆包括多个存储单元且用以非易失性地存储数据。例如，一个实体单元可包括一或多个实体抹除单元(例如是，实体区块)。每一个实体单元可包括多个实体程序化单元(例如是，实体页)。一个实体页中的多个存储单元可被同时程序化以存储数据。一个实体单元(或实体区块)中的所有存储单元可被同时抹除。
在一实施例中，存储器模块122中的实体单元301(1)~301(A)与301(A+1)~301(B)可分别被划分至存储区310与闲置区320。存储区310中的实体单元301(1)~301(A)存储有来自主机系统11的数据(亦称为用户数据)。闲置区320中的实体单元301(A+1)~301(B)未存储数据。
在一实施例中，当有来自于主机系统11的新数据需要存储时，闲置区320中的一或多个实体单元会被选取并且用于存储此新数据。闲置区320中被用以存储数据的实体单元可被划分至存储区310。随着闲置区320中越来越多的实体单元被用来存储数据，闲置区320中的实体单元的总数会逐渐减少。
在一实施例中，存储器控制电路23可配置多个逻辑单元302(1)~302(C)来映射存储区310中的实体单元。例如，一个逻辑单元可由一或多个逻辑地址组成。例如，一个逻辑地址可包括一或多个逻辑区块地址(Logical Block Address, LBA)。逻辑单元与实体单元之间的映射关系则可记载于逻辑至实体映射表中。当接收到来自主机系统11的存取指令时，存储器控制电路23可根据此逻辑至实体映射表来存取存储区310和/或闲置区320中的实体单元。
在一实施例中，若某一实体单元当前有被逻辑单元映射，则表示此实体单元中存储有有效数据。然而，若某一实体单元当前未被任何逻辑单元映射，则表示此实体单元中未存储有效数据。
在一实施例中，存储器控制电路23可获取存储区310中的多个实体单元301(1)~301(A)的多个程序化/抹除次数以及多个程序化/抹除周期值。具体来说，多个程序化/抹除周期值可用以指示实体单元301(1)~301(A)距离前一次被读取或抹除的间隔周期。
接下来，存储器控制电路23可根据多个程序化/抹除次数以及多个程序化/抹除周期值计算实体单元(实体抹除单元)301(1)~301(A)的多个数据冷热度，并根据多个数据冷热度，执行磨损均衡操作。
图4是根据本发明的一实施例所示出的存储区的示意图。请参照图1、图2、图4。存储区410中还可被划分为有效区401及无效区402。以图4为例，假设存储区410中具有实体抹除单元A~F。有效区401中的实体抹除单元A~C存储有效数据。无效区402中的实体抹除单元D~F存储无效数据。
在一实施例中，存储器控制电路23可获取存储区410中的实体抹除单元A~F的多个程序化/抹除次数以及多个程序化/抹除周期值。具体来说，存储器控制电路23可分别划分实体抹除单元A~F的一部份以存储其程序化/抹除周期值。举例来说，存储器控制电路23可分别在实体抹除单元A~F中分配1字节(Byte)的容量，以存储其程序化/抹除周期值。也就是说，若是存储器模块122中具有1000个实体抹除单元，则程序化/抹除周期值占用的总容量为1KB。
在一实施例中，程序化/抹除周期值可用以指示实体抹除单元A~F距离前一次被读取或抹除的间隔周期。具体来说，存储器控制电路23可将多个程序化/抹除周期值预设为零。例如是，在存储器模块122开卡时，将实体抹除单元A~F的程序化/抹除周期值皆预设为零，以利在后续操作过程中指示实体抹除单元A~F距离前一次被读取或抹除的间隔周期。
在一实施例中，如图4所示，实体抹除单元A的程序化/抹除次数为100、实体抹除单元B的程序化/抹除次数为120、实体抹除单元C的程序化/抹除次数为130、实体抹除单元D的程序化/抹除次数为150、实体抹除单元E的程序化/抹除次数为150以及实体抹除单元F的程序化/抹除次数为200。另外，实体抹除单元A的程序化/抹除周期值为50、实体抹除单元B的程序化/抹除周期值为50、实体抹除单元C的程序化/抹除周期值为30、实体抹除单元D的程序化/抹除周期值为3、实体抹除单元E的程序化/抹除周期值为5以及实体抹除单元F的程序化/抹除周期值为1。
存储器控制电路23可根据多个程序化/抹除次数以及多个程序化/抹除周期值计算多个数据冷热度。在一实施例中，数据冷热度的计算公式，如下所示：
其中，用以表示数据冷热度、/>用以表示程序化/抹除次数、/>用以表示程序化/抹除周期值、/>与/>权重值。关于/>与/>的值，可依照实际使用情况(例如是，用户需求和/或用户使用习惯)自行设计，本发明并不加以限制。在一实施例中，/>与/>的值皆为1。因此，实体抹除单元A的数据冷热度为50、实体抹除单元B的数据冷热度为70、实体抹除单元C的数据冷热度为100、实体抹除单元D的数据冷热度为147、实体抹除单元E的数据冷热度为145以及实体抹除单元F的数据冷热度为199。
一般而言，一实体抹除单元的数据冷热度越低，表示此实体抹除单元的数据更新频率越低。据此，存储器控制电路23可根据上述多个数据冷热度选择第一实体抹除单元。具体来说，存储器控制电路23可从有效区401中选择具有最低的数据冷热度的第一实体抹除单元。也就是说，存储器控制电路23可选择具有最低的数据冷热度(意即，50)的实体抹除单元A，以作为第一实体抹除单元。在一实施例中，第一实体抹除单元(意即，实体抹除单元A)包括有效数据。
另外，存储器控制电路23还可根据多个数据冷热度选择第二实体抹除单元。具体来说，存储器控制电路23可从无效区402中选择具有最高的数据冷热度的第二实体抹除单元。也就是说，存储器控制电路23可选择具有最高的数据冷热度(意即，199)的实体抹除单元F，以作为第二实体抹除单元。在一实施例中，第二实体抹除单元(意即，实体抹除单元F)不包括有效数据。
接下来，存储器控制电路23可将第一实体抹除单元(意即，实体抹除单元A)所存储的数据写入第二实体抹除单元(意即，实体抹除单元F)，以执行磨损均衡操作。
如图5所示，图5是根据本发明的一实施例所示出的存储区的示意图，存储器控制电路23可将第一实体抹除单元(实体抹除单元A)所存储的数据写入第二实体抹除单元(实体抹除单元F) 。据此，实体抹除单元F关联于有效区401，且实体抹除单元A关联于无效区402。
存储器控制电路23还可将第二实体抹除单元(实体抹除单元F)的程序化/抹除周期值归零，并将其余实体抹除单元的程序化/抹除周期值递增一。详细地说，实体抹除单元A的程序化/抹除周期值递增为51、实体抹除单元B的程序化/抹除周期值递增为51、实体抹除单元C的程序化/抹除周期值为递增为31、实体抹除单元D的程序化/抹除周期值递增为4以及实体抹除单元E的程序化/抹除周期值递增为6。另外，由于实体抹除单元F被写入实体抹除单元A所存储的数据，因此，实体抹除单元F的程序化/抹除周期值为0。此外，存储器控制电路23还可将第二实体抹除单元(实体抹除单元F)的程序化/抹除次数递增一。也就是说，实体抹除单元F的程序化/抹除次数递增为201。
如此一来，存储器控制电路23可综合考虑实体抹除单元A~F的程序化/抹除次数以及实体抹除单元A~F距离前一次被读取或抹除的间隔周期(意即，程序化/抹除周期值)作为磨损均衡的触发条件，以提升存储器存储装置12的使用寿命。
在一实施例中，在执行完上述的磨损均衡操作后，假设用户改变了其需求和/或使用习惯，例如是，用户通过主机系统11复写实体抹除单元F(第二实体抹除单元)中的数据。由于实体抹除单元F存储有数据，因此，不能直接对实体抹除单元F进行写入操作，而是需要从无效区402中选择一个程序化/抹除次数较小的实体抹除单元(意即，实体抹除单元A)以存储数据。
请再参照图6，图6是根据本发明的一实施例所示出的存储区的示意图。由于新写入至实体抹除单元A的数据的逻辑地址与实体抹除单元F所存储的数据的逻辑地址相同，导致实体抹除单元F所存储的数据变为无效数据。据此，实体抹除单元F关联于无效区402，实体抹除单元A的程序化/抹除次数递增一以及程序化/抹除周期值归零，且其余实体抹除单元B~F的程序化/抹除周期值递增一。
此时，若是存储器控制电路23再次执行磨损平衡操作，则可比照前述实施例的方式，存储器控制电路23计算实体抹除单元A~F的多个数据冷热度，并将有效区401中具有最低的数据冷热度的第一实体抹除单元所存储的数据搬移至无效区402中具有最高的数据冷热度的第二实体抹除单元中，以执行磨损平衡操作。
如图6所示，假设数据冷热度的计算公式中的与的值皆为1。存储器控制电路23所计算出的实体抹除单元A~F的数据冷热度分别为101、68、98、145、143以及200。据此，存储器控制电路23可选择具有最低的数据冷热度的实体抹除单元B以作为第一实体抹除单元，并选择具有最高的数据冷热度的实体抹除单元F以作为第二实体抹除单元。
接下来，存储器控制电路23可将第一实体抹除单元(实体抹除单元B)所存储的数据写入第二实体抹除单元(实体抹除单元F)。具体来说，请再参照图7，图7是根据本发明的一实施例所示出的存储区的示意图。存储器控制电路23可将第二实体抹除单元(实体抹除单元F)的程序化/抹除周期值归零以及程序化/抹除次数递增一，并将其余实体抹除单元A~E的程序化/抹除周期值递增一。
如此一来，存储器控制电路23可综合考虑实体抹除单元A~F的程序化/抹除次数以及实体抹除单元A~F距离前一次被读取或抹除的间隔周期(意即，程序化/抹除周期值)作为磨损均衡的触发条件，以避免因用户改变需求和/或使用习惯而导致的无效的磨损均衡操作，并避免写入放大因子的增加，并提升存储器存储装置12的使用寿命。
图8是根据本发明的一实施例所示出的数据存储方法的流程图。请参照图8。在步骤S801中，获取存储区中的多个实体抹除单元的多个程序化/抹除次数以及多个程序化/抹除周期值。在步骤S802中，根据多个程序化/抹除次数以及多个程序化/抹除周期值计算多个数据冷热度。在步骤S803中，根据多个数据冷热度选择第一实体抹除单元，且根据多个数据冷热度选择第二实体抹除单元。在步骤S804中，将第一实体抹除单元所存储的数据写入第二实体抹除单元。
然而，图8中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图8中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图8的方法可以搭配以上实施例使用，也可以单独使用，本发明不加以限制。
综上所述，本发明提供了一种数据存储方法、存储器存储装置及存储器控制器，在选择欲执行磨损均衡的实体抹除单元时，除了考虑程序化/抹除次数之外，还进一步引入程序化/抹除周期值的概念，以提升冷热数据判定的准确性。如此一来，本发明的数据存储方法、存储器存储装置及存储器控制器可避免因用户改变需求和/或使用习惯而导致的无效的磨损均衡操作，并避免写入放大因子的增加，有效提升存储器存储装置的使用寿命。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (18)
1.一种数据存储方法，其特征在于，用于存储器存储装置，所述存储器存储装置包括存储器控制器以及存储器模块，所述存储器模块被划分为存储区及闲置区，所述数据存储方法包括：
获取所述存储区中的多个实体抹除单元的多个程序化/抹除次数以及多个程序化/抹除周期值；
根据所述多个程序化/抹除次数以及所述多个程序化/抹除周期值计算多个数据冷热度；
根据所述多个数据冷热度选择第一实体抹除单元，且根据所述多个数据冷热度选择第二实体抹除单元；以及
将所述第一实体抹除单元所存储的数据写入所述第二实体抹除单元。
2.根据权利要求1所述的数据存储方法，还包括：
将所述第二实体抹除单元的程序化/抹除周期值归零以及程序化/抹除次数递增一，并将其余实体抹除单元的程序化/抹除周期值递增一。
3.根据权利要求1所述的数据存储方法，其中根据所述多个数据冷热度选择所述第一实体抹除单元的步骤还包括：
选择具有最低的所述数据冷热度的所述第一实体抹除单元，其中所述第一实体抹除单元包括有效数据。
4.根据权利要求1所述的数据存储方法，其中根据所述多个数据冷热度选择所述第二实体抹除单元的步骤还包括：
选择具有最高的所述数据冷热度的所述第二实体抹除单元，其中所述第二实体抹除单元不包括有效数据。
5.根据权利要求1所述的数据存储方法，其中各所述程序化/抹除周期值用以指示对应的实体抹除单元距离前一次被读取或抹除的间隔周期。
6.根据权利要求1所述的数据存储方法，还包括：
划分各所述实体抹除单元的一部份以存储各所述程序化/抹除周期值，并且将各所述程序化/抹除周期值预设为零。
7.一种存储器存储装置，其特征在于，包括：
连接接口，用以连接主机系统；
存储器模块，被划分为存储区及闲置区；以及
存储器控制器，连接所述连接接口与所述存储器模块，
其中，所述存储器控制器用以获取所述存储区中的多个实体抹除单元的多个程序化/抹除次数以及多个程序化/抹除周期值，
所述存储器控制器还用以根据所述多个程序化/抹除次数以及所述多个程序化/抹除周期值计算多个数据冷热度，
所述存储器控制器还用以根据所述多个数据冷热度选择第一实体抹除单元，且根据所述多个数据冷热度选择第二实体抹除单元，并且
所述存储器控制器还用以将所述第一实体抹除单元所存储的数据写入所述第二实体抹除单元。
8.根据权利要求7所述的存储器存储装置，其中
所述存储器控制器还用以将所述第二实体抹除单元的程序化/抹除周期值归零以及程序化/抹除次数递增一，并将其余实体抹除单元的程序化/抹除周期值递增一。
9.根据权利要求7所述的存储器存储装置，其中
所述存储器控制器还用以选择具有最低的所述数据冷热度的所述第一实体抹除单元，其中所述第一实体抹除单元包括有效数据。
10.根据权利要求7所述的存储器存储装置，其中
所述存储器控制器还用以选择具有最高的所述数据冷热度的所述第二实体抹除单元，其中所述第二实体抹除单元不包括有效数据。
11.根据权利要求7所述的存储器存储装置，其中各所述程序化/抹除周期值用以指示对应的实体抹除单元距离前一次被读取或抹除的间隔周期。
12.根据权利要求7所述的存储器存储装置，其中
所述存储器控制器还用以划分各所述实体抹除单元的一部份以存储各所述程序化/抹除周期值，并且将各所述程序化/抹除周期值预设为零。
13.一种存储器控制器，其特征在于，用以控制存储器模块，所述存储器模块被划分为存储区及闲置区，所述存储器控制器包括：
主机接口，用以连接至主机系统；
存储器接口，用以连接至存储器模块；以及
存储器控制电路，连接至所述主机接口与所述存储器接口，
其中，所述存储器控制电路用以获取所述存储区中的多个实体抹除单元的多个程序化/抹除次数以及多个程序化/抹除周期值，
所述存储器控制电路还用以根据所述多个程序化/抹除次数以及所述多个程序化/抹除周期值计算多个数据冷热度，
所述存储器控制电路还用以根据所述多个数据冷热度选择第一实体抹除单元，且根据所述多个数据冷热度选择第二实体抹除单元，并且
所述存储器控制电路还用以将所述第一实体抹除单元所存储的数据写入所述第二实体抹除单元。
14.根据权利要求13所述的存储器控制器，其中
所述存储器控制电路还用以将所述第二实体抹除单元的程序化/抹除周期值归零以及程序化/抹除次数递增一，并将其余实体抹除单元的程序化/抹除周期值递增一。
15.根据权利要求13所述的存储器控制器，其中
所述存储器控制电路还用以选择具有最低的所述数据冷热度的所述第一实体抹除单元，其中所述第一实体抹除单元包括有效数据。
16.根据权利要求13所述的存储器控制器，其中
所述存储器控制电路还用以选择具有最高的所述数据冷热度的所述第二实体抹除单元，其中所述第二实体抹除单元不包括有效数据。
17.根据权利要求13所述的存储器控制器，其中各所述程序化/抹除周期值用以指示对应的实体抹除单元距离前一次被读取或抹除的间隔周期。
18.根据权利要求13所述的存储器控制器，其中，
所述存储器控制电路还用以划分各所述实体抹除单元的一部份以存储各所述程序化/抹除周期值，并且将各所述程序化/抹除周期值预设为零。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410101915.5A CN117632037B (zh) | 2024-01-25 | 2024-01-25 | 数据存储方法、存储器存储装置及存储器控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410101915.5A CN117632037B (zh) | 2024-01-25 | 2024-01-25 | 数据存储方法、存储器存储装置及存储器控制器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117632037A true CN117632037A (zh) | 2024-03-01 |
| CN117632037B CN117632037B (zh) | 2024-05-03 |
Family
ID=90021908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410101915.5A Active CN117632037B (zh) | 2024-01-25 | 2024-01-25 | 数据存储方法、存储器存储装置及存储器控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117632037B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104732153A (zh) * | 2013-12-18 | 2015-06-24 | 群联电子股份有限公司 | 数据抹除方法、存储器控制电路单元及存储器存储装置 |
| CN106354651A (zh) * | 2015-07-14 | 2017-01-25 | 群联电子股份有限公司 | 平均磨损方法、存储器控制电路单元及存储器储存装置 |
| CN106951193A (zh) * | 2017-03-27 | 2017-07-14 | 深圳佰维存储科技股份有限公司 | 改善Nand Flash存储性能的方法及其系统 |
| CN107122308A (zh) * | 2016-02-25 | 2017-09-01 | 群联电子股份有限公司 | 平均磨损方法、内存控制电路单元及内存储存装置 |
| US10482071B1 (en) * | 2016-01-26 | 2019-11-19 | Pure Storage, Inc. | Systems and methods for providing metrics for a plurality of storage entities of a multi-array data storage system |
| US20210056018A1 (en) * | 2019-08-23 | 2021-02-25 | Phison Electronics Corp. | Cold area determining method, memory controlling circuit unit and memory storage device |
| CN112748863A (zh) * | 2019-10-31 | 2021-05-04 | 伊姆西Ip控股有限责任公司 | 用于处理数据的方法、电子设备和计算机程序产品 |
| US20220399066A1 (en) * | 2021-06-15 | 2022-12-15 | Sandisk Technologies Llc | Memory apparatus and method of operation using periodic normal erase dummy cycle to improve stripe erase endurance and data retention |
| US20230019910A1 (en) * | 2019-07-15 | 2023-01-19 | Micron Technology, Inc. | Limiting hot-cold swap wear leveling |
| US20230036841A1 (en) * | 2021-07-29 | 2023-02-02 | Samsung Electronics Co., Ltd. | Storage devices, storage controllers, and operating methods of storage controllers |
-
2024
- 2024-01-25 CN CN202410101915.5A patent/CN117632037B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104732153A (zh) * | 2013-12-18 | 2015-06-24 | 群联电子股份有限公司 | 数据抹除方法、存储器控制电路单元及存储器存储装置 |
| CN106354651A (zh) * | 2015-07-14 | 2017-01-25 | 群联电子股份有限公司 | 平均磨损方法、存储器控制电路单元及存储器储存装置 |
| US10482071B1 (en) * | 2016-01-26 | 2019-11-19 | Pure Storage, Inc. | Systems and methods for providing metrics for a plurality of storage entities of a multi-array data storage system |
| CN107122308A (zh) * | 2016-02-25 | 2017-09-01 | 群联电子股份有限公司 | 平均磨损方法、内存控制电路单元及内存储存装置 |
| CN106951193A (zh) * | 2017-03-27 | 2017-07-14 | 深圳佰维存储科技股份有限公司 | 改善Nand Flash存储性能的方法及其系统 |
| US20230019910A1 (en) * | 2019-07-15 | 2023-01-19 | Micron Technology, Inc. | Limiting hot-cold swap wear leveling |
| US20210056018A1 (en) * | 2019-08-23 | 2021-02-25 | Phison Electronics Corp. | Cold area determining method, memory controlling circuit unit and memory storage device |
| CN112748863A (zh) * | 2019-10-31 | 2021-05-04 | 伊姆西Ip控股有限责任公司 | 用于处理数据的方法、电子设备和计算机程序产品 |
| US20220399066A1 (en) * | 2021-06-15 | 2022-12-15 | Sandisk Technologies Llc | Memory apparatus and method of operation using periodic normal erase dummy cycle to improve stripe erase endurance and data retention |
| US20230036841A1 (en) * | 2021-07-29 | 2023-02-02 | Samsung Electronics Co., Ltd. | Storage devices, storage controllers, and operating methods of storage controllers |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117632037B (zh) | 2024-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11355197B2 (en) | Memory system with nonvolatile cache and control method thereof | |
| US11586357B2 (en) | Memory management | |
| US9507711B1 (en) | Hierarchical FTL mapping optimized for workload | |
| CN110781096B (zh) | 用于通过预测需求时间来执行垃圾收集的设备和方法 | |
| US8819358B2 (en) | Data storage device, memory system, and computing system using nonvolatile memory device | |
| EP2396729B1 (en) | Memory system and method of controlling memory system | |
| JP5728672B2 (ja) | ハイブリッドメモリ管理 | |
| CN110083545B (zh) | 数据存储装置及其操作方法 | |
| KR20190057887A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
| US9195579B2 (en) | Page replacement method and memory system using the same | |
| CN109697027B (zh) | 包括共享存储器区域和专用存储器区域的数据存储设备 | |
| US11436136B2 (en) | Memory system including non-volatile buffer and control method thereof | |
| JP2012519899A (ja) | メモリブロックの選択 | |
| WO2010090697A2 (en) | Solid state memory formatting | |
| US11334272B2 (en) | Memory system and operating method thereof | |
| CN112783437A (zh) | 存储设备及其操作方法 | |
| KR20210028729A (ko) | 논리적 대 물리적 테이블 프래그먼트들 | |
| CN111414131B (zh) | 数据存储装置、其操作方法和包括其的存储系统 | |
| CN111625197A (zh) | 存储器控制方法、存储器存储装置及存储器控制器 | |
| CN111752858A (zh) | 控制器、存储器系统及其操作方法 | |
| CN115701577A (zh) | 存储器系统和存储器系统的控制器 | |
| CN112230849B (zh) | 存储器控制方法、存储器存储装置及存储器控制器 | |
| CN117632037B (zh) | 数据存储方法、存储器存储装置及存储器控制器 | |
| CN111723023A (zh) | 存储器系统、计算设备及其操作方法 | |
| CN110908596A (zh) | 数据存储装置、其操作方法和包括存储装置的存储系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |