CN115701577A - 存储器系统和存储器系统的控制器 - Google Patents

存储器系统和存储器系统的控制器 Download PDF

Info

Publication number
CN115701577A
CN115701577A CN202210139476.8A CN202210139476A CN115701577A CN 115701577 A CN115701577 A CN 115701577A CN 202210139476 A CN202210139476 A CN 202210139476A CN 115701577 A CN115701577 A CN 115701577A
Authority
CN
China
Prior art keywords
channels
memory
channel
controller
memory devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210139476.8A
Other languages
English (en)
Inventor
卢正基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115701577A publication Critical patent/CN115701577A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开涉及一种存储器系统，该存储器系统包括多个存储器装置和控制器。多个存储器装置中的每一个包括多个分区块。多个存储器装置中的一个或多个存储器装置联接到多个通道中的每一个。控制器被配置成当多个通道之中存在两个或更多个通道处于预定状态时，基于分别与处于预定状态的多个通道相对应的读取数据的累积量来确定处于预定状态的多个通道之中的目标通道；并且确定联接到目标通道的存储器装置内的新开放分区块。

Description

存储器系统和存储器系统的控制器
相关申请的交叉引用
本申请要求于2021年8月2日提交的申请号为10-2021-0101567的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。
技术领域
本公开的各个实施例涉及一种存储器系统，并且更特别地，涉及一种包括非易失性存储器装置的存储器系统。
背景技术
存储器系统可以被配置成响应于来自主机装置的写入请求而存储从主机装置提供的数据。此外，存储器系统可以被配置成响应于来自主机装置的读取请求而将所存储的数据提供到主机装置。主机装置是能够处理数据的电子装置，并且可以包括计算机、数码相机、移动电话等。为了操作，存储器系统可以被内置于主机装置中，或者可以被制造为连接到主机装置并从主机装置移除。
发明内容
在本公开的实施例中，一种存储器系统可以包括多个存储器装置和控制器。多个存储器装置中的每一个可以包括多个分区块。多个存储器装置中的一个或多个存储器装置可以联接到多个通道中的每一个。控制器可以被配置成：当多个通道之中存在两个或更多个通道处于预定状态时，基于分别与处于预定状态的多个通道相对应的读取数据的累积量来确定处于预定状态的多个通道之中的目标通道；以及确定联接到目标通道的存储器装置内的新开放分区块。
在本公开的实施例中，一种存储器系统可以包括多个存储器装置和控制器。多个存储器装置中的每一个可以包括多个分区块。多个存储器装置中的一个或多个存储器装置可以联接到多个通道中的每一个。控制器可以被配置成：当多个通道全部都处于使用状态时，基于分别与多个通道相对应的估计剩余容量，确定多个通道之中的目标通道；以及确定联接到目标通道的存储器装置内的新开放分区块。
在本公开的实施例中，一种存储器系统的控制器可以包括通道状态确定单元、目标通道确定单元和开放分区块确定单元。通道状态确定单元可以被配置成确定分别与通道相对应的状态，通道中的每一个联接到多个存储器装置中的一个或多个存储器装置。目标通道确定单元可以被配置成：根据通道状态确定单元的确定，基于通道信息确定通道之中的目标通道，通道信息包括分别与通道相对应的读取数据的累积量和/或分别与通道相对应的估计剩余容量。开放分区块确定单元可以被配置成确定联接到目标通道的存储器装置内的新开放分区块。
在本公开的实施例中，一种控制器的操作方法可以包括：检查存储器装置中的每一个是否是仅存在空闲分区块而不存在任何开放分区块的候选项；并且在检查两个或更多个候选项时开放两个或更多个候选项之中具有读取数据的最少累积量的目标内的空闲分区块，在仅检查候选项时开放候选项内的空闲分区块，在未检查任何候选项时开放存储器装置之中具有最大可用存储容量的存储器装置内的空闲分区块。
附图说明
图1是示出根据本公开的实施例的包括存储器系统的数据处理系统的框图。
图2是示出根据本公开的实施例的利用分区块来映射分区的操作的示图。
图3是示出根据本公开的实施例的控制器的详细框图。
图4至图7是示出根据本公开的实施例的控制器确定通道之中的目标通道的操作的示图。
图8是示出根据本公开的实施例的图1的存储器系统的操作的流程图。
图9A和图9B是示出根据本公开的实施例的当针对通道均匀地布置开放分区块时的效果的示图。
图10是示出根据本公开的实施例的包括固态驱动器(SSD)的数据处理系统的示图。
图11是示出根据本公开的实施例的包括存储器系统的数据处理系统的示图。
图12是示出根据本公开的实施例的包括存储器系统的数据处理系统的示图。
图13是示出根据本公开的实施例的包括存储器系统的网络系统的示图。
图14是示出根据本公开的实施例的存储器系统中包括的非易失性存储器装置的框图。
具体实施方式
下面将参照附图更详细地描述本公开的各个实施例。然而，本公开可以以不同的形式实现，并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例以使本公开将是详尽且完整的，并且将把本公开的范围充分传达给本领域技术人员。
附图不一定按比例绘制，并且在一些实例中，为了清楚地示出实施例的特征，比例可能已被放大。本文使用的术语仅用于描述特定实施例的目的，而不旨在限制本公开。
如本文所使用的，术语“和/或”包括相关所列项目中的至少一个。将理解的是，当元件被称为“连接到”或“联接到”另一元件时，该元件可以直接在另一元件之上、直接连接或联接到另一元件，或者可以存在一个或多个中间元件。如本文所使用的，除非上下文另外明确指出，否则单数形式旨在包括复数形式，反之亦然。将进一步理解的是，当在本说明书中使用术语“包含”、“包含有”、“包括”和“包括有”时，其指定存在所陈述元件，并且不排除存在或添加一个或多个其它元件。
在下文中，将参照附图在下面描述本公开的各个实施例。
根据实施例，可以提供一种能够针对通道通过均匀地布置开放分区块来提高其写入和读取性能的存储器系统以及存储器系统的控制器。
图1是示出根据本公开的实施例的包括存储器系统100的数据处理系统10的框图。
参照图1，数据处理系统10可以是能够处理数据的电子系统。数据处理系统10可以包括数据中心、互联网数据中心、云数据中心、个人计算机、膝上型计算机、智能电话、平板电脑、数码相机、游戏机、导航装置、虚拟现实装置、可穿戴装置等。
数据处理系统10可以包括主机装置200和存储器系统100。
主机装置200可以通过利用逻辑地址来访问存储器系统100。主机装置200可以为数据分配逻辑地址以将数据存储到存储器系统100中。
主机装置200可以配置多个逻辑区域，即多个分区ZONE。每个分区可以由连续逻辑地址来配置。主机装置200可以利用按照从最小逻辑地址到最大逻辑地址的升序配置每个分区的连续逻辑地址。也就是说，主机装置200可以将每个分区内的呈升序的连续逻辑地址分配到数据。因此，从主机装置200提供到存储器系统100的写入请求可以是与连续逻辑地址相关的顺序写入请求。
主机装置200可以同时利用多个开放分区。开放分区可以是当前正被利用以将数据存储到存储器系统100中的分区。例如，主机装置200可以包括多个处理器(未示出)。每个处理器可以包括中央处理单元、图形处理单元、微处理器、应用处理器、加速处理单元、操作系统等中的任意。开放分区可以分配到处理器中的每一个以将数据存储到存储器系统100中。具体地，处理器中的每一个可以通过将数据分配到被分配到处理器中的每一个的开放分区内的逻辑地址并且然后通过向存储器系统100提供包括逻辑地址和数据的写入请求来将数据存储到存储器系统100。当每个处理器利用被分配到其的开放分区内的所有逻辑地址时，可以将另一开放分区分配到处理器。
存储器系统100可以被配置成响应于来自主机装置200的写入请求而将从主机装置200提供的数据存储在存储器系统100中。存储器系统100可以被配置成响应于来自主机装置200的读取请求而向主机装置200提供所存储的数据。存储器系统100可以包括个人计算机存储卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(例如，MMC、eMMC、RS-MMC和微型MMC)、安全数字(SD)卡(例如，SD、迷你SD和微型SD)、通用闪存(UFS)或固态驱动器(SSD)。
存储器系统100可以包括控制器110和多个存储器装置121至124。
控制器110可以控制存储器系统100的全部操作。控制器110可以控制存储器装置121至124以便响应于来自主机装置200的指令而执行前台操作。前台操作可以包括响应于来自主机装置200的指令，即写入请求和读取请求，而将数据写入到存储器装置121至124中以及从存储器装置121至124读取数据的操作。
控制器110可以控制存储器装置121至124以便独立于主机装置200执行后台操作。后台操作可以包括针对存储器装置121至124的损耗均衡操作、垃圾收集操作、擦除操作、读取回收操作和刷新操作中的至少一个。类似于前台操作，后台操作可以包括将数据写入到存储器装置121至124中以及从存储器装置121至124读取数据的操作。
控制器110可以管理存储器装置121至124中包括的多个分区块ZB。分区块ZB中的每一个可以是包括一个或多个存储块的存储块组。配置分区块ZB中的每一个的一个或多个存储块中的每一个可以是一次执行擦除操作的最小单位。分区块ZB中的每一个中存储的数据可以一起被擦除。配置分区块ZB中的每一个的一个或多个存储块可以被包括在单个存储器装置中。
分区块ZB中的每一个可以包括分别与连续物理地址相对应的存储器单位。控制器110可以根据物理地址的顺序将数据存储到分区块ZB中的每一个内的存储器单位中。如下所述，控制器110可以通过将由主机装置200利用的开放分区与存储器装置121至124中包括的开放分区块ZB进行映射来将数据存储到开放分区块ZB中。
图2是示出根据本公开的实施例的利用分区块ZB来映射分区ZONE的操作的示图。
参照图2，主机装置200可以通过划分值为“0”至“i”的逻辑地址LA来配置多个分区ZONE，例如分区ZONE0至ZONE3。每个分区ZONE可以是由主机装置200利用的逻辑区域。每个分区ZONE可以对应于连续逻辑地址。例如，分区ZONE0可以对应于值为“0”至“k”的连续逻辑地址。
单个分区ZONE可以被映射到单个分区块ZB。每个分区块ZB可以是存储器装置121至124中包括的物理区域。例如，分区ZONE0、ZONE1、ZONE2、ZONE3和ZONE4可以分别被映射到分区块ZB0、ZB1、ZB2、ZB3和ZB4。每个分区ZONE的大小可以对应于相应分区块ZB的大小。也就是说，与配置每个分区ZONE的逻辑地址相对应的数据大小可以与相应分区块ZB的存储容量相同。
当主机装置200开始利用新开放分区ZONE4时，控制器110可以将新开放分区ZONE4映射到空分区块ZB4，即空闲分区块。例如，当最初从主机装置200接收到针对新开放分区ZONE4的写入请求时，控制器110可以将新开放分区ZONE4映射到空闲分区块ZB4。例如，控制器110可以从主机装置200接收新开放分区ZONE4的信息以将新开放分区ZONE4映射到空闲分区块ZB4。被映射到新开放分区ZONE4的空闲分区块ZB4可以变成新开放分区块。开放分区块可以是被映射到开放分区的分区块。
当从主机装置200接收到针对开放分区ZONE的写入请求时，控制器110可以将数据存储到被映射到开放分区ZONE的开放分区块ZB中。例如，当写入请求针对值为“0”至“k”的一个或多个逻辑地址时，即，当写入请求针对开放分区ZONE0时，控制器110可以将数据存储到被映射到开放分区ZONE0的开放分区块ZB0中。
分区块ZB0、ZB1和ZB2中的每一个可以是正在存储数据的开放分区块。也就是说，分区块ZB0、ZB1和ZB2中的每一个可以是正在被利用以在其中存储数据的开放分区块。分区块ZB3可以是充满存储在其中的数据的盈满分区块(full zone block)。当开放分区块变得充满存储在其中的数据时，开放分区块可以变成盈满分区块。
返回参照图1，控制器110可以包括存储器111。存储器111可以作为工作存储器、缓冲存储器或高速缓存存储器来操作。作为工作存储器的存储器111可以被配置成在其中存储各种类型的软件程序和编程数据。作为高速缓存存储器的存储器111可以被配置成临时存储高速缓存数据。作为缓冲存储器的存储器111可以被配置成缓冲待在主机装置200与存储器装置121至124之间传送的数据。存储器111中临时存储的数据可以包括待存储到存储器装置121至124中的写入数据。
控制器110可以在存储器111内管理读取数据的累积量的表RDT。读取数据的累积量的表RDT可以包括分别与通道CH1至CH4相对应的读取数据的累积量的信息。与每个通道相对应的读取数据的累积量可以是通过该通道读取的数据的累积量。具体地，与每个通道相对应的读取数据的累积量可以是从与该通道联接的一个或多个存储器装置读取的数据的累积量。每当对存储器装置121至124执行读取操作时，控制器110可以更新读取数据的累积量的表RDT。
如上所述，控制器110可以选择待被映射到主机装置200的新开放分区的空闲分区块。当所选择的空闲分区块被映射到新开放分区时，所选择的空闲分区块可以变成新开放分区块。为了将通道CH1至CH4的写入性能和读取性能最大化，控制器110可以确定目标通道并且可以确定联接到目标通道的存储器装置内的新开放分区块，使得针对通道CH1至CH4均匀地布置开放分区块。在该公开中，控制器110可以通过开放存储器装置内的空闲分区块来确定存储器装置内的新开放分区块使得空闲分区块变成新开放分区块。
具体地，根据确定通道CH1至CH4之中存在两个或更多个通道处于预定状态，控制器110可以基于分别与处于预定状态的通道相对应的读取数据的累积量来确定处于预定状态的通道之中的目标通道并且可以确定联接到目标通道的存储器装置内的新开放分区块。
在实施例中，控制器110可以将处于预定状态的通道之中与读取数据的最小累积量相对应的通道确定为目标通道。
在实施例中，根据确定通道CH1至CH4中仅存在一个通道处于预定状态，控制器110可以将处于预定状态的该仅一个通道确定为目标通道。
在实施例中，根据确定通道CH1至CH4之中不存在任何通道处于预定状态，控制器110可以计算分别与通道CH1至CH4相对应的估计剩余容量并且可以将通道CH1至CH4之中与最小估计剩余容量相对应的通道确定为目标通道。在实施例中，控制器110可以基于与通道相对应的可用容量和写入数据的量来计算与该通道相对应的估计剩余容量。与通道相对应的可用容量可以是联接到通道的一个或多个存储器装置内的一个或多个开放分区块的可用容量。与通道相对应的写入数据的量可以是临时存储在存储器111中并且待存储到与该通道联接的一个或多个存储器装置内的一个或多个开放分区块中的写入数据的量。
在实施例中，当联接到通道的一个或多个存储器装置内不存在任何开放分区块时，控制器110可以确定通道处于预定状态。预定状态可以被称为未使用状态。联接到处于预定状态或未使用状态的通道的存储器装置可以仅具有空闲分区块而没有任何开放分区块。当联接到通道的一个或多个存储器装置内至少存在开放分区块时，控制器110可以确定通道处于使用状态。
在控制器110的控制下，存储器装置121至124可以将从控制器110提供的数据存储在存储器装置121至124中并且可以从存储器装置121至124中读取所存储的数据以向控制器110提供所读取的数据。存储器装置121至124可以由控制器110以并行方式访问和操作。存储器装置121至124可以根据交错方案来操作。存储器装置121至124可以分别联接到通道CH1至CH4。通道CH1至CH4中的每一个可以是独立的数据传输路径。通道CH1至CH4可以以并行方式传送诸如数据的信号。联接到同一通道的一个或多个存储器装置可以共享数据传输路径。
存储器装置121至124中的每一个可以是诸如以下的非易失性存储器设备：闪速存储器装置(例如，NAND闪存或NOR闪存)、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。存储器装置121至124中的每一个可以包括一个或多个分区块ZB。存储器装置121至124中的每一个可以包括存储器管芯或存储器芯片。
虽然图1示出了存储器系统100中包括四个通道CH1至CH4，但是存储器系统100中包括的通道数量不限于此。
在实施例中，控制器110可以通过有线或无线网络、总线、集线器、交换机等联接到存储器装置121至124。在实施例中，控制器110和存储器装置121至124可以物理上彼此分开。
图3是示出根据本公开的实施例的控制器110的详细框图。
参照图3，控制器110可以进一步包括通道状态确定单元112、目标通道确定单元113和开放分区块确定单元114以及图1所示的存储器111。控制器110、通道状态确定单元112、目标通道确定单元113和开放分区块确定单元114可以包括其各个操作和功能所需的所有电路、系统、软件、固件和装置。
通道状态确定单元112可以确定分别与通道CH1至CH4相对应的状态。具体地，通道状态确定单元112可以确定通道CH1至CH4中的每一个是处于未使用状态还是处于使用状态。当联接到通道的一个或多个存储器装置内不存在任何开放分区块时，通道状态确定单元112可以将该通道确定为处于未使用状态。当联接到通道的一个或多个存储器装置内至少存在开放分区块时，通道状态确定单元112可以将该通道确定为处于使用状态。
根据通道状态确定单元112的确定，目标通道确定单元113可以基于通道信息来确定通道CH1至CH4之中的目标通道。通道信息可以包括分别与通道CH1至CH4相对应的读取数据的累积量和/或分别与通道CH1至CH4相对应的估计剩余容量。具体地，根据通道状态确定单元112确定通道CH1至CH4之中存在两个或更多个通道处于未使用状态，目标通道确定单元113可以将处于未使用状态的通道之中与读取数据的最小累积量相对应的通道确定为目标通道。根据通道状态确定单元112确定通道CH1至CH4之中仅存在一个通道处于未使用状态，目标通道确定单元113可以将处于未使用状态的该仅一个通道确定为目标通道。根据通道状态确定单元112确定通道CH1至CH4之中不存在任何通道处于未使用状态，目标通道确定单元113可以将通道CH1至CH4之中与最小估计剩余容量相对应的通道确定为目标通道。
当目标通道确定单元113确定通道CH1至CH4之中的目标通道时，开放分区块确定单元114可以确定联接到该目标通道的存储器装置内的新开放分区块。
图4至图7是示出根据本公开的实施例的控制器110确定通道CH1至CH4之中的目标通道的操作的示图。
参照图4，在需要确定新开放分区块的时间点，可能存在所有通道CH1至CH4都处于未使用状态的情况。也就是说，在需要确定新开放分区块的时间点，可能存在联接到通道CH1至CH4的存储器装置121至124内没有任何开放分区块的情况。目标通道确定单元113可以通过参考读取数据的累积量的表RDT来将通道CH1至CH4之中与读取数据的最小累积量(即，图4所示的读取数据的累积量“700”)相对应的通道CH4确定为目标通道。然后，开放分区块确定单元114可以将联接到目标通道CH4的存储器装置124中包括的空闲分区块FZB确定为新开放分区块。
当确定与读取数据的最小累积量(即，图4所示的读取数据的累积量“700”)相对应的通道CH4的新开放分区块时，可以存在如下优点。读取数据的大累积量可以表示读取访问和/或写入访问可能集中在与读取数据的大累积量相对应的通道上。访问的集中可能降低交错对通道CH1至CH4的效果。因此，确定与读取数据的最小累积量(即，图4所示的读取数据的累积量“700”)相对应的通道CH4的新开放分区块可以分散对通道CH1至CH4的访问，从而最大化交错效果。
参照图5，在需要确定新开放分区块的时间点，可能存在通道CH1和CH4之中的通道CH1和CH2处于未使用状态而通道CH3和CH4处于使用状态的情况。也就是说，可能存在分别联接到通道CH1与CH2的存储器装置121与122内不存在任何开放分区块而分别联接到通道CH3和CH4的存储器装置123和124内存在开放分区块OZB的情况。控制器110可以将处于未使用状态的通道CH1和CH2之中与读取数据的最小累积量(即，图5所示的读取数据的累积量“1000”)相对应的通道CH1确定为目标通道。然后，控制器110可以将联接到目标通道CH1的存储器装置121中包括的空闲分区块FZB确定为新开放分区块。也就是说，控制器110可以针对通道CH1至CH4均匀地布置开放分区块OZB以分散对通道CH1至CH4的访问。
参照图6，在需要确定新开放分区块的时间点，可能存在通道CH1和CH4之中仅通道CH2处于未使用状态而通道CH1、CH3和CH4处于使用状态的情况。也就是说，可能存在联接到通道CH2的存储器装置122内不存在任何开放分区块而分别联接到通道CH1、CH3和CH4的存储器装置121、123和124内存在开放分区块OZB的情况。控制器110可以将处于未使用状态的通道CH2确定为目标通道。然后，控制器110可以将联接到目标通道CH2的存储器装置122中包括的空闲分区块FZB确定为新开放分区块。也就是说，控制器110可以针对通道CH1至CH4均匀地布置开放分区块OZB以分散对通道CH1至CH4的访问。
参照图7，在需要确定新开放分区块的时间点，可能存在所有的通道CH1至CH4都处于使用状态的情况。也就是说，在需要确定新开放分区块的时间点，可能存在分别联接到所有的通道CH1至CH4的所有的存储器装置121至124内都存在开放分区块OZB的情况。目标通道确定单元113可以计算分别与通道CH1至CH4相对应的估计剩余容量，并且可以将与最小估计剩余容量相对应的通道CH2确定为目标通道。然后，开放分区块确定单元114可以将联接到目标通道CH2的存储器装置122中包括的空闲分区块FZB确定为新开放分区块。
与每个通道相对应的估计剩余容量可以是联接到通道的一个或多个存储器装置内的一个或多个开放分区块的可用容量与写入数据的量之差，该写入数据被临时存储在存储器111中并且待存储在一个或多个开放分区块中。例如，当存在通道CH1的两个开放分区块OZB时，与通道CH1相对应的可用容量(即，图7所示的值“20”)可以是通道CH1的相应两个开放分区块OZB的可用容量之和。对于通道CH1，被临时存储在存储器111中的写入数据的量(即，图7中所示的值“10”)可以是被临时存储在存储器111中并且待存储在开放分区块OZB中的每一个中的写入数据的总量。因此，与通道CH1相对应的估计剩余容量可以被计算为作为值“20”与值“10”之差的值“10”。
与通道CH2相对应的最小估计剩余容量可以表示存在较高可能性使得通道CH2的开放分区块OZB比其它开放分区块OZB更快地变成盈满分区块。因此，即使当由于通道CH2的两个开放分区块OZB而使访问集中在通道CH2上时，也存在较高可能性使得对通道CH2的集中访问在不久的将来得到缓解。因此，基于估计剩余容量将通道CH2确定为目标通道可以诱导针对通道CH1至CH4均匀地分配开放分区块OZB。
图8是示出根据本公开的实施例的图1的存储器系统100的操作的流程图。图8示出了控制器110确定新开放分区块的操作。
参照图8，在操作S110，控制器110可以确定是否存在通道处于预定状态。处于预定状态的通道可以是在所联接的一个或多个存储器装置内不存在任何开放分区块的通道。也就是说，预定状态可以是未使用状态，并且联接到处于未使用状态的通道的存储器装置可以仅具有空闲区域块而没有任何开放分区块。根据确定至少存在通道处于预定状态，进程可以进行到操作S120。根据确定不存在任何通道处于预定状态，进程可以进行到操作S150。
在操作S120，控制器110可以确定所有的通道CH1至CH4之中是否仅存在一个通道处于预定状态。根据确定存在两个或更多个通道处于预定状态，进程可以进行到操作S130。根据确定仅存在一个通道处于预定状态，进程可以进行到操作S140。
在操作S130，控制器110可以通过参考读取数据的累积量的表RDT来将处于预定状态的通道之中与读取数据的最小累积量相对应的通道确定为目标通道。
在操作S140，控制器110可以将处于未使用状态(即，预定状态)的通道确定为目标通道。
在操作S150，控制器110可以计算分别与所有的通道CH1至CH4相对应的估计剩余容量，并且可以将通道CH1到CH4之中与最小估计剩余容量相对应的通道确定为目标通道。
在操作S160，控制器110可以通过开放联接到目标通道的存储器装置内的空闲分区块来确定联接到目标通道的存储器装置内的新开放分区块使得空闲分区块变成新开放分区块。
图9A和图9B是示出根据本公开的实施例的当针对通道CH1至CH4均匀地布置开放分区块OZB时的效果的示图。
参照图9A，可能存在开放分区块OZB集中在通道CH1上的情况。在这种情况下，来自主机装置200的写入请求可以利用开放分区块OZB来处理，并因此写入访问可以集中在通道CH1上。而且，开放分区块OZB最终会变成盈满分区块FDZB，并因此开放分区块OZB的集中可能导致对通道CH1的读取访问的集中。因此，存储器装置121至124的交错性能将不会被最大化。
参照图9B，根据实施例，控制器110可以针对通道CH1至CH4均匀地分配开放分区块OZB。在这种情况下，可以均匀地对通道CH1至CH4进行读取访问和/或写入访问。因此，可以将存储器装置121至124的交错性能最大化，并因此可以提高存储器系统100的性能。
图10是示出根据本公开的实施例的包括固态驱动器(SSD)1200的数据处理系统1000的示图。参照图10，数据处理系统1000可以包括主机装置1100和SSD 1200。
SSD 1200可以包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以控制SSD 1200的一般操作。控制器1210可以以与图1所示的控制器110相同的方式配置。控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。根据主机装置1100的协议，主机接口单元1211可以将主机装置1100和SSD 1200接口连接。例如，主机接口单元1211可以通过诸如以下的通信标准或接口中的任意与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-e或PCIe)和通用闪存(UFS)。
控制单元1212可以分析和处理从主机装置1100接收的信号SGL。根据用于驱动SSD1200的固件或软件，控制单元1212可以控制内部功能块的操作。随机存取存储器1213可以用作用于驱动这种固件或软件的工作存储器。
ECC单元1214可以生成待传输到非易失性存储器装置1231至123n中的至少一个的数据的奇偶校验数据。所生成的奇偶校验数据可以与该数据一起存储在非易失性存储器装置1231至123n中。ECC单元1214可以基于奇偶校验数据检测从非易失性存储器装置1231至123n中的至少一个读取的数据的错误。如果检测到的错误在可校正范围内，则ECC单元1214可以校正检测到的错误。
根据控制单元1212的控制，存储器接口单元1215可以将诸如命令和地址的控制信号提供到非易失性存储器装置1231至123n中的至少一个。此外，根据控制单元1212的控制，存储器接口单元1215可以与非易失性存储器装置1231至123n中的至少一个交换数据。例如，存储器接口单元1215可以将缓冲存储器装置1220中存储的数据提供到非易失性存储器装置1231至123n中的至少一个，或者将从非易失性存储器装置1231至123n中的至少一个读取的数据提供到缓冲存储器装置1220。
缓冲存储器装置1220可以临时存储待存储在非易失性存储器装置1231至123n中的至少一个中的数据。进一步地，缓冲存储器装置1220可以临时存储从非易失性存储器装置1231至123n中的至少一个读取的数据。根据控制器1210的控制，缓冲存储器装置1220中临时存储的数据可以被传输到主机装置1100或非易失性存储器装置1231至123n中的至少一个。
非易失性存储器装置1231至123n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以通过多个通道CH1至CHn分别与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供到SSD 1200的内部。电源1240可以包括辅助电源1241。辅助电源1241可以供应电力，以允许SSD 1200在发生突然断电时正常终止。辅助电源1241可以包括大容量的电容器。
根据主机装置1100和SSD 1200之间的接口方案，信号连接器1250可以由各种类型的连接器来配置。
根据主机装置1100的电源方案，电源连接器1260可以由各种类型的连接器来配置。
图11是示出根据本公开的实施例的包括存储器系统2200的数据处理系统2000的示图。参照图11，数据处理系统2000可以包括主机装置2100和存储器系统2200。
主机装置2100可以被配置成诸如印刷电路板的板的形式。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括诸如插座、插槽或连接器的连接端子2110。存储器系统2200可以安装到连接端子2110。
存储器系统2200可以被配置成诸如印刷电路板的板的形式。存储器系统2200可以被称为存储器模块或存储卡。存储器系统2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制存储器系统2200的一般操作。控制器2210可以以与图10所示的控制器1210相同的方式配置。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232读取的数据。根据控制器2210的控制，缓冲存储器装置2220中临时存储的数据可以被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作存储器系统2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供到存储器系统2200的内部。根据控制器2210的控制，PMIC 2240可以管理存储器系统2200的电力。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250，诸如命令、地址、数据等的信号以及电力可以在主机装置2100和存储器系统2200之间传送。根据主机装置2100和存储器系统2200之间的接口方案，连接端子2250可以被配置成各种类型。连接端子2250可以设置在存储器系统2200的任意一侧上。
图12是示出根据本公开的实施例的包括存储器系统3200的数据处理系统3000的示图。参照图12，数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以以诸如印刷电路板的板的形式来配置。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以以表面安装类型封装的形式来配置。存储器系统3200可以通过焊球3250安装到主机装置3100。存储器系统3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图10所示的控制器1210相同的方式配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230中读取的数据。根据控制器3210的控制，缓冲存储器装置3220中临时存储的数据可以被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作存储器系统3200的存储介质。
图13是示出根据本公开的实施例的包括存储器系统4200的网络系统4000的示图。参照图13，网络系统4000可以包括通过网络4500联接的服务器系统4300和多个客户端系统4410至4430。
服务器系统4300可以响应于来自多个客户端系统4410至4430的请求而服务数据。例如，服务器系统4300可以存储从多个客户端系统4410至4430提供的数据。又例如，服务器系统4300可以将数据提供到多个客户端系统4410至4430。
服务器系统4300可以包括主机装置4100和存储器系统4200。存储器系统4200可以由图1所示的存储器系统100、图10所示的SSD 1200、图11所示的存储器系统2200或图12所示的存储器系统3200配置。
图14是示出根据本公开的实施例的存储器系统中包括的非易失性存储器装置300的框图。参照图14，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
存储器单元阵列310可以包括布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以对从外部装置(未示出)提供的地址进行解码。行解码器320可以基于解码结果选择和驱动字线WL1至WLm。例如，行解码器320可以将从电压生成器350提供的字线电压提供到字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制来操作。根据操作模式，数据读取/写入块330可以作为写入驱动器或读出放大器而操作。例如，数据读取/写入块330可以在写入操作中作为将从外部装置提供的数据存储在存储器单元阵列310中的写入驱动器而操作。作为另一实施例，数据读取/写入块330可以在读取操作中作为从存储器单元阵列310读出数据的读出放大器而操作。
列解码器340可以根据控制逻辑360的控制来操作。列解码器340可以对从外部装置提供的地址进行解码。列解码器340可以基于解码结果，将数据读取/写入块330的分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压生成器350可以生成在非易失性存储器装置300的内部操作中使用的电压。由电压生成器350生成的电压可以被施加到存储器单元阵列310的存储器单元。例如，可以将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。作为另一示例，可以将在擦除操作中生成的擦除电压施加到待执行擦除操作的存储器单元的阱区。作为又一示例，可以将在读取操作中生成的读取电压施加到待执行读取操作的存储器单元的字线。
控制逻辑360可以基于从外部装置提供的控制信号，控制非易失性存储器装置300的一般操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
根据实施例，存储器系统和存储器系统的控制器可以通过针对通道均匀地布置开放分区块来提高存储器系统的写入性能和读取性能。
虽然上面已经描述了特定实施例，但是本领域技术人员将理解的是，描述的实施例仅仅作为示例。因此，不应基于所描述的实施例来限制存储器系统和存储器系统的控制器。相反，当结合以上描述和附图时，应仅根据所附权利要求书来限制本文描述的存储器系统和存储器系统的控制器。此外，可以组合实施例以形成附加的实施例。

Claims (19)

1.一种存储器系统，包括：
多个存储器装置，每个存储器装置包括多个分区块，所述多个存储器装置中的一个或多个存储器装置联接到多个通道中的每一个；以及
控制器：
当所述多个通道之中存在两个或更多个通道处于预定状态时，基于分别与处于所述预定状态的多个通道相对应的读取数据的累积量来确定处于所述预定状态的多个通道之中的目标通道；以及
确定联接到所述目标通道的存储器装置内的新开放分区块。
2.根据权利要求1所述的存储器系统，其中所述控制器将处于所述预定状态的多个通道之中与读取数据的最小累积量相对应的通道确定为所述目标通道。
3.根据权利要求1所述的存储器系统，其中所述控制器在所述多个通道之中仅存在一个通道处于所述预定状态时，将处于所述预定状态的通道确定为所述目标通道。
4.根据权利要求1所述的存储器系统，
其中所述控制器进一步在所述多个通道之中不存在任何通道处于所述预定状态时，计算分别与所述多个通道相对应的估计剩余容量，并且
其中所述控制器将所述多个通道之中与最小估计剩余容量相对应的通道确定为所述目标通道。
5.根据权利要求4所述的存储器系统，
其中所述控制器包括存储器，所述存储器将待存储在所述多个存储器装置中的写入数据临时存储在所述存储器中，
其中所述控制器基于与所述多个通道中的每一个相对应的可用容量和写入数据的量来计算分别与所述多个通道相对应的估计剩余容量中的每一个，
其中所述可用容量是联接到通道的所述一个或多个存储器装置内的一个或多个开放分区块的可用容量，并且
其中所述写入数据的量是临时存储在所述存储器中并且待存储在联接到通道的所述一个或多个存储器装置内的一个或多个开放分区块中的写入数据的量。
6.根据权利要求1所述的存储器系统，其中所述控制器进一步在联接到通道的所述一个或多个存储器装置内不存在任何开放分区块时，确定所述通道处于所述预定状态。
7.根据权利要求1所述的存储器系统，
其中所述控制器通过将所述新开放分区块映射到开放分区来确定所述新开放分区块，
其中所述开放分区是由主机装置利用的逻辑区域，并且所述新开放分区块是联接到所述目标通道的存储器装置中包括的物理区域。
8.一种存储器系统，包括：
多个存储器装置，每个存储器装置包括多个分区块，所述多个存储器装置中的一个或多个存储器装置联接到多个通道中的每一个；以及
控制器：
当所述多个通道全部都处于使用状态时，基于分别与所述多个通道相对应的估计剩余容量，确定所述多个通道之中的目标通道；以及
确定联接到所述目标通道的存储器装置内的新开放分区块。
9.根据权利要求8所述的存储器系统，其中所述控制器将所述多个通道之中与最小估计剩余容量相对应的通道确定为所述目标通道。
10.根据权利要求8所述的存储器系统，
其中所述控制器包括存储器，所述存储器将待存储在所述多个存储器装置中的写入数据临时存储在所述存储器中，
其中所述控制器进一步基于与所述多个通道中的每一个相对应的可用容量和写入数据的量来计算分别与所述多个通道相对应的估计剩余容量中的每一个，
其中所述可用容量是联接到通道的所述一个或多个存储器装置内的一个或多个开放分区块的可用容量，并且
其中所述写入数据的量是临时存储在所述存储器中并且待存储在联接到通道的所述一个或多个存储器装置内的一个或多个开放分区块中的写入数据的量。
11.根据权利要求8所述的存储器系统，其中所述控制器进一步在联接到通道的所述一个或多个存储器装置内至少存在开放分区块时，确定所述通道处于使用状态。
12.根据权利要求8所述的存储器系统，其中所述控制器进一步在所述多个通道之中存在两个或更多个通道处于未使用状态时，基于分别与处于未使用状态的多个通道相对应的读取数据的累积量，确定处于未使用状态的多个通道之中的所述目标通道。
13.根据权利要求12所述的存储器系统，其中所述控制器将处于未使用状态的多个通道之中与读取数据的最小累积量相对应的通道确定为所述目标通道。
14.根据权利要求8所述的存储器系统，其中当所述多个通道之中仅存在一个通道处于未使用状态时，所述控制器进一步将处于未使用状态的通道确定为所述目标通道。
15.一种存储器系统的控制器，所述控制器包括：
通道状态确定单元，确定分别与通道相对应的状态，所述通道中的每一个联接到多个存储器装置中的一个或多个存储器装置；
目标通道确定单元，根据所述通道状态确定单元的确定，基于通道信息确定所述通道之中的目标通道，所述通道信息包括分别与所述通道相对应的读取数据的累积量和/或分别与所述通道相对应的估计剩余容量；以及
开放分区块确定单元，确定联接到所述目标通道的存储器装置内的新开放分区块。
16.根据权利要求15所述的控制器，其中所述通道状态确定单元根据联接到所述通道中的每一个的所述一个或多个存储器装置内是否存在开放分区块来确定分别与所述通道相对应的状态。
17.根据权利要求15所述的控制器，其中当所述通道状态确定单元确定所述通道之中的两个或更多个通道处于预定状态时，所述目标通道确定单元将处于预定状态的通道之中与读取数据的最小累积量相对应的通道确定为所述目标通道。
18.根据权利要求15所述的控制器，其中当所述通道状态确定单元确定所述通道之中的任何通道都不处于预定状态时，所述目标通道确定单元将所述通道之中与最小估计剩余容量相对应的通道确定为所述目标通道。
19.根据权利要求15所述的控制器，
进一步包括存储器，所述存储器将待存储在所述多个存储器装置中的写入数据临时存储在所述存储器中，
其中所述目标通道确定单元基于与所述通道中的每一个相对应的可用容量和写入数据的量来计算分别与所述通道相对应的估计剩余容量，
其中所述可用容量是联接到所述通道的所述一个或多个存储器装置内的一个或多个开放分区块的可用容量，并且
其中所述写入数据的量是临时存储在所述存储器中并且待存储在联接到所述通道的所述一个或多个存储器装置内的一个或多个开放分区块中的写入数据的量。
CN202210139476.8A 2021-08-02 2022-02-16 存储器系统和存储器系统的控制器 Withdrawn CN115701577A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210101567A KR20230019714A (ko) 2021-08-02 2021-08-02 메모리 시스템 및 메모리 시스템의 컨트롤러
KR10-2021-0101567 2021-08-02

Publications (1)

Publication Number Publication Date
CN115701577A true CN115701577A (zh) 2023-02-10

Family

ID=85038112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210139476.8A Withdrawn CN115701577A (zh) 2021-08-02 2022-02-16 存储器系统和存储器系统的控制器

Country Status (3)

Country Link
US (1) US20230031745A1 (zh)
KR (1) KR20230019714A (zh)
CN (1) CN115701577A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220165074A (ko) * 2021-06-07 2022-12-14 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11934657B2 (en) * 2022-08-16 2024-03-19 Micron Technology, Inc. Open block management in memory devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9063661B1 (en) * 2014-03-27 2015-06-23 Emc Corporation Automated updating of parameters and metadata in a federated storage environment
US10740042B2 (en) * 2016-12-30 2020-08-11 Western Digital Technologies, Inc. Scheduling access commands for data storage devices
US11003381B2 (en) * 2017-03-07 2021-05-11 Samsung Electronics Co., Ltd. Non-volatile memory storage device capable of self-reporting performance capabilities
KR102711044B1 (ko) * 2018-09-20 2024-09-27 에스케이하이닉스 주식회사 메모리 시스템에서의 유효 데이터 체크 방법 및 장치

Also Published As

Publication number Publication date
US20230031745A1 (en) 2023-02-02
KR20230019714A (ko) 2023-02-09

Similar Documents

Publication Publication Date Title
US10789161B2 (en) Data storage device to identify and process a sequential read request and operating method thereof
CN111506516B (zh) 数据存储装置及数据存储装置的操作方法
CN110083545B (zh) 数据存储装置及其操作方法
CN110874188B (zh) 数据存储装置、其操作方法以及具有其的存储系统
CN110858129A (zh) 数据存储装置及其操作方法
CN109783008B (zh) 数据存储装置及其操作方法
CN110908594B (zh) 存储器系统的操作方法和存储器系统
US11487669B2 (en) Memory system for storing data of log-structured merge tree structure and data processing system including the same
CN110837342A (zh) 数据存储装置及其操作方法
CN109960466B (zh) 存储器系统及其操作方法
CN115701577A (zh) 存储器系统和存储器系统的控制器
CN109727630B (zh) 存储系统及其操作方法
CN111916140A (zh) 控制器及其操作方法以及包括控制器的存储器系统
CN111752853A (zh) 控制器、存储器系统及其操作方法
US20210216458A1 (en) Memory system performing host map management
CN111752852A (zh) 数据存储装置及数据存储装置的操作方法
CN110119326B (zh) 数据存储装置及其操作方法
CN110389907B (zh) 电子装置
KR20190006677A (ko) 데이터 저장 장치 및 그것의 동작 방법
CN113885782A (zh) 存储装置及其操作方法
KR20210156010A (ko) 저장 장치 및 그 동작 방법
CN112328516A (zh) 控制器、控制器的操作方法以及包括控制器的存储装置
CN108804338B (zh) 数据存储装置及其操作方法
US11720276B2 (en) Memory system and controller for managing write status
CN114385070B (zh) 主机、数据存储装置、数据处理系统以及数据处理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20230210

WW01 Invention patent application withdrawn after publication