CN117616563A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN117616563A
CN117616563A CN202280047734.8A CN202280047734A CN117616563A CN 117616563 A CN117616563 A CN 117616563A CN 202280047734 A CN202280047734 A CN 202280047734A CN 117616563 A CN117616563 A CN 117616563A
Authority
CN
China
Prior art keywords
semiconductor device
coil
semiconductor
wiring
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280047734.8A
Other languages
English (en)
Inventor
西村勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN117616563A publication Critical patent/CN117616563A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H01F19/04—Transformers or mutual inductances suitable for handling frequencies considerably beyond the audio range
    • H01F19/08—Transformers having magnetic bias, e.g. for handling pulses
    • H01F2019/085—Transformer for galvanic isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半导体器件包括：第1半导体元件、第2半导体元件、包含第1线圈的绝缘元件、与所述第1线圈磁耦合的第2线圈以及搭载所述第1半导体元件和所述第2半导体元件的支承基板。所述支承基板包含绝缘性的基材和形成在所述基材的基板配线。所述基板配线包含：电连接地设置于所述第1半导体元件与所述第1线圈之间的第1配线部；和电连接地设置于所述第2半导体元件与所述第2线圈之间的第2配线部。所述第2线圈配置在所述第1线圈与所述基材之间。所述绝缘元件由所述支承基板支承。

Description

半导体器件
技术领域
本发明涉及半导体器件。
背景技术
存在用于驱动IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极晶体管)或MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等开关元件的半导体器件。专利文献1公开了这样的半导体器件(开关控制装置)的一例。专利文献1记载的开关控制装置包括第1半导体芯片、第2半导体芯片、第3半导体芯片、第1基岛和第2基岛。第1半导体芯片是控制芯片，集成了基于输入信号生成开关控制信号的控制器。第2半导体芯片是驱动芯片，集成了基于从第1半导体芯片经由第3半导体芯片输入的开关控制信号来进行开关的驱动控制的驱动器。第2半导体芯片被施加比第1半导体芯片高的电源电压。第3半导体芯片例如是变压器芯片，集成了使第1半导体芯片与第2半导体芯片之间直流绝缘并进行开关控制信号等的交接的变压器。在第1基岛搭载了第1半导体芯片和第3半导体芯片，在第2基岛搭载了第2半导体芯片。专利文献1记载的开关控制装置，通过使第1基岛与第2基岛彼此隔开间隔，以使第1基岛为低压侧基岛，第2基岛为高压侧基岛这样地将电源系统彼此分开。
现有技术文献
专利文献
专利文献1：日本特开2012-257421号公报。
发明内容
发明要解决的问题
近年来，在电动汽车等的用途中，越来越要求半导体器件小型化。但是，专利文献1记载的开关控制装置如果想要实现装置的小型化，则存在第1基岛与第2基岛的间隔距离小的情况。在此情况下，难以充分地确保第1基岛与第2基岛的间隔距离。因此，专利文献1记载的开关控制装置想要实现装置的小型化时，担心该装置的绝缘耐压下降。
本发明是鉴于上述问题而完成的，所要解决的一个技术问题是，提供一种即使在实现了小型化的情况下也能够抑制绝缘耐压的下降的半导体器件。
用于解决问题的技术手段
本发明的半导体器件包括：第1半导体元件；第2半导体元件；包含第1线圈的绝缘元件；与所述第1线圈磁耦合的第2线圈；和搭载所述第1半导体元件和所述第2半导体元件的支承基板，所述支承基板包含绝缘性的基材和形成在所述基材的基板配线，所述基板配线包含电连接地设置于所述第1半导体元件与所述第1线圈之间的第1配线部，和电连接地设置于所述第2半导体元件与所述第2线圈之间的第2配线部，所述第2线圈配置在所述第1线圈与所述基材之间，所述绝缘元件由所述支承基板支承。
发明的效果
根据本发明的半导体器件，即使在实现了小型化的情况下也能够抑制绝缘耐压的下降。
附图说明
图1是表示第1实施方式的半导体器件的俯视图。
图2是在图1的俯视图省略了密封树脂的图。
图3是在图2的俯视图中，用虚拟线表示第1半导体元件、第2半导体元件和绝缘元件的图。
图4是表示第1实施方式的半导体器件的正视图。
图5是表示第1实施方式的半导体器件的左侧视图。
图6是表示第1实施方式的半导体器件的右侧视图。
图7是沿着图2的VII-VII线的截面图。
图8是将图7的一部分(第1半导体元件附近)放大了的部分放大截面图。
图9是将图7的一部分(第2半导体元件附近)放大了的部分放大截面图。
图10是将图7的一部分(绝缘元件附近)放大了的部分放大截面图。
图11是沿着图2的XI-XI线的截面图。
图12是表示绝缘元件的结构例的分解立体图。
图13是表示第2实施方式的半导体器件的俯视图，是省略了密封树脂的图。
图14是沿着图13的XIV-XIV线的截面图。
图15是表示第3实施方式的半导体器件的俯视图，是省略了密封树脂的图。
图16是沿着图15的XVI-XVI线的截面图。
图17是表示第3实施方式的变形例的半导体器件的俯视图，是省略了密封树脂的图。
图18是沿着图17的XVIII-XVIII线的截面图。
图19是表示第4实施方式的半导体器件的截面图，与图7的截面对应。
图20是将图19的一部分(绝缘元件附近)放大了的部分放大截面图。
图21是表示第4实施方式的半导体器件的截面图，与图11的截面对应。
图22是表示第4实施方式的变形例的半导体器件的主要部位放大截面图。
图23是表示变形例的半导体器件的截面图，与图7的截面对应。
图24是表示变形例的半导体器件的截面图，与图7的截面对应。
图25是表示变形例的绝缘元件的主要部位截面图，与图10的截面对应。
图26是表示变形例的半导体器件的截面图，与图7的截面对应。
图27是表示变形例的半导体器件的截面图，与图7的截面对应。
图28是表示变形例的绝缘元件(第1线圈和第2线圈)的结构例的俯视图。
图29是表示变形例的绝缘元件(第1线圈和第2线圈)的结构例的俯视图。
图30是表示变形例的绝缘元件(第1线圈和第2线圈)的结构例的俯视图。
具体实施方式
下面，参照附图对本发明的半导体器件的优选实施方式进行说明。在下面的说明中，对于相同或者类似的构成要素，标注相同的附图标记，省略重复的说明。本发明中的“第1”、“第2”、“第3”等用语，仅用作标签，并不一定是要对这些的对象物赋予顺序。
在本发明中，所谓“某物A形成在某物B”和“某物A形成在某物B(之)上”，只要没有特别说明，就包括“某物A直接形成在某物B”和“在某物A与某物B之间存在其他物的情况下，某物A形成在某物B”。同样，所谓“某物A配置在某物B”和“某物A配置在某物B(之)上”，只要没有特别说明，就包括“某物A直接配置在某物B”和“在某物A与某物B之间存在其他物的情况下，某物A配置在某物B”。同样，所谓“某物A位于某物B(之)上”，只要没有特别说明，就包括“某物A与某物B相接，某物A位于某物B(之)上”和“在某物A与某物B之间存在其他物的情况下，某物A位于某物B(之)上”。此外，所谓“在某方向看时，某物A与某物B重叠”，只要没有特别说明，就包括“某物A与整个某物B重叠”和“某物A与某物B的一部分重叠”。
图1～图12表示第1实施方式的半导体器件A1。半导体器件A1例如安装在电动汽车或混合动力汽车等的逆变器装置的电路板的表面。半导体器件A1包括第1半导体元件1、第2半导体元件2、绝缘元件3、支承基板4、多个第1外部端子51多个第2外部端子52和密封树脂6。在半导体器件A1中，绝缘元件3包括彼此磁耦合的第1线圈L1和第2线圈L2。
为了便于说明，将半导体器件A1的厚度方向称为“厚度方向z”。在本发明中，所谓“俯视时”，是指在厚度方向z上看时。作为一例，将与厚度方向z正交的1个方向称为“第1方向x”。此外，将与厚度方向z及第1方向x正交的方向称为“第2方向y”。
第1半导体元件1、第2半导体元件2和绝缘元件3为成为半导体器件A1的功能中枢的元件。如图1～图4和图7～图11所示，第1半导体元件1、第2半导体元件2和绝缘元件3均由各个元件构成。如图1～图3所示，第1半导体元件1、第2半导体元件2和绝缘元件3各自在俯视时为以第2方向y为长边的矩形状，但是这些俯视时的形状，并不限定于图示的例子。
第1半导体元件1是用于驱动IGBT或MOSFET等开关元件的驱动元件(例如栅极驱动器)。第1半导体元件1具有第1功能电路。第1功能电路例如包括：接收PWM控制信号的接收电路；用于基于PWM信号控制开关元件的驱动的电路；和用于经由绝缘元件3向第2半导体元件2传输电信号的发送电路。该电信号例如能够列举来自配置在电机附近的温度传感器的输出信号。如图1～图4、图7、图8和图11所示，第1半导体元件1搭载在支承基板4。
第1半导体元件1具有第1元件主面10a和第1元件背面10b。第1元件主面10a和第1元件背面10b在厚度方向z上隔开间隔。如图8所示，第1元件主面10a朝向厚度方向z下方，与支承基板4相对。第1元件背面10b朝向厚度方向z上方。第1元件主面10a和第1元件背面10b各自是平坦的。
第1半导体元件1如图7、图8和图11所示，包括第1基板11、第1配线层12、第1绝缘层13和多个第1焊盘14。
第1基板11，如图8所示，具有形成有上述第1功能电路的第1功能面11a。第1功能面11a朝向厚度方向z下方。第1基板11的构成材料例如包含半导体材料，该半导体材料例如是Si(硅)、SiC(碳化硅)、GaAs(砷化镓)、GaN(氮化镓)和InP(磷化铟)等中的任一者。
第1配线层12如图8所示层叠在第1功能面11a。第1配线层12与第1功能电路导通。在图7、图8和图11所示的例子中，第1配线层12是两层的层结构，但是也可以是三层以上，也可以是一层。第1配线层12的构成材料例如是Cu(铜)或Cu合金。
第1绝缘层13如图8所示层叠在第1功能面11a。第1绝缘层13，如图7、图8和图11所示，覆盖第1配线层12。第1绝缘层13的构成材料例如包含玻璃，该玻璃例如包含SiO2(二氧化硅)。
多个第1焊盘14，如图8所示，设置在第1元件主面10a。多个第1焊盘14各自经由第1配线层12与上述第1功能电路导通。多个第1焊盘14的各构成材料例如是Cu或Cu合金。该构成材料也可以不是Cu和Cu合金中的任一者，也可以是Al(铝)或Al合金。多个第1焊盘14，如图2、图7、图8和图11所示，包括多个电极141和多个电极142。根据在之后详细说明的结构可知，多个电极141与绝缘元件3的第1线圈L1导通，多个电极142与多个第1外部端子51导通。多个电极141如图2、图7和图11所示，与多个电极142相比，在第1方向x上配置在绝缘元件3的附近。
如图8所示，第1半导体元件1的第1绝缘层13和多个第1焊盘14(多个电极141、142)各自在第1元件主面10a露出。在半导体器件A1中，由于第1元件主面10a朝向厚度方向z下方，因此第1绝缘层13和多个第1焊盘14在第1半导体元件1的下表面(朝向厚度方向z下方的面)露出。第1绝缘层13的厚度方向z下方的表面与多个第1焊盘14各自的厚度方向z下方的表面处于同一面。例如，通过对第1元件主面10a实施镜面加工，这些表面处于同一面。第1元件主面10a由第1绝缘层13的厚度方向z下方的表面和多个第1焊盘14各自的厚度方向z下方的表面构成。第1元件背面10b由第1基板11的厚度方向z上方的表面构成。
第2半导体元件2是用于控制上述开关元件的驱动的控制元件(例如栅极驱动器的控制器)。第2半导体元件2具有第2功能电路。第2功能电路例如包括：将从ECU等输入的控制信号转换为PWM信号的电路；用于将PWM信号传输至绝缘元件3的发送电路；和从第1半导体元件1经由绝缘元件3接收电信号的接收电路。如图1～图4、图7、图9和图11所示，第2半导体元件2搭载在支承基板4。
第2半导体元件2具有第2元件主面20a和第2元件背面20b。第2元件主面20a和第2元件背面20b在厚度方向z上隔开间隔。如图9所示，第2元件主面20a朝向厚度方向z下方，与支承基板4相对。第2元件背面20b朝向厚度方向z上方。第2元件主面20a和第2元件背面20b各自是平坦的。
第2半导体元件2如图7、图9和图11所示，包括第2基板21、第2配线层22、第2绝缘层23和多个第2焊盘24。
第2基板21如图9所示，具有形成有上述第2功能电路的第2功能面21a。第2功能面21a朝向厚度方向z下方。第2基板21的构成材料例如包含半导体材料，该半导体材料例如是Si、SiC、GaAs、GaN和InP等中的任意者。
第2配线层22如图9所示层叠在第2功能面21a。第2配线层22与第2功能电路导通。在图7、图9和图11所示的例子中，第2配线层22是两层的层结构，但是也可以是三层以上，或者也可以是一层。第2配线层22的构成材料例如是Cu或Cu合金。
第2绝缘层23如图9所示层叠在第2功能面21a。第2绝缘层23如图7、图9和图11所示覆盖第2配线层22。第2绝缘层23的构成材料例如包含玻璃，该玻璃例如包括SiO2。
多个第2焊盘24如图9所示设置在第2元件主面20a。多个第2焊盘24分别经由第2配线层22与上述第2功能电路导通。多个第2焊盘24的各构成材料例如是Cu或Cu合金。该构成材料也可以不是Cu和Cu合金中的任意者而是Al或Al合金。多个第2焊盘24如图2、图7、图9和图11所示，包括多个电极241和多个电极242。根据在后面详细说明的结构可知，多个电极241与绝缘元件3的第2线圈L2导通，多个电极242与多个第2外部端子52导通。多个电极241，如图2、图7和图11所示，与多个电极242相比在第1方向x上配置在绝缘元件3的附近。
如图9所示，第2半导体元件2的第2绝缘层23和多个第2焊盘24(多个电极241、242)分别在第2元件主面20a露出。在半导体器件A1中，由于第2元件主面20a朝向厚度方向z下方，因此第2绝缘层23和多个第2焊盘24在第2半导体元件2的下表面(朝向厚度方向z下方的面)露出。第2绝缘层23的厚度方向z下方的表面与多个第2焊盘24各自的厚度方向z下方的表面处于同一面。例如，通过对第2元件主面20a实施镜面加工，这些表面处于同一面。第2元件主面20a由第2绝缘层23的厚度方向z下方的表面和多个第2焊盘24各自的厚度方向z下方的表面构成。第2元件背面20b由第2基板21的厚度方向z上方的表面构成。
绝缘元件3是用于将PWM控制信号、其他电信号以绝缘状态传输的元件。绝缘元件3例如是电感耦合型。电感耦合型的绝缘元件在一例中为绝缘型变压器。在半导体器件A1中，绝缘元件3通过使2个电感器(第1线圈L1和第2线圈L2)感应耦合，进行绝缘状态下的电信号的传输。如图1～图4、图7、图10和图11所示，绝缘元件3搭载在支承基板4。由此，绝缘元件3由支承基板4支承。如图1～图4、图7和图11所示，绝缘元件3在第1方向x上位于第1半导体元件1与第2半导体元件2之间。
在半导体器件A1中，第2半导体元件2需要比第1半导体元件1高的电压。例如在电动汽车或混合动力汽车的逆变器装置中，第2半导体元件2要求的电源电压为0～5V左右，而第1半导体元件1要求的电源电压为600V以上。在该例中，由于在第1半导体元件1与第2半导体元件2之间产生了明显的电位差，因此包括第1半导体元件1的第1电路与包括第2半导体元件2的第2电路，通过绝缘元件3绝缘。即，绝缘元件3使包括相对高电压的第1半导体元件1的第1电路与包括相对低电压的第2半导体元件2的第2电路绝缘。
绝缘元件3如图7、图10和图11所示具有第3元件主面30a和第3元件背面30b。第3元件主面30a和第3元件背面30b在厚度方向z上隔开间隔。如图7、图10和图11所示，第3元件主面30a朝向厚度方向z上方。第3元件背面30b朝向厚度方向z下方，与支承基板4相对。第3元件主面30a和第3元件背面30b各自是平坦的。
绝缘元件3如图7和图10～图12等所示包括第3绝缘层31、上部配线层32、下部配线层33、多个第3焊盘34、多个第4焊盘35和多个连接配线36。
第3绝缘层31的构成材料例如包含玻璃，该玻璃例如含有SiO2。第3绝缘层31如图10和图12所示包括中间部311、上部包覆部312和下部包覆部313。如图10所示，中间部311在厚度方向z上位于上部配线层32与下部配线层33之间。上部包覆部312位于中间部311的厚度方向z上方，覆盖上部配线层32。下部包覆部313位于中间部311的厚度方向z下方，覆盖下部配线层33。
上部配线层32如图10所示形成在比中间部311靠厚度方向z上方的位置。上部配线层32包括第1线圈L1和多个引出配线321。
第1线圈L1如图10和图12所示设置在第3元件主面30a。第1线圈L1如图10和图12所示包括多个卷绕部L11。在图示的例子中，第1线圈L1包括4个卷绕部L11。卷绕部L11的数量不限定于4个，可以按照半导体器件A1的规格而适当地改变。多个卷绕部L11分别沿与厚度方向z正交的平面(x-y平面)卷绕。多个卷绕部L11各自呈涡旋状地卷绕。在图2所示的例子中，多个卷绕部L11各自在俯视时呈椭圆状地卷绕，但是也可以与该例不同，呈圆形状或矩形状地卷绕。多个卷绕部L11沿着第2方向y配置。
多个卷绕部L11各自如图7和图10～图12所示，具有内侧端L12和外侧端L13。内侧端L12是各卷绕部L11中的内侧的端部，外侧端L13是各卷绕部L11中的外侧的端部。内侧端L12在俯视时位于各卷绕部L11的中心部。在图示的例子中，内侧端L12在俯视时与各卷绕部L11的卷绕轴重叠。在各卷绕部L11，从内侧端L12沿着各卷绕部L11前进时到达外侧端L13。内侧端L12和外侧端L13中的一端是各卷绕部L11的电流输入端，另一端是各卷绕部L11的电流输出端。
多个引出配线321在上部配线层32中将多个卷绕部L11彼此电连接，或者将多个卷绕部L11与多个连接配线36电连接。如图7和图10～图12所示，多个引出配线321中包括：与配置在第2方向y的一侧的2个卷绕部L11的各外侧端L13连接，并且与多个连接配线36中的任一个连接的引出配线；与配置在第2方向y的另一侧的2个卷绕部L11的各外侧端L13连接，并且与多个连接配线36中的任一个连接的引出配线；和与多个卷绕部L11的各内侧端L12及各连接配线36连接的引出配线。一部分的引出配线321如图12所示在比第1线圈L1(各卷绕部L11)靠厚度方向z下方的位置位于第1线圈L1(各卷绕部L11)与中间部311之间，但是也可以与该结构不同，配置在比各卷绕部L11靠厚度方向z上方的位置。在此情况下，第1线圈L1在第3元件主面30a不露出，由上部包覆部312覆盖。
下部配线层33如图10所示形成在比中间部311靠厚度方向z下方的位置。下部配线层33包括第2线圈L2和多个引出配线331。
第2线圈L2如图10和图12所示设置在第3元件背面30b。第2线圈L2在厚度方向z上配置在第1线圈L1与支承基板4(后述的基材41)之间。第2线圈L2如图10和图12所示，包括多个卷绕部L21。在图示的例子中，卷绕部L21的数量与卷绕部L11的数量是相同数量，即，是4个。卷绕部L21的数量不限定于4个，能够按照半导体器件A1的规格适当地改变。多个卷绕部L21各自沿与厚度方向z正交的平面(x-y平面)卷绕。多个卷绕部L21呈涡旋状地卷绕。多个卷绕部L21各自在俯视时呈椭圆状地卷绕，也可以与该例不同，呈圆形状或矩形状地卷绕。如图2、图7和图10所示，多个卷绕部L21在俯视时与多个卷绕部L11重叠。多个卷绕部L21的各个卷绕部与多个卷绕部L11的各个卷绕部磁耦合。由此，第1线圈L1与第2线圈L2磁耦合。
多个卷绕部L21各自如图7和图10～图12所示，具有内侧端L22和外侧端L23。内侧端L22是各卷绕部L21中的内侧的端部，外侧端L23是各卷绕部L21中的外侧的端部。内侧端L22在俯视时位于各卷绕部L21的中心部。在图示的例子中，内侧端L22在俯视时与各卷绕部L21的卷绕轴重叠。在各卷绕部L21中，从内侧端L22沿着各卷绕部L21前进时到达外侧端L23。内侧端L22和外侧端L23中的任一端为各卷绕部L21的电流输入端，另一端为各卷绕部L21的电流输出端。
多个引出配线331在下部配线层33中将多个卷绕部L21彼此电连接，或者将多个卷绕部L21与多个第4焊盘35电连接。如图7和图10～图12所示，多个引出配线331中包括：与配置在第2方向y的一侧的2个卷绕部L21的各外侧端L23连接，并且与多个第4焊盘35中的任一个连接的引出配线：与配置在第2方向y的另一侧的2个卷绕部L21的各外侧端L23连接，并且与多个第4焊盘35中的任一个连接的引出配线；和与多个卷绕部L21的各内侧端L22及各第4焊盘35连接的引出配线。一部分的引出配线331如图12所示在比第2线圈L2(各卷绕部L21)靠厚度方向z上方的位置位于第2线圈L2(各卷绕部L21)与中间部311之间，但是也可以与该结构不同，配置在比各卷绕部L21靠厚度方向z下方的位置。在此情况下，第2线圈L2在第3元件背面30b不露出，被下部包覆部313覆盖。
多个第3焊盘34各自如图7和图10～图12所示，设置在第3元件背面30b。多个第3焊盘34的各构成材料例如是Cu或Cu合金。该构成材料也可以不是Cu和Cu合金中的任一者，而是Al或Al合金。多个第3焊盘34分别经由各连接配线36与上部配线层32导通。如图2所示，多个第3焊盘34在第1方向x上与第1线圈L1和第2线圈L2相比位于配置第1半导体元件1的一侧。
多个第4焊盘35各自如图7和图10～图12所示，设置在第3元件背面30b。多个第4焊盘35的各构成材料例如是Cu或Cu合金。该构成材料也可以不是Cu和Cu合金中的任一者，而是Al或Al合金。多个第4焊盘35分别与下部配线层33导通。如图2所示，多个第4焊盘35在第1方向x上与第1线圈L1和第2线圈L2相比位于配置第2半导体元件2的一侧。
多个连接配线36各自将上部配线层32的多个引出配线321的各个引出配线与多个第3焊盘34的各个焊盘连接。多个连接配线36各自被第3绝缘层31覆盖。多个连接配线36各自沿厚度方向z延伸，贯通中间部311和下部包覆部313。
如图10所示，绝缘元件3的第3绝缘层31(下部包覆部313)、多个第3焊盘34和多个第4焊盘35分别在第3元件背面30b露出。在半导体器件A1中，由于第3元件背面30b朝向厚度方向z下方，因此第3绝缘层31、第3焊盘34和第4焊盘35在绝缘元件3的下表面(朝向厚度方向z下方的面)露出。第3绝缘层31的厚度方向z下方的表面、多个第3焊盘34的各厚度方向z下方的表面和多个第4焊盘35的各厚度方向z下方的表面处于同一面。例如通过对第3元件背面30b实施镜面加工，这些表面处于同一面。此外，在图10所示的例子中，上部配线层32的一部分(例如第1线圈L1)在第3元件主面30a露出，下部配线层33的一部分(例如第2线圈L2)在第3元件背面30b露出。下部配线层33的一部分(例如第2线圈L2)的厚度方向z下方的表面与第3绝缘层31的厚度方向z下方的表面处于同一面。
支承基板4搭载有第1半导体元件1、第2半导体元件2和绝缘元件3，对他们进行支承。支承基板4通过其一部分(后述的基板配线42)形成第1半导体元件1、第2半导体元件2、绝缘元件3、多个第1外部端子51和多个第2外部端子52之间的导通路径。
支承基板4如图4～图11所示，具有搭载面40a和端子面40b。搭载面40a和端子面40b在厚度方向z上隔开间隔。搭载面40a朝向厚度方向z上方，端子面40b朝向厚度方向z下方。搭载面40a和端子面40b是平坦的。搭载面40a例如实施了镜面加工。如图4～图11所示，第1半导体元件1、第2半导体元件2和绝缘元件3搭载在搭载面40a。搭载面40a上分别紧贴着第1半导体元件1(第1元件主面10a)、第2半导体元件2(第2元件主面20a)和绝缘元件3(第3元件主面30a)而直接接合。在本发明中，所谓“A与B紧贴”，是指A与B彼此紧贴的方式。在理想条件下，在A与B的边界，不存在介于A与B之间的物体(例如尘埃等异物)和空隙，但是在该边界有可能会存在少许介于A与B之间的物体或空隙。此外，所谓“A与B直接接合”，是指A与B之间不存在粘接剂等而接合的方式。在理想条件下，A与B直接接合时，A与B紧贴。如图4～图7和图11所示，在端子面40b配置多个第1外部端子51和多个第2外部端子52。
支承基板4如图1～图11所示，包括基材41、基板配线42和多个贯通配线43。
基材41由绝缘性材料构成。该绝缘性材料例如是SiO2等非晶玻璃。该绝缘性材料也可以不是SiO2而是AlN等陶瓷。基材41如图1～图3所示，例如在俯视时为矩形状。基材41包括通过槽加工形成的槽区域。槽区域形成在基材41中的上表面(朝向厚度方向z上方的面)的一部分，是从基材41的上表面(厚度方向z)凹陷的部分。在该槽区域形成有基板配线42。
基板配线42形成在基材41的上表面(朝向厚度方向z上方的面)。基板配线42的构成材料例如是Cu或Cu合金。
基板配线42如图2、图3、图7～图11所示，包括多个第1配线部421和多个第2配线部422。
多个第1配线部421分别电气地介于第1半导体元件1与绝缘元件3的第1线圈L1之间。在各第1配线部421，直接接合着第1半导体元件1的各电极141，并且直接接合着绝缘元件3的各第3焊盘34。多个第1配线部421各自在俯视时从与第1半导体元件1重叠的区域延伸至与绝缘元件3重叠的区域。在图2和图3所示的例子中，多个第1配线部421在俯视时各自为沿第1方向x延伸的带状，并且，在俯视时与第2方向y平行(或者大致平行)地配置。各第1配线部421的形状和配置不限定于图2和图3所示的例子，能够根据第1半导体元件1的各电极141的位置和绝缘元件3的各第3焊盘34的位置适当地改变。各第1配线部421是上述第1电路的一部分。
多个第2配线部422分别电气地介于第2半导体元件2与绝缘元件3的第2线圈L2之间。在各第2配线部422，直接接合着第2半导体元件2的各电极241，并且，直接接合着绝缘元件3的各第4焊盘35。多个第2配线部422各自在俯视时，从与第2半导体元件2重叠的区域延伸至与绝缘元件3重叠的区域。在图2和图3所示的例子中，多个第2配线部422各自为在俯视时沿第1方向x延伸的带状，并且，在俯视时与第2方向y平行(或者大致平行)地配置。各第2配线部422的形状和配置不限定于图2和图3所示的例子，能够根据第2半导体元件2的各电极241的位置和绝缘元件3的各第4焊盘35的位置适当地改变。各第2配线部422是上述第2电路的一部分。
支承基板4的基材41和基板配线42(多个第1配线部421和多个第2配线部422)的各一部分在搭载面40a露出。基材41的厚度方向z上方的表面与基板配线42的厚度方向z上方的表面处于同一面。例如，通过对搭载面40a实施的镜面加工，这些表面处于同一面。搭载面40a由基材41的厚度方向z上方的表面和基板配线42的厚度方向z上方的表面构成。
在半导体器件A1中，第1半导体元件1和支承基板4设置成，一部分的第1焊盘14(多个电极141的各个电极)与多个第1配线部421的各个配线部直接接合，并且，第1绝缘层13与基材41直接接合。由此，第1半导体元件1与支承基板4紧贴。第2半导体元件2与支承基板4设置成，一部分的第2焊盘24(多个电极241的各个电极)与多个第2配线部422的各个配线部直接接合，并且，第2绝缘层23与基材41直接接合。由此，第2半导体元件2紧贴在支承基板4。绝缘元件3和支承基板4设置成，多个第3焊盘34的各个焊盘与多个第1配线部421的各个配线部直接接合，多个第4焊盘35的各个焊盘与多个第2配线部422的各个配线部直接接合，并且，第3绝缘层31与基材41直接接合。由此，绝缘元件3紧贴在支承基板4。
多个贯通配线43各自在厚度方向z上贯通基材41。多个贯通配线43的各构成材料例如为Cu或Cu合金。多个贯通配线43包括多个第1贯通部431和多个第2贯通部432。
多个第1贯通部431各自与第1半导体元件1的各电极142及各第1外部端子51相接，使他们导通。在各第1贯通部431的上表面(朝向厚度方向z上方的面)直接接合着各电极142。如图3所示，在半导体器件A1中，多个第1贯通部431在俯视时与第1半导体元件1重叠。各第1贯通部431是上述第1电路的一部分。
多个第2贯通部432各自与第2半导体元件2的各电极242及各第2外部端子52相接，使他们导通。在各第2贯通部432的上表面(朝向厚度方向z上方的面)直接接合着各电极242。如图3所示，在半导体器件A1中，多个第2贯通部432在俯视时与第2半导体元件2重叠。各第2贯通部432是上述第2电路的一部分。
在半导体器件A1中，例如通过下述的方法形成多个贯通配线43。通过对基材41照射激光，在基材41形成厚度方向z的贯通孔(或槽)。之后，通过在形成于基材41的贯通孔(或槽)形成Cu或Cu合金，形成多个贯通配线43。其中，在基材41形成了槽的情况下，在基材41的槽形成Cu或Cu合金后，通过对与形成槽的面相反一侧的基材41的面进行研磨加工，形成多个贯通配线43。
多个第1外部端子51分别与第1半导体元件1导通。多个第1外部端子51成为将半导体器件A1安装在电路板时的端子。多个第1外部端子51如图4、图6、图7和图11所示形成在支承基板4的端子面40b。多个第1外部端子51各自如图3所示，在俯视时与多个第1贯通部431的各个贯通部重叠，并且，在俯视时与第1半导体元件1重叠。多个第1外部端子51各自如图7和图11所示，与多个第1贯通部431各自的下表面(朝向厚度方向z下方的面)相接。多个第1外部端子51各自经由多个第1贯通部431的各个贯通部，分别与多个电极142的各个电极导通。在图2和图3所示的例子中，多个第1外部端子51与多个电极142的配置对应地沿第2方向y配置。多个第1外部端子51的配置不限定于图示的例子，能够按照多个电极142的位置适当地改变。各第1外部端子51例如通过非电解镀形成。各第1外部端子51例如由与各第1贯通部431相接的Ni(镍)层、覆盖Ni层的Pd(钯)层和覆盖Pd层的Au(金)层构成。各第1外部端子51的结构不限定于之前所述的例子，也可以是层叠了Ni层和Au层的结构，或者也可以是仅由Au层构成的结构。或者也可以是球形状的焊锡。
多个第2外部端子52分别与第2半导体元件2导通。多个第2外部端子52成为将半导体器件A1安装在电路板时的端子。多个第2外部端子52如图4、图5、图7和图11所示形成在支承基板4的端子面40b。多个第2外部端子52各自如图3所示，在俯视时与多个第2贯通部432的各个贯通部重叠。多个第2外部端子52分别如图7和图11所示，与多个第2贯通部432各自的下表面(朝向厚度方向z下方的面)相接。多个第2外部端子52分别经由多个第2贯通部432的各个贯通部，与多个电极242的各个电极导通。在图2和图3所示的例子中，多个第2外部端子52与多个电极242的配置对应地沿第2方向y配置。多个第2外部端子52的配置不限定于图示的例子，能够按照多个电极242的位置适当地改变。各第2外部端子52例如通过非电解镀形成。各第2外部端子52例如由与各第2贯通部432相接的Ni层、覆盖Ni层的Pd层和覆盖Pd层的Au层构成。各第2外部端子52的结构不限定于之前所述的例子，也可以是层叠了Ni层和Au层的结构，还可以是仅由Au层构成的结构。或者，也可以是球形状的焊锡。
密封树脂6形成在支承基板4的上方(搭载面40a上)，覆盖第1半导体元件1、第2半导体元件2和绝缘元件3。密封树脂6与支承基板4的搭载面40a相接。如图1所示，密封树脂6例如俯视时为矩形状。
密封树脂6具有顶面61、一对第1侧面63和一对第2侧面64。顶面61如图4～图11所示朝向厚度方向z上方。顶面61是平坦(或者大致平坦)的。一对第1侧面63分别与顶面61相连。一对第1侧面63各自是平坦(或者大致平坦)的。如图1所示，一对第1侧面63在第1方向x上隔开间隔，在第1方向x上彼此朝向相反侧。在图4、图7和图11的例子中，一对第1侧面63各自与顶面61正交。一对第2侧面64分别与顶面61相连。一对第2侧面64各自是平坦(或者大致平坦)的。如图1所示，一对第2侧面64在第2方向y上隔开间隔，在第2方向y彼此朝向相反侧。在图5和图6所示的例子中，一对第2侧面64各自与顶面61正交。
半导体器件A1的作用和效果如下所述。
半导体器件A1包括搭载了第1半导体元件1和第2半导体元件2的支承基板4。支承基板4包括绝缘性的基材41和形成在基材41的基板配线42。基板配线42包括第1配线部421和第2配线部422。第1配线部421电连接地设置于第1半导体元件1与第1线圈L1之间。第2配线部422电连接地设置于第2半导体元件2与第2线圈L2之间。采用该结构，包括第1半导体元件1的上述第1电路(例如第1配线部421)和包括第2半导体元件2的上述第2电路(例如第2配线部422)通过基材41绝缘。因此，因为基材41的绝缘耐压对第1电路与第2电路之间的绝缘耐压、即半导体器件A1的绝缘耐压造成影响，所以不会如现有技术(专利文献1)的半导体器件那样依赖于第1基岛与第2基岛的间隔距离。由此，半导体器件A1即使在实现了小型化的情况下，也能够抑制绝缘耐压的下降。
在半导体器件A1中，第1焊盘14在第1元件主面10a露出，第1元件主面10a与搭载面40a相对。而且，第1焊盘14的各电极141接合在各第1配线部421。采用该结构，因为第1半导体元件1倒装芯片接合在支承基板4，所以不需要利用接合导线进行安装。因此，半导体器件A1在实现装置的小型化(尤其是厚度方向z的尺寸的小型化)方面是令人满意的。
在半导体器件A1中，第1半导体元件1与支承基板4设置成，第1焊盘14的各电极141与基板配线42的各第1配线部421直接接合，并且第1绝缘层13与基材41直接接合。在半导体器件A1中，例如通过对第1元件主面10a和搭载面40a分别进行镜面加工，第1半导体元件1与支承基板4彼此紧贴。采用该结构，半导体器件A1不使用粘接材就能够将第1半导体元件1接合在支承基板4。此外，半导体器件A1，因为第1半导体元件1与支承基板4紧贴，所以能够抑制第1半导体元件1与支承基板4之间的间隙。在与半导体器件A1不同，例如利用导电性接合材将第1半导体元件1接合在支承基板4的情况下，在第1半导体元件1与支承基板4之间可能形成该导电性接合材的厚度的量的间隙。尘埃等异物和密封树脂6可能进入该间隙，间隙的产生、异物的混入和密封树脂6的进入等，为导致绝缘耐压下降的重要原因以及第1半导体元件1与支承基板4的接合强度下降的重要原因。另一方面，半导体器件A1通过使第1半导体元件1与支承基板4紧贴，能够抑制第1半导体元件1与支承基板4之间的间隙的产生、异物的混入和密封树脂6的进入。即，半导体器件A1能够抑制绝缘耐压的下降，并且能够抑制第1半导体元件1与支承基板4的接合强度的下降。
在半导体器件A1中，第1绝缘层13和基材41各自由玻璃(例如SiO2)构成。即，第1绝缘层13和基材41由相同材料构成。采用该结构，与第1绝缘层13和基材41由不同的材料构成的情况相比，能够提高第1绝缘层13与基材41的附着力。因此，半导体器件A1能够抑制第1半导体元件1从支承基板4剥离。这一情况，在一部分的第1焊盘14(各电极141)与各第1配线部421的关系方面也是同样的。
在半导体器件A1中，第2焊盘24在第2元件主面20a露出，第2元件主面20a与搭载面40a相对。而且，第2焊盘24的各电极241与各第2配线部422接合。采用该结构，因为第2半导体元件2倒装芯片接合在支承基板4，所以没有必要利用接合导线进行安装。因此，半导体器件A1在实现装置的小型化(尤其是厚度方向z的尺寸的小型化)方面是令人满意的。
在半导体器件A1中，第2半导体元件2和支承基板4设置成，第2焊盘24的各电极241与基板配线42的各第2配线部422直接接合，并且，第2绝缘层23与基材41直接接合。在半导体器件A1中，例如通过分别对第2元件主面20a和搭载面40a实施镜面加工，第2半导体元件2与支承基板4彼此紧贴。采用该结构，半导体器件A1不使用粘接材就能够将第2半导体元件2接合在支承基板4。此外，半导体器件A1因为第2半导体元件2与支承基板4紧贴，所以能够抑制第2半导体元件2与支承基板4之间的间隙。因此，半导体器件A1因为能够抑制第2半导体元件2与支承基板4之间的间隙的产生、异物的混入和密封树脂6的进入，所以能够抑制绝缘耐压的下降，并且抑制第2半导体元件2与支承基板4的接合强度的下降。
在半导体器件A1中，第2绝缘层23和基材41各自由玻璃(例如SiO2)构成。即，第2绝缘层23和基材41由相同的材料构成。采用该结构，与第2绝缘层23和基材41由不同材料构成的情况相比，能够提高第2绝缘层23与基材41的附着力。因此，半导体器件A1能够抑制第2半导体元件2从支承基板4剥离。这一情况，在一部分的第2焊盘24(各电极241)与各第2配线部422的关系方面也是同样的。
在半导体器件A1中，第3焊盘34和第4焊盘35在第3元件背面30b露出，第3元件背面30b与端子面40b相对。而且，第3焊盘34与第1配线部421接合，并且，第4焊盘35与第2配线部422接合。采用该结构，在第3焊盘34与第1配线部421的导通、以及第4焊盘35与第2配线部422的导通中没有必要使用接合导线。因此，半导体器件A1在实现装置的小型化(尤其是厚度方向z的尺寸的小型化)方面是令人满意的。
在半导体器件A1中，绝缘元件3和支承基板4设置成，第3焊盘34与第1配线部421直接接合，第4焊盘35与第2配线部422直接接合，并且第3绝缘层31与基材41直接接合。在半导体器件A1中，例如通过对第3元件背面30b和搭载面40a分别实施镜面加工，绝缘元件3与支承基板4彼此紧贴。采用该结构，不使用粘接剂，就能够将绝缘元件3和支承基板4接合。此外，半导体器件A1因为绝缘元件3与支承基板4紧贴，所以能够抑制绝缘元件3与支承基板4之间的间隙。因此，半导体器件A1因为能够抑制绝缘元件3与支承基板4之间的间隙的产生、异物的混入和密封树脂6的进入，所以能够抑制绝缘耐压的下降，并且能够抑制绝缘元件3与支承基板4的接合强度的下降。
在半导体器件A1中，第3绝缘层31和基材41各自由玻璃(例如SiO2)构成。即，第3绝缘层31和基材41由相同材料构成。采用该结构，与第3绝缘层31和基材41由不同材料构成的情况相比，能够提高第3绝缘层31与基材41的附着力。因此，半导体器件A1能够抑制绝缘元件3从支承基板4剥离。这一情况，在各第3焊盘34与各第1配线部421的关系以及各第4焊盘35与各第2配线部422的关系方面也是同样的。
在半导体器件A1中，第1线圈L1和第2线圈L2在俯视时位于第1半导体元件1与第2半导体元件2之间。即，第1半导体元件1和第2半导体元件2在俯视时夹着绝缘元件3配置在彼此相反的一侧。采用该结构，能够适度地确保第1配线部421与第2配线部422的间隔距离。即，能够确保包括第1半导体元件1的第1电路与包括第2半导体元件2的第2电路之间的间隔距离。因此，半导体器件A1在提高绝缘耐压方面是令人满意的。
图13和图14表示第2实施方式的半导体器件A2。如该图所示，半导体器件A2与半导体器件A1比较主要在以下方面不同。第一，半导体器件A2的基板配线42还包括多个第3配线部423和多个第4配线部424。第二，半导体器件A2的多个第1外部端子51各自在俯视时位于第1半导体元件1的外侧。第三，半导体器件A2的多个第2外部端子52各自在俯视时位于第2半导体元件2的外侧。
多个第3配线部423分别电连接地设置于第1半导体元件1与多个第1外部端子51的各个端子之间。第1半导体元件1的各电极142直接接合在各第3配线部423。多个第3配线部423各自在俯视时从与第1半导体元件1重叠的区域延伸至与各第1外部端子51重叠的区域。各第1外部端子51如上所述，在俯视时配置在第1半导体元件1的外侧。各第3配线部423的形状和配置不限定于图13所示的例子，能够根据第1半导体元件1的各电极142的位置和各第1外部端子51的位置适当地改变。
多个第4配线部424分别电连接地设置于第2半导体元件2与多个第2外部端子52的各个端子之间。第2半导体元件2的各电极242直接接合在各第4配线部424。多个第4配线部424各自在俯视时从与第2半导体元件2重叠的区域延伸至与各第2外部端子52重叠的区域。各第2外部端子52如上所述，在俯视时配置在第2半导体元件2的外侧。各第4配线部424的形状和配置不限定于图13所示的例子，能够根据第2半导体元件2的各电极242的位置和各第2外部端子52的位置适当地改变。
在半导体器件A2也是与半导体器件A1同样，包括第1半导体元件1的第1电路和包括第2半导体元件2的第2电路通过基材41绝缘。即，半导体器件A2与半导体器件A1同样地即使在实现了小型化的情况下，也能够抑制绝缘耐压的下降。这以外，半导体器件A2能够获得通过采用与半导体器件A1共同的结构而得到的效果。
在半导体器件A2中，基板配线42包括多个第3配线部423。多个第3配线部423分别位于第1半导体元件1与多个第1外部端子51之间。采用该结构，通过使各第3配线部423延伸至俯视时的第1半导体元件1的外侧，能够将各第1外部端子51配置在俯视时的第1半导体元件1的外侧。即，半导体器件A2提高了多个第1外部端子51的各配置的自由度。同样，在半导体器件A2中，基板配线42包括多个第4配线部424。多个第4配线部424分别位于第2半导体元件2与多个第2外部端子52之间。采用该结构，通过将各第4配线部424延伸至俯视时的第1半导体元件1的外侧，能够将各第2外部端子52配置在俯视时的第1半导体元件1的外侧。即，半导体器件A2提高了多个第2外部端子52的各配置的自由度。
图15和图16表示第3实施方式的半导体器件A3。如该图所示，半导体器件A3与半导体器件A1比较主要在如下方面不同。第一，半导体器件A3的第1半导体元件1的厚度方向z的朝向是相反的。第二，半导体器件A3的第2半导体元件2的厚度方向z的朝向是相反的。第三，半导体器件A3还包括多个连接部件7。
在半导体器件A3中，第1半导体元件1以第1元件背面10b与支承基板4相对的姿态配置。因此，多个第1焊盘14(多个电极141、142)在第1半导体元件1的上表面(朝向厚度方向z上方的面)露出。
同样，在半导体器件A3中，第2半导体元件2以第2元件背面20b与支承基板4相对的姿态配置。因此，多个第2焊盘24(多个电极241、242)在第2半导体元件2的上表面露出。
在半导体器件A3中，绝缘元件3的多个第3焊盘34在第3元件主面30a露出。因此，绝缘元件3不包括多个连接配线36。
在半导体器件A3中，多个第1外部端子51和多个第1贯通部431(一部分的贯通配线43)，与半导体器件A2同样地在俯视时配置在第1半导体元件1的外侧。此外，多个第2外部端子52和多个第2贯通部432(一部分的贯通配线43)，与半导体器件A2同样地在俯视时配置在第2半导体元件2的外侧。
多个连接部件7将隔开间隔的2个部位间电连接。多个连接部件7例如是接合导线。多个连接部件7的各构成材料包含Au、Cu或Al。多个连接部件7包括多个第1导线71、多个第2导线72、多个第3导线73和多个第4导线74。
多个第1导线71分别接合在第1半导体元件1的各电极141(一部分的第1焊盘14)和绝缘元件3的各第3焊盘34，使他们导通。在半导体器件A3中，因为利用各第1导线71使各电极141与各第3焊盘34导通，所以如图15和图16所示，基板配线42不包括各第1配线部421。
多个第2导线72分别接合在第2半导体元件2的各电极241(一部分的第2焊盘24)和基板配线42的各第2配线部422，使他们导通。此外，半导体器件A3的各第2配线部422与半导体器件A1同样地与各第4焊盘35接合，但是在俯视时没有延伸至第2半导体元件2，没有与各电极241接合。在半导体器件A3中，因为利用各第2导线72使各电极241与各第2配线部422导通，所以如图15和图16所示，各第2配线部422在俯视时没有与第2半导体元件2重叠。
多个第3导线73分别接合在第1半导体元件1的各电极142(一部分的第1焊盘14)和多个贯通配线43的各第1贯通部431，使他们导通。在半导体器件A3中，因为利用各第3导线73使各电极142与各第1贯通部431导通，所以如图15和图16所示，基板配线42不包括各第3配线部423。
多个第4导线74分别接合在第2半导体元件2的各电极242(一部分的第2焊盘24)和多个贯通配线43的各第2贯通部432，使他们导通。在半导体器件A3中，因为利用各第4导线74使各电极242与各第2贯通部432导通，所以如图15和图16所示，基板配线42不包括各第4配线部424。
在半导体器件A3也与各半导体器件A1、A2同样地，包括第1半导体元件1的第1电路和包括第2半导体元件2的第2电路通过基材41而绝缘。即，半导体器件A3与各半导体器件A1、A2同样地，即使在实现了小型化的情况下，也能够抑制绝缘耐压的下降。此外，半导体器件A3能够获得通过与各半导体器件A1、A2共同的结构得到的效果。
在半导体器件A3中，由于各第4焊盘35配置在第3元件背面30b，所以为了使各第2导线72与各第4焊盘35导通，基板配线42包括各第2配线部422。与该结构不同，在各第4焊盘35在第3元件主面30a露出的情况下，也可以如图17和图18所示，将各第2导线72代替各第2配线部422地接合在各第4焊盘35。此外，在图17和图18所示的例子中，因为不需要各第2配线部422，所以基板配线42不包括各第2配线部422。此外，各第4焊盘35经由各连接配线36与下部配线层33导通。
图19～图21表示第4实施方式的半导体器件A4。如该图所示，半导体器件A4与半导体器件A1比较，主要在如下方面不同。半导体器件A4中，第2线圈L2形成在支承基板4。
在半导体器件A4中，基板配线42如图19～图21所示那样还包括第5配线部425。第5配线部425包括第2线圈L2和引出配线426。第2线圈L2与各半导体器件A1～A3同样地具有多个卷绕部L21。引出配线426如图21所示的那样例如将各外侧端L23与多个第2配线部422中的任一个连接。此时，该第2配线部422和引出配线426也可以一体地形成。
在半导体器件A4中，绝缘元件3如图20所示的那样还包括第6焊盘37。第6焊盘37与第2线圈L2的多个内侧端L22分别接合。各第6焊盘37通过下部配线层33的引出配线331与各第4焊盘35导通。
在半导体器件A4中也与各半导体器件A1～A3同样地，包括第1半导体元件1的第1电路和包括第2半导体元件2的第2电路通过基材41绝缘。即，半导体器件A4与各半导体器件A1～A3同样地，即使在实现了小型化的情况下，也能够抑制绝缘耐压的下降。此外，半导体器件A4能够获得通过与各半导体器件A1～A3共同的结构得到的效果。
在图19～图21所示的半导体器件A4中，第2线圈L2的各内侧端L22通过绝缘元件3的下部配线层33(各引出配线331)与多个第2配线部422的任一个导通，但是也可以与该结构不同，如图22所示的那样，通过第5配线部425(引出配线426)将各内侧端L22与多个第2配线部422中的任一个连接。
第1实施方式～第4实施方式的各半导体器件A1～A4也可以构成为支承基板4还包括散热部44。图23表示在半导体器件A1中增加了散热部44的例子。
如图23所示，散热部44在厚度方向z贯通基材41。散热部44例如形成在第1半导体元件1的厚度方向z下方。即，散热部44例如在俯视时形成在与第1半导体元件1重叠的区域。其中，散热部44的形成区域不被特别限定。但是，散热部44至少以避开各第1配线部421(在存在各第3配线部423的情况下，还避开各第3配线部423)的方式形成。散热部44例如与贯通配线43同样地由Cu或Cu合金构成。
图23所示的半导体器件，因为能够通过散热部44释放来自第1半导体元件1的热量，所以能够提高来自第1半导体元件1的热量的散热性。
在图23所示的例子中，散热部44在俯视时配置在与第1半导体元件1重叠的区域，但是也可以与该结构不同，散热部44形成在第2半导体元件2的厚度方向z下方。即，散热部44也可以构成为，在俯视时形成在与第2半导体元件2重叠的区域。在此情况下，因为能够利用散热部44释放来自第2半导体元件2的热量，所以能够提高来自第2半导体元件2的热量的散热性。但是，在施加至第1半导体元件1的电源电压比施加至第2半导体元件2的电源电压高的例子中，因为第1半导体元件1的发热量比第2半导体元件2的发热量多，所以散热部44优选配置在第1半导体元件1的下方。或者也可以是，在支承基板4设置多个散热部44，多个散热部44分别形成在第1半导体元件1的厚度方向z下方和第2半导体元件2的厚度方向z下方。
第1实施方式～第4实施方式的各半导体器件A1～A4还可以包括树脂材67。图24表示在半导体器件A1中增加了树脂材67的变形例。
如图24所示，树脂材67形成在支承基板4的端子面40b。树脂材67例如在第1方向x上配置在多个第1外部端子51与多个第2外部端子52之间。树脂材67由绝缘性的树脂材料构成，该树脂材料例如能够列举环氧树脂、聚酰亚胺树脂和苯酚树脂等。
图24所示的半导体器件的树脂材67保护基材41的端子面40b。由此，该半导体器件能够抑制在基材41形成瑕疵。此外，该半导体器件中，树脂材67作为基材41的增强件发挥作用，能够抑制基材41的裂开。
第1实施方式～第4实施方式的各半导体器件A1～A4还可以包括覆盖绝缘元件3的一部分的钝化膜38。图25表示在半导体器件A1中在绝缘元件3增加了钝化膜38的例子。
如图25所示，钝化膜38例如覆盖绝缘元件3的上表面(第3元件主面30a)。此外，在多个第3焊盘34或多个第4焊盘35设置在第3元件主面30a的情况下(例如图16或图18所示的结构例)，钝化膜38以使各第3焊盘34和各第4焊盘35露出的方式形成。也可以与图25所示的结构不同，钝化膜38与第3元件主面30a一起覆盖绝缘元件3的侧面(朝向第1方向x的面和朝向第2方向y的面)。钝化膜38例如由聚酰亚胺构成。
图25所示的半导体器件，利用钝化膜38能够保护在第3元件主面30a露出的第1线圈L1。
第1实施方式～第4实施方式的各半导体器件A1～A4也可以构成为，多个第1外部端子51和多个第2外部端子52不仅形成在半导体器件A1的背面，还形成在侧面。图26表示在半导体器件A1中，多个第1外部端子51和多个第2外部端子52各自还形成在基材41的侧面(朝向第1方向x的各侧面)的例子。
在图26所示的半导体器件中，各贯通配线43形成至基材41的侧面，在该侧面露出。由此，各贯通配线43在从基材41的侧面露出的表面形成各第1外部端子51或各第2外部端子52。进一步，在这样的变形例中，也可以是，如图27所示，各贯通配线43的第1方向x外方侧且厚度方向z下方侧的角部凹陷。这样的图27所示的半导体器件，容易进行将该半导体器件安装在电路板时的安装状态的检查。
在第1实施方式～第4实施方式中，说明了第1半导体元件1、第2半导体元件2和绝缘元件3分别直接接合在支承基板4的例子，但是并不限定于此，也可以使用焊锡、金属膏材或烧结金属等导电性接合材进行接合。
在第1实施方式～第4实施方式中，说明了第1半导体元件1为驱动元件、第2半导体元件2为控制元件的例子，但是也可以反过来，第1半导体元件1为控制元件，第2半导体元件2为驱动元件。
在第1实施方式～第4实施方式的各半导体器件A1～A4中，第1线圈L1和第2线圈L2例如可以为图28～图30所示的结构。图28～图30表示变形例的第1线圈L1和第2线圈L2。图28～图30主要表示了变形例的第1线圈L1的结构，但是第2线圈L2也是同样的。
在各半导体器件A1～A4中，第1线圈L1的2个卷绕部L11的各外侧端L13由引出配线321电连接。而在图28和图29所示的例子中，第1线圈L1的2个卷绕部L11的各内侧端L12由引出配线321电连接。此外，在图28所示的例子和图29所示的例子中，各引出配线321的配线形状不同，但是电连接关系是相同的。此外，在图30所示的例子中，第1线圈L1的4个卷绕部L11各自电独立，在2个卷绕部L11之间，内侧端L12彼此和外侧端L13彼此都没有被引出配线321电连接。同样地，在各半导体器件A1～A4中，第2线圈L2的2个卷绕部L21的各外侧端L23由引出配线331电连接，而在图28和图29所示的例子中，第2线圈L2的2个卷绕部L21的各内侧端L22由引出配线331电连接。此外，在图28所示的例子和图29所示的例子中，各引出配线331的配线形状不同，但是电连接关系是相同的。此外，在图30所示的例子中，第2线圈L2的4个卷绕部L21各自电独立，在2个卷绕部L21之间，内侧端L22彼此和外侧端L23彼此都没有被引出配线331电连接。
本发明的半导体器件不限定于上述的实施方式。本发明的半导体器件的各部分的具体结构能够进行各种设计改变。例如，本发明包括以下的附记中记载的实施方式。
附记1.
一种半导体器件，其包括：
第1半导体元件；
第2半导体元件；
包含第1线圈的绝缘元件；
与所述第1线圈磁耦合的第2线圈；和
搭载所述第1半导体元件和所述第2半导体元件的支承基板，
所述支承基板包含绝缘性的基材和形成在所述基材的基板配线，
所述基板配线包含电连接地设置于所述第1半导体元件与所述第1线圈之间的第1配线部，和电连接地设置于所述第2半导体元件与所述第2线圈之间的第2配线部，
所述第2线圈配置在所述第1线圈与所述基材之间，
所述绝缘元件由所述支承基板支承。
附记2.
如附记1所述的半导体器件，
所述第1半导体元件是用于驱动开关元件的驱动元件，
所述第2半导体元件是用于控制所述开关元件的驱动的控制元件，
所述驱动元件需要比所述控制元件高的电压。
附记3.
如附记1或2所述的半导体器件，
所述支承基板具有搭载所述第1半导体元件、所述第2半导体元件和所述绝缘元件的搭载面，
所述搭载面朝向所述支承基板的厚度方向的一方，
所述基材和所述基板配线各自的一部分在所述搭载面露出。
附记4.
如附记3所述的半导体器件，
所述基材由玻璃构成。
附记5.
如附记3或4所述的半导体器件，
所述第1半导体元件具有在所述厚度方向上彼此朝向相反侧的第1元件主面和第1元件背面，并且包含第1基板、第1配线层、第1绝缘层和第1焊盘，
所述第1基板具有形成有第1功能电路的第1功能面，
所述第1配线层与所述第1功能电路导通并且形成在所述第1功能面上，
所述第1绝缘层覆盖所述第1配线层，并且形成在所述第1功能面上，
所述第1焊盘与所述第1配线层导通，
所述第1绝缘层和所述第1焊盘在所述第1元件主面露出。
附记6.
如附记5所述的半导体器件，
所述第1元件主面在所述厚度方向上与所述搭载面相对，
所述第1半导体元件和所述支承基板中，所述第1焊盘与所述第1配线部直接接合，并且所述第1绝缘层与所述基材直接接合。
附记7.
如附记5或6所述的半导体器件，
所述第1绝缘层由玻璃构成。
附记8.
如附记3～7中任一项所述的半导体器件，
所述第2半导体元件具有在所述厚度方向上彼此朝向相反侧的第2元件主面和第2元件背面，并且包含第2基板、第2配线层、第2绝缘层和第2焊盘，
所述第2基板具有形成有第2功能电路的第2功能面，
所述第2配线层与所述第2功能电路导通，并且形成在所述第2功能面上，
所述第2绝缘层覆盖所述第2配线层，并且形成在所述第2功能面上，
所述第2焊盘与所述第2配线层导通，
所述第2绝缘层和所述第2焊盘在所述第2元件主面露出。
附记9.
如附记8所述的半导体器件，
所述第2元件主面在所述厚度方向上与所述搭载面相对，
所述第2半导体元件和所述支承基板中，所述第2焊盘与所述第2配线部直接接合，并且所述第2绝缘层与所述基材直接接合。
附记10.
如附记8或9所述的半导体器件，
所述第2绝缘层由玻璃构成。
附记11.
如附记3～10中任一项所述的半导体器件，
所述绝缘元件包括所述第2线圈和第3绝缘层，
所述第3绝缘层的至少一部分在所述厚度方向上位于所述第1线圈与所述第2线圈之间。
附记12.
如附记11所述的半导体器件，
所述绝缘元件具有在所述厚度方向上彼此朝向相反侧的第3元件主面和第3元件背面，
所述第3元件背面在所述厚度方向上与所述搭载面相对，
所述第1线圈配置在所述第3元件主面，
所述第2线圈配置在所述第3元件背面。
附记13.
如附记12所述的半导体器件，
所述绝缘元件包括：与所述第1线圈相连的第3焊盘；和与所述第2线圈相连的第4焊盘，
所述第3焊盘、所述第4焊盘和所述第3绝缘层在所述第3元件背面露出，
所述绝缘元件和所述支承基板中，所述第3焊盘与所述第1配线部直接接合，所述第4焊盘与所述第2配线部直接接合，所述第3绝缘层与所述基材直接接合。
附记14.
如附记11～13中任一项所述的半导体器件，
所述第3绝缘层由玻璃构成。
附记15.
如附记3～14中任一项所述的半导体器件，
所述支承基板包含在所述厚度方向上看时配置在与所述第1半导体元件重叠的区域并且在所述厚度方向上贯通所述基材的散热部。
附记16.
如附记3～15中任一项所述的半导体器件，
还包括与所述第1半导体元件导通的第1外部端子和与所述第2半导体元件导通的第2外部端子，
所述支承基板具有在所述厚度方向上朝向与所述搭载面相反的一侧并且用于配置所述第1外部端子和所述第2外部端子的端子面。
附记17.
如附记16所述的半导体器件，
所述基板配线包含：电连接地设置于所述第1半导体元件与所述第1外部端子之间的第3配线部；和电连接地设置于所述第2半导体元件与所述第2外部端子之间的第4配线部，
所述第1外部端子在所述厚度方向看时配置在所述第1半导体元件的外侧，
所述第2外部端子在所述厚度方向看时配置在所述第2半导体元件的外侧。
附记18.
如附记17所述的半导体器件，
还包括绝缘性的树脂材，其形成在所述端子面，在所述厚度方向看时位于所述第1外部端子与所述第2外部端子之间。
附记19.
如附记3～18中任一项所述的半导体器件，
所述第1线圈和所述第2线圈在所述厚度方向看时位于所述第1半导体元件与所述第2半导体元件之间。
附记20.
如附记3～19中任一项所述的半导体器件，
所述第1线圈和所述第2线圈各自具有在与所述厚度方向正交的平面上卷绕形成的2个卷绕部，
在所述第1线圈和所述第2线圈的各个线圈中，所述2个卷绕部各自具有电流输入端和电流输出端，所述电流输入端彼此或所述电流输出端彼此相连。
附图标记的说明
A1～A4：半导体器件 L1：第1线圈 L11：卷绕部
L12：内侧端 L13：外侧端 L2：第2线圈
L21：卷绕部 L22：内侧端 L23：外侧端
1： 第1半导体元件 10a： 第1元件主面
10b： 第1元件背面 11： 第1基板
11a：第1功能面 12：第1配线层
13：第1绝缘层14：第1焊盘 141、142：电极
2： 第2半导体元件 20a： 第2元件主面
20b： 第2元件背面 21： 第2基板
21a：第2功能面 22：第2配线层
23：第2绝缘层24：第2焊盘 241、242：电极
3：绝缘元件30a：第3元件主面30b：第3元件背面
31：第3绝缘层311：中间部312：上部包覆部
313：下部包覆部32：上部配线层321：引出配线
33： 下部配线层 331： 引出配线 34： 第3焊盘
35：第4焊盘 36：连接配线 37： 第6焊盘
38：钝化膜 4：支承基板 40a：搭载面
40b：端子面 41：基材 42：基板配线
421：第1配线部422：第2配线部423：第3配线部
424：第4配线部425：第5配线部426：引出配线
43： 贯通配线 431： 第1贯通部 432： 第2贯通部
44：散热部 51： 第1外部端子 52： 第2外部端子
6： 密封树脂 61：顶面 63： 第1侧面
64：第2侧面 67：树脂材 7：连接部件
71：第1导线 72：第2导线 73：第3导线
74：第4导线。

Claims (20)

1.一种半导体器件，其特征在于，包括：
第1半导体元件；
第2半导体元件；
包含第1线圈的绝缘元件；
与所述第1线圈磁耦合的第2线圈；和
搭载所述第1半导体元件和所述第2半导体元件的支承基板，
所述支承基板包含绝缘性的基材和形成在所述基材的基板配线，
所述基板配线包含电连接地设置于所述第1半导体元件与所述第1线圈之间的第1配线部，和电连接地设置于所述第2半导体元件与所述第2线圈之间的第2配线部，
所述第2线圈配置在所述第1线圈与所述基材之间，
所述绝缘元件由所述支承基板支承。
2.如权利要求1所述的半导体器件，其特征在于：
所述第1半导体元件是用于驱动开关元件的驱动元件，
所述第2半导体元件是用于控制所述开关元件的驱动的控制元件，
所述驱动元件需要比所述控制元件高的电压。
3.如权利要求1或2所述的半导体器件，其特征在于：
所述支承基板具有搭载所述第1半导体元件、所述第2半导体元件和所述绝缘元件的搭载面，
所述搭载面朝向所述支承基板的厚度方向的一方，
所述基材和所述基板配线各自的一部分在所述搭载面露出。
4.如权利要求3所述的半导体器件，其特征在于：
所述基材由玻璃构成。
5.如权利要求3或4所述的半导体器件，其特征在于：
所述第1半导体元件具有在所述厚度方向上彼此朝向相反侧的第1元件主面和第1元件背面，并且包含第1基板、第1配线层、第1绝缘层和第1焊盘，
所述第1基板具有形成有第1功能电路的第1功能面，
所述第1配线层与所述第1功能电路导通并且形成在所述第1功能面上，
所述第1绝缘层覆盖所述第1配线层，并且形成在所述第1功能面上，
所述第1焊盘与所述第1配线层导通，
所述第1绝缘层和所述第1焊盘在所述第1元件主面露出。
6.如权利要求5所述的半导体器件，其特征在于：
所述第1元件主面在所述厚度方向上与所述搭载面相对，
所述第1半导体元件和所述支承基板中，所述第1焊盘与所述第1配线部直接接合，并且所述第1绝缘层与所述基材直接接合。
7.如权利要求5或6所述的半导体器件，其特征在于：
所述第1绝缘层由玻璃构成。
8.如权利要求3～7中任一项所述的半导体器件，其特征在于：
所述第2半导体元件具有在所述厚度方向上彼此朝向相反侧的第2元件主面和第2元件背面，并且包含第2基板、第2配线层、第2绝缘层和第2焊盘，
所述第2基板具有形成有第2功能电路的第2功能面，
所述第2配线层与所述第2功能电路导通，并且形成在所述第2功能面上，
所述第2绝缘层覆盖所述第2配线层，并且形成在所述第2功能面上，
所述第2焊盘与所述第2配线层导通，
所述第2绝缘层和所述第2焊盘在所述第2元件主面露出。
9.如权利要求8所述的半导体器件，其特征在于：
所述第2元件主面在所述厚度方向上与所述搭载面相对，
所述第2半导体元件和所述支承基板中，所述第2焊盘与所述第2配线部直接接合，并且所述第2绝缘层与所述基材直接接合。
10.如权利要求8或9所述的半导体器件，其特征在于：
所述第2绝缘层由玻璃构成。
11.如权利要求3～10中任一项所述的半导体器件，其特征在于：
所述绝缘元件包括所述第2线圈和第3绝缘层，
所述第3绝缘层的至少一部分在所述厚度方向上位于所述第1线圈与所述第2线圈之间。
12.如权利要求11所述的半导体器件，其特征在于：
所述绝缘元件具有在所述厚度方向上彼此朝向相反侧的第3元件主面和第3元件背面，
所述第3元件背面在所述厚度方向上与所述搭载面相对，
所述第1线圈配置在所述第3元件主面，
所述第2线圈配置在所述第3元件背面。
13.如权利要求12所述的半导体器件，其特征在于：
所述绝缘元件包括：与所述第1线圈相连的第3焊盘；和与所述第2线圈相连的第4焊盘，
所述第3焊盘、所述第4焊盘和所述第3绝缘层在所述第3元件背面露出，
所述绝缘元件和所述支承基板中，所述第3焊盘与所述第1配线部直接接合，所述第4焊盘与所述第2配线部直接接合，所述第3绝缘层与所述基材直接接合。
14.如权利要求11～13中任一项所述的半导体器件，其特征在于：
所述第3绝缘层由玻璃构成。
15.如权利要求3～14中任一项所述的半导体器件，其特征在于：
所述支承基板包含在所述厚度方向上看时配置在与所述第1半导体元件重叠的区域并且在所述厚度方向上贯通所述基材的散热部。
16.如权利要求3～15中任一项所述的半导体器件，其特征在于：
还包括与所述第1半导体元件导通的第1外部端子和与所述第2半导体元件导通的第2外部端子，
所述支承基板具有在所述厚度方向上朝向与所述搭载面相反的一侧并且用于配置所述第1外部端子和所述第2外部端子的端子面。
17.如权利要求16所述的半导体器件，其特征在于：
所述基板配线包含：电连接地设置于所述第1半导体元件与所述第1外部端子之间的第3配线部；和电连接地设置于所述第2半导体元件与所述第2外部端子之间的第4配线部，
所述第1外部端子在所述厚度方向看时配置在所述第1半导体元件的外侧，
所述第2外部端子在所述厚度方向看时配置在所述第2半导体元件的外侧。
18.如权利要求17所述的半导体器件，其特征在于，
还包括绝缘性的树脂材，其形成在所述端子面，在所述厚度方向看时位于所述第1外部端子与所述第2外部端子之间。
19.如权利要求18所述的半导体器件，其特征在于：
所述第1线圈和所述第2线圈在所述厚度方向看时位于所述第1半导体元件与所述第2半导体元件之间。
20.如权利要求3～19中任一项所述的半导体器件，其特征在于：
所述第1线圈和所述第2线圈各自具有在与所述厚度方向正交的平面上卷绕形成的2个卷绕部，
在所述第1线圈和所述第2线圈的各个线圈中，所述2个卷绕部各自具有电流输入端和电流输出端，所述电流输入端彼此或所述电流输出端彼此相连。
CN202280047734.8A 2021-07-06 2022-06-20 半导体器件 Pending CN117616563A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021112293 2021-07-06
JP2021-112293 2021-07-06
PCT/JP2022/024518 WO2023282040A1 (ja) 2021-07-06 2022-06-20 半導体装置

Publications (1)

Publication Number Publication Date
CN117616563A true CN117616563A (zh) 2024-02-27

Family

ID=84801503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280047734.8A Pending CN117616563A (zh) 2021-07-06 2022-06-20 半导体器件

Country Status (4)

Country Link
JP (1) JPWO2023282040A1 (zh)
CN (1) CN117616563A (zh)
DE (1) DE112022003413T5 (zh)
WO (1) WO2023282040A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5303167B2 (ja) * 2008-03-25 2013-10-02 ローム株式会社 スイッチ制御装置及びこれを用いたモータ駆動装置
JP6591637B2 (ja) * 2013-11-13 2019-10-16 ローム株式会社 半導体装置および半導体モジュール
JP6062486B2 (ja) * 2015-05-13 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2023282040A1 (zh) 2023-01-12
WO2023282040A1 (ja) 2023-01-12
DE112022003413T5 (de) 2024-04-18
US20240136347A1 (en) 2024-04-25

Similar Documents

Publication Publication Date Title
US6885096B2 (en) Semiconductor device having at least three power terminals superposed on each other
US8796831B2 (en) Complex semiconductor packages and methods of fabricating the same
US8198712B2 (en) Hermetically sealed semiconductor device module
US9363894B2 (en) Circuit device
WO2021251126A1 (ja) 半導体装置
US9362205B2 (en) Circuit device
US20080246137A1 (en) Integrated circuit device and method for the production thereof
WO2021005916A1 (ja) 半導体装置及び電子装置
WO2021200336A1 (ja) 電子装置
US20230163078A1 (en) Semiconductor device
CN111081667A (zh) 半导体子组件和半导体功率模块
CN116783700A (zh) 半导体器件
CN117616563A (zh) 半导体器件
US9633927B2 (en) Chip arrangement and method for producing a chip arrangement
WO2021187018A1 (ja) 半導体装置
US11145629B2 (en) Semiconductor device and power conversion device
US20240234402A9 (en) Semiconductor device
CN111354709A (zh) 半导体装置及其制造方法
WO2022168606A1 (ja) 半導体装置
WO2023162700A1 (ja) 半導体装置
WO2024043008A1 (ja) 半導体装置
WO2021182016A1 (ja) 半導体装置
WO2023199808A1 (ja) 半導体装置
US20230290741A1 (en) Semiconductor module, semiconductor device and vehicle
WO2024053333A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination