CN117596965A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117596965A
CN117596965A CN202311046497.6A CN202311046497A CN117596965A CN 117596965 A CN117596965 A CN 117596965A CN 202311046497 A CN202311046497 A CN 202311046497A CN 117596965 A CN117596965 A CN 117596965A
Authority
CN
China
Prior art keywords
line
substrate
link
line pattern
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311046497.6A
Other languages
English (en)
Inventor
权会容
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN117596965A publication Critical patent/CN117596965A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/82—Interconnections, e.g. terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/874—Passivation; Containers; Encapsulations including getter material or desiccant
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供一种显示装置。该显示装置包括：第一基板，包括有多个子像素的有效区域和围绕有效区域的非有效区域，并由透明导电氧化物或氧化物半导体之一制成；设置在第一基板上的多条信号线；设置在第一基板上非有效区域中的焊盘部；连接焊盘部和多条信号线的多条链接线；设置在第一基板和多条链接线之间的多个无机绝缘层；和设置在第一基板和多条链接线上的第二基板，其中多条链接线中多条第一链接线每条包括连接到多条信号线的第一线图案、连接到焊盘部的第二线图案、和连接第一链接线的第一线图案和第二线图案并与第二基板的末端重叠的第三线图案，并且多个无机绝缘层设置在除第二基板的该末端与第一链接线的第三线图案重叠的区域之外的区域中以改善防潮性能并抑制外周部分中裂缝的发生。

Description

显示装置
本申请要求享有在韩国知识产权局于2022年8月18日提交的韩国专利申请第10-2022-0103432号的优先权。
技术领域
本公开内容涉及一种显示装置。
背景技术
用于计算机、电视或蜂窝电话的显示器的显示装置包括有机发光显示装置(OLED)和液晶显示装置(LCD)。OLED是自发光装置，而LCD需要单独的光源。
显示装置具有广泛的多种多样应用，包括个人数字助理、以及计算机和电视的显示器。正在研究具有大显示面积以及减小的体积和重量的显示装置。
近来，柔性显示装置作为下一代显示装置已经受到关注。在柔性显示装置中，在柔性塑料制成的柔性基板上形成显示元件和线，柔性显示装置甚至在被折叠或卷曲时也可以显示图像。
发明内容
要由本公开内容实现的一个目的是提供一种没有塑料基板的显示装置，以改善防潮性能。
要由本公开内容实现的另一个目的是提供一种显示装置，这种显示装置抑制了第一基板中和/或多个无机绝缘层中裂缝(crack)的发生，尤其是设有柔性膜的显示装置的一部分外周部分中裂缝的发生。
要由本公开内容实现的又一个目的是提供一种显示装置，这种显示装置抑制了链接线(link line)中裂缝的发生和/或裂缝的传播。尤其是，要由本公开内容实现的一个目的是提供一种显示装置，这种显示装置不用塑料基板，因而改善了防潮性能，并且抑制了外周部分中裂缝的发生。
这些目的中的一个目的或多个目的由独立权利要求的特征解决。本公开内容的目的不限于上述目的，从以下的描述，本领域的技术人员能够清楚地理解以上没有提及的其他目的。
根据本公开内容的一个方面，提供一种显示装置，这种显示装置将透明导电氧化物层和氧化物半导体层之一来替代塑料基板作为基板。
根据本公开内容的一个方面，提供一种显示装置。这种显示装置包括：包括有效区域和非有效区域的第一基板，所述有效区域有多个子像素，所述非有效区域围绕所述有效区域，并且所述第一基板由透明导电氧化物或者氧化物半导体中的一种制成；多条信号线，设置在所述第一基板上；焊盘部，在所述非有效区域中设置在所述第一基板上；多条链接线，连接所述焊盘部和所述多条信号线；多个无机绝缘层，设置在所述第一基板上，例如设置在所述第一基板与所述多条链接线之间；和第二基板，设置在所述第一基板和所述多条链接线上，其中，在所述多条链接线中的多条第一链接线每一条包括连接到所述多条信号线的第一线图案、连接到所述焊盘部的第二线图案、和连接所述第一链接线的所述第一线图案和所述第二线图案并且与所述第二基板的(末(tip))端有重叠的第三线图案。所述多个无机绝缘层设置在除所述第二基板的(末)端与所述第一链接线的所述第三线图案有重叠的区域之外的区域中。通过这些手段，可以改善防潮性能，并且抑制外周部分中裂缝的发生。这种显示装置还可以包括填充层，所述填充层设置在所述第一链接线的所述第三线图案与所述第一基板之间。
根据本公开内容的另一个方面，提供一种显示装置。这种显示装置包括：包括有效区域和非有效区域的第一基板，所述非有效区域围绕所述有效区域，并且所述第一基板由透明导电氧化物制成和/或氧化物半导体制成；多条信号线，在所述有效区域中设置在所述第一基板上；多条链接线，连接至所述多条信号线并且设置成延伸到所述非有效区域；焊盘部，在所述非有效区域中连接至所述多条链接线；多个无机绝缘层，在所述第一基板上设置成与所述多条链接线重叠；第二基板，设置在所述第一基板上；和填充层，在所述第一基板上设置在与所述第二基板的(末)端有重叠的区域中，其中，在所述多条链接线中的多条第一链接线每一条包括设置成与所述有效区域相邻的第一线图案、与所述第一线图案间隔开并且设置成靠近所述第一基板的外周的第二线图案、和连接所述第一链接线的所述第一线图案和所述第二线图案的第三线图案，并且所述填充层设置在所述第二基板的所述(末)端与所述第一链接线的所述第三线图案有重叠的区域中。通过这些手段，可以抑制链接线中裂缝的发生和裂缝的传播。所述多个无机绝缘层可以设置在除所述第二基板的所述(末)端与所述第一链接线的所述第三线图案有重叠的区域之外的区域中。
根据这些方面中任一方面的显示装置可以包括以下特征中的一个特征或多个特征：
这种显示装置可以是可弯折的、柔性的、可卷的或者可变形的显示装置。尤其是，第一基板可以是可弯折的、柔性的、可卷的或者可变形的。
所述多条链接线可以将焊盘部中设置的多个焊盘电极连接到那些信号线，例如，每条链接线可以连接到所述焊盘电极中的一个焊盘电极。
所述多条链接线可以包括多条第一链接线和多条第二链接线。所述第一链接线可以连接到随时间恒定地施加电压或者信号的信号线。所述第二链接线可以连接到施加时变(time varying)电压或者信号的信号线。
第二基板可以与所述多条链接线有重叠，尤其是可以与这些链接线被连接到信号线所处的这些链接线的一部分(即，第一线图案)重叠。也就是说，第一线图案可以被第二基板重叠，并且/或者第二线图案可以被第二基板暴露。第二线图案可以与第一线图案间隔开。第三线图案与第二基板的一端(即，边缘)有重叠，即，与第二基板的与焊盘部相邻的那端有重叠。
所述无机绝缘层可以包括(上和/或下)缓冲层、钝化层和/或栅极绝缘层。所述无机绝缘层可以设置在除第二基板的所述(末)端与所述第一链接线的所述第三线图案有重叠的区域之外的区域中。也就是说，所述无机绝缘层可以暴露一个区域，例如，第一基板上的一个区域，第二基板的所述(末)端设置在该区域，和/或暴露所述第三线图案设置在其中的区域的一部分。所述无机绝缘层可以暴露一个区域，例如，第一基板上的一个区域，该区域被第二基板的所述(末)端重叠、和/或面对第二基板的所述(末)端、和/或与第二基板的所述(末)端相对、和/或在第二基板的所述(末)端下方。所述无机绝缘层可以不与第二基板的所述(末)端重叠。
所述第一链接线的所述第一线图案和所述第二线图案可以设置在同一层上。所述第一链接线的所述第一线图案和所述第二线图案可以设置在与所述多条信号线中至少一条信号线的同一层上。所述第一链接线的所述第一线图案和所述第二线图案可以设置在与所述第一链接线的所述第三线图案不同的层上。所述第一链接线的所述第三线图案可以设置在所述第一链接线的所述第一线图案和所述第二线图案上，并且/或者与所述第一链接线的所述第一线图案和所述第二线图案相接触。所述无机绝缘层中至少一个无机绝缘层可以设置在所述第一链接线的所述第一线图案和/或所述第二线图案上，并且所述第三线图案可以通过所述无机绝缘层中所述至少一个无机绝缘层连接至所述第一线图案和/或所述第二线图案。
第一基板可以在被第二基板的那端所重叠的区域中被暴露。填充层可以设置在第一基板的暴露区域中。填充层可以设置在所述第一链接线的所述第一线图案和所述第二线图案之间。填充层可以由有机绝缘材料制成。
这种显示装置还可以包括设置在有效区域中的滤色器，其中填充层可以由与所述滤色器相同的材料制成。
所述多个无机绝缘层可以包括第一钝化层，所述第一钝化层设置在所述第一链接线的所述第一线图案和所述第二线图案上。所述第一钝化层可以与所述填充层的侧表面相接触。所述第一钝化层可以设置在所述填充层与所述第一链接线的所述第一线图案和/或所述第二线图案之间。
所述多条第一链接线可以连接至位于所述焊盘部的两个(末)端处的焊盘电极。也就是说，所述焊盘部可以包括(例如，布置成一条线的)多个焊盘电极，并且所述第一链接线分别连接到两个最靠外的焊盘电极。
所述多条第一链接线每一条可以连接至施加恒定电压的所述多条信号线中的一条信号线，例如连接到高电位电源线或者低电位电源线，或者连接至虚设线中的一条虚设线。
所述多条链接线可以包括多条第二链接线，所述多条第二链接线设置在所述多条(例如，两条)第一链接线之间并且/或者连接至设置在所述焊盘部的最靠外焊盘电极之间的焊盘电极。所述多条第二链接线中每一条可以连接至施加时变电压的所述多条信号线中的一条信号线，例如，连接到数据线或者栅极线。
所述多个无机绝缘层可以设置在所有设置有所述多条第二链接线的区域中。所述多个无机绝缘层可以与所述多条第二链接线相重叠。
所述多条第二链接线可以具有比所述多条第一链接线更小的宽度。
第二链接线可以具有与第一链接线相同的构造。所述多条第二链接线每一条可以包括：第一线图案，连接到所述多条信号线；第二线图案，连接到所述焊盘部；和第三线图案，可以连接所述第二链接线的所述第一线图案和所述第二线图案，并且与所述第二基板的所述(末)端有重叠。所述多个无机绝缘层可以设置在除所述第二基板的所述(末)端与所述第二链接线的所述第三线图案有重叠的区域之外的区域中。所述第二基板可以与所述多条第二链接线有重叠，尤其是可以与这些第二链接线连接到各条信号线所在的所述第二链接线的一部分(即，所述第二链接线的所述第一线图案)重叠。也就是说，所述第二链接线的所述第一线图案可以被所述第二基板重叠并且/或者所述第二线图案可以被所述第二基板暴露。所述第二链接线的所述第二线图案可以与所述第一线图案间隔开。所述第二链接线的所述第三线图案与所述第二基板的一端(即，边缘)有重叠，即，与所述第二基板的相邻于所述焊盘部的那端有重叠。
所述多个无机绝缘层可以设置在除所述多条第一链接线之间的区域之外的区域中。也就是说，所述多个无机绝缘层可以暴露所述多条第一链接线之间的区域。
所述多条第二链接线可以具有与所述多条第一链接线相同的宽度。
所述焊盘部可以提供为多个，并且所述多个无机绝缘层可以设置在除这多个焊盘部之间的区域之外的区域中。
所述多个无机绝缘层可以包括第一钝化层，所述第一钝化层设置在所述第一链接线的所述第一线图案和所述第二线图案上。所述第一链接线的所述第三线图案可以设置在所述第一钝化层上，并且通过所述第一钝化层中的接触孔连接所述第一链接线的所述第一线图案和所述第二线图案。
填充层可以设置在所述第一链接线的所述第三线图案之下，并且/或者可以具有平坦的上表面。
填充层可以设置成被所述第一链接线的所述第三线图案、所述第一钝化层和所述第一基板围绕。
所述多条第一链接线可以连接至位于所述焊盘部的两个(末)端处的焊盘电极。
所述多条链接线还可以包括多条第二链接线。这些第二链接线可以具有与所述多条第一链接线相同的宽度。所述多条第二链接线每一条可以包括：第一线图案，设置成与所述有效区域相邻；第二线图案，与所述第二链接线的所述第一线图案间隔开并且设置成靠近所述第一基板的外周；和第三线图案，设置在所述第二链接线的所述第一线图案与所述第二线图案之间。填充层可以设置在所述第二基板的所述(末)端与所述第二链接线的所述第三线图案有重叠的区域中。
这些示例性实施方式的其他详细之处包括在具体实施方式部分和附图中。
根据本公开内容，一种显示装置将透明导电氧化物层和/或氧化物半导体层用作基板。因而，可以易于控制防潮性能，并且也可以增强柔性。
根据本公开内容，可以抑制第一基板和无机层的裂缝从设置柔性膜的显示装置的外周部分的侧部发生。因此，可以提高显示装置的可靠性。
根据本公开内容，填充层可以设置成与第一基板重叠。因此，可以抑制链接线的短路。
根据本公开内容的效果不限于以上例举的内容，并且更多的各种效果包括在本申请中。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本公开内容的上述和其他方面、特征以及其他优点，其中：
图1是根据本公开内容一示例性实施方式的显示装置的平面图；
图2是根据本公开内容一示例性实施方式的显示装置的示意性截面图；
图3是根据本公开内容一示例性实施方式的显示装置一子像素的电路图；
图4是根据本公开内容一示例性实施方式的显示装置的放大平面图；
图5是沿图4的线V-V'所取的截面图；
图6是示出图1的部分A的放大图；
图7是沿图6的线VII-VII'所取的截面图；
图8是沿图6的线VIII-VIII'所取的截面图；
图9是根据本公开内容另一示例性实施方式的显示装置的对应于图8所示部分的变形例的截面图；
图10是根据本公开内容又一示例性实施方式的显示装置的对应于部分A的变形例的放大平面图；并且
图11是沿图10的线XI-XI'所取的截面图。
具体实施方式
本公开内容的优点和特征以及实现这些优点和特征的方法通过参照以下详细描述的示例性实施方式以及附图将变得清楚。然而，本公开内容不限于本文公开的示例性实施方式，而是将以各种形式实现。仅通过示例的方式提供示例性实施方式，使得本领域技术人员可完全理解本公开内容的公开内容和本公开内容的范围。
在附图中示出的用于描述本公开内容的示例性实施方式的形状、尺寸、比例、角度、数量和类似项仅是示例，并且本公开内容不限于此。在整个申请中，相似的附图标记通常表示相似的要素。此外，在本公开内容的以下描述中，可以省略已知相关技术的详细解释，以避免使本公开内容的主题不必要地模糊不清。本文所使用的诸如“包括/包含”、“具有/有”和“由......组成”之类的术语通常旨在允许添加其他组成部分，除非这些术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何提及均可以包括复数。
即使没有明确说明，组成部分也被解释为包括普通误差范围。
当使用诸如“在……上”、“在……上方”、“在……下方”、“在……之后(next)”之类的术语描述两个部分之间的位置关系时，除非与术语“正好”或“直接”一起使用，否则一个或多个部分可以位于这两个部分之间。
当一元件或一层设置“在”另一元件或层“上”时，另一层或另一元件可直接插入在其他元件上，或者介于它们之间。
尽管术语“第一”、“第二”和类似术语用于描述各种组成部分，但是这些组成部分不受这些术语限制。这些术语仅用于将一个组成部分与其他组成部分区分开。因此，在本公开内容的技术构思中，下面要提到的第一组成部分可以是第二组成部分。
在整个申请中，相似的附图标记通常指代相似的要素。
为了便于描述而示出了附图中示出的每个组成部分的尺寸和厚度，本公开内容不限于图示的组成部分的尺寸和厚度。
本公开内容的各实施方式的特征可以部分地或全部地彼此依附或组合，并且在技术上可以以各种方式联锁和操作，并且可以彼此独立地或关联地执行这些实施方式。
下文中，将参照附图详细描述根据本公开内容示例性实施方式的显示装置。
图1是根据本公开内容一示例性实施方式的显示装置的平面图。图2是根据本公开内容一示例性实施方式的显示装置的示意性截面图。为了便于描述，图1仅示出显示装置100的各组成部分中的偏振板150、多个柔性膜160及多个印刷电路板170。
参照图1和图2，第一基板101可以设置在偏振板150上。第一基板101是用来支撑显示装置100的其他组成部分的支撑构件。第一基板101可以由透明导电氧化物和氧化物半导体中的任何一种制成。举例来说，第一基板101可由透明导电氧化物(TCO)制成，例如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铟锡锌(ITZO)。
而且，第一基板101可以由包括铟(In)和镓(Ga)的氧化物半导体材料制成。例如，第一基板101可以由透明氧化物半导体制成，诸如氧化铟镓锌(IGZO)、氧化铟镓(IGO)或氧化铟锡锌(ITZO)。然而，透明导电氧化物和氧化物半导体的材料类型仅仅是示例。第一基板101可以由本公开内容中未描述的其他透明导电氧化物和氧化物半导体材料制成。然而，本公开内容不限于此。
同时，第一基板101可以通过沉积厚度非常小的透明导电氧化物或氧化物半导体来形成。因此，第一基板101可以形成有非常小的厚度以具有柔性。包括具有柔性的第一基板101的显示装置100可以实现为即使折叠或卷曲也能够显示图像的柔性显示装置100。例如，当显示装置100是可折叠的显示装置时，第一基板101可相对于折叠轴折叠或展开。作为另一示例，当显示装置100是可卷的显示装置时，显示装置可以卷绕并保持在辊上。因此，根据本公开内容一示例性实施方式的显示装置100可以被实现为柔性显示装置100，诸如使用具有柔性的第一基板101的可折叠的显示装置或可卷的显示装置。
而且，对于根据本公开内容一示例性实施方式的显示装置100，可以对由透明导电氧化物或氧化物半导体制成的第一基板101执行激光剥离(laser lift off,LLO)工艺。LLO工艺是指在制造显示装置100的过程期间使用激光将第一基板101之下的临时基板与第一基板101分离的工艺。因此，由于第一基板101用来便于进行LLO工艺，因此第一基板101也可以被称为功能薄膜、功能薄膜层、功能基板或者类似称呼。稍后将更详细地描述LLO工艺。
显示装置100包括有效区域AA和非有效区域NA。
有效区域AA是显示图像的区域。在有效区域AA中可以设置包括多个子像素的像素单元120以显示图像。例如，像素单元120可以由包括发光二极管和驱动电路的多个子像素组成以显示图像。
非有效区域NA是不显示图像的区域。在非有效区域NA中，设置各种线、驱动IC和类似组成部分以驱动设置在有效区域AA中的子像素。例如，在非有效区域NA中可以设置诸如栅极驱动器IC和数据驱动器IC之类的各种驱动IC。
在第一基板101的一端设置多个柔性膜160。多个柔性膜160电连接至第一基板101的一端。多个柔性膜160包括设置在柔性基膜上的各种部件，并且用于向有效区域AA中的多个子像素提供信号。多个柔性膜160的一端可以设置在非有效区域NA中，以向有效区域AA中的多个子像素提供数据电压或类似信号。同时，图1示出了四个柔性膜160。然而，柔性膜160的数量可以依据设计选择而变化，并且不限于此。
同时，在多个柔性膜160上可以设置诸如栅极驱动器IC和数据驱动器IC之类的驱动IC。驱动IC被构造为处理用来显示图像的数据及用来处理该数据的驱动信号。依据安装方法，可以通过玻璃上芯片(COG)、膜上芯片(COF)或带载封装(TCP)技术来设置驱动IC。在本公开内容中，为了便于描述，驱动IC被描述为例如通过COF技术安装在多个柔性膜160上，但不限于此。
印刷电路板170连接至多个柔性膜160。印刷电路板170用于向驱动IC提供信号。在印刷电路板170中，可以设置用于向驱动IC提供诸如驱动信号和数据电压之类的各种驱动信号的各种部件。同时，图1示出了两个印刷电路板170。然而，印刷电路板170的数量可以依据设计选择而变化，并且不限于此。
尽管图2中未示出，但是在第一基板101上设置多个无机绝缘层。多个无机绝缘层可以是包括稍后将描述的下缓冲层、上缓冲层、栅极绝缘层和第一钝化层中至少一个的多个无机层。将参照图4至图8详细描述多个无机绝缘层。
在多个无机绝缘层上设置像素单元120。可以对应于有效区域AA设置像素单元120。像素单元120包括多个子像素以显示图像。像素单元120的多个子像素是构成有效区域AA的最小单位，并且在多个子像素中的每一个子像素中可以设置发光二极管和驱动电路。例如，多个子像素中的每个子像素中的发光二极管可以包括有机发光二极管，该有机发光二极管包括阳极、有机发射层和阴极。而且，发光二极管可以包括具有N型和P型半导体层以及发射层的LED或类似物。然而，本公开内容不限于此。此外，用于驱动多个子像素的驱动电路可以包括诸如薄膜晶体管和存储电容器之类的驱动元件，但不限于此。在下文中，为了便于描述，多个子像素中的每个子像素中的发光二极管将被描述为有机发光二极管，但不限于此。
同时，依据光从发光二极管发射所沿的方向，显示装置100可以被构造为顶部发射型或者底部发射型。
在顶部发射型中，从发光二极管发射的光朝向其上设置有发光二极管的第一基板101的上部输出。在顶部发射型中，可以在阳极之下设置反射层，以允许从发光二极管发射的光向第一基板101的上部(即，朝向阴极)行进。
在底部发射型中，从发光二极管发射的光朝向其上设置有发光二极管的第一基板101的下部输出。在底部发射型中，阳极可以仅由透明导电材料制成，以允许从发光二极管发射的光向第一基板101的下部行进。而且，阴极可以由具有高反射率的金属材料制成。
以下，为了方便描述，根据本公开内容一示例性实施方式的显示装置100将作为底部发射型进行描述，但不限于此。
可以设置粘合层(adhesive layer)以覆盖像素单元120。粘合层130可用于将第一基板101贴合到第二基板140并且密封像素单元120以保护像素单元120的发光二极管免受外部湿气、氧气、冲击等的影响。粘合层130可具有面密封(face-seal)结构。例如，可以通过在像素单元120的整个表面上形成紫外线固化或热固性密封剂来形成粘合层130。然而，粘合层130可以具有各种结构并且可以由各种材料制成，并且不限于此。
同时，在粘合层130上可以设置由具有高弹性模量和高耐腐蚀性的金属材料制成的第二基板140。例如，第二基板140可以由具有约200MPa至约900MPa的高弹性模量的材料制成。而且，第二基板140可以由一种金属材料制成，这种金属材料具有高耐腐蚀性并且可以容易地以箔或薄膜的形式进行加工，例如铝(Al)、镍(Ni)、铬(Cr)、或铁(Fe)和Ni的合金。因此，如果第二基板140由一种金属材料制成，则它可以被实现为超薄的膜(ultra-thinfilm)并且对外部冲击和刮擦具有高抵抗性。
密封构件141被设置成包围像素单元120、粘合层130和第二基板140的各个侧表面。密封构件141可以设置在非有效区域NA中以包围设置在有效区域AA中的像素单元120。密封构件141可以被设置为包围像素单元120的侧表面、粘合层130的侧表面和第二基板140的侧表面。因此，可以最小化湿气渗透到像素单元120中。
密封构件141可以由具有弹性的非导电材料制成，以在密封像素单元120的侧表面的同时增强显示装置100的侧表面的刚性。而且，密封构件141可以由具有粘性的材料制成。此外，密封构件141还可以包括吸气剂(getter)，以通过吸收来自外部的湿气、氧气和类似物来最小化湿气渗透穿过显示装置100的侧部。例如，密封构件141可以由以聚酰亚胺(PI)、聚氨酯、环氧树脂或亚克力(acryl)为基础的材料制成，但不限于此。
在第一基板101之下设置偏振板150。偏振板150用于选择性地透射光，因此可以抑制入射到第一基板101上的外部光的反射。具体地，在显示装置100中，在第一基板101上设置用于半导体元件、线、发光二极管等的各种金属材料。因而，入射到第一基板101上的外部光可被这些金属材料反射。而且，外部光的反射可能导致显示装置100的可见度下降。因此，为了提高显示装置100的户外可见度，在第一基板101之下设置被构造为用于抑制外部光的反射的偏振板150。然而，在显示装置100的一些示例性实施方式中，可以省去偏振板150。
同时，尽管附图中未示出，但除了偏振板150，还可以在第一基板101之下设置阻挡膜(barrier film)。阻挡膜可以最小化外部湿气或氧气从第一基板101的外部渗透到第一基板101中，从而保护包括发光二极管的像素单元120。然而，在显示装置100的一些示例性实施方式中，可以省去阻挡膜，并且不限于此。
以下，将参照图3至图5更详细地描述像素单元120的多个子像素。
图3是根据本公开内容一示例性实施方式的显示装置一子像素的电路图。
参照图3，用于驱动多个子像素SP中的每个子像素中的发光元件OLED的驱动电路可以包括第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC。而且，在第一基板101上设置用于驱动该驱动电路的多条信号线。多条信号线包括栅极线GL、数据线DL、高电位电源线VDD、感测线SL及参考线RL。
包括在该子像素SP的驱动电路中的第一晶体管TR1、第二晶体管TR2和第三晶体管TR3每一个都可以包括栅极、源极和漏极。
此外，第一晶体管TR1、第二晶体管TR2和第三晶体管TR3中的每一个晶体管可以是P型薄膜晶体管或N型薄膜晶体管。例如，在P型薄膜晶体管中，空穴从源极流到漏极，因此，电流可以从源极流到漏极。在N型薄膜晶体管中，电子从源极流到漏极，因此，电流可以从漏极流到源极。在下文中，第一晶体管TR1、第二晶体管TR2和第三晶体管TR3将作为电流从漏极流到源极的N型薄膜晶体管而进行描述。然而，本公开内容不限于此。
第一晶体管TR1包括第一栅极、第一源极及第一漏极。第一栅极连接到第一节点N1，第一源极连接到发光元件OLED的阳极，并且第一漏极连接到高电位电源线VDD。当第一节点N1的电压高于阈值电压时，第一晶体管TR1可以导通，并且当第一节点N1的电压低于阈值电压时，第一晶体管TR1可以截止。而且，当第一晶体管TR1导通时，驱动电流可以通过第一晶体管TR1传输到发光元件OLED。因此，控制传输到发光元件OLED的驱动电流的第一晶体管TR1也可以被称为驱动晶体管。
第二晶体管TR2包括第二栅极、第二源极及第二漏极。第二栅极连接到栅极线GL，第二源极连接到第一节点N1，并且第二漏极连接到数据线DL。第二晶体管TR2可基于来自栅极线GL的栅极电压导通或截止。当第二晶体管TR2导通时，可以在第一节点N1中充电来自数据线DL的数据电压。因此，由栅极线GL导通或截止的第二晶体管TR2也可以称为开关晶体管。
第三晶体管TR3包括第三栅极、第三源极及第三漏极。第三栅极连接到感测线SL，第三源极连接到第二节点N2，并且第三漏极连接到参考线RL。第三晶体管TR3可基于来自感测线SL的感测电压导通或截止。而且，当第三晶体管TR3导通时，来自参考线RL的参考电压可以被传输给第二节点N2和存储电容器SC。因此，第三晶体管TR3也可以被称为感测晶体管。
同时，尽管栅极线GL和感测线SL在图3中是作为分开的线示出的，但栅极线GL和感测线SL可以实现为单条线，但不限于此。
存储电容器SC连接在第一晶体管TR1的第一栅极和第一源极之间。也就是说，存储电容器SC可以连接在第一节点N1和第二节点N2之间。当发光元件OLED发光时，存储电容器SC保持第一晶体管TR1的第一栅极和第一源极之间的电势差。因此，存储电容器SC向发光元件OLED提供恒定的驱动电流。存储电容器SC包括多个电容器电极。例如，多个电容器电极中的一个电容器电极可连接到第一节点N1，并且另一电容器电极可连接到第二节点N2。
发光元件OLED包括阳极、发射层和阴极。发光元件OLED的阳极连接到第二节点N2，并且阴极连接到低电位电源线VSS。发光元件OLED可以从第一晶体管TR1接收驱动电流以发光。
同时，图3示出了根据本公开内容一示例性实施方式的显示装置100的子像素SP的驱动电路具有3TIC结构，该3TIC结构包括三个晶体管和一个存储电容器SC。然而，晶体管和存储电容器SC的数量和连接关系可以依据设计选择而变化，但不限于此。
图4是根据本公开内容一示例性实施方式的显示装置的放大平面图。图5是沿图4的线V-V'所取的截面图。图6是示出图1的部分A的放大图。图7是沿图6的线VII-VII'所取的截面图。图8是沿图6的线VIII-VIII'所取的截面图。图4是一个像素中所包括的红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG的放大平面图。在图4中，为了便于描述，已经省略了堤部115，并且用粗实线示出多个滤色器CF。为了便于描述，图6仅示出了第二基板140、焊盘部P、焊盘电极PE、多条链接线190和第一基板101的一部分，并且为了便于描述，省略了柔性膜160。图6是对应于一个柔性膜160的焊盘部P的平面图。图7是没有设置链接线190的区域的截面图。图8是设置有链接线190的区域的截面图。
参照图4至图8，根据本公开内容一示例性实施方式的显示装置100包括第一基板101、多个无机绝缘层和平坦化层(planarization layer)114。而且，显示装置100包括堤部115、第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、存储电容器SC、发光元件OLED、栅极线GL、感测线SL和数据线DL。此外，显示装置100包括参考线RL、高电位电源线VDD、多个滤色器CF、多条链接线190、填充层180、粘合层130和第二基板140。
参照图4，多个子像素SP包括红色子像素SPR、绿色子像素SPG、蓝色子像素SPB和白色子像素SPW。例如，可以沿着行方向按顺序地布置红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG。然而，多个子像素SP的排布顺序不限于此。
多个子像素SP中的每一个子像素包括发射区域和电路区域。发射区域是独立地发射一种颜色的光并且可以设置发光元件OLED的区域。具体地，发射区域可以被定义为以下区域：在多个滤色器CF和阳极AN之间的重叠区域中被堤部115暴露，并且允许从发光元件OLED发射的光行进到外部。例如，参照图4和图5，红色子像素SPR的发射区域是在红色滤色器CFR和阳极AN之间的重叠区域中被堤部115暴露的区域。此外，绿色子像素SPG的发射区域是在绿色滤色器CFG和阳极AN之间的重叠区域中被堤部115暴露的区域。此外，蓝色子像素SPB的发射区域是在蓝色滤色器CFB和阳极AN之间的重叠区域中被堤部115暴露并发射蓝光的区域。这里，未设置任何滤色器CF的白色子像素SPW的发射区域可以是被堤部115暴露的与阳极AN的一部分重叠并且发射白光的区域。
电路区域是除了发射区域之外的区域。在电路区域中可以设置用于驱动多个发光二极管OLED的驱动电路DP和用于将各种信号传送给驱动电路DP的多条线。设置有驱动电路DP、多条线和堤部115的电路区域可以是非发射区域。例如，在电路区域中，可以设置包括第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC的驱动电路DP。而且，在电路区域中，可以设置多条高电位电源线VDD、多条数据线DL、多条参考线RL、多条栅极线GL、感测线SL和堤部115。
参照图3至图8，在第一基板101上设置多个无机绝缘层。多个无机绝缘层可包括设置在第一基板101上的由无机材料制成的多个层。例如，多个无机绝缘层可以包括下缓冲层116、上缓冲层111、栅极绝缘层112和第一钝化层113，但不限于此。
下缓冲层116设置在第一基板101上。下缓冲层116可抑制从第一基板101的外部渗透的湿气和/或氧气的扩散。可以通过控制下缓冲层116的厚度或层压结构来控制显示装置100的防潮性能。而且，下缓冲层116可以抑制当由透明导电氧化物或氧化物半导体制成的第一基板101与诸如像素单元120之类的其他组成部分接触时发生短路。下缓冲层116可以由无机材料制成。例如，下缓冲层116可以形成为氧化硅(SiOx)或氮化硅(SiNx)的单层或多层，但不限于此。
在下缓冲层116上设置多条高电位电源线VDD、多条数据线DL、多条参考线RL和遮光层(light shielding layer)LS。
多条高电位电源线VDD、多条数据线DL、多条参考线RL和遮光层LS可以设置在第一基板101上的同一层上。而且，多条高电位电源线VDD、多条数据线DL、多条参考线RL和遮光层LS可以由相同的导电材料制成。例如，导电材料可以包括铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金，但不限于此。
多条高电位电源线VDD用来将高电位电源电压传送给多个子像素SP中的每一个子像素。多条高电位电源线VDD可以在列方向上在多个子像素SP之间延伸，并且行方向上彼此相邻的两个子像素SP可以共用多条高电位电源线VDD中的一条。例如，一条高电位电源线VDD可以设置在红色子像素SPR的左侧，并且可以向红色子像素SPR和白色子像素SPW的每一个第一晶体管TR1提供高电位电源电压。另一高电位电源线VDD可以设置在绿色子像素SPG的右侧，并且可以向蓝色子像素SPB和绿色子像素SPG的每一个第一晶体管TR1提供高电位电源电压。
多条数据线DL在列方向上在多个子像素SP之间延伸，并且将数据电压传送给多个子像素SP中的每一个子像素。多条数据线DL包括第一数据线DL1、第二数据线DL2、第三数据线DL3和第四数据线DL4。第一数据线DL1可以设置在红色子像素SPR和白色子像素SPW之间，并且可以将数据电压传送给红色子像素SPR的第二晶体管TR2。第二数据线DL2可以设置在第一数据线DL1和白色子像素SPW之间，并且可以将数据电压传送给白色子像素SPW的第二晶体管TR2。第三数据线DL3可以设置在蓝色子像素SPB和绿色子像素SPB之间，并且可以将数据电压传送给蓝色子像素SPB的第二晶体管TR2。第四数据线DL4可以设置在第三数据线DL3和绿色子像素SPG之间，并且可以将数据电压传送给绿色子像素SPG的第二晶体管TR2。
多条参考线RL在列方向上在多个子像素SP之间延伸，并且将参考电压传送给多个子像素SP中的每一个子像素。形成一个像素的多个子像素SP可以共用一条参考线RL。例如，参考线RL可以设置在白色子像素SPW和蓝色子像素SPB之间。而且，参考线RL可以将参考电压传送给红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG的第三晶体管TR3每一个。
参照图4和图5，在下缓冲层116上设置遮光层LS。遮光层LS可以设置成与多个晶体管TR1、TR2和TR3中的第一晶体管TR1的至少第一有源层ACT1相接触，并且可以阻挡入射到第一有源层ACT1上的光。当光照射到第一有源层ACT1时，产生泄漏电流。因此，用作驱动晶体管的第一晶体管TR1的可靠性可能降低。这里，遮光层LS由不透明导电材料制成，例如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金。如果遮光层LS设置成与第一有源层ACT1有重叠，则遮光层LS可以阻挡从第一基板101下方入射到第一有源层ACT1上的光。因此，可以提高第一晶体管TR1的可靠性。然而，本公开内容不限于此。遮光层LS还可以设置成与第二晶体管TR2的第二有源层ACT2和第三晶体管TR3的第三有源层ACT3有重叠。
同时，图中示出遮光层LS为单层，但遮光层LS可以由多个层组成。例如，遮光层LS可以由多个层组成，所述多个层设置成与介于其间的多个无机绝缘层中的至少一个无机绝缘层有重叠。多个无机绝缘层包括下缓冲层116、上缓冲层111、栅极绝缘层112和第一钝化层113。
在多条高电位电源线VDD、多条数据线DL、多条参考线RL和遮光层LS上设置上缓冲层111。上缓冲层111可以抑制湿气或杂质通过第一基板101渗透。例如，上缓冲层111可以形成为氧化硅(SiOx)或氮化硅(SiNx)的单层或多层，但不限于此。然而，根据第一基板101的类型或薄膜晶体管的类型，可以省去上缓冲层111，但不限于此。
第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC设置在多个子像素SP的每一个子像素SP中的上缓冲层111上。
第一晶体管TR1包括第一有源层ACT1、第一栅极GE1、第一源极SE1和第一漏极DE1。
第一有源层ACT1设置在上缓冲层111上。第一有源层ACT1可以由诸如氧化物半导体、非晶硅或者多晶硅之类的半导体材料制成，但不限于此。例如，如果第一有源层ACT1由氧化物半导体制成，则第一有源层ACT1可以由沟道区、源极区和漏极区组成。源极区和漏极区可以是导电区。然而，本公开内容不限于此。
栅极绝缘层112设置在第一有源层ACT1上。栅极绝缘层112用于使第一栅极GE1与第一有源层ACT1绝缘，并且可以由绝缘材料制成。例如，栅极绝缘层112可以形成为氧化硅(SiOx)或氮化硅(SiNx)的单层或多层，但不限于此。
第一栅极GE1设置在栅极绝缘层112上，以便与第一有源层ACT1重叠。第一栅极GE1可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金之类的导电材料制成，但不限于此。
第一源极SE1和第一漏极DE1被设置为在栅极绝缘层112上彼此间隔开。第一源极SE1和第一漏极DE1可以通过形成在栅极绝缘层112中的接触孔电连接到第一有源层ACT1。第一源极SE1及第一漏极DE1可由相同导电材料制成且设置在与第一栅极GE1的同一层上。然而，本公开内容不限于此。例如，第一源极SE1和第一漏极DE1可以由铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金制成。然而，本公开内容不限于此。
第一漏极DE1电连接至高电位电源线VDD。例如，红色子像素SPR和白色子像素SPW的第一漏极DE1可以电连接至红色子像素SPR左侧的高电位电源线VDD。而且，蓝色子像素SPB和绿色子像素SPG的第一漏极DE1可以电连接至绿色子像素SPG右侧的高电位电源线VDD。
可以进一步设置辅助高电位电源线VDDa以将第一漏极DE1电连接至高电位电源线VDD。辅助高电位电源线VDDa的一端可以电连接至高电位电源线VDD，并且另一端可以电连接至多个子像素SP中的每个子像素的第一漏极DE1。例如，可以在与第一漏极DE1的同一层上用与第一漏极DE1相同的材料制成辅助高电位电源线VDDa。在这种情况下，辅助高电位电源线VDDa的一端可以通过形成在栅极绝缘层112和上缓冲层111中的接触孔电连接至高电位电源线VDD。而且，辅助高电位电源线VDDa的另一端可以向第一漏极DE1延伸，并且可以与第一漏极DE1形成为一体。
电连接至同一条高电位电源线VDD的红色子像素SPR的第一漏极DE1和白色子像素SPW的第一漏极DE1可以连接至同一条辅助高电位电源线VDDa。同样，蓝色子像素SPB的第一漏极DE1和绿色子像素SPG的第一漏极DE1可以连接至同一辅助高电位电源线VDDa。第一漏极DE1也可以以其他方式电连接到高电位电源线VDD，并且不限于此。
第一源极SE1可以通过栅极绝缘层112和上缓冲层111中形成的接触孔电连接至遮光层LS。而且，连接到第一源极SE1的第一有源层ACT1的一部分可以通过形成在上缓冲层111中的接触孔电连接到遮光层LS。当遮光层LS浮动(float)时，第一晶体管TR1的阈值电压改变，这可能影响显示装置100的驱动。因此，遮光层LS可以电连接到第一源极SE1，以给遮光层LS施加电压并且不影响第一晶体管TR1的驱动。在本公开内容中已经描述了第一有源层ACT1和第一源极SE1二者都与遮光层LS相接触。然而，第一源极SE1和第一有源层ACT1中的任何一个可以与遮光层LS直接接触，并且本公开内容不限于此。
同时，图5示出了在第一基板101的整个表面上形成栅极绝缘层112。然而，栅极绝缘层112可以被图案化从而仅与第一栅极GE1、第一源极SE1和第一漏极DE1有重叠，并且不限于此。
第二晶体管TR2包括第二有源层ACT2、第二栅极GE2、第二源极SE2和第二漏极DE2。
第二有源层ACT2设置在上缓冲层111上。第二有源层ACT2可以由诸如氧化物半导体、非晶硅或者多晶硅之类的半导体材料制成，但不限于此。例如，如果第二有源层ACT2由氧化物半导体制成，则第二有源层ACT2由沟道区、源极区和漏极区组成。源极区和漏极区可以是导电区。然而，本公开内容不限于此。
第二源极SE2设置在上缓冲层111上。第二源极SE2可以与第二有源层ACT2形成为一体，因此可以彼此电连接。例如，可以通过在上缓冲层111上形成半导体材料并且使该半导体材料的一部分导电来形成第二源极SE2。因此，该半导体材料的非导电部分可以变成第二有源层ACT2，并且导电部分可以变成第二源极SE2。然而，可以分开形成第二有源层ACT2和第二源极SE2，并且本公开内容不限于此。
第二源极SE2可以电连接到第一晶体管TR1的第一栅极GE1。第一栅极GE1可以通过形成在栅极绝缘层112中的接触孔电连接到第二源极SE2。因此，第一晶体管TR1可以响应于来自第二晶体管TR2的信号而导通或截止。
栅极绝缘层112设置在第二有源层ACT2和第二源极SE2上。第二漏极DE2和第二栅极GE2设置在栅极绝缘层112上。
第二栅极GE2设置在栅极绝缘层112上，以便与第二有源层ACT2重叠。第二栅极GE2可以电连接到栅极线GL，并且第二晶体管TR2可以基于传送给第二栅极GE2的栅极电压导通或截止。第二栅极GE2可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金之类的导电材料制成，但不限于此。
同时，第二栅极GE2可以从栅极线GL延伸。也就是说，第二栅极GE2可以与栅极线GL形成为一体，并且第二栅极GE2和栅极线GL可以由相同的导电材料制成。例如，栅极线GL可以由铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金制成，但不限于此。
栅极线GL用来将栅极电压传送给多个子像素SP中的每一个子像素，并且可以沿着与多个子像素的电路区域交叉的行方向延伸。由于栅极线GL在行方向上延伸，因此栅极线GL可以与在列方向上延伸的多条高电位电源线VDD、多条数据线DL和多条参考线RL相交。
第二漏极DE2设置在栅极绝缘层112上。第二漏极DE2可以通过栅极绝缘层112中形成的接触孔电连接至第二有源层ACT2。而且，第二漏极DE2可以通过形成在栅极绝缘层112和上缓冲层111中的接触孔电连接到多条数据线DL中的一条数据线。例如，红色子像素SPR的第二漏极DE2可以电连接到第一数据线DL1，并且白色子像素SPW的第二漏极DE2可以电连接到第二数据线DL2。例如，蓝色子像素SPB的第二漏极DE2可以电连接到第三数据线DL3，并且绿色子像素SPG的第二漏极DE2可以电连接到第四数据线DL4。第二漏极DE2可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金之类的导电材料制成，但不限于此。
第三晶体管TR3包括第三有源层ACT3、第三栅极GE3、第三源极SE3和第三漏极DE3。
第三有源层ACT3设置在上缓冲层111上。第三有源层ACT3可以由诸如氧化物半导体、非晶硅或者多晶硅之类的半导体材料制成，但不限于此。例如，如果第三有源层ACT3由氧化物半导体制成，则第三有源层ACT3由沟道区、源极区和漏极区组成。源极区和漏极区可以是导电区。然而，本公开内容不限于此。
栅极绝缘层112设置在第三有源层ACT3上。第三栅极GE3、第三源极SE3和第三漏极DE3设置在栅极绝缘层112上。
第三栅极GE3设置在栅极绝缘层112上，以便与第三有源层ACT2重叠。第三栅极GE3可以电连接到感测线SL，并且第三晶体管TR3可以基于传送给第三晶体管TR3的感测电压导通或截止。第三栅极GE3可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金之类的导电材料制成，但不限于此。
同时，第三栅极GE3可以从感测线SL延伸。也就是说，第三栅极GE3可以与感测线SL形成为一体，并且第三栅极GE3和感测线SL可以由相同的导电材料制成。例如，感测线SL可以由铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金制成，但不限于此。
感测线SL用来将感测电压传送给多个子像素SP中的每一个子像素，并且在多个子像素SP之间沿行方向延伸。例如，感测线SL可以在多个子像素SP之间的边界处沿行方向延伸。因此，感测线SL可以与在列方向上延伸的多条高电位电源线VDD、多条数据线DL和多条参考线RL相交。
第三源极SE3可以通过栅极绝缘层112中形成的接触孔电连接至第三有源层ACT3。第三源极SE3可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或它们的合金之类的导电材料制成，但不限于此。
同时，与第三源极SE3相接触的第三有源层ACT3的一部分可以通过上缓冲层111中形成的接触孔电连接至遮光层LS。也就是说，第三源极SE3可以电连接到遮光层LS，其中第三有源层ACT3介于第三源极SE3和遮光层LS之间。因此，第三源极SE3和第一源极SE1可以通过遮光层LS彼此电连接。
第三漏极DE3可以通过栅极绝缘层112中形成的接触孔电连接至第三有源层ACT3。第三漏极DE3可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或它们的合金之类的导电材料制成，但不限于此。
第三漏极DE3可以电连接至参考线RL。例如，形成一个像素的红色子像素SPR、白色子像素SPW、蓝色子像素SPB和绿色子像素SPG的第三漏极DE3可以电连接到同一参考线RL。也就是说，形成一个像素的多个子像素SP可以共用一条参考线RL。
这种情况下，可以设置辅助参考线RLa以将在列方向上延伸的参考线RL转接到在行方向上彼此平行设置的多个子像素SP。辅助参考线R1a可以在行方向上延伸，以将参考线RL电连接到多个子像素SP中的每个子像素的第三漏极DE3。辅助参考线RLa的一端可以通过形成在上缓冲层111和栅极绝缘层112中的接触孔电连接到参考线RL。此外，辅助参考线RLa的另一端可以电连接到多个子像素SP的每个子像素中的第三漏极DE3。在这种情况下，辅助参考线RLa可以与多个子像素SP的每一个子像素中的第三漏极DE3形成为一体。而且，来自参考线RL的参考电压可以通过辅助参考线R1a传送给第三漏极DE3。然而，辅助参考线R1a可以与第三漏极DE3分开形成，并且本公开内容不限于此。
在多个子像素SP的电路区域中设置存储电容器SC。存储电容器SC可以存储第一晶体管TR1的第一栅极GE1和第一源极SE1之间的电压，以允许发光元件OLED在一帧内保持恒定状态。存储电容器SC包含第一电容器电极SC1及第二电容器电极SC2。
第一电容器电极SC1设置在多个子像素SP的每个子像素中的下缓冲层116和上缓冲层111之间。在设置于第一基板101上的导电部件中，第一电容器电极SC1可设置为最靠近第一基板101。第一电容器电极SC1可以与遮光层LS形成为一体，并且可以通过遮光层LS电连接到第一源极SE1。
在第一电容器电极SC1上设置上缓冲层111，并且在上缓冲层111上设置第二电容器电极SC2。第二电容器电极SC2可设置为与第一电容器电极SC1重叠。第二电容器电极SC2可以与第二源极SE2形成为一体，并且可以电连接到第二源极SE2和第一栅极GE1。例如，可以通过在上缓冲层111上形成半导体材料并使该半导体材料的一部分导电来形成第二源极SE2和第二电容器电极SC2。因此，该半导体材料的非导电部分可以用作第二有源层ACT2，并且导电部分可以用作第二源极SE2和第二电容器电极SC2。如上所述，第一栅极GE1通过形成在栅极绝缘层112中的接触孔电连接到第二源极SE2。因此，第二电容器电极SC2可以与第二源极SE2形成为一体，并且可以电连接到第二源极SE2和第一栅极GE1。
总之，存储电容器SC的第一电容器电极SC1可以与遮光层LS形成为一体。因此，第一电容器电极SC1可以电连接到遮光层LS、第一源极SE1和第三源极SE3。此外，第二电容器电极SC2可以与第二源极SE2和第二有源层ACT2形成为一体。因此，第二电容器电极SC2可以电连接到第二源极SE2和第一栅极GE1。第一电容器电极SC1和第二电容器电极SC2彼此重叠，上缓冲层111介于两者之间。当发光元件OLED发光时，第一电容器电极SC1和第二电容器电极SC2可以保持第一晶体管TR1中的第一栅极GE1和第一源极SE1之间的恒定电压。因此，发光元件OLED可以保持在恒定状态。
在第一晶体管TR1、第二晶体管TR2、第三晶体管TR3和存储电容器SC上设置第一钝化层113。第一钝化层113是用于保护第一钝化层113下方的部件的绝缘层。例如，第一钝化层113可以形成为氧化硅(SiOx)或氮化硅(SiNx)的单层或多层，但不限于此。在一些示例性实施方式中，可以省去第一钝化层113。
在多个子像素SP的发射区域中的第一钝化层113上分别设置多个滤色器CF。如上所述，根据本公开内容一示例性实施方式的显示装置100是底部发射型的。因此，从发光元件OLED发射的光可以被引向发光元件OLED和第一基板101的下部。因此，多个滤色器CF可以设置在发光元件OLED之下。从发光元件OLED发射的光可以穿过多个滤色器CF以转变成各种颜色的光。
多个滤色器CF包括红色滤色器CFR、蓝色滤色器CFB和绿色滤色器CFG。红色滤色器CFR可以设置在多个子像素SP中的红色子像素SPR的发射区域中。蓝色滤色器CFB可以设置在蓝色子像素SPB的发射区域中。而且，绿色滤色器CFG可以设置在绿色子像素SPG的发射区域中。
在第一钝化层113和多个滤色器CF上设置第二钝化层119。第二钝化层119是绝缘层，以保护设置在第二钝化层119之下的部件。例如，第二钝化层119可以形成为氧化硅(SiOx)或氮化硅(SiNx)的单层或多层，但不限于此。在一些示例性实施方式中，可以省去第二钝化层119。
在第二钝化层119上设置平坦化层114。
平坦化层114是一种用以平坦化第一基板101的上部的绝缘层。在第一基板101上，设置有第一晶体管TR1、第二晶体管TR2、第三晶体管TR3、存储电容器SC、多条高电位电源线VDD、多条数据线DL、多条参考线RL、多条栅极线GL和多条感测线SL。平坦化层114可以由有机材料制成。例如，平坦化层114可以形成为聚酰亚胺或光亚克力(photo acryl)的单层或多层，但不限于此。
在多个子像素SP的每一个子像素中的发射区域中设置发光元件OLED。发光元件OLED设置在多个子像素SP的每一个子像素中的平坦化层114上。发光元件OLED包括阳极AN、发射层EL和阴极CA。
阳极AN设置在发射区域中的平坦化层114上。阳极AN向发射层EL提供空穴，因此可以由具有高功函数的导电材料制成。阳极AN可以由透明导电材料制成，例如氧化铟锡(ITO)和氧化铟锌(IZO)，但不限于此。
同时，阳极AN可以向电路区域延伸。阳极AN的一部分可以从发射区域向电路区域的第一源极SE1延伸，并且可以通过形成在平坦化层114和第一钝化层113中的接触孔电连接到第一源极SE1。因此，发光元件OLED的阳极AN可以延伸到电路区域。而且，阳极AN可以电连接到第一晶体管TR1的第一源极SE1和存储电容器SC的第二电容器电极SC2。
在发射区域和电路区域中的阳极AN上设置发射层EL。发射层EL可以形成为多个子像素SP之上的单个层。也就是说，多个子像素SP的发射层EL可以彼此连接并且可以彼此形成为一体。发射层EL可以被构造为单个发射层，或者可以具有层叠各自发射不同颜色光的多个发射层的结构。发射层EL可进一步包括有机层，诸如空穴注入层、空穴传输层、电子传输层或电子注入层。
阴极CA设置在发射区域和电路区域中的发射层EL上。阴极CA向发射层EL提供电子，因此可以由具有低功函数的导电材料制成。阴极CA可以形成为多个子像素SP之上的单个层。也就是说，多个子像素SP的阴极CA可以彼此连接并且可以彼此形成为一体。阴极CA可以由透明导电材料制成，诸如氧化铟锡(ITO)或氧化铟锌(IZO)或镱(Yb)合金。阴极CA还可以包括金属掺杂层，但不限于此。同时，尽管在图4和图5中未示出，但是发光元件OLED的阴极CA可以电连接到低电位电源线VSS以被提供低电位电源电压。
在阳极AN和发射层EL之间设置堤部115。堤部115设置成与有效区域AA有重叠并且覆盖阳极AN的边缘。堤部115设置在相邻子像素SP之间的边界处，以抑制从多个子像素SP的发光元件OLED发射的光的颜色混合。堤部115可以由绝缘材料制成。堤部115可以由例如聚酰亚胺、亚克力或苯并环丁烯(benzocyclobutene,BCB)基树脂制成，但不限于此。
以下，将参照图6至图8描述设置有柔性膜160的焊盘区域。
参照图6，在焊盘部P上设置多个焊盘电极PE。焊盘部P可以通过柔性膜160连接到印刷电路板170。多个焊盘电极PE可以由与设置于有效区域AA中的各种导体相同的材料制成，但不限于此。
多条链接线190设置成将多个焊盘电极PE连接至多个子像素SP。多条链接线190可与多个焊盘电极PE形成为一体，或者可以分开地形成。
多条链接线190可以连接到与多个子像素SP相连的多条信号线，诸如栅极线GL、数据线DL、高电位电源线VDD、感测线SL和参考线RL。因此，从柔性膜160施加到多个焊盘电极PE的信号可通过多条链接线190传送给多条信号线。
多条链接线190包括多条第一链接线191和多条第二链接线192。
多条第一链接线191是指连接到位于焊盘部P的两个(横向)端部处的焊盘电极PE的链接线190。也就是说，第一链接线191是或者包括连接至一个焊盘部P的两条最靠外的链接线190。
多条第一链接线191中的每一条第一链接线可以连接到施加恒定电压的多条信号线中的一条信号线，或虚设线中的一条虚设线。例如，多条第一链接线191可以连接到施加恒定电压的线，诸如低电位电源线VSS或高电位电源线，或者可以连接到虚设线。
多条第二链接线192是指连接到除了位于焊盘部P的两个端部处的焊盘电极PE之外的其他焊盘电极PE的链接线190。因而，多条第二链接线192可以设置在多条第一链接线191之间。也就是说，第二链接线192设置在连接至一个焊盘部P的第一链接线191之间。
多条第二链接线192可以连接至施加时变电压的信号线。也就是说，多条第二链接线192可以连接至施加其他信号而非恒定电压的线。
多条第一链接线191可以具有比多条第二链接线192更大的宽度。如上所述，多条第一链接线191施加有恒定电压，因而具有低电阻值是有益的。因此，施加有恒定电压的多条第一链接线191可以设置为具有比多条第二链接线192更大的宽度。而且，不施加恒定电压的多条第二链接线192可以设置为具有比多条第一链接线191更小的宽度。
参照图6和图7，多条链接线190(191,192)设置在非有效区域NA中。在图6中，区域X是被第一基板101暴露的和/或被焊盘部P和多条链接线190暴露的非有效区域NA的区域和/或偏振板150的区域。在区域X中不设置多条链接线190(191,192)。而且，在区域X中可以不设置第一基板101和多个无机绝缘层。也就是说，第一基板101和/或多个无机绝缘层可以不设置在除了设置多条链接线190和焊盘部P的非有效区域NA的那部分之外的非有效区域NA中。因此，在图6的区域X中可以不设置第一基板101和多个无机绝缘层。
如图7所示，平坦化层114可以设置成覆盖第一基板101和多个无机绝缘层的端部，例如末端。在平坦化层114上可以设置堤部115。而且，平坦化层114可以贴附到偏振板150。图7示出了偏振板150与平坦化层114直接接触。然而，本公开内容不限于此。用于贴附偏振板150的粘合层可以与平坦化层114接触。
参照图6，多个无机绝缘层可以设置在除了多个焊盘部P之间的区域之外的区域中。也就是说，多个无机绝缘层可以设置在除了图6的区域X之外的区域中。多个无机绝缘层可以设置成覆盖第一基板101。因而，可以在设置有连接到多个焊盘部P的多条第二链接线192的所有区域中设置多个无机绝缘层。
多个无机绝缘层可以不设置在设置有连接到多个焊盘部P的多条第一链接线191的所有区域中。在图6中，区域Y是第一链接线191与第二基板140的一端有重叠的那个区域中的一个区域。并且，在区域Y中可以不设置第一基板101和多个无机绝缘层。
参照图6和图8，多条第一链接线191中的每一条第一链接线包括第一线图案191-1、第二线图案191-2和第三线图案191-3。
第一线图案191-1可以连接至设置在第一基板101上的多条信号线。也就是说，第一线图案191-1设置成比第二线图案191-2和第三线图案191-3更靠近有效区域AA，并且可以直接连接至信号线。
第一线图案191-1可以包括多个导电层。当第一线图案191-1包括多个导电层并且所述多个导电层彼此接触时，第一线图案191-1的线电阻可以减小。而且，即使在这些导电层中的一个导电层中发生裂缝，也可以通过其他导电层传送信号。例如，如图8所示，第一线图案191-1可以包括第一导电层191-1a和第二导电层191-1b，第二导电层191-1b设置在第一导电层191-1a上以便与第一导电层191-1a相接触。第一导电层191-1a可以在与遮光层LS的同一层上由与遮光层LS相同的材料制成。而且，第二导电层191-1b可以在与栅极线GL和感测线SL的同一层上由与栅极线GL和感测线SL相同的材料制成。但是，本公开内容不限于此。第一线图案191-1可以依据设计选择而形成为单层。
第二线图案191-2可以连接至焊盘部P。因此，第二线图案191-2可以设置成比第一线图案191-1和第三线图案191-3更靠近第一基板101的外周。第二线图案191-2可以设置在与第一线图案191-1的同一层上。
第二线图案191-2可以包括多个导电层。当第二线图案191-2包括多个导电层并且所述多个导电层彼此接触时，第二线图案191-2的线电阻可以减小。而且，即使在这些导电层中的一个导电层中发生裂缝，也可以通过其他导电层传送信号。例如，如图8所示，第二线图案191-2可以包括第一导电层191-2a和第二导电层191-2b，第二导电层191-2b设置在第一导电层191-2a上以便与第一导电层191-2a相接触。第一导电层191-2a可以在与遮光层LS的同一层上由与遮光层LS相同的材料制成。而且，第二导电层191-2b可以在与栅极线GL和感测线SL的同一层上由与栅极线GL和感测线SL相同的材料制成。但是，本公开内容不限于此。第二线图案191-2可以依据设计选择而形成为单层。
第一链接线191的第一线图案191-1和第二线图案191-2可以设置在与多条信号线中的至少一条信号线的同一层上。也就是说，第一导电层191-1a和191-2a以及第二导电层191-1b和191-2b可以设置在与多条信号线中的至少一条信号线的同一层上。
例如，第一导电层191-1a和191-2a可以设置在与下缓冲层116上设置的遮光层的同一层上。因而，第一导电层191-1a和191-2a可以设置在与遮光层在同一层上设置的数据线、高电位电源线、参考线等的同一层上。
而且，第二导电层191-1b和191-2b可以设置在与栅极线GL、感测线等的同一层上。
第三线图案191-3可以设置在第一链接线191的第一线图案191-1和第二线图案191-2上。第三线图案191-3可以设置在第一链接线191的第一线图案191-1与第二线图案191-2之间以连接第一线图案191-1和第二线图案191-2。例如，可以在覆盖第一线图案191-1和第二线图案191-2的第一钝化层113中形成接触孔。第一线图案191-1、第二线图案191-2和第三线图案191-3可以通过该接触孔彼此电连接。
第三线图案191-3可以与第二基板140的一端(即，边缘)有重叠。也就是说，如图6和图8所示，第一线图案191-1、第二线图案191-2和第三线图案191-3中，仅第三线图案191-3被设置为与第二基板140的这端重叠。第一线图案191-1和第二线图案191-2可与第二基板140的这端不重叠。
同时，参照图6和图8，下缓冲层116、上缓冲层111、栅极绝缘层112和第一钝化层113可以设置在除了第一链接线191的第三线图案191-3与第二基板140的这端有重叠的区域之外的区域中。例如，如图8所示，在设置第二基板140的这端(即，边缘)的区域Y中可以不设置下缓冲层116、上缓冲层111和栅极绝缘层112。而且，第一钝化层113可以设置为覆盖下缓冲层116、上缓冲层111、栅极绝缘层112、第一线图案191-1和第二线图案191-2的侧表面。因此，在区域Y中可以不设置第一钝化层113。因此，在区域Y中，第一基板101可以被下缓冲层116、上缓冲层111、栅极绝缘层112和第一钝化层113暴露。
在第一基板101与第一链接线191的第三线图案191-3之间可以设置填充层180。
填充层180可以设置在与第二基板140的这端有重叠的区域中去除多个无机绝缘层的区域。因而，第一钝化层113可以与填充层180的侧表面相接触。而且，在第一线图案191-1与第二线图案191-2之间暴露一个表面的第一基板101的区域上可设置填充层180。因此，填充层180可以设置为与第一链接线191的第三线图案191-3重叠。因此，填充层180可设置成被第一链接线191的第三线图案191-3、第一钝化层113和第一基板101围绕。
填充层180可以设置在第一链接线191的第三线图案191-3之下，并且可以具有平坦的上表面以使第三线图案191-3设置在该平坦的表面上。
填充层180可以由有机绝缘材料制成，以抑制其上设置的第三线图案191-3中裂缝的发生。
在第一钝化层113和第三线图案191-3上设置第二钝化层119。第二钝化层119可以保护设置在其下的各种线，尤其是设置在第二钝化层119正下方的第三线图案191-3。
在根据本公开内容一示例性实施方式的显示装置100中，第一基板101由透明导电氧化物和氧化物半导体中任一种制成。因而，可以减小显示装置100的厚度。传统上，已将塑料基板用于显示装置的基板。但是，塑料基板是通过在高温下涂布和固化基板材料来形成的。因而，可能花费长时间来形成塑料基板，并且难以将塑料基板形成到预定厚度或更小的厚度。但是，通过诸如溅射之类的沉积工艺可以将透明导电氧化物和氧化物半导体形成为非常小的厚度。因此，在根据本公开内容一示例性实施方式的显示装置100中，被构造为支撑显示装置100的各种部件的第一基板101形成为透明导电氧化物层和氧化物半导体层中的至少之一。因此，可以减小显示装置100的厚度，并且显示装置100可以具有纤薄的设计。
另外，在根据本公开内容一示例性实施方式的显示装置100中，第一基板101由透明导电氧化物和/或氧化物半导体制成，以增强显示装置100的柔性。而且，可以减小当显示装置100变形时产生的应力。具体而言，如果第一基板101形成为透明导电氧化物层和/或氧化物半导体层，则第一基板101可以形成为非常薄的膜。在这种情况下，第一基板101也可以被称为第一透明薄膜层。因此，包括第一基板101的显示装置100可以具有高柔性，并且显示装置100可以容易地弯折或卷曲。因此，在根据本公开内容的一个示例性实施方式的显示装置100中，第一基板101形成为透明导电氧化物层或氧化物半导体层中的任一个。因此，可以增强显示装置100的柔性，并且可以减小当显示装置100变形时产生的应力。因此，可以最小化显示装置100中裂缝的发生或者类似情况。
此外，在根据本公开内容一示例性实施方式的显示装置100和用于制造该显示装置的方法中，第一基板101被形成为透明导电氧化物层和氧化物半导体层中的任一个。因而，可以减小在第一基板101中产生静电的可能性。如果第一基板101由塑料制成并且产生静电，则静电可能损坏第一基板101上的各种线和驱动元件或者影响元件的驱动。因此，显示质量可能降低。然而，如果第一基板101形成为透明导电氧化物层或氧化物半导体层，则可以最小化第一基板101中静电的产生。而且，可以简化用于阻止和释放静电的部件。因此，在根据本公开内容一示例性实施方式的显示装置100中，第一基板101形成为透明导电氧化物层或氧化物半导体层中的任一个。因此，可以最小化由静电引起的显示质量的损坏或劣化。
而且，在根据本公开内容一示例性实施方式的显示装置100中，第一基板101由透明导电氧化物和/或氧化物半导体制成。因而，可以最小化湿气或者氧气从外部通过第一基板101渗透到显示装置100中。如果第一基板101被形成为透明导电氧化物层或者氧化物半导体层，那么第一基板101是在真空环境中形成的。因此，产生异物的可能性极其低。另外，即使产生了异物，异物的尺寸也非常小。因此，可以最小化湿气和氧气渗透到显示装置100中。所以，在根据本公开内容一示例性实施方式的显示装置100中，第一基板101由不太可能产生异物并且具有优异的防潮性能的透明导电氧化物或氧化物半导体制成。因而，可以提高包括有机层的发光元件OLED和显示装置100的可靠性。
还有，在根据本公开内容一示例性实施方式的显示装置100和用于制造该显示装置的方法中，第一基板101由透明导电氧化物或氧化物半导体中任一种制成。因而，薄而且便宜的阻挡膜可以贴附在第一基板101之下。如果第一基板101由具有低防潮性能的材料(诸如塑料)制成，则可能贴附厚而且昂贵的阻挡膜以增强防潮性能。然而，在根据本公开内容一示例性实施方式的显示装置100中，第一基板101由具有优异防潮性能的透明导电氧化物或氧化物半导体制成。因而，可以在第一基板101之下贴附薄而且便宜的阻挡膜。因此，在根据本公开内容一示例性实施方式的显示装置100中，第一基板101由具有优异防潮性能的透明导电氧化物或氧化物半导体中的任一种制成。因此，可以降低显示装置100的制造成本。
在根据本公开内容一示例性实施方式的显示装置100中，第一基板101由透明导电氧化物或氧化物半导体中任一种制成。因而，可以执行激光剥离(LLO)工艺。当制造显示装置100时，可以将其上形成有牺牲层的临时基板SUB贴附在第一基板101之下，然后，可以在第一基板101上形成像素单元120。例如，牺牲层可以由氢化非晶硅(hydrogenatedamorphous silicon)或氢化且掺杂的非晶硅制成。如果在制造完显示装置100之后从临时基板SUB下方照射激光，则牺牲层可以被脱氢。而且，牺牲层和临时基板SUB可以与第一基板101分离。在这种情况下，透明导电氧化物和氧化物半导体是适于牺牲层和临时基板SUB的LLO工艺的材料。因此，即使第一基板101由透明导电氧化物或氧化物半导体中的任何一种制成，第一基板101也可以容易地与临时基板SUB分离。因此，在根据本公开内容一示例性实施方式的显示装置100中，第一基板101形成为适于LLO工艺的透明导电氧化物层或氧化物半导体层之一。因此，可以通过使用现有的工艺和设备容易地制造显示装置100。
同时，如果下基板由透明导电氧化物和氧化物半导体中任一种制成，那么相比于塑料基板用于下基板的情况，可以减小下基板的厚度。因而，当在上述LLO工艺中去除临时基板之后粘合偏振板时，在显示装置的外周部分中可能发生裂缝。而且，第一基板和无机层可能容易因外部冲击而破裂和损坏。此外，如果在第一基板和无机层中发生裂缝，则它们可能传播到其他部件。尤其是，如果裂缝传播到线或电路部件，则可能发生驱动错误。尤其是，设置有柔性膜的显示装置的一侧可能比另一侧更容易破裂。
如果显示装置实现为可卷的显示装置，那么该显示装置可能被反复绕在辊上或者从辊上退绕。这种情况下，应力集中在具有相对高刚性的第二基板的一端相对应的位置上。尤其是，连接到焊盘部的多条链接线设置在其上设有柔性膜的显示装置的一侧上。如果这些链接线裂开，那么可能发生显示装置的驱动错误。
在根据本公开内容一示例性实施方式的显示装置100中，多个无机绝缘层可以最小限度地设置在多个焊盘部P连接到柔性膜160所在的非有效区域NA一侧上。具体而言，参照图6和图7，在除了在设置有焊盘部P的显示装置100的一侧上设置有多条链接线190和焊盘部P的区域之外的非有效区域NA中，可以不设置多个无机绝缘层。因而，在多个焊盘部P之间与第二基板140的端部(即，边缘)重叠的区域中可以不设置多个无机绝缘层。因此，从施加应力并且很可能发生裂缝的位置去除无机绝缘层。因而，可以减少显示装置100的外周部分中裂缝的发生，并且抑制显示装置100的驱动误差。因此，可以提高显示装置100的可靠性。
此外，在根据本公开内容一示例性实施方式的显示装置100中，在第一链接线191的第三线图案191-3之下设置填充层180而非无机绝缘层。第一链接线191的第三线图案191-3与第二基板140的这端有重叠。因而，可以抑制第一链接线191的第三线图案191-3中裂缝的发生。在显示装置100中，在第一链接线191的第三线图案191-3之下不设置无机绝缘层。因而，可以使与第二基板140的这端有重叠的相对易受应力影响的无机绝缘层最少。此外，在第三线图案191-3之下设置由一种有机绝缘材料制成的填充层180，这种有机绝缘材料是弹性的并且与无机绝缘材料相比可以吸收应力。因此，填充层180可以吸收在第二基板140的这端处产生的应力。尤其是，如上所述，随着显示装置的分辨率和集成密度增加，可以最小化多条第二链接线192的宽度。然而，施加恒定电压或连接到虚设线的多条第一链接线191的宽度可以大于多条第二链接线192的宽度。如上所述，通过图案化无机绝缘层并且图案化第一线图案191-1和第二线图案191-2，可以形成接触孔以将第三线图案191-3连接到第一线图案191-1和第二线图案191-2。在这种情况下，有必要确保工艺裕度(processmargin)。然而，难以对具有最小化的宽度的多条第二链接线192执行上述工艺。因而，可以仅对多条链接线190中的多条第一链接线191执行上述工艺，以实现图8所示的结构。在根据本公开内容一示例性实施方式的显示装置100中，填充层180吸收施加到第二基板140的这端的应力。而且，最小化可能由于应力而破裂的无机绝缘层的布置。因而，可以最小化在对应于第二基板140的这端的位置处可能发生的无机绝缘层和链接线190的裂缝。
图9是根据本公开内容另一示例性实施方式的显示装置的对应于图8所示部分的变形例的截面图。除填充层980以外，图9中所示的显示装置900基本上与图1至图8中所示的显示装置100相同。因此，将省略对其的重复描述。
参照图9，在第一基板101与第一链接线191的第三线图案191-3之间可以设置填充层980。
在与第二基板140的这端(即，边缘)有重叠的区域中去除多个无机绝缘层的区域处，填充层980可以设置成与第一链接线191的第三线图案191-3有重叠。
填充层980可以由有机绝缘材料制成，以抑制其上设置的第三线图案191-3中裂缝的发生，并且使第三线图案191-3设置在平坦的表面上。这种情况下，填充层980可以在与显示装置900中所包括的有机材料层的同一层上由与该有机材料层相同的材料制成。例如，填充层980可以通过与滤色器CF的同一工艺由与滤色器CF相同的材料制成。然而，本公开内容不限于此。如果在形成第三线图案191-3之前存在任何其他有机材料层，则第三线图案191-3可以与该有机材料层同时由与该有机材料层相同的材料制成。
在根据本公开内容一示例性实施方式的显示装置900中，可以最小化多个无机绝缘层在其上设置有连接到柔性膜160的多个焊盘部P的非有效区域NA的一侧上的布置。具体而言，在多个焊盘部P之间与第二基板140的这端(即，边缘)有重叠的区域中可以不设置多个无机绝缘层。因此，从施加应力并且很可能发生裂缝的位置去除无机绝缘层。因而，可以减少显示装置900的外周部分中裂缝的发生，并且抑制显示装置900的驱动误差。因此，可以提高显示装置900的可靠性。
另外，在根据本公开内容一示例性实施方式的显示装置900中，在第一链接线191的第三线图案191-3之下设置填充层980而非无机绝缘层。第一链接线191的第三线图案191-3与第二基板140的这端有重叠。因而，可以抑制第一链接线191的第三线图案191-3中裂缝的发生。
此外，在根据本公开内容一示例性实施方式的显示装置900中，填充层980可以通过与设置在显示装置900中的有机材料层的同一工艺由与该有机材料层相同的材料制成。有机材料层可以是例如滤色器CF。因而，可以不需要用于设置填充层980的额外工艺。因此，可以减小显示装置900的制造成本，并且简化显示装置900的制造工艺。
图10是根据本公开内容又一示例性实施方式的显示装置的对应于部分A的变形例的放大平面图。图11是根据本公开内容该又一示例性实施方式的显示装置沿图10的线XI-XI'所取的截面图。除了下缓冲层1016、上缓冲层1011、栅极绝缘层1012、第一钝化层1013、多条第二链接线1092和填充层1080以外，图10和图11中所示的显示装置1000基本上与图1至图8中所示的显示装置100相同。因此，将省略对其的重复描述。
参照图10，多条链接线1090包括多条第一链接线191和多条第二链接线1092。
多条第一链接线191是指连接到位于焊盘部P的两个端部处的焊盘电极PE的链接线1090。也就是说，第一链接线191是或者包括连接至一个焊盘部P的两个最靠外的链接线1090。多条第二链接线1092是指连接到除了位于焊盘部P的两个端部处的焊盘电极PE之外的其他焊盘电极PE的链接线1090。也就是说，第二链接线1092设置在连接至一个焊盘部P的第一链接线191之间。
多条第二链接线1092可以具有与多条第一链接线191相同的宽度。例如，如果第二链接线1092连接到具有低电阻值对其是有益的信号线，那么第二链接线1092的宽度可以增大。因而，在根据本公开内容又一示例性实施方式的显示装置1000中，多条第二链接线1092可以具有与多条第一链接线191相同的宽度。
参照图11，多条第二链接线1092中的每一条第二链接线可以包括第一线图案1092-1、第二线图案1092-2和第三线图案1092-3。
第二链接线1092的第一线图案1092-1可以连接至设置在第一基板101上的多条信号线。也就是说，第一线图案1092-1可以设置成比第二线图案1092-2和第三线图案1092-3更靠近有效区域AA，并且可以直接连接至信号线。
第二链接线1092的第一线图案1092-1可以包括多个导电层。例如，如图11所示，第一线图案1092-1可以包括第一导电层1092-1a和第二导电层1092-1b，第二导电层1092-1b设置在第一导电层1092-1a上以便与第一导电层1092-1a相接触。第一导电层1092-1a可以在与遮光层LS的同一层上由与遮光层LS相同的材料制成。而且，第二导电层1092-1b可以在与栅极线GL和感测线SL的同一层上由与栅极线GL和感测线SL相同的材料制成。但是，本公开内容不限于此。第一线图案1092-1可以依据设计选择而形成为单层。
第二链接线1092的第二线图案1092-2可以连接至焊盘部P。因此，第二线图案1092-2可以设置成比第一线图案1092-1和第三线图案1092-3更靠近显示装置100的外周。第二线图案1092-2可以设置在与第一线图案1092-1的同一层上。
第二链接线1092的第二线图案1092-2可以包括多个导电层。例如，如图11所示，第二线图案1092-2可以包括第一导电层1092-2a和第二导电层1092-2b，第二导电层1092-2b设置在第一导电层1092-2a上以便与第一导电层1092-2a相接触。第一导电层1092-2a可以在与遮光层LS的同一层上由与遮光层LS相同的材料制成。而且，第二导电层1092-2b可以在与栅极线GL和感测线SL的同一层上由与栅极线GL和感测线SL相同的材料制成。但是，本公开内容不限于此。第二线图案1092-2可以依据设计选择而形成为单层。
第三线图案1092-3可以设置在第二链接线1092的第一线图案1092-1和第二线图案1092-2上。第三线图案1092-3可以设置在第二链接线1092的第一线图案1092-1和第二线图案1092-2之间以连接第一线图案1092-1和第二线图案1092-2。
第二链接线1092的第三线图案1092-3可以与第二基板140的这端(即，边缘)有重叠。也就是说，如图10和图11所示，第一线图案1092-1、第二线图案1092-2及第三线图案1092-3中仅第三线图案1092-3设置成与第二基板140的这端有重叠。第一线图案1092-1和第二线图案1092-2可以不与第二基板140的这端重叠。
同时，参照图10和图11，下缓冲层1016、上缓冲层1011、栅极绝缘层1012和第一钝化层1013可以设置在除了第一链接线191的第三线图案191-3与第二基板140的这端有重叠的区域之外的区域中。而且，下缓冲层1016、上缓冲层1011、栅极绝缘层1012和第一钝化层1013可以设置在除了第二链接线1092的第三线图案1092-3与第二基板140的这端有重叠的区域之外的区域中。例如，如图11中所示，在设置有第二基板140的这端的区域Y中可以不设置下缓冲层1016、上缓冲层1011和栅极绝缘层1012。而且，第一钝化层1013可以设置为覆盖下缓冲层1016、上缓冲层1011、栅极绝缘层1012、第一链接线191的第一线图案191-1和第二线图案191-2、以及第二链接线1092的第一线图案1092-1和第二线图案1092-2的侧表面。因而，在区域Y中可以不设置第一钝化层1013。也就是说，多个无机绝缘层可以设置在多条第一链接线191之间的区域之外的区域中。
因而，第一基板101可以被下缓冲层1016、上缓冲层1011、栅极绝缘层1012和第一钝化层1013暴露在区域Y中。
在第一链接线191的第三线图案191-3与第一基板101之间、和在第二链接线1092的第三线图案1092-3与第一基板101之间可以设置填充层1080。
在与第二基板140的这端有重叠的区域中去除多个无机绝缘层的区域处可以设置填充层1080。因而，第一钝化层1013可以与填充层1080的侧表面相接触。而且，在第一链接线191的第一线图案191-1和第二线图案191-2之间暴露的第一基板101的一个表面上可以设置填充层1080。此外，在第二链接线1092的第一线图案1092-1和第二线图案1092-2之间暴露的第一基板101的一个表面上可以设置填充层1080。因此，填充层1080可以设置为与第一链接线191的第三线图案191-3和第二链接线1092的第三线图案1092-3重叠。
填充层1080可以由有机绝缘材料制成。这用以抑制其上设置的第一链接线191的第三线图案191-3和第二链接线1092的第三线图案1092-3中裂缝的发生。而且，这用以使第一链接线191的第三线图案191-3和第二链接线1092的第三线图案1092-3设置在平坦的表面上。
因而，在显示装置1000中，可以最小化多个无机绝缘层在其上设置有连接到柔性膜160的多个焊盘部P的非有效区域NA的一侧上的布置。具体而言，在多个焊盘部P之间与第二基板140的这端有重叠的区域中可以不设置多个无机绝缘层。因此，从施加应力并且很可能发生裂缝的位置去除无机绝缘层。因而，可以减少显示装置1000的外周部分中裂缝的发生，并且抑制显示装置1000的驱动误差。因此，可以提高显示装置1000的可靠性。
另外，在显示装置1000中，在多条链接线1090之下设置填充层1080而非无机绝缘层。多条链接线1090与第二基板140的这端(即，边缘)有重叠。因而，可以抑制多条链接线1090中裂缝的发生。例如，在第一链接线191的第三线图案191-3和第二链接线1092的第三线图案1092-3之下设置填充层1080而非无机绝缘层。因而，可以抑制第一链接线191的第三线图案191-3和第二链接线1092的第三线图案1092-3中裂缝的发生。
此外，在显示装置1000中，在第一链接线191的第三线图案191-3和第二链接线1092的第三线图案1092-3之下设置填充层1080而非无机绝缘层。第一链接线191的第三线图案191-3和第二链接线1092的第三线图案1092-3与第二基板140的这端有重叠。因而，可以抑制第一链接线191的第三线图案191-3和第二链接线1092的第三线图案1092-3中裂缝的发生。
尽管已经参考附图更详细地描述了本公开内容的示例性实施方式，但是本公开内容不限于此，并且本公开内容可以在不脱离本公开内容的技术构思的情况下以许多不同的形式实施。因此，本公开内容的示例性实施方式仅出于说明性目的而提供，并不旨在限制本公开内容的技术构思。本公开内容的技术构思的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面都是说明性的，并且不限制本公开内容。本公开内容的保护范围应当基于随附权利要求来解释，并且其等同范围内的所有技术构思都应当被解释为落入本公开内容的范围内。

Claims (21)

1.一种显示装置，包括：
第一基板，包括有效区域和非有效区域，所述有效区域有多个子像素，所述非有效区域围绕所述有效区域，并且所述第一基板由透明导电氧化物或者氧化物半导体中的一种制成；
多条信号线，设置在所述第一基板上；
焊盘部，在所述非有效区域中设置在所述第一基板上；
多条链接线，连接所述焊盘部和所述多条信号线；
多个无机绝缘层，设置在所述第一基板与所述多条链接线之间；和
第二基板，设置在所述第一基板和所述多条链接线上，
其中，在所述多条链接线中的多条第一链接线每一条包括：
第一线图案，连接到所述多条信号线；
第二线图案，连接到所述焊盘部；和
第三线图案，连接所述第一链接线的所述第一线图案和所述第二线图案，并且与所述第二基板的末端有重叠，并且
所述多个无机绝缘层设置在除所述第二基板的所述末端与所述第一链接线的所述第三线图案有重叠的区域之外的区域中。
2.根据权利要求1所述的显示装置，其中所述第一链接线的所述第一线图案和所述第二线图案设置在与所述多条信号线中至少一条信号线的同一层上，并且
所述第一链接线的所述第三线图案设置在所述第一链接线的所述第一线图案和所述第二线图案上。
3.根据权利要求1所述的显示装置，还包括：
填充层，设置在所述第一链接线的所述第三线图案与所述第一基板之间。
4.根据权利要求3所述的显示装置，其中所述填充层由有机绝缘材料制成。
5.根据权利要求3所述的显示装置，还包括：
滤色器，设置在所述有效区域中，
其中所述填充层由与所述滤色器相同的材料制成。
6.根据权利要求3所述的显示装置，其中所述多个无机绝缘层包括第一钝化层，所述第一钝化层设置在所述第一链接线的所述第一线图案和所述第二线图案上，并且
所述第一钝化层与所述填充层的侧表面相接触。
7.根据权利要求1所述的显示装置，其中所述多条第一链接线连接至位于所述焊盘部的两个末端处的焊盘电极。
8.根据权利要求7所述的显示装置，其中所述多条第一链接线中的每一条第一链接线连接至施加恒定电压的所述多条信号线中的一条信号线，或者连接至虚设线中的一条虚设线。
9.根据权利要求7所述的显示装置，其中所述多条链接线包括设置在所述多条第一链接线之间的多条第二链接线。
10.根据权利要求9所述的显示装置，其中所述多个无机绝缘层设置在所有设置有所述多条第二链接线的区域中。
11.根据权利要求9所述的显示装置，其中所述多条第二链接线具有比所述多条第一链接线更小的宽度。
12.根据权利要求9所述的显示装置，其中所述多条第二链接线每一条包括：
第一线图案，连接到所述多条信号线；
第二线图案，连接到所述焊盘部；和
第三线图案，连接所述第二链接线的所述第一线图案和所述第二线图案，并且与所述第二基板的所述末端有重叠，并且
所述多个无机绝缘层设置在除所述第二基板的所述末端与所述第二链接线的所述第三线图案有重叠的区域之外的区域中。
13.根据权利要求12所述的显示装置，其中所述多个无机绝缘层设置在除所述多条第一链接线之间的区域之外的区域中。
14.根据权利要求12所述的显示装置，其中所述多条第二链接线具有与所述多条第一链接线相同的宽度。
15.根据权利要求1所述的显示装置，其中所述焊盘部被提供为多个焊盘部，并且
所述多个无机绝缘层设置在除所述多个焊盘部之间的区域之外的区域中。
16.一种显示装置，包括：
第一基板，包括有效区域和非有效区域，所述非有效区域围绕所述有效区域，并且所述第一基板由透明导电氧化物或者氧化物半导体中的一种制成；
多条信号线，在所述有效区域中设置在所述第一基板上；
多条链接线，连接至所述多条信号线并且设置成延伸到所述非有效区域；
焊盘部，连接至所述非有效区域中的所述多条链接线；
多个无机绝缘层，设置成在所述第一基板上与所述多条链接线重叠；
第二基板，设置在所述第一基板上；和
填充层，设置在所述第一基板上与所述第二基板的末端有重叠的区域中，
其中，在所述多条链接线中的多条第一链接线每一条包括：
第一线图案，设置成与所述有效区域相邻；
第二线图案，与所述第一线图案间隔开并且设置成靠近所述第一基板的外周；和
第三线图案，连接所述第一链接线的所述第一线图案和所述第二线图案，并且
所述填充层设置在所述第二基板的所述末端与所述第一链接线的所述第三线图案有重叠的区域中。
17.根据权利要求16所述的显示装置，其中所述多个无机绝缘层包括第一钝化层，所述第一钝化层设置在所述第一链接线的所述第一线图案和所述第二线图案上，并且
所述第一链接线的所述第三线图案设置在所述第一钝化层上，并且通过所述第一钝化层中的接触孔连接所述第一链接线的所述第一线图案和所述第二线图案。
18.根据权利要求16所述的显示装置，其中所述填充层设置在所述第一链接线的所述第三线图案之下，并且具有平坦的上表面。
19.根据权利要求18所述的显示装置，其中所述填充层设置成被所述第一链接线的所述第三线图案、所述第一钝化层和所述第一基板围绕。
20.根据权利要求16所述的显示装置，其中所述多条第一链接线连接至位于所述焊盘部的两个末端处的焊盘电极。
21.根据权利要求16所述的显示装置，其中所述多条链接线还包括具有与所述多条第一链接线相同的宽度的多条第二链接线，并且
所述多条第二链接线每一条包括：
第一线图案，设置成与所述有效区域相邻；
第二线图案，与所述第二链接线的所述第一线图案间隔开并且设置成靠近所述第一基板的外周；和
第三线图案，设置在所述第二链接线的所述第一线图案与所述第二线图案之间，并且
所述填充层设置在所述第二基板的所述末端与所述第二链接线的所述第三线图案有重叠的区域中。
CN202311046497.6A 2022-08-18 2023-08-18 显示装置 Pending CN117596965A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220103432A KR20240025338A (ko) 2022-08-18 2022-08-18 표시 장치
KR10-2022-0103432 2022-08-18

Publications (1)

Publication Number Publication Date
CN117596965A true CN117596965A (zh) 2024-02-23

Family

ID=87696200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311046497.6A Pending CN117596965A (zh) 2022-08-18 2023-08-18 显示装置

Country Status (4)

Country Link
US (1) US20240062699A1 (zh)
EP (1) EP4326035A1 (zh)
KR (1) KR20240025338A (zh)
CN (1) CN117596965A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6827332B2 (ja) * 2017-02-01 2021-02-10 株式会社ジャパンディスプレイ 表示装置
US10621893B2 (en) * 2017-03-30 2020-04-14 Sharp Kabushiki Kaisha Display device, manufacturing method for display device, manufacturing apparatus of display device, mounting device, and controller
JP6843710B2 (ja) * 2017-07-12 2021-03-17 株式会社ジャパンディスプレイ 表示装置、および表示装置の製造方法
JP7116538B2 (ja) * 2017-11-20 2022-08-10 株式会社ジャパンディスプレイ 表示装置及びその製造方法
WO2020017014A1 (ja) * 2018-07-20 2020-01-23 シャープ株式会社 表示装置
KR20220006159A (ko) * 2020-07-07 2022-01-17 삼성디스플레이 주식회사 디스플레이 장치
KR20220103432A (ko) 2021-01-15 2022-07-22 조소영 눈썹 문신 또는 반영구 화장에 의해 색소 침착된 피부 부위를 수정 또는 복구하는 방법

Also Published As

Publication number Publication date
KR20240025338A (ko) 2024-02-27
US20240062699A1 (en) 2024-02-22
EP4326035A1 (en) 2024-02-21

Similar Documents

Publication Publication Date Title
EP4145512A1 (en) Display device
US20240062699A1 (en) Display device
US20230074967A1 (en) Display device
US20230071194A1 (en) Display device
US20240065041A1 (en) Display device
US20240196667A1 (en) Display device
US20230209982A1 (en) Display Device
US20230074232A1 (en) Display device
US20240224593A1 (en) Display Device
US20240224613A1 (en) Display device
US20240179981A1 (en) Display device
US20230209978A1 (en) Display device
US20240224777A1 (en) Display device
CN118284225A (zh) 显示装置
KR20240086303A (ko) 표시 장치
KR20230102594A (ko) 표시 장치
KR20240043566A (ko) 표시 장치
CN118284123A (zh) 显示装置
CN117858537A (zh) 显示装置
JP2024095982A (ja) 表示装置
KR20240107594A (ko) 표시 장치
KR20230090610A (ko) 표시 장치
CN118284127A (zh) 显示装置
KR20230088059A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination