CN117595637A - 一种消除过冲电路 - Google Patents

Abstract

本发明公开了一种消除过冲电路，包括：可变参考电压生成器、第一时钟模块和第一输入电源，可变参考电压生成器连接第一运算放大器的正输入端；第一运算放大器的输出端连接第二运算放大器的正输入端，第二运算放大器的输出端连接第一逻辑控制模块；第一时钟模块连接第一逻辑控制模块；第一逻辑控制模块另一端连接第一mos管的栅极；第一输入电源连接第一mos管的漏极，第一mos管的源极分别连接第一激光二极管和第一二极管的阴极；第一二极管的阳极接地，第一激光二极管另一端连接第一电容；第一电容另一端接地。还公开了一种消除过冲电路，去除了可变参考电压生成器，增加了Vout判断模块及第二时钟模块。两种方法均解决了输出电压在上升阶段过冲的问题。

Description

一种消除过冲电路

技术领域

本发明涉及一种消除过冲电路。

背景技术

目前开关电源为了减小输出电压脉动，一般在其输出端接有大容量的滤波电容，由于在上电瞬间该电容电压为零，所以在上电时会产生较大的电容充电电流，从而给开关电源电路造成较大的电流冲击，严重影响到开关电源的使用寿命和工作可靠性。同时在电源启动的瞬间，由于反馈环路的响应时间所限，反馈环路可视为开环，输出电压在此瞬间不受反馈环路控制，故出现过冲现象。传统DCDC，Vin下降，Vout下降，然后Vin上升，Vout跟随上升，在Vout上升到最后阶段，会出现过冲。因此，提供一种消除过冲电路。

发明内容

本发明的目的在于克服现有的缺陷而提供的一种消除过冲电路，解决输出电压在上升阶段过冲的问题。

实现上述目的的技术方案是：

本发明之一的一种消除过冲电路，包括：可变参考电压生成器、第一时钟模块和第一输入电源，

可变参考电压生成器连接第一运算放大器的正输入端；

所述第一运算放大器的输出端连接第二运算放大器的正输入端，所述第二运算放大器的输出端连接第一逻辑控制模块；

第一时钟模块连接第一逻辑控制模块；

所述第一逻辑控制模块另一端连接第一mos管的栅极；

所述第一输入电源连接所述第一mos管的漏极，所述第一mos管的源极分别连接第一激光二极管和第一二极管的阴极；

所述第一二极管的阳极接地，所述第一激光二极管另一端连接第一电容；

所述第一电容另一端接地，所述第一电容并联有第一电阻和第二电阻；

所述第一电阻和第二电阻串联，所述第一电阻和第二电阻并联有第一负载；

所述第一电阻还连接所述第一运算放大器的负输入端。

优选的，所述可变参考电压生成器包括：第三运算放大器，

所述第三运算放大器的输出端依次串联第三电阻、第四电阻、第五电阻、第六电阻和第七电阻并接地；

所述第三运算放大器的负输入端通过第四开关连接所述第一运算放大器的正输入端；

所述第二电阻连接所述第三电阻的一端通过第三开关连接所述第一运算放大器的正输入端；

所述第三电阻连接所述第四电阻的一端通过第二开关连接所述第一运算放大器的正输入端；

所述第四电阻连接所述第五电阻的一端通过第一开关连接所述第一运算放大器的正输入端。

优选的，所述第三运算放大器的正输入端输入第一参考电压,所述第三运算放大器的输出端输出第二参考电压；

所述第一运算放大器的正输入端输入第二参考电压,所述第一运算放大器的负输入端输入第一反馈电压,所述第一运算放大器的输出端输出第一共模信号电压；

所述第二运算放大器的正输入端输入第一共模信号电压,所述第二运算放大器的负输入端输入第一射频信号；

所述第一时钟模块输出第一时钟信号；

所述第一逻辑控制模块输出第一驱动信号；

第一输出电压驱动所述第一负载。

本发明之二的一种消除过冲电路，包括：第四运算放大器、Vout判断模块和第二输入电源，

所述第四运算放大器的输出端连接第五运算放大器的正输入端；

所述第五运算放大器的输出端连接第二逻辑控制模块；

所述Vout判断模块连接第二时钟模块；

所述第二时钟模块连接所述第二逻辑控制模块；

所述第二逻辑控制模块另一端连接第二mos管的栅极；

所述第二输入电源连接所述第二mos管的漏极，所述第二mos管的源极分别连接第二激光二极管和第二二极管的阴极；

所述第二二极管的阳极接地，所述第二激光二极管另一端连接第二电容，所述第二电容另一端接地，所述第二电容并联有第八电阻和第九电阻；

所述第八电阻和第九电阻串联，所述第八电阻和第九电阻并联有第二负载；

所述第八电阻还连接所述第四运算放大器的负输入端。

优选的，所述第四运算放大器的正输入端输入第三参考电压,

所述第四运算放大器的负输入端输入第二反馈电压,所述第四运算放大器的输出端输出第二共模信号电压；

所述第五运算放大器的正输入端输入第二共模信号电压,所述第五运算放大器的负输入端输入第二射频信号；

所述第二逻辑控制模块输出第二驱动信号。

优选的，所述Vout判断模块包括第六运算放大器，第七运算放大器、第八运算放大器和第九运算放大器，所述第六运算放大器，第七运算放大器、第八运算放大器和第九运算放大器的输出端均连接所述第二时钟模块。

优选的，所述第六运算放大器的正输入端输入第二输出电压，负输入端输入第四参考电压,输出端输出第一变频电压；

所述第七运算放大器的正输入端输入第二输出电压，负输入端输入第五参考电压,输出端输出第二变频电压；

所述第八运算放大器的正输入端输入第二输出电压，负输入端输入第六参考电压,输出端输出第二变频电压；

所述第九运算放大器的正输入端输入第二输出电压，负输入端输入第七参考电压,输出端输出第二变频电压。

优选的，所述第二时钟模块包括：第三mos管，

所述第六运算放大器，第七运算放大器、第八运算放大器和第九运算放大器的输出端均连接所述第三mos管的栅极；

所述第三mos管的漏极分别连接第一电压比较器和比较器的正输入端；

所述第三mos管的源极分别连接第三电容、第四电容、第五电容、第六电容和第七电容；

所述第三电容通过第五开关连接所述比较器的正输入端；

所述第四电容通过第六开关连接所述比较器的正输入端；

所述第五电容通过第六开关连接所述比较器的正输入端；

所述第六电容通过第七开关连接所述比较器的正输入端；

所述第七电容直接连接所述比较器的正输入端；

所述比较器输出端连接所述第二逻辑控制模块。

所述第二时钟模块还包括：第一电压比较器，所述第一电压比较器连接所述比较器的正输入端。

优选的，所述比较器的负输入端输入第三参考电压。

本发明的有益效果是：本发明中，第一种电路，是通过增加可变参考电压生成器，改变第二参考电压,进而使得第一共模信号电压、第一输出电压及第一反馈电压阶梯式上升，并将第一反馈电压反馈至可变参考电压生成器中，与第一参考电压进行比较，循环往复，进而消除第一输出电压上冲效果，直至第一输出电压平稳；第二种电路，是通过Vout判断模块使得电路中的时钟由慢变快，此时，第二共模信号电压Vcomp2会缓慢下降，进而使得第二输出电压缓慢上升，第二反馈电压也会缓慢上升，进而防止了第二输出电压上冲效果。

附图说明

图1是本发明实施例一种消除过冲电路的电路图；

图2是传统的输出电压上冲示意图；

图3是本发明实施例中可变参考电压生成器的电路图；

图4是本发明实施例中输出电压呈阶梯式上升示意图；

图5是本发明另一实施例一种消除过冲电路的电路图；

图6是本发明另一实施例中Vout判断模块的电路图；

图7是本发明另一实施例中第二时钟模块的电路图；

图8是本发明另一实施例中通过改变时钟快慢进而使输出电压缓慢上升的示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述。在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相正对地重要性。

下面将结合附图对本发明作进一步说明。

如图2所示，传统DCDC，Vin下降，Vout下降，然后Vin上升，Vout跟随上升，在Vout上升到最后阶段，即图2中圆圈处，会出现过冲；本发明针对此过冲提出两种消除过冲电路。

如图1所示，一种消除过冲电路，包括：可变参考电压生成器、第一时钟模块和第一输入电源Vin1，可变参考电压生成器连接第一运算放大器U1的正输入端；第一运算放大器U1的输出端连接第二运算放大器U2的正输入端，第二运算放大器U2的输出端连接第一逻辑控制模块；第一时钟模块clock1连接第一逻辑控制模块；第一逻辑控制模块另一端连接第一mos管M1的栅极；第一输入电源Vin1连接第一mos管M1的漏极，第一mos管M1的源极分别连接第一激光二极管L1和第一二极管D1的阴极；第一二极管D1的阳极接地，第一激光二极管L1另一端连接第一电容C0；第一电容C0另一端接地，第一电容C0并联有第一电阻R1和第二电阻R2；第一电阻R1和第二电阻R2串联，第一电阻R1和第二电阻R2并联有第一负载ILoad1；第一电阻R1还连接第一运算放大器U1的负输入端。

如图3所示，可变参考电压生成器包括：第三运算放大器U3，第三运算放大器U3的输出端依次串联第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6和第七电阻R7并接地；第三运算放大器U3的负输入端通过第四开关K4连接第一运算放大器U1的正输入端；第二电阻R2连接第三电阻R3的一端通过第三开关K3连接第一运算放大器U1的正输入端；第三电阻R3连接第四电阻R4的一端通过第二开关K2连接第一运算放大器U1的正输入端；第四电阻R4连接第五电阻R5的一端通过第一开关K1连接第一运算放大器U1的正输入端。

实施例中，第三运算放大器U3的正输入端输入第一参考电压Vref1，第三运算放大器U3的输出端输出第二参考电压Vref2；第一运算放大器U1的正输入端输入第二参考电压Vref2，第一运算放大器U1V的负输入端输入第一反馈电压Vfb1，第一运算放大器U1的输出端输出第一共模信号电压Vcomp1；第二运算放大器U2的正输入端输入第一共模信号电压Vcomp1，第二运算放大器U2的负输入端输入第一射频信号Ramp1；第一时钟模块clock1输出第一时钟信号CLK1；第一逻辑控制模块输出第一驱动信号Hdrv1，第一输出电压Vout1用于驱动第一负载ILoad1。

工作原理：

如图4所示，实施例是通过增加可变参考电压生成器，改变第二参考电压,打开第一开关K1，输出的第二参考电压Vref2最低，分别打开第二开关K2、第三开关K3、第四开关K4，第二参考电压Vref2依次呈阶梯式上升，进而使得第一共模信号电压Vcomp1、第一输出电压Vout1及第一反馈电压Vfb1阶梯式上升，并将第一反馈电压Vfb1反馈至可变参考电压生成器中，与第一参考电压Vref1进行比较，循环往复，进而消除第一输出电压Vout1上冲效果，直至第一输出电压Vout1平稳。

如图5所示，一种消除过冲电路，包括：第四运算放大器U4、Vout判断模块和第二输入电源Vin2，第四运算放大器U4的输出端连接第五运算放大器U5的正输入端；第五运算放大器U5的输出端连接第二逻辑控制模块；Vout判断模块连接第二时钟模块Clock2；第二时钟模块Clock2连接第二逻辑控制模块；第二逻辑控制模块另一端连接第二mos管M2的栅极；第二输入电源Vin2连接第二mos管M2的漏极，第二mos管M2的源极分别连接第二激光二极管L2和第二二极管D2的阴极；第二二极管D2的阳极接地，第二激光二极管L2另一端连接第二电容C1，第二电容C1另一端接地，第二电容C1并联有第八电阻R8和第九电阻R9；第八电阻R8和第九电阻R9串联，第八电阻R8和第九电阻R9并联有第二负载ILoad2；第八电阻R8还连接第四运算放大器U4的负输入端。

实施例中，第四运算放大器U4的正输入端输入第三参考电压Vref3，第四运算放大器U4的负输入端输入第二反馈电压Vfb2，第四运算放大器U4的输出端输出第二共模信号电压Vcomp2；第五运算放大器U5的正输入端输入第二共模信号电压Vcomp2，第五运算放大器U5的负输入端输入第二射频信号Ramp2；第二逻辑控制模块输出第二驱动信号。

如图6所示，Vout判断模块包括第六运算放大器U6，第七运算放大器U7、第八运算放大器U8和第九运算放大器U9，第六运算放大器U6，第七运算放大器U7、第八运算放大器U8和第九运算放大器U9的输出端均连接第二时钟模块Clock2。

实施例中，第六运算放大器U6的正输入端输入第二输出电压Vout2，负输入端输入第四参考电压Vrefa,输出端输出第一变频电压Va；第七运算放大器U7的正输入端输入第二输出电压Vout2，负输入端输入第五参考电压Vrefb,输出端输出第二变频电压Vb；第八运算放大器U8的正输入端输入第二输出电压Vout2，负输入端输入第六参考电压Vrefc,输出端输出第二变频电压Vc；第九运算放大器U9的正输入端输入第二输出电压Vout2，负输入端输入第七参考电压Vrefd,输出端输出第二变频电压Vd。

如图7所示，第二时钟模块Clock2包括：第三mos管M3，第六运算放大器U6，第七运算放大器U7、第八运算放大器U8和第九运算放大器U6的输出端均连接第三mos管M3的栅极；第三mos管M3的漏极分别连接第一电压比较器Ibias1和比较器U10的正输入端；第三mos管M3的源极分别连接第三电容C3、第四电容C4、第五电容C5、第六电容C6和第七电容C7；第三电容C3通过第五开关Ka连接比较器U10的正输入端；第四电容C4通过第六开关Kb连接比较器U10的正输入端；第五电容C5通过第六开关Kc连接比较器U10的正输入端；第六电容C6通过第七开关Kd连接比较器U10的正输入端；第七电容C7直接连接比较器U10的正输入端；比较器U10输出端连接第二逻辑控制模块。

实施例中，比较器U10的负输入端输入第三参考电压Vref3。

工作原理：

如图8所示，通过Vout判断模块中的第六运算放大器U6、第七运算放大器U7、第八运算放大器U8和第九运算放大器U9分别比较第二输出电压Vout2与第四参考电压Vrefa、第五参考电压Vrefb、第六参考电压Vrefc和第七参考电压Vrefd的大小，若第二输出电压Vout2低于第四参考电压Vrefa，则第四参考电压Vrefa翻转，若低于第五参考电压Vrefb，则第四参考电压Vrefa、第五参考电压Vrefb翻转，若低于第六参考电压Vrefc，则第四参考电压Vrefa、第五参考电压Vrefb、第六参考电压Vrefc翻转，若低于第七参考电压Vrefd，则第四参考电压Vrefa、第五参考电压Vrefb、第六参考电压Vrefc和第七参考电压Vrefd均翻转，使得相应的第五开关Ka、第六开关Kb、第六开关Kc和第七开关Kd打开，使总电容变大，充电变慢，时钟速度变慢，若相反，则使得相应的第五开关Ka、第六开关Kb、第六开关Kc和第七开关Kd关闭，使总电容变小，充电变快，时钟速度变快，进而控制电路中的第二时钟模块Clock2中的时钟由慢变快，此时，第二共模信号电压Vcomp2会缓慢下降，进而使得第二输出电压Vout2缓慢上升，第二反馈电压Vfb2也会缓慢上升，进而防止了第二输出电压Vout2上冲效果。

以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种消除过冲电路，其特征在于，包括：可变参考电压生成器、第一时钟模块和第一输入电源（Vin1），

可变参考电压生成器连接第一运算放大器（U1）的正输入端；

所述第一运算放大器（U1）的输出端连接第二运算放大器（U2）的正输入端，所述第二运算放大器（U2）的输出端连接第一逻辑控制模块；

第一时钟模块（clock1）连接第一逻辑控制模块；

所述第一逻辑控制模块另一端连接第一mos管（M1）的栅极；

所述第一输入电源（Vin1）连接所述第一mos管（M1）的漏极，所述第一mos管（M1）的源极分别连接第一激光二极管（L1）和第一二极管（D1）的阴极；

所述第一二极管（D1）的阳极接地，所述第一激光二极管（L1）另一端连接第一电容（C0）；

所述第一电容（C0）另一端接地，所述第一电容（C0）并联有第一电阻（R1）和第二电阻（R2）；

所述第一电阻（R1）和第二电阻（R2）串联，所述第一电阻（R1）和第二电阻（R2）并联有第一负载（ILoad1）；

所述第一电阻（R1）还连接所述第一运算放大器（U1）的负输入端。

2.根据权利要求1所述的一种消除过冲电路，其特征在于，所述可变参考电压生成器包括：第三运算放大器（U3），

所述第三运算放大器（U3）的输出端依次串联第三电阻（R3）、第四电阻（R4）、第五电阻（R5）、第六电阻（R6）和第七电阻（R7）并接地；

所述第三运算放大器（U3）的负输入端通过第四开关（K4）连接所述第一运算放大器（U1）的正输入端；

所述第二电阻（R2）连接所述第三电阻（R3）的一端通过第三开关（K3）连接所述第一运算放大器（U1）的正输入端；

所述第三电阻（R3）连接所述第四电阻（R4）的一端通过第二开关（K2）连接所述第一运算放大器（U1）的正输入端；

所述第四电阻（R4）连接所述第五电阻（R5）的一端通过第一开关（K1）连接所述第一运算放大器（U1）的正输入端。

3.根据权利要求2所述的一种消除过冲电路，其特征在于，所述第三运算放大器（U3）的正输入端输入第一参考电压（Vref1），所述第三运算放大器（U3）的输出端输出第二参考电压（Vref2）；

所述第一运算放大器（U1）的正输入端输入第二参考电压（Vref2），所述第一运算放大器（U1）的负输入端输入第一反馈电压（Vfb1），所述第一运算放大器（U1）的输出端输出第一共模信号电压（Vcomp1）；

所述第二运算放大器（U2）的正输入端输入第一共模信号电压（Vcomp1），所述第二运算放大器（U2）的负输入端输入第一射频信号（Ramp1）；

所述第一时钟模块（clock1）输出第一时钟信号（CLK1）；

所述第一逻辑控制模块输出第一驱动信号（Hdrv1）；

第一输出电压（Vout1）驱动所述第一负载（ILoad1）。

4.一种消除过冲电路，其特征在于，包括：第四运算放大器（U4）、Vout判断模块和第二输入电源（Vin2），

所述第四运算放大器（U4）的输出端连接第五运算放大器（U5）的正输入端；

所述第五运算放大器（U5）的输出端连接第二逻辑控制模块；

所述Vout判断模块连接第二时钟模块（Clock2）；

所述第二时钟模块（Clock2）连接所述第二逻辑控制模块；

所述第二逻辑控制模块另一端连接第二mos管（M2）的栅极；

所述第二输入电源（Vin2）连接所述第二mos管（M2）的漏极，所述第二mos管（M2）的源极分别连接第二激光二极管（L2）和第二二极管（D2）的阴极；

所述第二二极管（D2）的阳极接地，所述第二激光二极管（L2）另一端连接第二电容（C1），所述第二电容（C1）另一端接地，所述第二电容（C1）并联有第八电阻（R8）和第九电阻（R9）；

所述第八电阻（R8）和第九电阻（R9）串联，所述第八电阻（R8）和第九电阻（R9）并联有第二负载（ILoad2）；

所述第八电阻（R8）还连接所述第四运算放大器（U4）的负输入端。

5.根据权利要求4所述的一种消除过冲电路，其特征在于，所述第四运算放大器（U4）的正输入端输入第三参考电压（Vref3），

所述第四运算放大器（U4）的负输入端输入第二反馈电压（Vfb2），所述第四运算放大器（U4）的输出端输出第二共模信号电压（Vcomp2）；

所述第五运算放大器（U5）的正输入端输入第二共模信号电压（Vcomp2），所述第五运算放大器（U5）的负输入端输入第二射频信号（Ramp2）；

所述第二逻辑控制模块输出第二驱动信号（Hdrv2）。

6.根据权利要求5所述的一种消除过冲电路，其特征在于，所述Vout判断模块包括第六运算放大器（U6），第七运算放大器（U7）、第八运算放大器（U8）和第九运算放大器（U9），所述第六运算放大器（U6），第七运算放大器（U7）、第八运算放大器（U8）和第九运算放大器（U9）的输出端均连接所述第二时钟模块（Clock2）。

7.根据权利要求6所述的一种消除过冲电路，其特征在于，所述第六运算放大器（U6）的正输入端输入第二输出电压（Vout2），负输入端输入第四参考电压（Vrefa）,输出端输出第一变频电压（Va）；

所述第七运算放大器（U7）的正输入端输入第二输出电压（Vout2），负输入端输入第五参考电压（Vrefb）,输出端输出第二变频电压（Vb）；

所述第八运算放大器（U8）的正输入端输入第二输出电压（Vout2），负输入端输入第六参考电压（Vrefc）,输出端输出第二变频电压（Vc）；

所述第九运算放大器（U9）的正输入端输入第二输出电压（Vout2），负输入端输入第七参考电压（Vrefd）,输出端输出第二变频电压（Vd）。

8.根据权利要求7所述的一种消除过冲电路，其特征在于，所述第二时钟模块（Clock2）包括：第三mos管（M3），

所述第六运算放大器（U6），第七运算放大器（U7）、第八运算放大器（U8）和第九运算放大器（U6）的输出端均连接所述第三mos管（M3）的栅极；

所述第三mos管（M3）的漏极连接比较器（U10）的正输入端；

所述第三mos管（M3）的源极分别连接第三电容（C3）、第四电容（C4）、第五电容（C5）、第六电容（C6）和第七电容（C7）；

所述第三电容（C3）通过第五开关（Ka）连接所述比较器（U10）的正输入端；

所述第四电容（C4）通过第六开关（Kb）连接所述比较器（U10）的正输入端；

所述第五电容（C5）通过第六开关（Kc）连接所述比较器（U10）的正输入端；

所述第六电容（C6）通过第七开关（Kd）连接所述比较器（U10）的正输入端；

所述第七电容（C7）直接连接所述比较器（U10）的正输入端；

所述比较器（U10）输出端连接所述第二逻辑控制模块。

9.根据权利要求8所述的一种消除过冲电路，其特征在于，所述第二时钟模块（Clock2）还包括：第一电压比较器（Ibias1），所述第一电压比较器（Ibias1）连接所述比较器（U10）的正输入端。

10.根据权利要求8所述的一种消除过冲电路，其特征在于，所述比较器（U10）的负输入端输入第三参考电压（Vref3）。