CN117594604A - 显示装置 - Google Patents

Abstract

提供一种显示装置。显示装置包括：主显示区域和其中设置有多个透射部并被主显示区域围绕的子显示区域；设置在主显示区域中的多个主像素电极；设置在子显示区域中的多个子像素电极和设置在子显示区域中并分别电连接到主像素电极中的任一个的多个虚设像素电极；以及分别将多个主像素电极中的任一个和多个虚设像素电极中的任一个彼此连接的多个连接电极，其中，子显示区域包括其中设置有子像素电极之中的一部分和透射部的第一子显示区域和围绕第一子显示区域且其中设置有子像素电极之中的剩余部分和虚设像素电极的第二子显示区域，并且多个连接电极的至少部分设置在彼此相邻的虚设像素电极之间或虚设像素电极和与虚设像素电极相邻的主像素电极之间。

Description

显示装置

技术领域

公开涉及一种显示装置。

背景技术

随着信息社会的发展，对用于显示图像的显示装置的需求已经增加并多样化。例如，显示装置已经应用于各种电子装置，诸如智能电话、数码相机、膝上型计算机、导航装置和智能电视。显示装置可以是平板显示装置，诸如液晶显示装置、场发射显示装置或发光显示装置。在这种平板显示装置之中，因为显示面板的像素中的每个包括可以自发光的发光元件，发光显示装置可以在没有将光提供到显示面板的背光单元的情况下显示图像。

显示装置还可以包括发射预定光的像素、用于驱动像素的扫描线、数据线和电源线、将扫描信号输出到扫描线的扫描驱动器以及将数据电压输出到数据线的显示驱动器。

发明内容

公开的方面提供了一种显示装置，该显示装置防止不同发射区域之间的边界被观看到并且在显示区域内的不同区域之间具有低区分感。

然而，公开的方面不限于这里阐述的方面。通过参照下面给出的公开的详细描述，公开的上述和其它方面对于公开所属领域的普通技术人员将变得更清楚。

根据公开的实施例，一种显示装置包括：主显示区域和子显示区域，子显示区域被主显示区域围绕并且多个透射部设置在子显示区域中；多个主像素电极，设置在主显示区域中；多个子像素电极和多个虚设像素电极，多个子像素电极设置在子显示区域中，多个虚设像素电极设置在子显示区域中并且分别电连接到主像素电极中的任何一个主像素电极；以及多个连接电极，分别将多个主像素电极中的任何一个主像素电极和多个虚设像素电极中的任何一个虚设像素电极彼此连接，其中，子显示区域包括第一子显示区域和第二子显示区域，子像素电极之中的一部分和透射部设置在第一子显示区域中，第二子显示区域围绕第一子显示区域，子像素电极之中的剩余部分和虚设像素电极设置在第二子显示区域中，并且多个连接电极的至少部分设置在彼此相邻的虚设像素电极之间或者设置在虚设像素电极和与虚设像素电极相邻的主像素电极之间。

彼此相邻的主像素电极之间的间距或彼此相邻的虚设像素电极之间的间距可以比虚设像素电极之中的任一虚设像素电极与连接电极之中的同所述任一虚设像素电极相邻且未连接到所述任一虚设像素电极的连接电极之间的间距大。

多个主像素电极和多个虚设像素电极设置为彼此间隔开的布置可以不同于多个子像素电极设置为彼此间隔开的布置。

多个主像素电极可以设置为与电连接到主像素电极的像素电路单元叠置，多个子像素电极可以布置为与电连接到子像素电极的子像素电路单元叠置，并且虚设像素电极可以不与像素电路单元和子像素电路单元叠置。

主像素电极可以包括发射第一颜色的光的发光元件的第一主像素电极和发射与第一颜色不同的第二颜色的光的发光元件的第二主像素电极，虚设像素电极可以包括第一虚设像素电极和第二虚设像素电极，第一虚设像素电极连接到第一主像素电极并且设置在发射第一颜色的光的发光元件中，第二虚设像素电极连接到第二主像素电极并且设置在发射第二颜色的光的发光元件中，并且第一主像素电极与第一虚设像素电极之间的间距可以比第一主像素电极与第二虚设像素电极之间的间距大。

子像素电极可以包括发射第一颜色的光的发光元件的第一子像素电极和发射第二颜色的光的发光元件的第二子像素电极，并且第一子像素电极与第一虚设像素电极之间的间距可以比第二子像素电极与第一虚设像素电极之间的间距大。

主像素电极可以包括第一主像素电极、第二主像素电极和在第一方向上与第一主像素电极间隔开的第三主像素电极，连接电极包括第一连接电极、第二连接电极和第三连接电极，虚设像素电极可以包括第一虚设像素电极和第二虚设像素电极，第一虚设像素电极在第二方向上与第三主像素电极间隔开并且通过第一连接电极连接到第一主像素电极，第二虚设像素电极在第二方向上与第二主像素电极间隔开并且通过第二连接电极连接到第二主像素电极，并且第一连接电极可以在第二方向上与第二虚设像素电极间隔开。

第二连接电极可以设置在第一主像素电极与第三虚设像素电极之间。

虚设像素电极还可以包括第三虚设像素电极，第三虚设像素电极在第二方向上与第一主像素电极间隔开并且通过第三连接电极连接到第三主像素电极，并且第三连接电极可以设置为围绕第一虚设像素电极。

设置为与第一子显示区域与第二子显示区域之间的边界之中的在第一子显示区域的在第一方向上的一侧处的边界相邻的虚设像素电极和设置为与第一子显示区域与第二子显示区域之间的边界之中的在第一子显示区域的在第一方向上的另一侧处的边界相邻的虚设像素电极可以彼此不同。

多个主像素电极可以包括多个连接像素电极和多个独立像素电极，多个连接像素电极电连接到虚设像素电极，多个独立像素电极不连接到虚设像素电极，并且电连接到独立像素电极的像素电路单元的第一晶体管的沟道区可以具有与电连接到连接像素电极的像素电路单元的第一晶体管的沟道区的长度不同的长度。

连接像素电极可以设置为围绕子显示区域，并且独立像素电极设置为围绕连接像素电极。

子显示区域可以包括多个子像素，多个子像素包括子像素电极，并且透射部中的任何一个透射部可以设置在沿一个方向彼此间隔开的多个子像素之间。

透射部可以包括第一透射部和第二透射部，第一透射部设置在第一子显示区域内，第二透射部形成为在第一子显示区域与第二子显示区域之间的边界处与第二子显示区域接触，并且第一透射部的面积可以比第二透射部的面积大。

根据公开的实施例，一种显示装置包括：基底，包括主显示区域和子显示区域，子显示区域被主显示区域围绕并且多个透射部设置在子显示区域中；薄膜晶体管层，包括像素电路单元、子像素电路单元和过孔层，像素电路单元在基底上设置在主显示区域中，子像素电路单元在基底上在子显示区域中设置为不与透射部叠置，过孔层设置在像素电路单元和子像素电路单元上；多个主像素电极，设置在过孔层上，并且在主显示区域中设置为彼此间隔开；多个子像素电极和多个虚设像素电极以及多个连接电极，多个子像素电极和多个虚设像素电极设置在过孔层上并且在子显示区域中设置为彼此间隔开，多个连接电极分别将多个虚设像素电极中的任何一个虚设像素电极和多个主像素电极中的任何一个主像素电极电连接；多个发光层，分别设置在主像素电极、子像素电极和虚设像素电极上；以及共电极，设置在多个发光层上，其中，主像素电极与像素电路单元叠置，子像素电极与子像素电路单元叠置，并且虚设像素电极不与像素电路单元和子像素电路单元叠置。

薄膜晶体管层还可以包括：下金属层，设置在基底上；缓冲层，设置在下金属层上；第一半导体层，设置在缓冲层上；栅极绝缘层，设置在第一半导体层上；栅极导电层，设置在栅极绝缘层上；层间绝缘层，设置在栅极导电层上；以及数据导电层，设置在层间绝缘层上，并且过孔层设置在数据导电层上。

下金属层可以与像素电路单元和子像素电路单元叠置，并且不与透射部叠置。

第一半导体层、栅极绝缘层、栅极导电层、层间绝缘层和数据导电层可以不设置在透射部中，但是过孔层的仅一部分设置在透射部中。

子显示区域可以包括第一子显示区域和第二子显示区域，子像素电极之中的一部分和透射部设置在第一子显示区域中，第二子显示区域围绕第一子显示区域，子像素电极之中的剩余部分和虚设像素电极设置在第二子显示区域中，并且虚设像素电极可以围绕第一子显示区域。

薄膜晶体管层还可以包括下金属层，下金属层设置在基底上并且包括形成为与透射部叠置的多个开口图案，并且透射部可以包括第一透射部和第二透射部，第一透射部设置在第一子显示区域内，第二透射部形成为与第二子显示区域接触并且具有比第一透射部小的面积。

根据实施例的显示装置可以通过在不同显示区域之间进一步包括附加发光元件来防止具有拥有不同密度的发射区域的两个显示区域之间的边界被观看到。

公开的效果不限于前述效果，并且各种其它效果包括在说明书中。

附图说明

通过参照附图来详细地描述公开的实施例，公开的上述以及其它方面和特征将变得更清楚，在附图中：

图1是根据实施例的电子装置的示意性透视图；

图2是根据实施例的包括在电子装置中的显示装置的平面图；

图3是从侧面观看图2的显示装置的剖视图；

图4是示出根据实施例的显示装置的显示层的平面图；

图5是根据实施例的一个像素的像素电路图；

图6是示出根据实施例的设置在显示装置的主显示区域和子显示区域中的像素的布置的平面图；

图7是示出设置在图6的主显示区域中的主像素的像素电极和滤色器的布置的平面图；

图8是示出图7的主像素的结构的示意性剖视图；

图9至图11是根据实施例的显示装置的主像素的布局图；

图12是示出设置在图6的子显示区域中的子像素的布置的示意性平面图；

图13是示出图12的一个子像素的子像素电极和滤色器的布置的平面图；

图14至图16是根据实施例的显示装置的子像素的布局图；

图17是示出图6的子像素和透射部的结构的示意性剖视图；

图18是示出根据实施例的显示装置的位于第一子显示区域与第二子显示区域之间的边界处的透射部的结构的示意性平面图；

图19是沿着图18的线S1-S1'截取的剖视图；

图20是示出根据实施例的设置在显示装置的主显示区域和子显示区域中的像素电极的布置的平面图；

图21是示出图20的像素电极和连接电极的布置的平面图；

图22是示出根据实施例的显示装置的像素电极的结构的剖视图；

图23是示出根据实施例的显示装置的一个主像素的半导体层的平面图；

图24是示出根据另一实施例的显示装置的一部分的剖视图；以及

图25至图27是示出根据实施例的显示装置的像素电极和连接电极的布置的平面图。

具体实施方式

在下文中，将参照附图来描述实施例。

图1是示出根据实施例的电子装置的透视图。

参照图1，电子装置1显示运动图像或静止图像。电子装置1可以指提供显示屏幕的所有电子装置。例如，提供显示屏幕的电视、膝上型计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等可以包括在电子装置1中。

电子装置1可以包括提供显示屏幕的显示装置10(见图2)。显示装置的示例可以包括无机发光二极管显示装置、有机发光显示装置、量子点发光显示装置、等离子体显示装置、场发射显示装置等。在下文中，将通过示例的方式描述应用无机发光二极管显示装置作为显示装置的示例的情况，但是公开不限于此，并且如果适用，那么相同的技术精神可以应用于其它显示装置。

电子装置1的形状可以各种修改。例如，电子装置1可以具有诸如宽度大于长度的矩形形状、长度大于宽度的矩形形状、正方形形状、具有倒圆的角(顶点)的矩形形状、其它多边形形状或圆形形状的形状。电子装置1的显示区域DA的形状也可以类似于电子装置1的整体形状。在图1中，示出了在第二方向DR2上具有大的长度的矩形形状的电子装置1。

电子装置1可以包括显示区域DA和非显示区域NDA。显示区域DA是其中可以显示画面的区域，非显示区域NDA是其中不显示画面的区域。显示区域DA也可以被称为有效区域，非显示区域NDA也可以被称为非有效区域。显示区域DA可以基本占据电子装置1的中心。

显示区域DA可以包括主显示区域MDA和子显示区域SDA。子显示区域SDA是其中设置有用于将各种功能添加到电子装置1的组件的区域，并且可以对应于组件区域。

图2是根据实施例的包括在电子装置中的显示装置的平面图。图3是从侧面观看图2的显示装置的剖视图。图2示出了其中包括在电子装置1中的显示装置10的子区域SBA未弯曲和未弯折的状态。图3示出了显示装置10的子区域SBA弯曲到显示装置10的下表面。

参照图2和图3，根据实施例的电子装置1可以包括显示装置10。显示装置10可以提供由电子装置1显示的画面。显示装置10在平面图中可以具有与电子装置1的形状类似的形状。例如，显示装置10可以具有与在第一方向DR1上具有短边并且在第二方向DR2上具有长边的矩形形状类似的形状。第一方向DR1上的短边和第二方向DR2上的长边相交的角部可以是具有曲率的圆形，但是不限于此，并且也可以是直角的。显示装置10在平面图中的形状不限于矩形形状，并且可以是与其它多边形形状、圆形形状或椭圆形形状类似的形状。

显示装置10可以包括显示面板100、显示驱动器200、电路板300和触摸驱动器400。

显示面板100可以包括主区域MA和子区域SBA。

主区域MA可以包括显示区域DA和非显示区域NDA，显示区域DA包括显示图像的像素，非显示区域NDA设置在显示区域DA周围。显示区域DA可以包括主显示区域MDA和子显示区域SDA。显示区域DA可以从多个发射区域或多个开口区域发射光。例如，显示面板100可以包括包含开关元件的像素电路、限定发射区域或开口区域的像素限定膜以及自发光元件。

例如，自发光元件可以包括包含有机发光层的有机发光二极管(LED)、包含量子点发光层的量子点LED、包含无机半导体的无机LED和微LED中的至少一种，但是不限于此。

非显示区域NDA可以是在显示区域DA外部的区域。非显示区域NDA可以被限定为显示面板100的主区域MA的边缘区域。非显示区域NDA可以包括将栅极信号供应到栅极线的栅极驱动器(未示出)以及将显示驱动器200和显示区域DA彼此连接的扇出线(未示出)。

子区域SBA可以是从主区域MA的一侧延伸的区域。子区域SBA可以包括可以弯曲、折叠和卷曲的柔性材料。例如，当子区域SBA弯曲时，子区域SBA可以在厚度方向(第三方向DR3)上与主区域MA叠置。子区域SBA可以包括显示驱动器200和连接到电路板300的垫(pad，也被称为“焊盘”)部。在另一实施例中，可以省略子区域SBA，并且显示驱动器200和垫部可以设置在非显示区域NDA中。

显示驱动器200可以输出用于驱动显示面板100的信号和电压。显示驱动器200可以将数据电压供应到数据线。显示驱动器200可以将电源电压供应到电源线，并且将栅极控制信号供应到栅极驱动器。显示驱动器200可以形成为集成电路(IC)，并且可以以玻璃上芯片(COG)方式、塑料上芯片(COP)方式或超声接合方式安装在显示面板100上。作为示例，显示驱动器200可以设置在子区域SBA中，并且可以通过子区域SBA的弯曲而在厚度方向上与主区域MA叠置。作为另一示例，显示驱动器200可以安装在电路板300上。

电路板300可以使用各向异性导电膜(ACF)附接到显示面板100的垫部上。电路板300的引线可以电连接到显示面板100的垫部。电路板300可以是柔性印刷电路板、印刷电路板或诸如膜上芯片的柔性膜。

触摸驱动器400可以安装在电路板300上。触摸驱动器400可以连接到显示面板100的触摸感测单元。触摸驱动器400可以将触摸驱动信号供应到触摸感测单元的多个触摸电极，并且感测多个触摸电极之间的电容的变化量。例如，触摸驱动信号可以是具有预定频率的脉冲信号。触摸驱动器400可以基于多个触摸电极之间的电容的变化量来确定是否已经发生输入，并且计算输入坐标。触摸驱动器400可以形成为集成电路(IC)。

显示面板100可以包括显示层DU、触摸感测层TSU和滤色器层CFL。显示层DU可以包括基底SUB、薄膜晶体管层TFTL、发光元件层EML和薄膜封装层TFEL。

基底SUB可以是基体基底或基体构件。基底SUB可以是可以弯曲、折叠和/或卷曲的柔性基底。例如，基底SUB可以包括诸如聚酰亚胺(PI)的聚合物树脂，但是不限于此。在另一实施例中，基底SUB可以包括玻璃材料或金属材料。

薄膜晶体管层TFTL可以设置在基底SUB上。薄膜晶体管层TFTL可以包括构成像素的像素电路的多个薄膜晶体管。薄膜晶体管层TFTL还可以包括栅极线、数据线、电源线、栅极控制线、将显示驱动器200和数据线彼此连接的扇出线以及将显示驱动器200和垫部彼此连接的引线。薄膜晶体管中的每个可以包括半导体区域、源电极、漏电极和栅电极。例如，当栅极驱动器形成在显示面板100的非显示区域NDA的一侧时，栅极驱动器可以包括薄膜晶体管。

薄膜晶体管层TFTL可以设置在显示区域DA、非显示区域NDA和子区域SBA中。薄膜晶体管层TFTL的构成像素中的每个的像素电路的薄膜晶体管、栅极线、数据线和电源线可以设置在显示区域DA中。薄膜晶体管层TFTL的栅极控制线和扇出线可以设置在非显示区域NDA中。薄膜晶体管层TFTL的引线可以设置在子区域SBA中。

发光元件层EML可以设置在薄膜晶体管层TFTL上。发光元件层EML可以包括多个发光元件和像素限定膜，多个发光元件均包括第一电极、第二电极和发光层以发射光，像素限定膜限定像素。发光元件层EML的多个发光元件可以设置在显示区域DA中。

在实施例中，发光层可以是包括有机材料的有机发光层。发光层可以包括空穴传输层、有机发光层和电子传输层。当第一电极通过薄膜晶体管层TFTL的薄膜晶体管接收电压并且第二电极接收共电压时，空穴和电子可以分别通过空穴传输层和电子传输层移动到有机发光层，并且可以在有机发光层中彼此复合以发射光。

在另一实施例中，发光元件可以包括包含量子点发光层的量子点发光二极管、包含无机半导体的无机发光二极管或微发光二极管。

根据实施例的显示装置10可以包括设置在发光元件层EML的发光元件上的多个滤色器。滤色器中的每个可以使特定波长的光选择性地穿过其透射，并且阻挡或者吸收其它波长的光。滤色器可以吸收从显示装置10的外部引入的光中的一些，以减少外部光的反射光。因此，滤色器可以防止由于外部光反射而引起的颜色失真。由于滤色器设置在发光元件上，因此显示装置10可以不需要用于滤色器的单独基底。因此，显示装置10的厚度可以相对小。

薄膜封装层TFEL可以覆盖发光元件层EML的上表面和侧表面，并且可以保护发光元件层EML。薄膜封装层TFEL可以包括用于对发光元件层EML进行封装的至少一个无机膜和至少一个有机膜。

触摸感测层TSU可以设置在薄膜封装层TFEL上。触摸感测层TSU可以包括用于以电容方式感测用户的触摸的多个触摸电极以及将多个触摸电极和触摸驱动器400彼此连接的触摸线。例如，触摸感测层TSU可以使用互电容方式或自电容方式来感测用户的触摸。

在另一实施例中，触摸感测层TSU可以设置在设置于显示层DU上的单独的基底上。在这种情况下，支撑触摸感测层TSU的该基底可以是对显示层DU进行封装的基体构件。

触摸感测层TSU的多个触摸电极可以设置在与显示区域DA叠置的触摸传感器区域中。触摸感测层TSU的触摸线可以设置在与非显示区域NDA叠置的触摸外围区域中。

在一些实施例中，显示装置10还可以包括光学装置500。光学装置500可以设置在子显示区域SDA中。光学装置500可以发射或者接收红外光、紫外光和可见光波段的光。例如，光学装置500可以是感测入射在显示装置10上的光的光学传感器，诸如接近传感器、照度传感器、相机传感器或图像传感器。

滤色器层CFL可以设置在薄膜封装层TFEL上。滤色器层CFL可以包括分别与多个发射区域对应的多个滤色器。滤色器中的每个可以使特定波长的光选择性地穿过其透射，并且阻挡或者吸收其它波长的光。滤色器层CFL可以吸收从显示装置10的外部引入的光中的一些，以减少外部光的反射光。因此，滤色器层CFL可以防止由于外部光反射而引起的颜色失真。

由于滤色器层CFL直接设置在薄膜封装层TFEL上，因此显示装置10可以不需要用于滤色器层CFL的单独基底。因此，显示装置10的厚度可以相对小。

图4是示出根据实施例的显示装置的显示层的平面图。

参照图4，显示层DU可以包括显示区域DA和非显示区域NDA。

显示区域DA可以设置在显示面板100的中心处。多个像素PX、多条栅极线GL、多条数据线DL以及多条电源线VL中的一些(例如，第二电源线)可以设置在显示区域DA中。多个像素PX中的每个可以被限定为发射光的最小单元。

多条栅极线GL可以将从栅极驱动器210接收的栅极信号供应到多个像素PX。多条栅极线GL可以在第一方向DR1上延伸，并且可以在与第一方向DR1交叉的第二方向DR2上彼此间隔开。

多条数据线DL可以将从显示驱动器200接收的数据电压供应到多个像素PX。多条数据线DL可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开。

多条电源线VL中的第二电源线可以将从显示驱动器200接收的电源电压供应到多个像素PX。这里，电源电压可以是驱动电压、初始化电压和参考电压中的至少一个。多条第二电源线可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开。

非显示区域NDA可以围绕显示区域DA。多条电源线VL中的一些(例如，第一电源线)、栅极驱动器210、扇出线FOL和栅极控制线GCL可以设置在非显示区域NDA中。栅极驱动器210可以基于栅极控制信号生成多个栅极信号，并且可以根据设定的顺序将多个栅极信号顺序地供应到多条栅极线GL。

扇出线FOL可以从显示驱动器200延伸到显示区域DA。扇出线FOL可以将从显示驱动器200接收的数据电压供应到多条数据线DL。

栅极控制线GCL可以从显示驱动器200延伸到栅极驱动器210。栅极控制线GCL可以将从显示驱动器200接收的栅极控制信号供应到栅极驱动器210。图4中已经示出了栅极驱动器210仅设置在设置在显示区域DA的左侧的非显示区域NDA中，但是公开不限于此。在一些实施例中，显示装置10可以包括分别设置在显示区域DA的左侧和右侧的多个栅极驱动器210。

多条电源线VL中的第一电源线可以设置在非显示区域NDA中，同时围绕显示区域DA。第一电源线可以将从显示驱动器200接收的电源电压供应到多个像素PX。这里，电源电压可以是低电位电源电压。

子区域SBA可以包括显示驱动器200、垫区域PA以及第一触摸垫区域TPA1和第二触摸垫区域TPA2。

显示驱动器200可以将用于驱动显示面板100的信号和电压输出到扇出线FOL。显示驱动器200可以通过扇出线FOL将数据电压供应到数据线DL。数据电压可以供应到多个像素PX，并且可以控制多个像素PX的亮度。显示驱动器200可以通过栅极控制线GCL将栅极控制信号供应到栅极驱动器210。

垫区域PA、第一触摸垫区域TPA1和第二触摸垫区域TPA2可以设置在子区域SBA的边缘处。垫区域PA、第一触摸垫区域TPA1和第二触摸垫区域TPA2可以使用诸如各向异性导电膜或自组装各向异性导电膏(SAP)的材料电连接到电路板300。

垫区域PA可以包括多个显示垫部DP。多个显示垫部DP可以通过电路板300连接到图形系统。多个显示垫部DP可以连接到电路板300以接收数字视频数据，并且可以将数字视频数据供应到显示驱动器200。在实施例中，第一触摸垫区域TPA1可以包括多个第一触摸垫TP1，第二触摸垫区域TPA2可以包括多个第二触摸垫TP2。

图5是根据实施例的一个像素的像素电路图。

参照图5，像素PX可以连接到扫描线GWL、GIL、GCL和GBL中的至少一条、发射控制线ECL中的任何一条和数据线DL(即，后面描述的数据线DTL)中的任何一条。例如，像素PX可以连接到写入扫描线GWL、初始化扫描线GIL、控制扫描线GCL、偏置扫描线GBL、发射控制线ECL和数据线DL。下面将描述的像素PX的电连接结构可以应用于后面将描述的主像素MPX(见图6)和子像素SPX(见图6)中的每个。

像素PX包括发光元件ED和像素电路单元EAC。像素电路单元EAC包括驱动晶体管、开关元件和电容器C1。驱动晶体管和开关元件包括第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7。

第一晶体管T1包括栅电极、第一电极和第二电极。第一晶体管T1根据施加到栅电极的数据电压来控制在第一电极与第二电极之间流动的漏-源电流(在下文中，被称为“驱动电流”)。

发光元件ED根据驱动电流发光。从发光元件ED发射的光的量可以与驱动电流成比例。

发光元件ED可以是包括像素电极、共电极和设置在像素电极与共电极之间的有机发光层的有机发光二极管。可选地，发光元件ED可以是包括像素电极、共电极和设置在像素电极与共电极之间的无机半导体的无机发光元件。可选地，发光元件ED可以是包括像素电极、共电极和设置在像素电极与共电极之间的量子点发光层的量子点发光元件。可选地，发光元件ED可以是微发光二极管。

发光元件ED的像素电极可以连接到第六晶体管T6的一个电极和第七晶体管T7的一个电极，发光元件ED的共电极可以连接到第一电压线VSL。可以在发光元件ED的像素电极与共电极之间形成寄生电容Cel。

电容器C1形成在第一晶体管T1的栅电极与第二电压线VDL之间。电容器C1的一个电极可以连接到第一晶体管T1的栅电极，电容器C1的另一电极可以连接到第二电压线VDL。

第七晶体管T7的栅电极可以连接到偏置扫描线GBL，第二晶体管T2的栅电极可以连接到写入扫描线GWL。第三晶体管T3的栅电极可以连接到控制扫描线GCL，第四晶体管T4的栅电极可以连接到初始化扫描线GIL。第二晶体管T2的一个电极可以连接到数据线DL。第三晶体管T3的一个电极可以连接到第一晶体管T1的第二电极，第三晶体管T3的另一电极可以连接到电容器C1的一个电极。第四晶体管T4的一个电极可以连接到第一初始化电压线VIL1，第七晶体管T7的另一电极可以连接到第二初始化电压线VIL2。施加到第一初始化电压线VIL1的第一初始化电压和施加到第二初始化电压线VIL2的第二初始化电压可以是不同的电压。

在根据实施例的显示装置10中，一个像素PX的第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可以形成为P型金属氧化物半导体场效应晶体管(MOSFET)，一个像素PX的第三晶体管T3和第四晶体管T4可以形成为N型MOSFET。形成为P型MOSFET的第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7中的每个的有源层可以由多晶硅制成，形成为N型MOSFET的第三晶体管T3和第四晶体管T4中的每个的有源层可以由氧化物半导体制成。在这种情况下，由多晶硅制成的晶体管和由氧化物半导体制成的晶体管可以设置在不同的层，因此可以减小像素PX中的每个中的其中设置有晶体管的区域。可选地，在图5中，第七晶体管T7可以形成为N型MOSFET。在这种情况下，第七晶体管T7的有源层也可以由氧化物半导体制成。

第三晶体管T3和第四晶体管T4形成为N型MOSFET，因此可以在栅极高电压的扫描信号施加到控制扫描线GCL和初始化扫描线GIL时导通。相反，第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7形成为P型MOSFET，因此可以在栅极低电压的扫描信号和发射信号分别施加到偏置扫描线GBL、写入扫描线GWL和发射控制线ECL时导通。

图6是示出根据实施例的设置在显示装置的主显示区域和子显示区域中的像素的布置的平面图。图6示出了设置在显示装置10的显示区域DA中的子显示区域SDA和在子显示区域SDA周围的主显示区域MDA中的像素MPX和SPX的布置。

参照图6，在根据实施例的显示装置10中，显示区域DA可以包括主显示区域MDA和子显示区域SDA。如上所述，子显示区域SDA可以是其中组件设置在显示装置10的基底SUB下方的区域。多个主像素MPX可以布置在主显示区域MDA中，多个子像素SPX和多个透射部EOA可以布置在子显示区域SDA中。主像素MPX和子像素SPX中的每个可以包括一个或更多个发射区域EA，并且发光元件ED(见图8)可以设置在相应的发射区域EA中以发射光。另一方面，透射部EOA可以是这样的区域：与像素MPX和SPX不同，其中未设置发光元件ED，并且设置在基底SUB上的多个层中的一些被去除。从设置在子显示区域SDA下方的组件发射的光或由组件接收的光可以透射穿过透射部EOA。不同的主像素MPX可以重复地设置在主显示区域MDA中，而透射部EOA可以在子显示区域SDA中设置在多个子像素SPX之间。

子显示区域SDA可以包括第一子显示区域SDA1和设置在第一子显示区域SDA1周围的第二子显示区域SDA2。第二子显示区域SDA2可以是围绕第一子显示区域SDA1并且成为主显示区域MDA与子显示区域SDA之间的边界的区域。子像素SPX和透射部EOA设置在第一子显示区域SDA1和第二子显示区域SDA2中的每个中，但是第一子显示区域SDA1和第二子显示区域SDA2中的子像素SPX和透射部EOA的布置和密度可以彼此不同。

如后面描述的，主显示区域MDA和子显示区域SDA中的像素MPX和SPX的布置和密度彼此不同，因此，即使主显示区域MDA和子显示区域SDA分别包括主像素MPX和子像素SPX，主显示区域MDA和子显示区域SDA中的亮度和分辨率也可能存在差异。当在不考虑主显示区域MDA和子显示区域SDA中的像素MPX和SPX的布置之间的差异的情况下来设计不同区域中的像素MPX和SPX的布置时，会观看到主显示区域MDA与子显示区域SDA之间的边界。在根据实施例的显示装置10中，子显示区域SDA可以包括第一子显示区域SDA1和第二子显示区域SDA2，并且第二子显示区域SDA2可以包括用于防止主显示区域MDA与第一子显示区域SDA1之间的边界被观看到的发光元件。

第二子显示区域SDA2可以包括设置为与第一子显示区域SDA1相邻的多个子像素SPX和透射部EOA，并且可以包括在其外部处设置为与主显示区域MDA相邻的多个虚设发射区域DEA。虚设发射区域DEA是设置在子显示区域SDA的最外部分处的发射区域，并且可以设置在主显示区域MDA的主像素MPX与子显示区域SDA的子像素SPX之间。发光元件ED设置在虚设发射区域DEA中以发射光，但是用于驱动发光元件ED的驱动电路可以不设置在虚设发射区域DEA中。虚设发射区域DEA的发光元件ED可以电连接到包括在主显示区域MDA的主像素MPX中的发光元件ED，并且可以与包括在主显示区域MDA的主像素MPX中的发光元件ED一起发光。显示装置10可以通过包括抵消由于设置在主显示区域MDA和子显示区域SDA中的像素MPX和SPX的布置之间的差异而引起的亮度差异的虚设发射区域DEA来防止显示区域DA内的特定区域之间的边界被观看到。

在下文中，将参照其它附图来详细地描述显示装置10的主显示区域MDA和子显示区域SDA的像素MPX和SPX的布置和结构。

图7是示出设置在图6的主显示区域中的主像素的像素电极和滤色器的布置的平面图。

参照图7，根据实施例的显示装置10可以包括设置在主显示区域MDA中的多个发射区域EA1、EA2和EA3。发射区域EA1、EA2和EA3可以包括发射不同颜色的光的第一发射区域EA1、第二发射区域EA2和第三发射区域EA3。第一发射区域至第三发射区域EA1、EA2和EA3可以分别发射红光、绿光或蓝光，并且从各个发射区域EA1、EA2和EA3发射的光的颜色可以根据后面将描述的发光元件ED1、ED2和ED3(见图8)的类型而不同。在实施例中，第一发射区域EA1可以发射作为红光的第一光，第二发射区域EA2可以发射作为绿光的第二光，第三发射区域EA3可以发射作为蓝光的第三光。然而，公开不限于此。

多个发射区域EA1、EA2和EA3可以设置为型(例如，钻石/>型)。例如，第一发射区域EA1和第三发射区域EA3可以设置为在第一方向DR1上彼此间隔开，并且可以在第一方向DR1和第二方向DR2上交替地设置。在发射区域EA1、EA2和EA3的布置中，第一发射区域EA1和第三发射区域EA3可以在第一行、第三行和第五行中在第一方向DR1上交替地设置。第一发射区域EA1和第三发射区域EA3可以在第二列和第四列中在第二方向DR2上交替地设置。

第二发射区域EA2可以在第一方向DR1和第二方向DR2上与其它相邻的第二发射区域EA2间隔开，并且可以在第四方向DR4或第五方向DR5上与相邻的第一发射区域EA1和第三发射区域EA3间隔开。多个第二发射区域EA2可以沿着第一方向DR1和第二方向DR2重复地设置，并且第二发射区域EA2和第一发射区域EA1或者第二发射区域EA2和第三发射区域EA3可以沿着第四方向DR4或第五方向DR5交替地设置。在发射区域EA1、EA2和EA3的布置中，第二发射区域EA2可以在第二行和第四行中在第一方向DR1上重复地设置，并且第二发射区域EA2可以在第一列、第三列和第五列中在第二方向DR2上重复地设置。

第一发射区域至第三发射区域EA1、EA2和EA3可以分别通过形成在后面将描述的发光元件层EML的像素限定膜PDL(见图8)中的多个开口OPE1、OPE2和OPE3限定。例如，第一发射区域EA1可以通过像素限定膜PDL的第一开口OPE1限定，第二发射区域EA2可以通过像素限定膜PDL的第二开口OPE2限定，第三发射区域EA3可以通过像素限定膜PDL的第三开口OPE3限定。

发射区域EA1、EA2和EA3的面积可以根据开口OPE1、OPE2和OPE3的尺寸而改变。从发射区域EA1、EA2和EA3发射的光的强度可以根据发射区域EA1、EA2和EA3的面积而改变，并且可以通过调整发射区域EA1、EA2和EA3的面积来控制显示在显示装置10或电子装置1上的画面的色感(color feeling)。在实施例中，第一发射区域至第三发射区域EA1、EA2和EA3的面积或尺寸可以彼此相同。在图7的实施例中，第一发射区域EA1的面积或直径可以比第二发射区域EA2和第三发射区域EA3的面积或直径大，并且第三发射区域EA3的面积或直径可以比第二发射区域EA2的面积或直径大。

然而，公开不限于此。发射区域EA1、EA2和EA3的面积可以根据显示装置10和电子装置1所需的画面的色感来自由调整。此外，发射区域EA1、EA2和EA3的面积可以与光效率、发光元件ED的寿命等相关，并且可以与外部光反射具有权衡关系(trade-offrelationship)。可以考虑到上述因素来调整发射区域EA1、EA2和EA3的面积。例如，第一发射区域EA1、第二发射区域EA2和第三发射区域EA3的面积或直径可以彼此相同。

在具有如图7中所示的发射区域EA1、EA2和EA3的布置的显示装置10中，彼此相邻设置的一个第一发射区域EA1、两个第二发射区域EA2和一个第三发射区域EA3可以形成一个像素组。例如，主显示区域MDA的主像素MPX可以包括一个第一发射区域EA1、两个第二发射区域EA2和一个第三发射区域EA3。一个像素组可以包括发射不同颜色的光的发射区域EA1、EA2和EA3，以表达白色灰度。然而，公开不限于此，并且构成一个像素组的发射区域EA1、EA2和EA3的组合可以根据发射区域EA1、EA2和EA3的布置、由发射区域EA1、EA2和EA3发射的光的颜色等来各种修改。

显示装置10可以包括设置为分别与发射区域EA1、EA2和EA3对应的多个像素电极AE1、AE2和AE3。例如，显示装置10可以包括设置为与第一发射区域EA1对应的第一像素电极AE1、设置为与第二发射区域EA2对应的第二像素电极AE2以及设置为与第三发射区域EA3对应的第三像素电极AE3。第一像素电极至第三像素电极AE1、AE2和AE3中的每个可以电连接到薄膜晶体管层TFTL的驱动电路。像素电极AE1、AE2和AE3中的每个可以是发光元件ED1、ED2和ED3中的每个的一个电极，并且接收从薄膜晶体管层TFTL施加的电信号，使得发光元件ED1、ED2和ED3可以发射光。

第一像素电极至第三像素电极AE1、AE2和AE3在平面图中可以具有比像素限定膜PDL的开口OPE1、OPE2和OPE3大的直径。第一像素电极至第三像素电极AE1、AE2和AE3中的每个可以具有比发射区域EA1、EA2和EA3中的每个大的面积。此外，第一像素电极至第三像素电极AE1、AE2和AE3可以具有电连接到设置在其下方的驱动电路的形状。例如，第一像素电极至第三像素电极AE1、AE2和AE3可以包括分别从与发射区域EA1、EA2和EA3叠置的区域沿一个方向突出的突出部。突出部可以是其中形成有将连接到设置在其下方的导电层的接触孔的部分。

在主显示区域MDA中，多个像素电极AE1、AE2和AE3的布置可以与发射区域EA1、EA2和EA3的布置相同。例如，属于主像素MPX的像素电极AE1、AE2和AE3可以布置为型。

显示装置10可以包括设置在发射区域EA1、EA2和EA3中的多个滤色器CF1、CF2和CF3。多个滤色器CF1、CF2和CF3可以设置为分别与发射区域EA1、EA2和EA3对应。例如，滤色器CF1、CF2和CF3可以设置在光阻挡层BM的多个开孔OPT1、OPT2和OPT3中，光阻挡层BM的多个开孔OPT1、OPT2和OPT3设置为分别与发射区域EA1、EA2和EA3或开口OPE1、OPE2和OPE3对应。光阻挡层BM的开孔OPT1、OPT2和OPT3可以形成为分别与开口OPE1、OPE2和OPE3叠置，并且可以形成发光区域，从发射区域EA1、EA2和EA3发射的光穿过该发光区域发射。滤色器CF1、CF2和CF3中的每个可以具有比开口OPE1、OPE2和OPE3中的每个大的面积，并且可以完全覆盖由光阻挡层BM的开孔OPT1、OPT2和OPT3形成的发光区域中的每个。

滤色器CF1、CF2和CF3可以包括设置为分别与不同的发射区域EA1、EA2和EA3对应的第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。滤色器CF1、CF2和CF3可以包括着色剂(诸如吸收除了特定波段的光之外的波段的光的染料或颜料)，并且可以设置为与从发射区域EA1、EA2和EA3发射的光的颜色对应。例如，第一滤色器CF1可以是设置为与第一发射区域EA1叠置并且仅使作为红光的第一光穿过其透射的红色滤色器。第二滤色器CF2可以是设置为与第二发射区域EA2叠置并且仅使作为绿光的第二光穿过其透射的绿色滤色器，第三滤色器CF3可以是设置为与第三发射区域EA3叠置并且仅使作为蓝光的第三光穿过其透射的蓝色滤色器。

类似于发射区域EA1、EA2和EA3的布置，滤色器CF1、CF2和CF3可以设置为型(例如，钻石/>型)。例如，第一滤色器CF1和第三滤色器CF3可以在第一方向DR1和第二方向DR2上交替地设置。在滤色器CF1、CF2和CF3的布置中，第一滤色器CF1和第三滤色器CF3可以在第一行、第三行和第五行中在第一方向DR1上交替地设置。第一滤色器CF1和第三滤色器CF3可以在第二列和第四列中在第二方向DR2上交替地设置。

第二滤色器CF2可以在第一方向DR1和第二方向DR2上与其它相邻的第二滤色器CF2间隔开，并且可以在第四方向DR4或第五方向DR5上与相邻的第一滤色器CF1和第三滤色器CF3间隔开。多个第二滤色器CF2可以沿着第一方向DR1和第二方向DR2重复地设置，并且第二滤色器CF2和第一滤色器CF1或者第二滤色器CF2和第三滤色器CF3可以沿着第四方向DR4或第五方向DR5交替地设置。在滤色器CF1、CF2和CF3的布置中，第二滤色器CF2可以在第二行和第四行中在第一方向DR1上重复地设置，并且第二滤色器CF2可以在第一列、第三列和第五列中在第二方向DR2上重复地设置。

图8是示出图7的主像素的结构的示意性剖视图。图9至图11是根据实施例的显示装置的主像素的布局图。图9至图11是示出作为设置在沿第一方向DR1彼此相邻的两个像素电路的像素电路单元EAC中的多条线和电极的多个半导体层和多个导电层的布局图。图8是设置在主显示区域MDA中的主像素MPX的第一发射区域至第三发射区域EA1、EA2和EA3的示意性剖视图。

参照图8至图11，显示装置10可以包括多个像素电路单元EAC1和EAC2，并且不同的像素电路单元EAC1和EAC2可以分别电连接到不同的发光元件ED1、ED2和ED3。例如，第一像素电路单元EAC1和第二像素电路单元EAC2可以设置为在第一方向DR1上彼此相邻，并且可以分别电连接到同一主像素MPX或不同的主像素MPX的设置为彼此相邻的两个发光元件ED1、ED2和/或ED3。第一像素电路单元EAC1和第二像素电路单元EAC2可以分别电连接到在平面图中设置为彼此相邻的两个发光元件ED1、ED2和/或ED3。

在第一方向DR1上彼此相邻的两个像素电路单元EAC1和EAC2可以包括设置为彼此对称的线和电极。例如，在第一像素电路单元EAC1和第二像素电路单元EAC2中，第一像素电路单元EAC1和第二像素电路单元EAC2中的每个的线以及晶体管的半导体层可以以特定图案设置，并且第一像素电路单元EAC1和第二像素电路单元EAC2的图案可以具有对称结构。如图9和图10中所示，设置在第一像素电路单元EAC1中的线和电极的图案以及设置在第二像素电路单元EAC2中的线和电极的图案可以相对于在第二方向DR2上延伸的虚拟线具有对称结构或翻转结构(flip structure)。在显示装置10中，线和电极的图案可以基于一对像素电路单元EAC1和EAC2重复地设置。尽管未在附图中示出，但是与第一像素电路单元EAC1和第二像素电路单元EAC2的线和电极相同的图案可以重复地设置在沿第一方向DR1或第二方向DR2与第一像素电路单元EAC1和第二像素电路单元EAC2相邻的像素电路单元EAC1和EAC2中。

显示装置10可以包括基底SUB和设置在基底SUB上的多个半导体层、多个导电层和多个绝缘层。半导体层、导电层和绝缘层可以相应地构成像素电路单元EAC的元件或线。

基底SUB可以是基体基底或基体构件。基底SUB可以是可以弯曲、折叠和卷曲的柔性基底。作为示例，基底SUB可以包括诸如聚酰亚胺(PI)的聚合物树脂，但是不限于此。作为另一示例，基底SUB可以包括玻璃材料或金属材料。

第一缓冲层BF1可以设置在基底SUB上。第一缓冲层BF1可以保护薄膜晶体管和发光元件ED1、ED2和ED3免受湿气渗透穿过易受湿气渗透的基底SUB的影响。第一缓冲层BF1可以包括交替地堆叠的多个无机膜。例如，第一缓冲层BF1可以形成为其中氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一个或更多个无机膜交替地堆叠的多层膜。第一缓冲层BF1可以被省略。

下金属层BML可以设置在第一缓冲层BF1上。下金属层BML可以设置在主显示区域MDA中，并且可以设置为与第一半导体层ACT1的一部分叠置。下金属层BML可以基本设置为在第一方向DR1和第二方向DR2上延伸，并且可以遍及整个主显示区域MDA以网格形状设置。具有相对大宽度的延伸部分可以设置在下金属层BML的在第一方向DR1和第二方向DR2上延伸的部分彼此交叉的部分处，并且延伸部分可以在作为厚度方向的第三方向DR3上与第一半导体层ACT1的第一晶体管T1的有源层叠置。

下金属层BML可以包括阻挡光的材料以防止光入射在第一晶体管T1的有源层上，或者可以电连接到第一晶体管T1的有源层以用于稳定第一晶体管T1的电特性。在实施例中，第一晶体管T1可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或其合金制成的单层或多层。在一些实施例中，可以省略下金属层BML。

第二缓冲层BF2可以设置在下金属层BML上。类似于第一缓冲层BF1，第二缓冲层BF2可以保护薄膜晶体管和发光元件ED1、ED2和ED3的发光层免受湿气渗透穿过易受湿气渗透的基底SUB的影响。

第一半导体层ACT1可以设置在第二缓冲层BF2上。第一半导体层ACT1可以包括多晶硅或单晶硅。然而，公开不限于此。

第一半导体层ACT1可以包括第一晶体管T1、第二晶体管T2、第五晶体管T5和第六晶体管T6的有源层。如后面描述的，第三晶体管T3、第四晶体管T4和第七晶体管T7的有源层可以设置在第二半导体层ACT2处。

第一像素电路单元EAC1的第一半导体层ACT1和第二像素电路单元EAC2的第一半导体层ACT1可以具有对称结构。设置在各个像素电路单元EAC1和EAC2中的第一半导体层ACT1的图案的形状可以相对于第一像素电路单元EAC1与第二像素电路单元EAC2之间的边界具有对称结构。

第一晶体管T1的有源层可以包括沟道层、第一电极和第二电极。第一晶体管T1的沟道层可以与第一栅极导电层的第一栅电极GT1和下金属层BML的延伸部分叠置。第一晶体管T1的第一电极可以连接到第二晶体管T2的第二电极和第五晶体管T5的第二电极。第一晶体管T1的第二电极可以连接到第六晶体管T6的第一电极。

第二晶体管T2的有源层可以包括沟道层、第一电极和第二电极。第二晶体管T2的沟道层可以与第一栅极导电层的写入扫描线GWL叠置。写入扫描线GWL的一部分可以用作第二晶体管T2的栅电极。第二晶体管T2的第一电极可以电连接到数据线DTL。第二晶体管T2的第二电极可以连接到第一晶体管T1的第一电极。第二晶体管T2的第一电极可以与第一数据导电层的第二导电图案CP2接触，并且可以通过第二导电图案CP2电连接到第二数据导电层的数据线DTL。

第五晶体管T5的有源层可以包括沟道层、第一电极和第二电极。第五晶体管T5的沟道层可以与第一栅极导电层的发射控制线ECL叠置。发射控制线ECL的一部分可以用作第五晶体管T5的栅电极。第五晶体管T5的第一电极可以电连接到第一竖直线VDD_V。第五晶体管T5的第二电极可以连接到第一晶体管T1的第一电极。第五晶体管T5的第一电极可以通过第一数据导电层的第一导电图案CP1电连接到第二数据导电层的第一竖直线VDD_V。

第六晶体管T6的有源层可以包括沟道层、第一电极和第二电极。第六晶体管T6的沟道层可以与第一栅极导电层的发射控制线ECL叠置。发射控制线ECL的一部分可以用作第六晶体管T6的栅电极。第六晶体管T6的第一电极可以连接到第一晶体管T1的第二电极。第六晶体管T6的第二电极可以电连接到第七晶体管T7的第二电极以及发光元件ED1、ED2和ED3的像素电极AE1、AE2和AE3。第六晶体管T6的第二电极可以通过第一数据导电层的第六导电图案CP6和第二数据导电层的第一连接图案CNE1电连接到像素电极AE1、AE2和AE3。

第一晶体管T1、第二晶体管T2、第五晶体管T5和第六晶体管T6的有源层可以在第一半导体层ACT1处形成为彼此连接的一个图案。如后面描述的，不同于其它晶体管，第三晶体管T3和第四晶体管T4的有源层可以设置在第二半导体层ACT2处，第二半导体层ACT2设置在与第一半导体层ACT1不同的层。第三晶体管T3和第四晶体管T4也可以通过第一数据导电层的连接电极电连接到其它晶体管。

第一栅极绝缘层GI1可以设置在第一半导体层ACT1和第二缓冲层BF2上。第一栅极绝缘层GI1可以用作晶体管的栅极绝缘膜。

第一栅极导电层可以设置在第一栅极绝缘层GI1上。第一栅极导电层可以包括第一初始化电压线VIL1、写入扫描线GWL、第一晶体管T1的第一栅电极GT1、发射控制线ECL和偏置扫描线GBL。

第一晶体管T1的第一栅电极GT1可以设置为与第一半导体层ACT1中的第一晶体管T1的沟道层叠置。此外，第一晶体管T1的第一栅电极GT1可以与下金属层BML的延伸部分叠置。多个第一晶体管T1的第一栅电极GT1可以布置为跨整个主显示区域MDA在第一方向DR1和第二方向DR2上彼此间隔开。第一晶体管T1的第一栅电极GT1可以与电容器C1的第一电容电极一体地形成。电容器C1的第一电容电极可以是第一晶体管T1的第一栅电极GT1的一部分。

第一初始化电压线VIL1可以在第一方向DR1上延伸。第一初始化电压线VIL1可以设置在像素电路单元EAC1和EAC2中的每个的下侧，该下侧是像素电路单元EAC1和EAC2中的每个在第二方向DR2上的另一侧。第一初始化电压线VIL1可以电连接到第四晶体管T4的第二电极。第一初始化电压线VIL1可以通过第一数据导电层的第四导电图案CP4电连接到第四晶体管T4的第二电极。

写入扫描线GWL可以在第一方向DR1上延伸。写入扫描线GWL可以在第二方向DR2上与第一初始化电压线VIL1间隔开，并且可以设置在第一初始化电压线VIL1的上侧，该上侧是第一初始化电压线VIL1在第二方向DR2上的一侧。写入扫描线GWL可以设置为与第二晶体管T2的沟道层叠置，并且写入扫描线GWL的一部分可以是第二晶体管T2的栅电极。

发射控制线ECL可以在第一方向DR1上延伸。发射控制线ECL可以在第二方向DR2上与第一晶体管T1的第一栅电极GT1间隔开，并且可以设置在第一栅电极GT1的上侧。发射控制线ECL可以设置为与第五晶体管T5和第六晶体管T6的沟道层叠置，并且发射控制线ECL的部分可以是第五晶体管T5和第六晶体管T6的栅电极。

偏置扫描线GBL1和GBL2可以在第一方向DR1上延伸。偏置扫描线GBL1和GBL2可以在第二方向DR2上与发射控制线ECL间隔开，并且可以设置在发射控制线ECL的上侧。偏置扫描线GBL1和GBL2可以包括设置在第一栅极导电层处的第一偏置扫描线GBL1和设置在后面将描述的第三栅极导电层处的第二偏置扫描线GBL2。第一偏置扫描线GBL1和第二偏置扫描线GBL2可以设置为彼此叠置，并且在第一方向DR1上延伸。第一偏置扫描线GBL1和第二偏置扫描线GBL2可以设置为分别与第七晶体管T7的沟道层叠置，并且第一偏置扫描线GBL1的一部分和第二偏置扫描线GBL2的一部分可以是第七晶体管T7的栅电极。第七晶体管T7可以具有其中栅电极分别设置在有源层上方和下方的结构。

第一层间绝缘层ILD1可以设置在第一栅极导电层上。第一层间绝缘层ILD1可以用作第一栅极导电层与设置在第一栅极导电层上的其它层之间的绝缘膜，并且保护第一栅极导电层。

第二栅极导电层可以设置在第一层间绝缘层ILD1上。第二栅极导电层可以包括第一初始化扫描线GIL1、第一控制扫描线GCL1和第一水平线VDD_H。

第一初始化扫描线GIL1可以在第一方向DR1上延伸。第一初始化扫描线GIL1可以设置在像素电路单元EAC1和EAC2的下侧。第一初始化扫描线GIL1可以设置为与第四晶体管T4的沟道层叠置。第一初始化扫描线GIL1的一部分可以是第四晶体管T4的栅电极。

第一控制扫描线GCL1可以在第一方向DR1上延伸。第一控制扫描线GCL1可以在第二方向DR2上与第一初始化扫描线GIL1间隔开，并且可以设置在第一初始化扫描线GIL1的上侧。第一控制扫描线GCL1可以设置为与第三晶体管T3的沟道层叠置。第一控制扫描线GCL1的一部分可以是第三晶体管T3的栅电极。

第一水平线VDD_H可以在第一方向DR1上延伸。第一水平线VDD_H可以在第二方向DR2上与第一控制扫描线GCL1间隔开，并且可以设置在第一控制扫描线GCL1的上侧。第一水平线VDD_H可以设置为与第一栅极导电层的第一栅电极GT1叠置，并且可以用作电容器C1的第二电容电极。

第二层间绝缘层ILD2可以设置在第二栅极导电层上。第二层间绝缘层ILD2可以用作第二栅极导电层与设置在第二栅极导电层上的其它层之间的绝缘膜，并且保护第二栅极导电层。

第二半导体层ACT2可以设置在第二层间绝缘层ILD2上。第二半导体层ACT2可以包括氧化物半导体层。第二半导体层ACT2可以包括第三晶体管T3、第四晶体管T4和第七晶体管T7的有源层。

第三晶体管T3的有源层可以包括沟道层、第一电极和第二电极。第三晶体管T3的沟道层可以与第二栅极导电层的第一控制扫描线GCL1和第三栅极导电层的第二控制扫描线GCL2叠置。第一控制扫描线GCL1的一部分和第二控制扫描线GCL2的一部分可以用作第三晶体管T3的栅电极。第三晶体管T3可以具有其中栅电极分别设置在有源层上方和下方的结构。

第三晶体管T3的第一电极可以电连接到第一晶体管T1的第二电极。第三晶体管T3的第二电极可以连接到电容器C1的第一电容电极和第四晶体管T4的第一电极。第三晶体管T3的第二电极可以通过第一数据导电层的第三导电图案CP3电连接到电容器C1的第一电容电极和第一晶体管T1的第一栅电极GT1。第三晶体管T3的第一电极可以通过第一数据导电层的第五导电图案CP5电连接到第一晶体管T1的第二电极。

第四晶体管T4的有源层可以包括沟道层、第一电极和第二电极。第四晶体管T4的沟道层可以与第二栅极导电层的第一初始化扫描线GIL1和第三栅极导电层的第二初始化扫描线GIL2叠置。第一初始化扫描线GIL1的一部分和第二初始化扫描线GIL2的一部分可以用作第四晶体管T4的栅电极。类似于第三晶体管T3，第四晶体管T4可以具有其中栅电极分别设置在有源层上方和下方的结构。

第四晶体管T4的第一电极可以连接到第三晶体管T3的第二电极。第四晶体管T4的第二电极可以电连接到第一初始化电压线VIL1。第四晶体管T4的第二电极可以通过第一数据导电层的第四导电图案CP4电连接到第一初始化电压线VIL1。

第七晶体管T7的有源层可以包括沟道层、第一电极和第二电极。第七晶体管T7的沟道层可以与第一栅极导电层的第一偏置扫描线GBL1和第三栅极导电层的第二偏置扫描线GBL2叠置。偏置扫描线GBL1和GBL2的部分可以用作第七晶体管T7的栅电极。第七晶体管T7的第一电极可以电连接到第二初始化电压线VIL2。第七晶体管T7的第二电极可以电连接到第六晶体管T6的第二电极以及发光元件ED1、ED2和ED3的像素电极AE1、AE2和AE3。第七晶体管T7的第一电极可以通过第一数据导电层的第一电压连接线CDL1电连接到第三栅极导电层的第二初始化电压线VIL2。

第二栅极绝缘层GI2可以设置在第二半导体层ACT2上。第二栅极绝缘层GI2可以用作晶体管的栅极绝缘膜。

第三栅极导电层可以设置在第二栅极绝缘层GI2上。第三栅极导电层可以包括第二初始化扫描线GIL2、第二控制扫描线GCL2、第二偏置扫描线GBL2和第二初始化电压线VIL2。

第二初始化扫描线GIL2可以在第一方向DR1上延伸。第二初始化扫描线GIL2可以设置在像素电路单元EAC1和EAC2的下侧。第二初始化扫描线GIL2可以设置为与第四晶体管T4的沟道层叠置。第二初始化扫描线GIL2可以在厚度方向上与第二栅极导电层的第一初始化扫描线GIL1叠置，并且与第一初始化扫描线GIL1在同一方向上延伸。在一些实施例中，第一初始化扫描线GIL1和第二初始化扫描线GIL2在平面图中可以具有基本相同的图案形状。

第二控制扫描线GCL2可以在第一方向DR1上延伸。第二控制扫描线GCL2可以在第二方向DR2上与第二初始化扫描线GIL2间隔开，并且可以设置在第二初始化扫描线GIL2的上侧。第二控制扫描线GCL2可以设置为与第三晶体管T3的沟道层叠置。第二控制扫描线GCL2可以在厚度方向上与第二栅极导电层的第一控制扫描线GCL1叠置，并且与第一控制扫描线GCL1在同一方向上延伸。在一些实施例中，第一控制扫描线GCL1和第二控制扫描线GCL2在平面图中可以具有基本相同的图案形状。

第二初始化电压线VIL2可以在第一方向DR1上延伸。第二初始化电压线VIL2可以设置在像素电路单元EAC1和EAC2的上侧。第二初始化电压线VIL2可以电连接到第七晶体管T7的第一电极。第二初始化电压线VIL2可以通过第一数据导电层的第一电压连接线CDL1电连接到第七晶体管T7的第一电极。

第二偏置扫描线GBL2可以在第一方向DR1上延伸。第二偏置扫描线GBL2可以在第二方向DR2上与第二初始化电压线VIL2间隔开，并且可以设置在第二初始化电压线VIL2的下侧。第二偏置扫描线GBL2可以设置为与第一栅极导电层的第一偏置扫描线GBL1叠置。

第三层间绝缘层ILD3可以设置在第三栅极导电层上。第三层间绝缘层ILD3可以用作第三栅极导电层与设置在第三栅极导电层上的其它层之间的绝缘膜，并且保护第三栅极导电层。

第一数据导电层可以设置在第三层间绝缘层ILD3上。第一数据导电层可以包括第一电压连接线CDL1和多个导电图案CP1、CP2、CP3、CP4、CP5和CP6。第一电压连接线CDL1和多个导电图案CP1、CP2、CP3、CP4、CP5和CP6可以分别连接到设置在不同层的线或半导体层，以将设置在不同层的线或半导体层彼此电连接。

第一导电图案至第六导电图案CP1、CP2、CP3、CP4、CP5和CP6可以通过穿透设置在第一数据导电层下方的绝缘层的接触孔CNT1至CNT12连接到设置在第一数据导电层下方的层。多个接触孔CNT1至CNT12中的每个可以穿透第一栅极绝缘层GI1、第二栅极绝缘层GI2、第一层间绝缘层ILD1、第二层间绝缘层ILD2和第三层间绝缘层ILD3的至少部分。

例如，第一导电图案CP1可以通过第一接触孔CNT1连接到第一半导体层ACT1。第一导电图案CP1可以连接到第一晶体管T1和第五晶体管T5中的每个。

第二导电图案CP2可以通过第二接触孔CNT2与第一半导体层ACT1接触。第二导电图案CP2可以电连接到第二晶体管T2。

第三导电图案CP3可以通过第五接触孔CNT5与第一晶体管T1的第一栅电极GT1接触。此外，第三导电图案CP3可以通过第六接触孔CNT6与第二半导体层ACT2接触。第三导电图案CP3可以电连接到第一晶体管T1和第三晶体管T3的第一栅电极GT1。

第四导电图案CP4可以通过第七接触孔CNT7连接到第一初始化电压线VIL1。此外，第四导电图案CP4可以通过第八接触孔CNT8连接到第二半导体层ACT2。第四导电图案CP4可以电连接到第一初始化电压线VIL1和第四晶体管T4中的每个。

第五导电图案CP5可以通过第三接触孔CNT3连接到第一半导体层ACT1，并且通过第四接触孔CNT4连接到第二半导体层ACT2。第五导电图案CP5可以电连接到第三晶体管T3和第六晶体管T6中的每个。

第六导电图案CP6可以通过第九接触孔CNT9连接到第一半导体层ACT1，并且通过第十接触孔CNT10连接到第二半导体层ACT2。第六导电图案CP6可以电连接到第六晶体管T6和第七晶体管T7中的每个。

第一电压连接线CDL1可以在沿第一方向DR1彼此相邻的像素电路单元EAC1和EAC2之间的边界处在第二方向DR2上延伸。第一电压连接线CDL1的部分可以从在第二方向DR2上延伸的部分突出到在第一方向DR1上的两侧，并且突出部分可以连接到第七晶体管T7和第二初始化电压线VIL2中的每个。第一电压连接线CDL1可以通过第十一接触孔CNT11与第二半导体层ACT2接触，并且可以通过第十二接触孔CNT12与第二初始化电压线VIL2接触。第一电压连接线CDL1可以电连接到第七晶体管T7和第二初始化电压线VIL2。

第一过孔层VIA1可以设置在第一数据导电层上。第一过孔层VIA1可以使由设置在其下方的层形成的台阶平坦化，同时保护设置在其下方的层。

第二数据导电层可以设置在第一过孔层VIA1上。第二数据导电层可以包括多条数据线DTL、第一竖直线VDD_V和第一连接图案CNE1。

多条数据线DTL可以在第二方向DR2上延伸。数据线DTL可以设置在彼此相邻的两个像素电路单元EAC1和EAC2中的每个中。作为一对数据线DTL的两条数据线DTL可以在第一方向DR1上彼此间隔开，且第一竖直线VDD_V置于它们之间。第一像素电路单元EAC1的数据线DTL可以设置在第一竖直线VDD_V的左侧，第二像素电路单元EAC2的数据线DTL可以设置在第一竖直线VDD_V的右侧。

尽管未在附图中示出，但是在第一方向DR1上与图9和图10的像素电路单元EAC1和EAC2相邻的其它像素电路单元的数据线DTL可以设置为与同图9和图10的像素电路单元EAC1和EAC2接触的边界相邻。换言之，在显示装置10中，图9和图10中所示的线、半导体层和电极的图案形状可以遍及整个主显示区域MDA在第一方向DR1和第二方向DR2上重复地布置。在显示装置10中，对于第一像素电路单元EAC1而言，数据线DTL可以设置为与第一像素电路单元EAC1和在第一方向DR1上同第一像素电路单元EAC1相邻的两个像素电路单元之间的边界中的任何一条边界相邻，并且第一竖直线VDD_V和第一电压连接线CDL1可以设置在边界中的另一边界处。

数据线DTL中的每条可以通过第二接触部CT2连接到第二导电图案CP2。数据线DTL可以通过第二导电图案CP2电连接到第一半导体层ACT1的第二晶体管T2。

第一竖直线VDD_V可以在第二方向DR2上延伸，并且可以在第一方向DR1上与数据线DTL间隔开。第一竖直线VDD_V可以在第一方向DR1上具有比数据线DTL相对大的宽度。彼此相邻的两个像素电路单元EAC1和EAC2的第一竖直线VDD_V可以设置在两条不同的数据线DTL之间。第一电源电压可以施加到第一竖直线VDD_V。第一竖直线VDD_V可以通过第一接触部CT1连接到第一导电图案CP1，并且通过第一导电图案CP1电连接到第五晶体管T5。

第一连接图案CNE1可以通过第三接触部CT3连接到第六导电图案CP6。第一连接图案CNE1可以通过第六导电图案CP6电连接到第一半导体层ACT1的第六晶体管T6。

第二过孔层VIA2可以设置在第二数据导电层上。第二过孔层VIA2可以使由设置在其下方的层形成的台阶平坦化，同时保护设置在其下方的层。

第三过孔层VIA3可以设置在第二过孔层VIA2上。第三过孔层VIA3可以使由设置在其下方的层形成的台阶平坦化，同时保护设置在其下方的层。

在实施例中，上述第一栅极导电层至第三栅极导电层、第一数据导电层和第二数据导电层中的每个可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或其合金制成的单层或多层。上述第一栅极绝缘层GI1和第二栅极绝缘层GI2以及第一层间绝缘层至第三层间绝缘层ILD1、ILD2和ILD3中的每个可以包括交替地堆叠的多个无机层。例如，第一栅极绝缘层GI1和第二栅极绝缘层GI2以及第一层间绝缘层至第三层间绝缘层ILD1、ILD2和ILD3中的每个可以形成为其中堆叠有包括氧化硅(SiO_x)、氮化硅(SiN_x)和氮氧化硅(SiO_xN_y)中的至少一种的无机层的双层或其中交替地堆叠有这些层的多层。然而，公开不限于此。在一些实施例中，第一层间绝缘层至第三层间绝缘层ILD1、ILD2和ILD3也可以由诸如聚酰亚胺(PI)的有机绝缘材料制成。第一过孔层VIA1至第三过孔层VIA3可以由诸如聚酰亚胺(PI)的有机绝缘材料制成。

发光元件层EML可以设置在薄膜晶体管层TFTL上。发光元件层EML可以包括发光元件ED1、ED2和ED3以及像素限定膜PDL。发光元件ED1、ED2和ED3可以分别包括像素电极AE1、AE2和AE3、发光层EL1、EL2和EL3以及共电极CE。

发光元件ED1、ED2和ED3的像素电极AE1、AE2和AE3可以设置在第三过孔层VIA3上。发光元件ED1、ED2和ED3的像素电极AE1、AE2和AE3可以通过穿透第二过孔层VIA2和第三过孔层VIA3的第一像素接触孔CNTA1连接到第一连接图案CNE1。像素电极AE1、AE2和AE3可以由具有高反射率的金属材料制成，诸如铝和钛的堆叠结构(Ti/Al/Ti)、铝和氧化铟锡(ITO)的堆叠结构(ITO/Al/ITO)、APC合金以及APC合金和ITO的堆叠结构(ITO/APC/ITO)。APC合金是银(Ag)、钯(Pd)和铜(Cu)的合金。

像素电极AE1、AE2和AE3可以包括彼此间隔开的第一像素电极AE1、第二像素电极AE2和第三像素电极AE3。第一像素电极至第三像素电极AE1、AE2和AE3可以设置为分别对应于第一发射区域至第三发射区域EA1、EA2和EA3。第一像素电极至第三像素电极AE1、AE2和AE3可以设置为分别对应于后面将描述的像素限定膜PDL的开口OPE1、OPE2和OPE3，并且发光层EL1、EL2和EL3可以分别设置在第一像素电极至第三像素电极AE1、AE2和AE3的与像素限定膜PDL的开口OPE1、OPE2和OPE3对应的部分上。

第一像素电极至第三像素电极AE1、AE2和AE3可以分别电连接到图9至图11的像素电路单元EAC1和EAC2。第一像素电极至第三像素电极AE1、AE2和AE3可以电连接到像素电路单元EAC1的第一晶体管T1和第六晶体管T6以及像素电路单元EAC2的第一晶体管T1和第六晶体管T6。如图11中所示，不同的第二像素电极AE2和第三像素电极AE3可以分别通过第一像素接触孔CNTA1连接到不同的第一连接图案CNE1。图9至图11中所示的像素电路单元EAC1和EAC2可以是分别电连接到第二像素电极AE2和第三像素电极AE3的像素电路单元。尽管未在附图中示出，但是其它像素电极可以电连接到与图9至图11的像素电路单元EAC1和EAC2相邻的其它像素电路单元。像素电极AE1、AE2和AE3的布置可以考虑到像素限定膜PDL和发射区域EA1、EA2和EA3的布置来设计，并且像素电极AE1、AE2和AE3可以包括在一个方向上突出的突出部分，以电连接到薄膜晶体管层TFTL的第一连接图案CNE1。

像素限定膜PDL可以设置在第三过孔层VIA3上，并且可以设置在像素电极AE1、AE2和AE3的部分上。像素限定膜PDL可以包括使像素电极AE1、AE2和AE3的部分暴露的开口OPE1、OPE2和OPE3。像素限定膜PDL可以包括与第一像素电极AE1叠置的第一开口OPE1、与第二像素电极AE2叠置的第二开口OPE2和与第三像素电极AE3叠置的第三开口OPE3。像素限定膜PDL可以形成为由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等制成的有机膜。

发光层EL1、EL2和EL3可以分别设置在像素电极AE1、AE2和AE3上。发光层EL1、EL2和EL3可以是由有机材料制成的有机发光层，并且可以通过沉积工艺分别形成在像素电极AE1、AE2和AE3上。当预定的电压施加到发光元件ED1、ED2和ED3的像素电极AE1、AE2和AE3并且发光元件ED1、ED2和ED3的共电极CE接收共电压或阴极电压时，空穴和电子可以分别通过空穴传输层和电子传输层移动到发光层EL1、EL2和EL3，并且可以在发光层EL1、EL2和EL3中彼此复合，以发射光。

发光层EL1、EL2和EL3可以包括分别设置在不同的发射区域EA1、EA2和EA3中的第一发光层EL1、第二发光层EL2和第三发光层EL3。第一发光层EL1可以在第一发射区域EA1中设置在第一像素电极AE1上，第二发光层EL2可以在第二发射区域EA2中设置在第二像素电极AE2上，第三发光层EL3可以在第三发射区域EA3中设置在第三像素电极AE3上。第一发光层至第三发光层EL1、EL2和EL3可以分别是第一发光元件至第三发光元件ED1、ED2和ED3的发光层。发光层EL1、EL2和EL3中的每个可以包括有机材料，以发射预定颜色的光。例如，发光层EL1、EL2和EL3中的每个可以包括空穴传输层、有机材料层和电子传输层。第一发光层EL1可以是发射作为第一颜色的光的红光的发光层，第二发光层EL2可以是发射作为第二颜色的光的绿光的发光层，第三发光层EL3可以是发射作为第三颜色的光的蓝光的发光层。

共电极CE可以设置在发光层EL1、EL2和EL3以及像素限定膜PDL上。共电极CE可以形成为覆盖发光层EL1、EL2和EL3。共电极CE可以遍及整个发光元件层EML设置。尽管未在附图中示出，但是可以在共电极CE上形成覆层(capping layer)。

在顶部发射结构中，共电极CE可以由能够使光穿过其透射的诸如ITO或氧化铟锌(IZO)的透明导电材料(TCO)制成，或者由诸如镁(Mg)、银(Ag)或镁(Mg)和银(Ag)的合金的半透射导电材料制成。当共电极CE由半透射导电材料制成时，可以通过微腔(microcavity)增加发光单元中的每个的发光效率。

薄膜封装层TFEL可以设置在发光元件层EML上。薄膜封装层TFEL可以包括至少一个无机膜，以防止氧或湿气渗透到发光元件ED1、ED2和ED3中。此外，薄膜封装层TFEL可以包括至少一个有机膜，以保护发光元件ED1、ED2和ED3免受诸如灰尘的外来物质的影响。

在实施例中，薄膜封装层TFEL可以包括顺序地堆叠的第一封装层TFE1、第二封装层TFE2和第三封装层TFE3。第一封装层TFE1和第三封装层TFE3可以是无机封装层，设置在第一封装层TFE1与第三封装层TFE3之间的第二封装层TFE2可以是有机封装层。

第一封装层TFE1和第三封装层TFE3中的每个可以包括一种或更多种无机绝缘材料。无机绝缘材料可以包括氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和/或氮氧化硅。

第二封装层TFE2可以包括聚合物类材料。聚合物类材料可以包括丙烯酸树脂、环氧类树脂、聚酰亚胺、聚乙烯等。例如，第二封装层TFE2可以包括诸如聚甲基丙烯酸甲酯或聚丙烯酸的丙烯酸树脂。第二封装层TFE2可以通过使单体固化或者涂覆聚合物来形成。

触摸感测层TSU可以设置在薄膜封装层TFEL上。触摸感测层TSU可以包括第一触摸绝缘层SIL1、第二触摸绝缘层SIL2、触摸电极TL和第三触摸绝缘层SIL3。

第一触摸绝缘层SIL1可以设置在薄膜封装层TFEL上。第一触摸绝缘层SIL1可以具有绝缘和光学功能。第一触摸绝缘层SIL1可以包括至少一个无机膜。可选地，可以省略第一触摸绝缘层SIL1。

第二触摸绝缘层SIL2可以覆盖第一触摸绝缘层SIL1。尽管未在附图中示出，但是另一层的触摸电极可以进一步设置在第一触摸绝缘层SIL1上，并且第二触摸绝缘层SIL2可以覆盖这种触摸电极TL。第二触摸绝缘层SIL2可以具有绝缘和光学功能。例如，第二触摸绝缘层SIL2可以是包括氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的至少一种的无机膜。

触摸电极TL中的一些可以设置在第二触摸绝缘层SIL2上。触摸电极TL中的每个可以不与第一发射区域至第三发射区域EA1、EA2和EA3叠置。触摸电极TL中的每个可以形成为由钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或氧化铟锡(ITO)制成的单层，或者形成为铝和钛的堆叠结构(Ti/Al/Ti)、铝和ITO的堆叠结构(ITO/Al/ITO)、APC合金以及APC合金和ITO的堆叠结构(ITO/APC/ITO)。

第三触摸绝缘层SIL3可以覆盖触摸电极TL和第二触摸绝缘层SIL2。第三触摸绝缘层SIL3可以具有绝缘和光学功能。第三触摸绝缘层SIL3可以由第二触摸绝缘层SIL2中所例示的材料制成。

光阻挡层BM可以设置在触摸感测层TSU上。光阻挡层BM可以包括设置为与发射区域EA1、EA2和EA3叠置的多个开孔OPT1、OPT2和OPT3。例如，第一开孔OPT1可以设置为与第一发射区域EA1叠置。第二开孔OPT2可以设置为与第二发射区域EA2叠置，第三开孔OPT3可以设置为与第三发射区域EA3叠置。开孔OPT1、OPT2和OPT3中的每个的面积或尺寸可以比由像素限定膜PDL限定的发射区域EA1、EA2和EA3中的每个的面积或尺寸大。光阻挡层BM的开孔OPT1、OPT2和OPT3形成为比发射区域EA1、EA2和EA3大，因此，从发射区域EA1、EA2和EA3发射的光不仅可以由用户从显示装置10的前表面观看，而且还可以由用户从显示装置10的侧表面观看。

光阻挡层BM可以包括光吸收材料。例如，光阻挡层BM可以包括无机黑色颜料或有机黑色颜料。无机黑色颜料可以是炭黑，有机黑色颜料可以包括内酰胺黑、二萘嵌苯黑和苯胺黑中的至少一种，但是公开不限于此。光阻挡层BM可以防止由于可见光在第一发射区域至第三发射区域EA1、EA2和EA3之间的渗透而引起的混色(color mixing)，从而改善显示装置10的色域(color gamut)。

显示装置10可以包括设置在发射区域EA1、EA2和EA3中的多个滤色器CF1、CF2和CF3。多个滤色器CF1、CF2和CF3可以设置为分别对应于发射区域EA1、EA2和EA3。例如，滤色器CF1、CF2和CF3可以设置在包括设置为对应于发射区域EA1、EA2和EA3的多个开孔OPT1、OPT2和OPT3的光阻挡层BM上。光阻挡层BM的开孔OPT1、OPT2和OPT3可以形成为与发射区域EA1、EA2和EA3叠置，并且可以形成发光区域，从发射区域EA1、EA2和EA3发射的光穿过该发光区域发射。滤色器CF1、CF2和CF3中的每个可以具有比光阻挡层BM的开孔OPT1、OPT2和OPT3中的每个大的面积，并且滤色器CF1、CF2和CF3中的每个可以完全覆盖由开孔OPT1、OPT2和OPT3中的每个形成的发光区域。

滤色器CF1、CF2和CF3可以包括设置为分别对应于不同的发射区域EA1、EA2和EA3的第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。滤色器CF1、CF2和CF3可以包括诸如吸收除了特定波段的光之外的波段的光的染料或颜料的着色剂，并且可以设置为对应于从发射区域EA1、EA2和EA3发射的光的颜色。例如，第一滤色器CF1可以是设置为与第一发射区域EA1叠置并且仅使作为红光的第一光穿过其透射的红色滤色器。第二滤色器CF2可以是设置为与第二发射区域EA2叠置并且仅使作为绿光的第二光穿过其透射的绿色滤色器，第三滤色器CF3可以是设置为与第三发射区域EA3叠置并且仅使作为蓝光的第三光穿过其透射的蓝色滤色器。

多个滤色器CF1、CF2和CF3可以与光阻挡层BM上的其它相邻的滤色器CF1、CF2和CF3间隔开。滤色器CF1、CF2和CF3可以具有比光阻挡层BM的开孔OPT1、OPT2和OPT3大的面积同时分别覆盖光阻挡层BM的开孔OPT1、OPT2和OPT3，但是可以具有足以与光阻挡层BM上的其它滤色器CF1、CF2和CF3间隔开的面积。然而，公开不限于此。多个滤色器CF1、CF2和CF3可以设置为与其它相邻的滤色器CF1、CF2和CF3部分地叠置。不同的滤色器CF1、CF2和CF3可以在后面将描述的光阻挡层BM上(作为不与发射区域EA1、EA2和EA3叠置的区域)彼此叠置。在显示装置10中，滤色器CF1、CF2和CF3设置为彼此叠置，因此，可以降低外部光的反射光强度。此外，通过调整平面图中的滤色器CF1、CF2和CF3的布置、形状、面积等，可以控制外部光的反射光的色感。

滤色器CF1、CF2和CF3可以设置在光阻挡层BM上。不同的滤色器CF1、CF2和CF3可以设置为分别对应于不同的发射区域EA1、EA2和EA3或开口OPE1、OPE2和OPE3以及光阻挡层BM的开孔OPT1、OPT2和OPT3。例如，第一滤色器CF1可以设置为对应于第一发射区域EA1，第二滤色器CF2可以设置为对应于第二发射区域EA2，第三滤色器CF3可以设置为对应于第三发射区域EA3。第一滤色器CF1可以设置在光阻挡层BM的第一开孔OPT1中，第二滤色器CF2可以设置在光阻挡层BM的第二开孔OPT2中，第三滤色器CF3设置在光阻挡层BM的第三开孔OPT3中。滤色器CF1、CF2和CF3中的每个可以设置为在平面图中具有比光阻挡层BM的开孔OPT1、OPT2和OPT3中的每个大的面积，并且滤色器CF1、CF2和CF3中的每个的一部分可以直接设置在光阻挡层BM上。

外涂层OC可以设置在滤色器CF1、CF2和CF3上，以使滤色器CF1、CF2和CF3的上端平坦化。外涂层OC可以是不具有可见光波段的颜色的无色透光层。例如，外涂层OC可以包括诸如丙烯酸树脂的无色透光有机材料。

上述像素电路单元EAC1和EAC2的结构可以是设置在主显示区域MDA中的主像素MPX的结构。显示装置10可以包括具有与主显示区域MDA的像素布置和结构不同的像素布置和结构的子显示区域SDA，并且子显示区域SDA的子像素SPX可以具有与主像素MPX的像素电路单元和布置结构不同的像素电路单元和布置结构。

图12是示出设置在图6的子显示区域中的子像素的布置的示意性平面图。图13是示出图12的一个子像素的子像素电极和滤色器的布置的平面图。

参照图12和图13，根据实施例的显示装置10可以包括设置在子显示区域SDA中的多个子像素SPX和多个透射部EOA。多个子像素SPX和多个透射部EOA可以布置在第一方向DR1和第二方向DR2上。子像素SPX和透射部EOA可以沿着第一方向DR1和第二方向DR2交替且重复地设置。在显示装置10中，主显示区域MDA和子显示区域SDA在像素MPX和SPX的布置上彼此不同，并且子显示区域SDA与主显示区域MDA的不同之处在于：透射部EOA设置在子显示区域SDA中。类似于主像素MPX，子像素SPX可以是其中设置有多个发光元件ED和发射区域的区域，并且透射部EOA可以是其中未设置多个发光元件ED和发射区域的区域。透射部EOA是其中因为未设置发光元件ED而不发射光的区域。在显示装置10中，在主显示区域MDA和子显示区域SDA中每单位面积设置的发光元件ED的数量可以彼此不同。在显示装置10中，由于主显示区域MDA和子显示区域SDA中的像素MPX和SPX的布置之间的差异，会观看到图案，但是，如后面描述的，能够通过设置在第二子显示区域SDA2中的发光元件ED来阻止图案被观看到。

子像素SPX中的每个可以包括多个子发射区域SEA1、SEA2和SEA3。子像素SPX可以包括第一子发射区域SEA1、第二子发射区域SEA2和第三子发射区域SEA3。第一子发射区域SEA1可以是其中设置有发射红色波段的光的第一发光元件ED1的区域，并且可以对应于主像素MPX的第一发射区域EA1。第二子发射区域SEA2可以是其中设置有发射绿色波段的光的第二发光元件ED2的区域，并且可以对应于主像素MPX的第二发射区域EA2。第三子发射区域SEA3可以是其中设置有发射蓝色波段的光的第三发光元件ED3的区域，并且可以对应于主像素MPX的第三发射区域EA3。

在子像素SPX中，第一子发射区域SEA1和第二子发射区域SEA2可以在第二方向DR2上彼此间隔开。第三子发射区域SEA3可以在第一方向DR1上与第一子发射区域SEA1和第二子发射区域SEA2中的每个间隔开。第一子发射区域SEA1可以具有其中在第二方向DR2上测量的长度小于在第一方向DR1上测量的长度的形状。第二子发射区域SEA2可以具有其中在第二方向DR2上测量的长度与在第一方向DR1上测量的长度相同的形状。第三子发射区域SEA3可以具有其中在第二方向DR2上测量的长度大于在第一方向DR1上测量的长度的形状。与其中多个发射区域EA1、EA2和EA3布置为在第四方向DR4和第五方向DR5上彼此间隔开的主显示区域MDA不同，在子显示区域SDA中，第一子发射区域至第三子发射区域SEA1、SEA2和SEA3可以在第一方向DR1或第二方向DR2上彼此间隔开。

子像素SPX可以包括子像素电极SAE1、SAE2和SAE3以及设置为分别对应于子发射区域SEA1、SEA2和SEA3的子滤色器SCF1、SCF2和SCF3(或被统称为子滤色器SCF)。第一子像素电极SAE1和第一子滤色器SCF1中的每个可以设置在第一子发射区域SEA1中，第二子像素电极SAE2和第二子滤色器SCF2中的每个可以设置在第二子发射区域SEA2中。第三子像素电极SAE3和第三子滤色器SCF3中的每个可以设置在第三子发射区域SEA3中。除了它们的布置结构之外，多个子像素电极SAE1、SAE2和SAE3以及子滤色器SCF1、SCF2和SCF3可以具有与主显示区域MDA的像素电极AE1、AE2和AE3以及滤色器CF1、CF2和CF3相同的结构和作用。

图14至图16是根据实施例的显示装置的子像素的布局图。图17是示出图6的子像素和透射部的结构的示意性剖视图。图14至图16是示出连接到子显示区域SDA的各个子像素SPX的子像素电路单元SEC的布局图。图17是穿过在子显示区域SDA中的子像素SPX的一部分和透射部EOA的剖视图。

参照图14和图17，根据实施例的显示装置10可以包括设置在子显示区域SDA中并连接到多个子像素SPX的发光元件ED的子像素电路单元SEC。子像素SPX的子像素电路单元SEC可以分别电连接到设置在三个不同的子发射区域SEA1、SEA2和SEA3中的发光元件ED。设置在一个子发射区域SEA1、SEA2或SEA3中的发光元件ED中的每个可以电连接到图5的7T1C像素电路，并且图14至图17中所示的子像素电路单元SEC可以包括三个7T1C像素电路。也就是说，21个晶体管和3个电容器可以设置在图14至图17中所示的子像素电路单元SEC中。子像素SPX的各个发光元件ED连接到其的像素电路与上面参照图5描述的像素电路相同。在下文中，将描述设置在子像素SPX的子像素电路单元SEC中的半导体层和线的布置和连接。此外，剖面结构中的缓冲层BF1和BF2、栅极绝缘层GI1和GI2、层间绝缘层ILD1、ILD2和ILD3以及过孔层VIA1、VIA2和VIA3与上述的相同，因此下面将省略其描述。

下金属层BML可以设置在第一缓冲层BF1上。下金属层BML可以在主显示区域MDA中设置为与第一半导体层ACT1的一部分叠置，但是，在子显示区域SDA中除了与透射部EOA叠置的区域之外，下金属层BML可以整体地设置。下金属层BML可以包括与子像素SPX的子像素电路单元SEC叠置并且均与透射部EOA叠置的多个开口图案TMP。与透射部EOA相似，开口图案TMP可以在子显示区域SDA中在第一方向DR1和第二方向DR2上与子像素SPX交替地设置。下金属层BML的开口图案TMP是光穿过其透射的区域，并且穿过透射部EOA和开口图案TMP的光可以由设置在子显示区域SDA下方的光学装置500接收。

第一半导体层ACT1可以包括子像素电路单元SEC的第一晶体管T1、第二晶体管T2、第五晶体管T5和第六晶体管T6的有源层。

第一晶体管T1的沟道层可以与第一栅极导电层的第二栅电极GT2叠置。第二晶体管T2的沟道层可以与第一栅极导电层的写入扫描线GWL叠置。写入扫描线GWL的一部分可以用作第二晶体管T2的栅电极。第二晶体管T2的第一电极可以与第一数据导电层的第八导电图案CP8接触，并且可以通过第八导电图案CP8电连接到第二数据导电层的数据线DTL。第五晶体管T5的沟道层可以与第一栅极导电层的发射控制线ECL叠置。发射控制线ECL的一部分可以用作第五晶体管T5的栅电极。第五晶体管T5的第一电极可以通过第一数据导电层的第七导电图案CP7电连接到第二数据导电层的第一竖直线VDD_V。第六晶体管T6的沟道层可以与第一栅极导电层的发射控制线ECL叠置。发射控制线ECL的一部分可以用作第六晶体管T6的栅电极。第六晶体管T6的第二电极可以通过第一数据导电层的第十三导电图案CP13和第二数据导电层的第二连接图案CNE2电连接到子像素电极SAE1、SAE2和SAE3。

第一栅极导电层可以包括设置在子显示区域SDA中的写入扫描线GWL、第一晶体管T1的第二栅电极GT2和发射控制线ECL。

第一晶体管T1的第二栅电极GT2可以设置为与第一半导体层ACT1中的第一晶体管T1的沟道层叠置。第一晶体管T1的第二栅电极GT2可以与电容器C1的第一电容电极一体地形成。电容器C1的第一电容电极可以是第一晶体管T1的第二栅电极GT2的一部分。

写入扫描线GWL可以在第一方向DR1上延伸。写入扫描线GWL可以设置为与下金属层BML叠置并绕过子显示区域SDA中的开口图案TMP，并且可以在子像素电路单元SEC的下侧在第一方向DR1上延伸。写入扫描线GWL可以设置为与第二晶体管T2的沟道层叠置，并且写入扫描线GWL的一部分可以是第二晶体管T2的栅电极。

发射控制线ECL可以在第一方向DR1上延伸。发射控制线ECL可以设置为与下金属层BML叠置并绕过子显示区域SDA中的开口图案TMP，并且可以在子像素电路单元SEC的上侧在第一方向DR1上延伸。发射控制线ECL可以设置为与第五晶体管T5和第六晶体管T6的沟道层叠置，并且发射控制线ECL的部分可以是第五晶体管T5和第六晶体管T6的栅电极。

第二栅极导电层可以包括设置在子显示区域SDA中的第一初始化扫描线GIL1、第一控制扫描线GCL1、第二水平线VDD_HP以及多个初始化电压分布图案VIP1和VIP2。

第一初始化扫描线GIL1和第一控制扫描线GCL1中的每条也可以在第一方向DR1上延伸。第一初始化扫描线GIL1和第一控制扫描线GCL1可以设置为与下金属层BML叠置，并且绕过子显示区域SDA中的开口图案TMP。第一初始化扫描线GIL1可以在写入扫描线GWL的下侧在第一方向DR1上延伸，第一控制扫描线GCL1可以在写入扫描线GWL的上侧在第一方向DR1上延伸。

第二水平线VDD_HP和多个初始化电压分布图案VIP1和VIP2可以分别连接到数据导电层的导电图案，以接收电源电压或初始化电压。第二水平线VDD_HP可以设置在子像素电路单元SEC的中心处，并且可以具有在第一方向DR1上延伸的形状。第二水平线VDD_HP可以与第二电压连接线CDL2和第七导电图案CP7中的每个接触。第一电源电压可以通过第二电压连接线CDL2施加到第二水平线VDD_HP。

第一初始化电压分布图案VIP1可以设置在子像素电路单元SEC的下侧并且可以具有在第一方向DR1上延伸的形状，第二初始化电压分布图案VIP2可以设置在子像素电路单元SEC的上侧并且可以具有在第一方向DR1上延伸的形状。第一初始化电压分布图案VIP1可以电连接到第三初始化电压线VIL3，第三初始化电压线VIL3电连接到第一初始化电压线VIL1。此外，第一初始化电压分布图案VIP1可以连接到第十导电图案CP10。第二初始化电压分布图案VIP2可以电连接到第四初始化电压线VIL4，第四初始化电压线VIL4电连接到第二初始化电压线VIL2。此外，第二初始化电压分布图案VIP2可以连接到第十二导电图案CP12。

第二半导体层ACT2可以包括设置在子像素电路单元SEC中的第三晶体管T3、第四晶体管T4和第七晶体管T7的有源层。

第三晶体管T3的沟道层可以与第二栅极导电层的第一控制扫描线GCL1和第三栅极导电层的第二控制扫描线GCL2叠置。第三晶体管T3的第二电极可以通过第一数据导电层的第九导电图案CP9电连接到电容器C1的第一电容电极和第一晶体管T1的第二栅电极GT2。第三晶体管T3的第一电极可以通过第一数据导电层的第十一导电图案CP11电连接到第一晶体管T1的第二电极。

第四晶体管T4的沟道层可以与第二栅极导电层的第一初始化扫描线GIL1和第三栅极导电层的第二初始化扫描线GIL2叠置。第四晶体管T4的第二电极可以电连接到第一初始化电压线VIL1。第四晶体管T4的第二电极可以通过第一数据导电层的第十导电图案CP10电连接到第一初始化电压分布图案VIP1或者电连接到第三初始化电压线VIL3。

第七晶体管T7的沟道层可以与第三栅极导电层的偏置扫描线GBL叠置。第七晶体管T7的第一电极可以电连接到第二初始化电压线VIL2。第七晶体管T7的第一电极可以通过第一数据导电层的第十二导电图案CP12电连接到第二初始化电压分布图案VIP2或者电连接到第四初始化电压线VIL4。

第三栅极导电层可以包括设置在子显示区域SDA中的第二初始化扫描线GIL2、第二控制扫描线GCL2和偏置扫描线GBL。

第二初始化扫描线GIL2、第二控制扫描线GCL2和偏置扫描线GBL中的每条可以在第一方向DR1上延伸。第二初始化扫描线GIL2、第二控制扫描线GCL2和偏置扫描线GBL可以设置为与下金属层BML叠置，并且绕过子显示区域SDA中的开口图案TMP。第二初始化扫描线GIL2可以设置为以与第一初始化扫描线GIL1类似的图案延伸，第二控制扫描线GCL2可以设置为以与第二初始化扫描线GIL2类似的图案延伸，偏置扫描线GBL可以设置为以与发射控制线ECL类似的图案延伸。

第一数据导电层可以包括设置在子显示区域SDA中的第二电压连接线CDL2、多个导电图案CP7、CP8、CP9、CP10、CP11、CP12和CP13、第三初始化电压线VIL3和第四初始化电压线VIL4。

第二电压连接线CDL2可以设置为在子像素电路单元SEC的中心处在第二方向DR2上延伸。

第二电压连接线CDL2的一部分可以从在第二方向DR2上延伸的部分突出到在第一方向DR1上的一侧，并且突出部分可以与第二水平线VDD_HP接触。第二电压连接线CDL2可以通过第二十二接触孔CNT22直接连接到第二水平线VDD_HP。此外，第二电压连接线CDL2可以电连接到后面将描述的第一竖直线VDD_V。

第三初始化电压线VIL3和第四初始化电压线VIL4可以在第二方向DR2上延伸。第三初始化电压线VIL3和第四初始化电压线VIL4可以设置为与下金属层BML叠置，并且绕过子显示区域SDA中的开口图案TMP。第三初始化电压线VIL3可以在子像素电路单元SEC的左侧在第二方向DR2上延伸，第四初始化电压线VIL4可以在子像素电路单元SEC的右侧在第二方向DR2上延伸。第三初始化电压线VIL3的一部分可以在第一方向DR1上突出，以与第一初始化电压分布图案VIP1和第二半导体层ACT2的部分接触。第四初始化电压线VIL4的一部分可以在第一方向DR1上突出，以与第二初始化电压分布图案VIP2和第二半导体层ACT2的部分接触。

尽管未在附图中示出，但是第三初始化电压线VIL3和第四初始化电压线VIL4可以在子显示区域SDA与主显示区域MDA之间的边界处分别电连接到第一初始化电压线VIL1和第二初始化电压线VIL2。

第七导电图案至第十三导电图案CP7、CP8、CP9、CP10、CP11、CP12和CP13可以通过穿过设置在第一数据导电层下方的绝缘层的接触孔CNT13至CNT23连接到设置在第一数据导电层下方的层。多个接触孔CNT13至CNT23中的每个可以穿透第一栅极绝缘层GI1、第二栅极绝缘层GI2、第一层间绝缘层ILD1、第二层间绝缘层ILD2和第三层间绝缘层ILD3的至少部分。

例如，第七导电图案CP7可以通过第二十二接触孔CNT22与第一半导体层ACT1和第二水平线VDD_HP接触。第七导电图案CP7可以电连接到第一晶体管T1和第五晶体管T5中的每个。第八导电图案CP8可以通过第十三接触孔CNT13与第一半导体层ACT1接触。第八导电图案CP8可以电连接到第二晶体管T2。

第九导电图案CP9可以通过第十六接触孔CNT16与第一晶体管T1的第二栅电极GT2接触。此外，第九导电图案CP9可以通过第十七接触孔CNT17与第二半导体层ACT2接触。第九导电图案CP9可以电连接到第一晶体管T1的第二栅电极GT2和第三晶体管T3。第十导电图案CP10可以通过第十九接触孔CNT19连接到第一初始化电压分布图案VIP1。此外，第十导电图案CP10可以通过第十八接触孔CNT18连接到第二半导体层ACT2。第十导电图案CP10可以电连接到第一初始化电压分布图案VIP1和第四晶体管T4中的每个。

第十一导电图案CP11可以通过第十四接触孔CNT14连接到第一半导体层ACT1，并且通过第十五接触孔CNT15连接到第二半导体层ACT2。第十一导电图案CP11可以电连接到第三晶体管T3和第六晶体管T6中的每个。

第十二导电图案CP12可以通过第二十三接触孔CNT23连接到第二半导体层ACT2和第二初始化电压分布图案VIP2中的每个。第十二导电图案CP12可以电连接到第四初始化电压线VIL4。

第十三导电图案CP13可以通过第二十一接触孔CNT21连接到第一半导体层ACT1，并且通过第二十接触孔CNT20连接到第二半导体层ACT2。第十三导电图案CP13可以电连接到第六晶体管T6和第七晶体管T7中的每个。

第二数据导电层可以包括设置在子显示区域SDA中的多条数据线DTL、第一竖直线VDD_V和第二连接图案CNE2。

多条数据线DTL可以在第二方向DR2上延伸。数据线DTL也可以设置为与下金属层BML叠置，并且绕过子显示区域SDA中的开口图案TMP。数据线DTL中的一条可以在子像素电路单元SEC的左侧在第二方向DR2上延伸，数据线DTL中的其它两条数据线DTL可以在第二方向DR2上延伸同时穿过子像素电路单元SEC的中心。数据线DTL中的每条可以通过第七接触部CT7电连接到第八导电图案CP8。

第一竖直线VDD_V可以在第二方向DR2上延伸。第一竖直线VDD_V也可以设置为与下金属层BML叠置，并且绕过子显示区域SDA中的开口图案TMP。第一竖直线VDD_V可以在第二方向DR2上延伸，同时穿过子像素电路单元SEC的中心。第一竖直线VDD_V可以通过第六接触部CT6电连接到第二电压连接线CDL2。

第二连接图案CNE2可以通过第五接触部CT5连接到第十三导电图案CP13。第二连接图案CNE2可以通过第十三导电图案CP13电连接到第一半导体层ACT1的第六晶体管T6。

子像素SPX的发光元件ED1、ED2和ED3可以分别包括子像素电极SAE1、SAE2和SAE3。子像素电极SAE1、SAE2和SAE3可以设置为分别对应于子发射区域SEA1、SEA2和SEA3。第一子像素电极SAE1和第二子像素电极SAE2可以设置为在第二方向DR2上彼此间隔开，第三子像素电极SAE3可以设置为在第一方向DR1上与第一子像素电极SAE1和第二子像素电极SAE2间隔开。第一子像素电极至第三子像素电极SAE1、SAE2和SAE3可以分别通过第二像素接触孔CNTA2连接到不同的第二连接图案CNE2。

同时，子显示区域SDA的透射部EOA可以是其中未设置多个导电层和半导体层的区域。透射部EOA是与下金属层BML的开口图案TMP叠置的区域，并且可以是其中设置在第一缓冲层BF1上的多个绝缘层被去除的区域。例如，透射部EOA可以是其中去除了第二缓冲层BF2、第一栅极绝缘层GI1和第二栅极绝缘层和GI2以及第一层间绝缘层至第三层间绝缘层ILD1、ILD2和ILD3的区域。在透射部EOA中，第一过孔层VIA1可以直接设置在第二缓冲层BF2上，并且薄膜封装层TFEL可以设置在第一过孔层VIA1上。在显示装置10中，在子显示区域SDA中，台阶可以形成在其中设置有子像素SPX的区域与透射部EOA之间。例如，第一过孔层VIA1的设置在与子像素SPX叠置的区域中的部分的高度可以比第一过孔层VIA1的设置在透射部EOA中的部分的高度大。薄膜封装层TFEL的第一封装层TFE1也可以在其设置在与子像素SPX叠置的区域中的部分以及在其设置在透射部EOA中的部分处具有不同的高度。

多个开口图案TMP和透射部EOA可以设置在子显示区域SDA中，并且可以形成第一子显示区域SDA1与第二子显示区域SDA2之间的边界，而无论多个开口图案TMP的布置如何。也就是说，第一子显示区域SDA1与第二子显示区域SDA2之间的边界可以形成为与多个开口图案TMP叠置。开口图案TMP可以是与第一子显示区域SDA1和第二子显示区域SDA2无关的图案，但是透射部EOA可以仅形成在第一子显示区域SDA1中。例如，设置在开口图案TMP之中的与第一子显示区域SDA1和第二子显示区域SDA2之间的边界叠置的开口图案TMP上的透射部EOA在平面图中可以具有相对小的尺寸。

图18是示出根据实施例的显示装置的第一子显示区域与第二子显示区域之间的边界处的透射部的结构的示意性平面图。图19是沿着图18的线S1-S1'截取的剖视图。图18是示出设置在第一子显示区域SDA1与第二子显示区域SDA2之间的边界处的开口图案TMP的布置的平面图，图19是穿过第二透射部EOA2的剖视图。

参照图18和图19，显示装置10可以包括具有不同尺寸的第一透射部EOA1和第二透射部EOA2。第一透射部EOA1可以是与设置在第一子显示区域SDA1内的开口图案TMP叠置的透射部。第二透射部EOA2可以是与跨第一子显示区域SDA1与第二子显示区域SDA2之间的边界设置的开口图案TMP叠置的透射部。在显示装置10中，透射部EOA1和EOA2可以仅形成在第一子显示区域SDA1中的开口图案TMP上，并且透射部EOA1和EOA2在第二子显示区域SDA2中可以不形成在跨第一子显示区域SDA1与第二子显示区域SDA2之间的边界设置的开口图案TMP上。

因此，第一透射部EOA1在平面图中可以具有与开口图案TMP的形状类似的完全圆形形状。另一方面，与开口图案TMP的形状不同，第二透射部EOA2可以具有沿着第一子显示区域SDA1与第二子显示区域SDA2之间的边界的形状。第二透射部EOA2可以形成为与第二子显示区域SDA2接触，并且第一透射部EOA1在平面图中的面积可以大于第二透射部EOA2在平面图中的面积。

在显示装置10中，设置在子显示区域SDA中的子像素SPX和透射部EOA的布置以及设置在主显示区域MDA中的主像素MPX的布置可以彼此不同。像素MPX和SPX的布置之间的差异可能导致发射区域的布置和每单位面积的发射区域的密度的差异，并且在显示装置10中，不同显示区域之间的边界可能被观看到。根据实施例，显示装置10还可以包括设置在子显示区域SDA的最外部分处或第二子显示区域SDA2中的附加发光元件，以防止不同显示区域之间的边界被观看到。

图20是示出根据实施例的设置在显示装置的主显示区域和子显示区域中的像素电极的布置的平面图。图21是示出图20的像素电极和连接电极的布置的平面图。图22是示出根据实施例的显示装置的像素电极的结构的剖视图。

参照图20至图22，根据实施例的显示装置10可以包括设置在显示区域DA的主显示区域MDA中的主像素电极AE以及设置在显示区域DA的子显示区域SDA中的子像素电极SAE和虚设像素电极DAE。

多个像素电极AE可以设置在主显示区域MDA中，并且可以具有上述布置。例如，不同的像素电极AE1、AE2和AE3中的两个相邻的像素电极AE可以在第四方向DR4或第五方向DR5上间隔开。像素电极AE1、AE2和AE3可以被称为“主像素电极”，以与后面将描述的子像素电极SAE和虚设像素电极DAE区分开。

多个子像素电极SAE可以设置在子显示区域SDA(例如，第一子显示区域SDA1和第二子显示区域SDA2)中。与像素电极AE不同，子像素电极SAE可以设置为在第一方向DR1或第二方向DR2上彼此间隔开。在图18中，示出了设置在第二子显示区域SDA2中的子像素电极SAE。

多个虚设像素电极DAE可以设置在子显示区域SDA的第二子显示区域SDA2中。虚设像素电极DAE不设置在第一子显示区域SDA1中，并且可以仅设置在第一子显示区域SDA1与主显示区域MDA之间的第二子显示区域SDA2中。虚设像素电极DAE可以具有与主像素电极AE基本相同的布置。例如，相邻的虚设像素电极DAE可以在第四方向DR4或第五方向DR5上彼此间隔开。虚设像素电极DAE可以与像素电极AE1、AE2和AE3一起布置在第四方向DR4或第五方向DR5上。

主像素电极AE和虚设像素电极DAE的布置彼此相同，因此，在第二方向DR2上与第一主像素电极AE1间隔开的虚设像素电极DAE可以是第三虚设像素电极DAE3。在第二方向DR2上与第二主像素电极AE2间隔开的虚设像素电极DAE可以是第二虚设像素电极DAE2，在第二方向DR2上与第三主像素电极AE3间隔开的虚设像素电极DAE可以是第一虚设像素电极DAE1。

发光层EL1、EL2和EL3以及共电极CE可以设置在主像素电极AE、子像素电极SAE和虚设像素电极DAE中的每个中。各个像素电极可以是发光元件ED1、ED2和ED3的阳极电极，并且包括各个像素电极的发光元件ED1、ED2和ED3可以在显示区域DA中发射光。换言之，在主显示区域MDA中，光可以由包括主像素电极AE1、AE2和AE3的发光元件ED1、ED2和ED3发射，并且在子显示区域SDA(例如，第二子显示区域SDA2)中，光可以由包括子像素电极SAE和虚设像素电极DAE的发光元件ED1、ED2和ED3发射。

在主显示区域MDA中，包括主像素电极AE的发光元件ED1、ED2和ED3可以电连接到上面参照图9至图11描述的像素电路单元EAC1和EAC2。主显示区域MDA的主像素电极AE可以电连接到像素电路单元EAC1的第一晶体管T1和第六晶体管T6以及像素电路单元EAC2的第一晶体管T1和第六晶体管T6。在子显示区域SDA中，包括子像素电极SAE的发光元件ED1、ED2和ED3可以电连接到上面参照图14至图17描述的子像素电路单元SEC。子显示区域SDA的子像素电极SAE可以电连接到子像素电路单元SEC的第一晶体管T1和第六晶体管T6。主像素电极AE和子像素电极SAE可以是设置为分别与像素电路单元EAC1和EAC2以及子像素电路单元SEC叠置的像素电极。

虚设像素电极DAE可以设置为分别围绕设置在子显示区域SDA中的多个子像素SPX。在图20中已经仅示出了子显示区域SDA的一部分，但是如图6中所示，多个虚设像素电极DAE的虚设发射区域DEA可以设置在子显示区域SDA的最外部分处。虚设像素电极DAE可以被主显示区域MDA的主像素电极AE1、AE2和AE3围绕。子像素电极SAE、虚设像素电极DAE和主像素电极AE可以从子显示区域SDA的中心朝向主显示区域MDA顺序地设置。

根据实施例的显示装置10可以包括虚设像素电极DAE，虚设像素电极DAE设置在子显示区域SDA中并且电连接到主显示区域MDA的主像素电极AE。虚设像素电极DAE可以是不与像素电路单元叠置的像素电极，并且与施加到主显示区域MDA的主像素电极AE1、AE2和AE3的电信号相同的电信号可以施加到虚设像素电极DAE。也就是说，虚设像素电极DAE不直接从像素电路单元接收发光信号，并且可以从主显示区域MDA的主像素电极AE接收发光信号。

在实施例中，主像素电极AE和虚设像素电极DAE可以通过连接电极BE1、BE2和BE3彼此直接连接。第一虚设像素电极DAE1可以通过第一连接电极BE1连接到第一主像素电极AE1。第二虚设像素电极DAE2可以通过第二连接电极BE2连接到第二主像素电极AE2，第三虚设像素电极DAE3可以通过第三连接电极BE3连接到第三主像素电极AE3。在图20和图21的显示装置10中，虚设像素电极DAE、主像素电极AE1、AE2和AE3以及连接电极BE1、BE2和BE3可以直接设置在第三过孔层VIA3上，并且可以彼此成一体。然而，公开不限于此。至少虚设像素电极DAE和主像素电极AE可以直接设置在第三过孔层VIA3上，但是连接电极BE1、BE2和BE3可以设置在另一层处。

虚设像素电极DAE中的每个可以连接到与其相邻的主像素电极AE，并且将虚设像素电极DAE和主像素电极AE彼此连接的连接电极BE1、BE2和BE3可以设置在虚设像素电极DAE之间或者设置在虚设像素电极DAE与主像素电极AE之间。连接电极BE1、BE2和BE3可以设置为绕过像素电极，以不与子显示区域SDA中的像素电极叠置。例如，将第一主像素电极AE1和第一虚设像素电极DAE1彼此连接的第一连接电极BE1可以设置在第二虚设像素电极DAE2与第三虚设像素电极DAE3之间。第一连接电极BE1可以设置为绕过设置在第一主像素电极AE1与第一虚设像素电极DAE1之间的第二虚设像素电极DAE2，使得第一主像素电极AE1与第一虚设像素电极DAE1之间的间距比第一主像素电极AE1与同第一主像素电极AE1相邻的第二虚设像素电极DAE2之间的间距大。类似地，将第二主像素电极AE2和第二虚设像素电极DAE2彼此连接的第二连接电极BE2可以设置在第一主像素电极AE1与第三虚设像素电极DAE3之间。将第三主像素电极AE3和第三虚设像素电极DAE3彼此连接的第三连接电极BE3可以设置为绕过第一虚设像素电极DAE1。第三连接电极BE3的一部分可以设置在彼此相邻设置的第一虚设像素电极DAE1和第二虚设像素电极DAE2之间。第三连接电极BE3可以设置为围绕第一虚设像素电极DAE1。

连接电极BE1、BE2和BE3与主像素电极AE和虚设像素电极DAE设置在同一层，因此，设置在第三过孔层VIA3上的图案之间的间距可以彼此不同。例如，连接电极BE1、BE2和BE3在主显示区域MDA中不设置在主像素电极AE之间，并且在主显示区域MDA中，设置在第三过孔层VIA3上的导电层的图案之间的间距D1可以与主像素电极AE之间的间距相同。另一方面，连接电极BE1、BE2和BE3可以在子显示区域SDA中设置在主像素电极AE与虚设像素电极DAE之间或者设置在虚设像素电极DAE之间。在子显示区域SDA中的其中设置有虚设像素电极DAE的区域中，设置在第三过孔层VIA3上的导电层的图案之间的间距D2可以比主像素电极AE与虚设像素电极DAE之间的间距或虚设像素电极DAE之间的间距小。

然而，这仅是主像素电极AE、虚设像素电极DAE以及连接电极BE1、BE2和BE3的布置的示例，并且主像素电极AE、虚设像素电极DAE以及连接电极BE1、BE2和BE3的布置和结构可以各种修改。显示装置10可以包括设置在子显示区域SDA的最外部分处的多个虚设像素电极DAE，并且虚设像素电极DAE可以具有各种布置结构，只要它们连接到与其相邻的主像素电极AE即可。

当发光信号施加到主显示区域MDA的主像素电极AE并且主显示区域MDA的发光元件ED1、ED2和ED3发射光时，发光信号也可以传输到子显示区域SDA的虚设像素电极DAE。包括虚设像素电极DAE的发光元件ED1、ED2和ED3可以与主显示区域MDA的发光元件ED1、ED2和ED3一起发射光。设置在主显示区域MDA的主像素MPX和子显示区域SDA的子像素SPX中的发光元件ED1、ED2和ED3可以单独地发射光。然而，包括子显示区域SDA的虚设像素电极DAE的发光元件ED1、ED2和ED3可以与主显示区域MDA的主像素MPX中的一些一起发射光。显示装置10可以包括设置在主显示区域MDA与子显示区域SDA之间的边界处的附加发光元件，以阻止边界由于结构差异而被观看到。

根据实施例，显示装置10的主像素电极AE1、AE2和AE3可以包括未电连接到虚设像素电极DAE的独立像素电极AE#1和电连接到虚设像素电极DAE的连接像素电极AE#2。连接像素电极AE#2可以是设置为与子显示区域SDA相邻并且通过连接电极BE1、BE2和BE3电连接到虚设像素电极DAE的像素电极。独立像素电极AE#1可以是主像素电极AE1、AE2和AE3之中的除了连接像素电极AE#2之外的像素电极。独立像素电极AE#1可以遍及整个主显示区域MDA设置，并且连接像素电极AE#2可以仅设置在主显示区域MDA的围绕子显示区域SDA的区域中。

用于一个发光元件ED的光发射的电信号可以施加到独立像素电极AE#1，而用于一个或更多个发光元件ED的光发射的电信号可以施加到连接像素电极AE#2。例如，仅用于与独立像素电极AE#1对应的发光元件ED1、ED2和ED3的光发射的电信号可以施加到独立像素电极AE#1。另一方面，用于与连接到连接像素电极AE#2的虚设像素电极DAE对应的发光元件ED以及与连接像素电极AE#2对应的发光元件ED1、ED2和ED3的光发射的电信号可以施加到连接像素电极AE#2。因此，在连接到主像素电极AE1、AE2和AE3的像素电路单元EAC1和EAC2之中，连接到独立像素电极AE#1的像素电路单元和连接到连接像素电极AE#2的像素电路单元可以具有不同的结构。

图23是示出根据实施例的显示装置的一个主像素的半导体层的平面图。

参照图23，显示装置10可以包括电连接到独立像素电极AE#1的独立像素电路单元EAC#1和电连接到连接像素电极AE#2的连接像素电路单元EAC#2，作为设置在主显示区域MDA中的像素电路单元EAC#1和EAC#2。独立像素电路单元EAC#1的第一半导体层ACT1_1可以包括作为驱动晶体管的第一晶体管T1_1的沟道层。独立像素电路单元EAC#1的第一晶体管T1_1的沟道层可以具有与上面参照图9至图11描述的结构相同的结构。连接像素电路单元EAC#2的第一半导体层ACT1_2也可以包括作为驱动晶体管的第一晶体管T1_2的沟道层。连接像素电路单元EAC#2的第一晶体管T1_2的沟道层的长度可以不同于独立像素电路单元EAC#1的第一晶体管T1_1的沟道层的长度。根据实施例，连接像素电路单元EAC#2的第一晶体管T1_2的沟道层可以比独立像素电路单元EAC#1的第一晶体管T1_1的沟道层长。连接像素电路单元EAC#2的第一晶体管T1_2的沟道层可以具有更大的长度，以将发光信号传输到两个发光元件ED(例如，设置在主显示区域MDA和子显示区域SDA中的发光元件ED)。

图24是示出根据另一实施例的显示装置的一部分的剖视图。

参照图24，在根据另一实施例的显示装置10中，将主像素电极AE和虚设像素电极DAE彼此连接的连接电极BE可以设置在与像素电极不同的层。作为示例，连接电极BE可以与第二数据导电层设置在同一层。连接电极BE可以直接设置在第一过孔层VIA1上，并且主像素电极AE和虚设像素电极DAE可以通过穿透第二过孔层VIA2和第三过孔层VIA3的接触孔连接到连接电极BE。然而，公开不限于此，并且连接电极BE也可以直接设置在第二过孔层VIA2上。

连接电极BE设置在像素电极下方的层处，因此，第三过孔层VIA3上的主像素电极AE之间的间距、主像素电极AE与虚设像素电极DAE之间的间距以及虚设像素电极DAE之间的间距可以彼此相同。主像素电极AE和虚设像素电极DAE可以具有相同的布置。连接电极BE不与主像素电极AE和虚设像素电极DAE设置在同一层，并且设置在主像素电极AE与虚设像素电极DAE之间，因此，与像素电极AE和DAE在同一层与像素电极AE和DAE相邻的图案可以是其它像素电极AE和DAE。在显示装置10中，设置在第三过孔层VIA3上的主像素电极AE和虚设像素电极DAE的图案可以以相等的间距形成。

同时，包括虚设像素电极DAE的发光元件ED1、ED2和ED3也可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。虚设像素电极DAE的布置可以根据从相邻的主像素MPX和子像素SPX的发射区域发射的光的类型而改变。

图25至图27是示出根据实施例的显示装置的像素电极和连接电极的布置的平面图。图25至图27示出了分别设置在子显示区域SDA的左上侧、左侧和右侧的虚设像素电极DAE的布置。

参照图25至图27，主像素电极AE和虚设像素电极DAE的布置可以基本彼此相同。例如，主像素电极AE和虚设像素电极DAE可以在第四方向DR4或第五方向DR5上与其它相邻的像素电极间隔开。然而，子像素电极SAE的布置可以不同于主像素电极AE和虚设像素电极DAE的布置。在子像素SPX中，发射第一颜色的光的第一子发射区域SEA1和发射第二颜色的光的第二子发射区域SEA2可以设置在右侧，发射第三颜色的光的第三子发射区域SEA3可以设置在左侧。第一子发射区域SEA1可以设置在第二子发射区域SEA2的上侧。

根据实施例，虚设像素电极DAE的布置可以根据相邻的子像素SPX中的子发射区域SEA1、SEA2和SEA3的布置而不同。子像素电极SAE和虚设像素电极DAE的布置可以被确定，使得彼此相邻的子发射区域SEA和虚设发射区域DEA发射不同颜色的光。

例如，如图25中所示，在设置在子显示区域SDA中的子像素SPX中，设置在左侧和上侧的发射区域可以是第三子发射区域SEA3和第一子发射区域SEA1。对应地，在设置在第一子显示区域SDA1的左上侧的第二子显示区域SDA2中，第二虚设像素电极DAE2可以以高密度设置在与第一子显示区域SDA1的边界处。第一虚设像素电极DAE1或第三虚设像素电极DAE3可以设置在第二虚设像素电极DAE2之间。与发射与第二虚设像素电极DAE2相同颜色的光的第二子像素电极SAE2相比，第二虚设像素电极DAE2可以设置为更邻近发射与第二虚设像素电极DAE2不同颜色的光的第一子像素电极SAE1和第三子像素电极SAE3。

如图26和图27中所示，第一子像素电极SAE1和第二子像素电极SAE2设置在子像素SPX的右侧(即，子像素SPX在第一方向DR1上的一侧)，第三子像素电极SAE3设置在子像素SPX的左侧(即，子像素SPX在第一方向DR1上的另一侧)。对应地，在第二子显示区域SDA2之中的设置在第一子显示区域SDA1的左侧的第二子显示区域SDA2中，第二虚设像素电极DAE2可以重复地设置为与第一子显示区域SDA1的边界相邻。另一方面，在第二子显示区域SDA2之中的设置在第一子显示区域SDA1的右侧的第二子显示区域SDA2中，第一虚设像素电极DAE1和第三虚设像素电极DAE3可以交替地设置为与第一子显示区域SDA1的边界相邻。

设置为与第一子显示区域SDA1和第二子显示区域SDA2之间的边界之中的第一子显示区域SDA1的左边界相邻的虚设像素电极DAE可以是第二虚设像素电极DAE2，设置为与第一子显示区域SDA1和第二子显示区域SDA2之间的边界之中的第一子显示区域SDA1的右边界相邻的虚设像素电极DAE可以是第一虚设像素电极DAE1或第三虚设像素电极DAE3。在第一子显示区域SDA1的左侧和右侧设置为与第一子显示区域SDA1相邻的虚设像素电极DAE可以是不同的虚设像素电极。

此外，在第二子显示区域SDA2中，第二虚设像素电极DAE2和与第二虚设像素电极DAE2相邻的第三子像素电极SAE3之间的间距D3可以小于第二虚设像素电极DAE2和与第二虚设像素电极DAE2相邻的第二子像素电极SAE2之间的间距D4。此外，在第二子显示区域SDA2中，第三虚设像素电极DAE3和与第三虚设像素电极DAE3相邻的第一子像素电极SAE1之间的间距D5可以小于第三虚设像素电极DAE3和与第三虚设像素电极DAE3相邻的第三子像素电极SAE3之间的间距D6。根据实施例的显示装置10可以包括用于设置在第二子显示区域SDA2中的发光元件ED的多个虚设像素电极DAE，以防止主显示区域MDA与子显示区域SDA之间的边界由于主显示区域MDA与子显示区域SDA之间的发光元件ED的密度的差异而被观看到。在实施例中，第一子像素电极SAE1与第一虚设像素电极DAE1之间的间距可以比第二子像素电极SAE2与第一虚设像素电极DAE1之间的间距大。

Claims (20)

1.一种显示装置，所述显示装置包括：

主显示区域和子显示区域，子显示区域被主显示区域围绕并且多个透射部设置在子显示区域中；

多个主像素电极，设置在主显示区域中；

多个子像素电极和多个虚设像素电极，所述多个子像素电极设置在子显示区域中，所述多个虚设像素电极设置在子显示区域中并且分别电连接到主像素电极中的任何一个主像素电极；以及

多个连接电极，分别将所述多个主像素电极中的任何一个主像素电极和所述多个虚设像素电极中的任何一个虚设像素电极彼此连接，

其中，子显示区域包括第一子显示区域和第二子显示区域，子像素电极之中的一部分和透射部设置在第一子显示区域中，第二子显示区域围绕第一子显示区域，子像素电极之中的剩余部分和虚设像素电极设置在第二子显示区域中，并且

所述多个连接电极的至少部分设置在彼此相邻的虚设像素电极之间或者设置在虚设像素电极和与虚设像素电极相邻的主像素电极之间。

2.根据权利要求1所述的显示装置，其中，彼此相邻的主像素电极之间的间距或彼此相邻的虚设像素电极之间的间距比虚设像素电极之中的任一虚设像素电极与连接电极之中的同所述任一虚设像素电极相邻且未连接到所述任一虚设像素电极的连接电极之间的间距大。

3.根据权利要求1所述的显示装置，其中，所述多个主像素电极和所述多个虚设像素电极设置为彼此间隔开的布置不同于所述多个子像素电极设置为彼此间隔开的布置。

4.根据权利要求1所述的显示装置，其中，所述多个主像素电极设置为与电连接到主像素电极的像素电路单元叠置，

所述多个子像素电极布置为与电连接到子像素电极的子像素电路单元叠置，并且

虚设像素电极不与像素电路单元和子像素电路单元叠置。

5.根据权利要求1所述的显示装置，其中，主像素电极包括发射第一颜色的光的发光元件的第一主像素电极和发射与第一颜色不同的第二颜色的光的发光元件的第二主像素电极，

虚设像素电极包括第一虚设像素电极和第二虚设像素电极，第一虚设像素电极连接到第一主像素电极并且设置在发射第一颜色的光的发光元件中，第二虚设像素电极连接到第二主像素电极并且设置在发射第二颜色的光的发光元件中，并且

第一主像素电极与第一虚设像素电极之间的间距比第一主像素电极与第二虚设像素电极之间的间距大。

6.根据权利要求5所述的显示装置，其中，子像素电极包括发射第一颜色的光的发光元件的第一子像素电极和发射第二颜色的光的发光元件的第二子像素电极，并且

第一子像素电极与第一虚设像素电极之间的间距比第二子像素电极与第一虚设像素电极之间的间距大。

7.根据权利要求1所述的显示装置，其中，主像素电极包括第一主像素电极、第二主像素电极和在第一方向上与第一主像素电极间隔开的第三主像素电极，连接电极包括第一连接电极、第二连接电极和第三连接电极，

虚设像素电极包括第一虚设像素电极和第二虚设像素电极，第一虚设像素电极在第二方向上与第三主像素电极间隔开并且通过第一连接电极连接到第一主像素电极，第二虚设像素电极在第二方向上与第二主像素电极间隔开并且通过第二连接电极连接到第二主像素电极，并且

第一连接电极在第二方向上与第二虚设像素电极间隔开。

8.根据权利要求7所述的显示装置，其中，第二连接电极设置在第一主像素电极与第三虚设像素电极之间。

9.根据权利要求7所述的显示装置，其中，虚设像素电极还包括第三虚设像素电极，第三虚设像素电极在第二方向上与第一主像素电极间隔开并且通过第三连接电极连接到第三主像素电极，并且

第三连接电极设置为围绕第一虚设像素电极。

10.根据权利要求7所述的显示装置，其中，设置为与第一子显示区域与第二子显示区域之间的边界之中的在第一子显示区域的在第一方向上的一侧处的边界相邻的虚设像素电极和设置为与第一子显示区域与第二子显示区域之间的边界之中的在第一子显示区域的在第一方向上的另一侧处的边界相邻的虚设像素电极彼此不同。

11.根据权利要求1所述的显示装置，其中，所述多个主像素电极包括多个连接像素电极和多个独立像素电极，所述多个连接像素电极电连接到虚设像素电极，所述多个独立像素电极不连接到虚设像素电极，并且

电连接到独立像素电极的像素电路单元的第一晶体管的沟道区具有与电连接到连接像素电极的像素电路单元的第一晶体管的沟道区的长度不同的长度。

12.根据权利要求11所述的显示装置，其中，连接像素电极设置为围绕子显示区域，并且独立像素电极设置为围绕连接像素电极。

13.根据权利要求1所述的显示装置，其中，子显示区域包括多个子像素，所述多个子像素包括子像素电极，并且

透射部中的任何一个透射部设置在沿一个方向彼此间隔开的所述多个子像素之间。

14.根据权利要求13所述的显示装置，其中，透射部包括第一透射部和第二透射部，第一透射部设置在第一子显示区域内，第二透射部形成为在第一子显示区域与第二子显示区域之间的边界处与第二子显示区域接触，并且

第一透射部的面积比第二透射部的面积大。

15.一种显示装置，所述显示装置包括：

基底，包括主显示区域和子显示区域，子显示区域被主显示区域围绕并且多个透射部设置在子显示区域中；

薄膜晶体管层，包括像素电路单元、子像素电路单元和过孔层，像素电路单元在基底上设置在主显示区域中，子像素电路单元在基底上在子显示区域中设置为不与透射部叠置，过孔层设置在像素电路单元和子像素电路单元上；

多个主像素电极，设置在过孔层上，并且在主显示区域中设置为彼此间隔开；

多个子像素电极和多个虚设像素电极以及多个连接电极，所述多个子像素电极和所述多个虚设像素电极设置在过孔层上并且在子显示区域中设置为彼此间隔开，所述多个连接电极分别将所述多个虚设像素电极中的任何一个虚设像素电极和所述多个主像素电极中的任何一个主像素电极电连接；

多个发光层，分别设置在主像素电极、子像素电极和虚设像素电极上；以及

共电极，设置在所述多个发光层上，

其中，主像素电极与像素电路单元叠置，

子像素电极与子像素电路单元叠置，并且

虚设像素电极不与像素电路单元和子像素电路单元叠置。

16.根据权利要求15所述的显示装置，其中，薄膜晶体管层还包括：

下金属层，设置在基底上；

缓冲层，设置在下金属层上；

第一半导体层，设置在缓冲层上；

栅极绝缘层，设置在第一半导体层上；

栅极导电层，设置在栅极绝缘层上；

层间绝缘层，设置在栅极导电层上；以及

数据导电层，设置在层间绝缘层上，并且

过孔层设置在数据导电层上。

17.根据权利要求16所述的显示装置，其中，下金属层与像素电路单元和子像素电路单元叠置，并且不与透射部叠置。

18.根据权利要求16所述的显示装置，其中，第一半导体层、栅极绝缘层、栅极导电层、层间绝缘层和数据导电层不设置在透射部中，但是过孔层的仅一部分设置在透射部中。

19.根据权利要求15所述的显示装置，其中，子显示区域包括第一子显示区域和第二子显示区域，子像素电极之中的一部分和透射部设置在第一子显示区域中，第二子显示区域围绕第一子显示区域，子像素电极之中的剩余部分和虚设像素电极设置在第二子显示区域中，并且

虚设像素电极围绕第一子显示区域。

20.根据权利要求19所述的显示装置，其中，薄膜晶体管层还包括下金属层，下金属层设置在基底上并且包括形成为与透射部叠置的多个开口图案，并且

透射部包括第一透射部和第二透射部，第一透射部设置在第一子显示区域内，第二透射部形成为与第二子显示区域接触并且具有比第一透射部小的面积。