CN117594008A - 一种像素驱动电路和显示装置 - Google Patents
一种像素驱动电路和显示装置 Download PDFInfo
- Publication number
- CN117594008A CN117594008A CN202311848265.2A CN202311848265A CN117594008A CN 117594008 A CN117594008 A CN 117594008A CN 202311848265 A CN202311848265 A CN 202311848265A CN 117594008 A CN117594008 A CN 117594008A
- Authority
- CN
- China
- Prior art keywords
- transistor
- terminal
- signal
- voltage
- driving circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请公开了一种像素驱动电路和显示装置，其中，该像素驱动电路包括依次串联第三晶体管、第二晶体管和第一晶体管以及第一补偿模块和第二补偿模块；第二晶体管的控制端输入第一扫描驱动信号；第三晶体管的第二端输入复位信号，第三晶体管的控制端输入第一扫描驱动信号；第一补偿模块连接第一晶体管的第一端、第二端和控制端；第二补偿模块连接第二晶体管的第二端；在重置阶段，第二晶体管和第三晶体管导通；在补偿阶段，第二晶体管和第三晶体管断开，第一补偿模块向第一晶体管的第一端写入数据信号，以使第一晶体管的控制端的电压被拉高，以及第二补偿模块向第二晶体管的第二端写入补偿信号，以使第二晶体管的第二端的电压被拉高。
Description
技术领域
本申请涉及显示技术领域，特别是涉及一种像素驱动电路和显示装置。
背景技术
随着显示技术不断发展，现市面上主流显示器有LCD(Liquid Crystal Display，液晶显示器)以及OLED(Organic Light-Emitting Diode，有机发光半导体显示器)，它们具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：电视、移动电话、个人数字助理(PDA，personal digital assistant)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。与LCD相比，OLED具有高对比度、超轻薄、可弯曲等更多优点。因此，OLED作为一种电流型发光器件已越来越多地被应用于高性能显示中。
发明内容
在相关技术中，OLED显示设备基于低频技术自适应动态刷新频率，通常根据其显示内容需要在1Hz(赫兹)～120Hz频段之间变化，但是这会造成晶体管可能存在漏电的现象。为解决该问题，本申请提供一种像素驱动电路和显示装置，对可能存在漏电的晶体管给予电压补偿，从而降低晶体管漏电的可能性。
本申请实施例采用的一个技术方案是：提供一种像素驱动电路，该像素驱动电路包括：
第一晶体管；
第二晶体管，所述第二晶体管的第一端连接所述第一晶体管的控制端，所述第二晶体管的控制端被配置为输入第一扫描驱动信号；
第三晶体管，所述第三晶体管的第一端连接所述第二晶体管的第二端，所述第三晶体管的第二端被配置为输入复位信号，所述第三晶体管的控制端被配置为输入第一扫描驱动信号；
第一补偿模块，连接所述第一晶体管的第一端、所述第一晶体管的第二端和所述第一晶体管的控制端；
第二补偿模块，连接所述第二晶体管的第二端；
其中，
在重置阶段，所述第二晶体管和所述第三晶体管导通；
在补偿阶段，所述第二晶体管和所述第三晶体管断开，所述第一补偿模块向所述第一晶体管的第一端写入数据信号，以使所述第一晶体管的控制端的电压被拉高至第一电压，以及所述第二补偿模块向所述第二晶体管的第二端写入补偿信号，以使所述第二晶体管的第二端的电压被拉高至第二电压，所述第一电压为所述数据信号的电压和所述第一晶体管的导通阈值电压之和。
本申请实施例采用的另一个技术方案是：提供一种显示装置，该显示装置包括上述的像素驱动电路及为其供电的供电模块。
本申请实施例提供的像素驱动电路在补偿阶段会给第二晶体管的第二端输入补偿信号，使得第二晶体管的第二端的电压被拉高至第二电压，而第二晶体管的第一端的电压会被第一补偿模块拉高至第一电压，从而使得第二晶体管在补偿阶段其第一端和第二端之间的压差尽可能的小，从而降低第二晶体管漏电导致第一晶体管被误触发导通的可能性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请相关技术提供的一种像素驱动电路一实施例的结构示意图；
图2是图1中的像素驱动电路中输入的各个信号的状态示意图图1中驱动单元一实施例的结构示意图；
图3是本申请实施例提供的一种像素驱动电路的结构示意图一实施例中图2对应的电路示意图；
图4是本申请实施例提供的一种像素驱动电路的结构示意图一实施例中图3对应的时序示意图；
图5是本申请实施例提供的一种像素驱动电路的结构示意图；
图6是本申请实施例提供的显示装置一实施例的结构示意图。
附图中：10、像素驱动电路；T1、第一晶体管；T3、第三晶体管；11、第一补偿模块；T7、第七晶体管；T8、第八晶体管；T9、第九晶体管；12、发光模块；T4、第四晶体管；T5、第五晶体管；C1、第一电容；OLED、二极管；Coled、第三电容；20、像素驱动电路；T2、第二晶体管；21、第一补偿模块；23、第二补偿模块；T6、第六晶体管；C2、第二电容；30、像素驱动电路；50、显示装置；100、驱动电路；200、供电模块。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
如图1所示，示出了相关技术中的像素驱动电路的结构示意图。请参见图1，该像素驱动电路10包括：第一晶体管T1、第三晶体管T3、第一补偿模块11、第七晶体管T7、第八晶体管T8、第九晶体管T9和发光模块12。其中，第一补偿模块11包括：第四晶体管T4、第五晶体管T5和第一电容C1。发光模块12包括：二极管OLED和第三电容Coled。
请继续参见图1，第一晶体管T1的第一端连接至第七晶体管T7的第二端，第一晶体管T1的第二端连接至第八晶体T8的第一端，第一晶体管T1的控制端连接至第三晶体管T3的第一端。第七晶体管T7的第一端用于输入发光驱动信号Em(n)，第七晶体管T7的控制端用于输入第一电源电压信号PVDD。第八晶体T8的控制端也用于输入发光驱动信号Em(n)。第三晶体管T3的第二端用于输入复位信号Vref，第三晶体管T3的控制端用于输入第一扫描驱动信号Scan(n-1)。第四晶体管T4的第一端用于输入数据信号Vdata，第四晶体管T4的第二端连接第一晶体管T1的第一端，第四晶体管T4的控制端用于输入第二扫描驱动信号Scan(n)。第五晶体管T5的第一端连接第一晶体管T1的第二端，第五晶体管T5的第二端连接第一晶体管T1的控制端，第五晶体管T5的控制端也用于输入第二扫描驱动信号Scan(n)。第一电容C1的第一端连接第一晶体管T1的控制端，第一电容C1的第二端用于输入第一电源电压信号PVDD。第九晶体管T9的第一端连接第八晶体管T8的第二端，第九晶体管T9的第二端被配置为输入复位信号Vref，第九晶体管T9的控制端用于输入第一扫描驱动信号Scan(n-1)。二极管OLED的正极端连接至第八晶体管T8的第二端，二极管OLED的负极端用于输入第二电源电压信号PVEE。在二极管OLED的两端还并联有第三电容Coled。第三电容Coled可以起到稳压保护二极管OLED的作用。
如图2所示，示出了图1中的像素驱动电路中输入的各个信号的状态示意图。请结合参见图1和图2，在t1阶段，即重置阶段，第一扫描驱动信号Scan(n-1)处于低电平状态，第三晶体管T3和第九晶体管T9均导通；第二扫描驱动信号Scan(n)处于高电平状态，第四晶体管T4和第五晶体管T5断开(本申请中所述的“断开”即使指具有开关功能的器件——例如晶体管T8——处于与“导通”相反的“截止”状态，而不是指线路上的物理断开)；第三晶体管T3导通后将a点的电位拉低，而第一补偿模块11不工作，从而使得第一晶体管T1也导通；发光驱动信号Em(n)处于高电平状态，第七晶体管T7和第八晶体管T8断开。
在t2阶段，即补偿阶段，第一扫描驱动信号Scan(n-1)处于高电平状态，第三晶体管T3和第九晶体管T9均断开；第二扫描驱动信号Scan(n)处于低电平状态，第四晶体管T4和第五晶体管T5导通；发光驱动信号Em(n)处于高电平状态，第七晶体管T7和第八晶体管T8断开；即第一补偿模块11开始对a点进行电压补偿；第三晶体管T3断开后将a点的电位被拉高，第五晶体管T5导通后将对a点的电位被补偿，即使得第一晶体管T1的栅极(a点)和漏极之间的电压升高，在开始阶段a点电位被补偿至低电平状态Vth，第一晶体管T1导通，但是第五晶体管T5导通后第八晶体管T8是处于断开状态，会使得a点电位逐渐变为高电平状态Vdata+Vth，从而使得第一晶体管T1再次断开。
在t3阶段，即发光阶段，第一扫描驱动信号Scan(n-1)消失，第三晶体管T3和第九晶体管T9均失效(也可以理解为断开)；第二扫描驱动信号Scan(n)处于高电平状态，第四晶体管T4和第五晶体管T5均断开，a点电位再次被拉低至低电平状态，并由电容C1维持该低电平状态，使得第一晶体管T1导通；发光驱动信号Em(n)处于低电平状态，第七晶体管T7和第八晶体管T8，从而使得发光模块12获得输入电压，即被第一电源电压信号PVDD和第二电压信号PVEE驱动而使得二极管OLED发光。
基于上述说明，在t2阶段，a点电位最终被补偿至Vdata+Vth，而第三晶体管T3的第二端存在复位信号Vref，会导致第三晶体管T3的源极和漏极之间存在较大的压降，即Vdata+Vth-Vref，该压降差不多在10V左右，远大于第三晶体管T3的导通电压，从而使得第三晶体管T3在补偿阶段可能会导通，从而使得第一晶体管T1被误触发导通，即存在漏电现象。
应当声明的是，在没有合法的、确凿的证据能够明确证明相关技术中所述的像素驱动电路10属于现有技术的情况下，不应当武断地将该像素驱动电路10直接认定为属于现有技术，该像素驱动电路10仅仅只是本申请实施例所提供的像素驱动电路的先行技术，先行技术不必然属于现有技术。其旨在帮助本领域技术人员从整体上理解本申请所提供的实施例，尤其是本申请实施例所要解决的技术问题：在相关技术中，OLED显示设备基于低频技术自适应动态刷新频率，通常根据其显示内容需要在1Hz(赫兹)～120Hz频段之间变化，但是这会造成晶体管可能存在漏电的现象，例如像素驱动电路10的第三晶体管T3。
本申请实施例提供一种像素驱动电路，对可能存在漏电的晶体管(例如相关技术中的第三晶体管T3)给予电压补偿，从而降低晶体管漏电的可能性。如图3所示，示出了本申请提供的一种像素驱动电路的结构示意图。请参见图3，该像素驱动电路20包括：第一晶体管T1、第二晶体管T2、第三晶体管T3、第一补偿模块21和第二补偿模块23。其中，第一晶体管T1的第一端用于输入第一电源电压信号PVDD；第一晶体管T1的控制端连接至第二晶体管T2的第一端，第二晶体管T2的第一端连接至第三晶体管T3的第一端，第二晶体管T2的控制端被配置为输入第一扫描驱动信号Scan(n-1)；第三晶体管T3的第二端被配置为输入复位信号Vref，第三晶体管T3的控制端被配置为输入第一扫描驱动信号Scan(n-1)；第一补偿模块21连接第一晶体管T1的第一端、第一晶体管T1的第二端和第一晶体管T1的控制端；第二补偿模块23连接第二晶体管T2的第二端。
其中，在重置阶段，第二晶体管T2和第三晶体管T3导通；在补偿阶段，第二晶体管T2和第三晶体管T3断开，第一补偿模块21向所述第一晶体管T3的第一端写入数据信号Vdata，以使第一晶体管T1的控制端的电压被拉高至第一电压Vdata+Vth，以及第二补偿模块23向所述第二晶体管T2的第二端写入补偿信号，以使第二晶体管T2的第二端的电压被拉高至第二电压，第一电压Vdata+Vth为数据信号Vdata的电压和第一晶体管T1的导通阈值电压Vth之和。
在一些可选的实施方式中，第一补偿模块21采用与图1所示的第一补偿模块11同样的方案。因此，有关第一补偿模块21具体可以请参见图1所示的第一补偿模块11的相关说明，在此不再赘述。
在一些可选的实施方式中，第二补偿模块22包括：第六晶体管T6。第六晶体管T6的第一端连接至第二晶体管T2的第二端，第六晶体管T6的第二端被配置为输入补偿信号，补信号可以是数据信号Vdata，第六晶体管T6的控制端被配置为输入第二扫描驱动信号Scan(n)。在重置阶段，第六晶体管T6断开；在补偿阶段，第六晶体管T6导通。可选地，补偿信号也可以是数据信号Vdata和第一晶体管T1的导通阈值电压Vth之和。
在一些可选的实施方式中，第二补偿模块22还包括第二电容C2，第二电容C2的第一端连接第二晶体管T2的第二端，第二电容C2的第二端被配置为输入第一电源电压信号PVDD。
图3所示的像素驱动电路仍然以图2中所示的各个信号的状态进行驱动。请结合参见图2和图3，在t1阶段，即重置阶段，第一扫描驱动信号Scan(n-1)处于低电平状态，第三晶体管T3和第二晶体管T2均导通；第二扫描驱动信号Scan(n)处于高电平状态，第四晶体管T4、第五晶体管T5和第六晶体管T6均断开；第三晶体管T3和第二晶体管T2导通后将a点的电位拉低，而第一补偿模块21和第二补偿模块23均不工作，从而使得第一晶体管T1也导通。
在t2阶段，即补偿阶段，第一扫描驱动信号Scan(n-1)处于高电平状态，第三晶体管T3和第二晶体管T2均断开；第二扫描驱动信号Scan(n)处于低电平状态，第四晶体管T4、第五晶体管T5和第六晶体管T6均导通；即第一补偿模块21开始对a点进行电压补偿，第二补偿模块23开始对c点进行电压补偿；第三晶体管T3断开后将c点的电位被拉高，第二晶体管T2断开后a点的电位被拉高，第五晶体管T5导通后将对a点的电位被补偿，即使得第一晶体管T1的栅极(a点)和漏极之间的电压升高，在开始阶段a点电位被补偿至低电平状态Vth，第一晶体管T1导通，但是第五晶体管T5导通后第八晶体管T8是处于断开状态，会使得a点电位逐渐变为高电平状态Vdata+Vth，从而使得第一晶体管T1再次断开；第六晶体管T6导通后将对c点的电位被补偿，将c点的电位补偿至Vdata。
显然，在补偿阶段，c点电位最终被补偿至Vdata，而a点之间被补偿至Vdata+Vth，使得第二晶体管T2的源极和漏极之间的压降为Vdata+Vth-Vdata＝Vth，该压降差不多在1V左右(即第一晶体管T1的导通阈值电压)，该压降较小使得第二晶体管T2在补偿阶段导通的可能性大为降低，从而使得第二晶体管T2被误触发导通的概率也大为降低，即降低了漏电现象。
本申请实施例提供的像素驱动电路在补偿阶段会给第二晶体管的第二端输入补偿信号，使得第二晶体管的第二端的电压被拉高至第二电压，而第二晶体管的第一端的电压会被第一补偿模块拉高至第一电压，从而使得第二晶体管在补偿阶段其第一端和第二端之间的压差尽可能的小，从而降低第二晶体管漏电导致第一晶体管被误触发导通的可能性。
如图4所示，示出了本申请提供的一种像素驱动电路的结构示意图。请参见图4，该像素驱动电路20与图1所示的像素驱动电路的主要区别在于还包括第二晶体管T2和第二补偿模块23。有关第二晶体管T2和第二补偿模块23请参见图3所示的实施方式的相关说明，在此不再赘述。
图4所示的像素驱动电路仍然以图2中所示的各个信号的状态进行驱动。请结合参见图2和图4，在t1阶段，即重置阶段，第一扫描驱动信号Scan(n-1)处于低电平状态，第三晶体管T3、第二晶体管T2和第九晶体管T9均导通；第二扫描驱动信号Scan(n)处于高电平状态，第四晶体管T4、第五晶体管T5和第六晶体管T6均断开；第三晶体管T3和第二晶体管T2导通后将a点的电位拉低，而第一补偿模块21和第二补偿模块23均不工作，从而使得第一晶体管T1也导通。
在t2阶段，即补偿阶段，第一扫描驱动信号Scan(n-1)处于高电平状态，第三晶体管T3、第二晶体管T2和第九晶体管T9均断开；第二扫描驱动信号Scan(n)处于低电平状态，第四晶体管T4、第五晶体管T5和第六晶体管T6均导通；即第一补偿模块21开始对a点进行电压补偿，第二补偿模块23开始对c点进行电压补偿；第三晶体管T3断开后将c点的电位被拉高，第二晶体管T2断开后a点的电位被拉高，第五晶体管T5导通后将对a点的电位被补偿，即使得第一晶体管T1的栅极(a点)和漏极之间的电压升高，在开始阶段a点电位被补偿至低电平状态Vth，第一晶体管T1导通，但是第五晶体管T5导通后第八晶体管T8是处于断开状态，会使得a点电位逐渐变为高电平状态Vdata+Vth，从而使得第一晶体管T1再次断开；第六晶体管T6导通后将对c点的电位被补偿，将c点的电位补偿至Vdata。
在t3阶段，即发光阶段，第一扫描驱动信号Scan(n-1)消失，第三晶体管T3、第二晶体管T2和第九晶体管T9均失效(也可以理解为断开)；第二扫描驱动信号Scan(n)处于高电平状态，第四晶体管T4、第五晶体管T5和第六晶体管T6均断开，a点电位再次被拉低至低电平状态，并由电容C1维持该低电平状态，使得第一晶体管T1导通；发光驱动信号Em(n)处于低电平状态，第七晶体管T7和第八晶体管T8，从而使得发光模块12获得输入电压，即被第一电源电压信号PVDD和第二电压信号PVEE驱动而使得二极管OLED发光。
显然，在补偿阶段，c点电位最终被补偿至Vdata，而a点之间被补偿至Vdata+Vth，使得第二晶体管T2的源极和漏极之间的压降为Vdata+Vth-Vdata＝Vth，该压降差不多在1V左右(即第一晶体管T1的导通阈值电压)，该压降较小使得第二晶体管T2在补偿阶段导通的可能性大为降低，从而使得第二晶体管T2被误触发导通的概率也大为降低，即降低了漏电现象。
如图5所示，示出了本申请提供的一种像素驱动电路的结构示意图。请参见图5，该像素驱动电路30与图4所示的像素驱动电路20的主要区别在于第六晶体管T6的第二端连接第一晶体管T1的第二端，补偿信号的电压为数据信号Vdata的电压和第一晶体管T1的导通阈值电压Vth之和。有关像素驱动电路30请请参见前文图3至图4的说明，在此不再赘述。
图5所示的像素驱动电路仍然以图2中所示的各个信号的状态进行驱动。图5所示的像素驱动电路30与图4所示的像素驱动电路20的工作过程中的主要区别在于补偿阶段，像素驱动电路30在补偿阶段中，c点电位最终被补偿至Vdata+Vth，而a点之间被补偿至Vdata+Vth，使得第二晶体管T2的源极和漏极之间的压降为Vdata+Vth-Vdata-Vth＝0，即第二晶体管T2的源极和漏极之间不存在压降，使得第二晶体管T2在补偿阶段导通的可能性更加降低，从而使得第二晶体管T2被误触发导通的概率也更加降低，即更加降低了漏电现象。
应当声明的是，第一补偿模块和第二补偿模块并不限于上述示例的实施方式，还可以是其他的方式，本领域技术人员可以根据“在补偿阶段，第二晶体管T2和第三晶体管T3断开，第一补偿模21块向第一晶体管T1的第一端写入数据信号Vdata，以使所述第一晶体管T1的控制端的电压被拉高至第一电压，以及所述第二补偿模块22向第二晶体管T2的第二端写入补偿信号Vdata(或Vdata+Vth)，以使第二晶体管T2的第二端的电压被拉高至第二电压，第一电压为数据信号Vdata的电压和第一晶体管T1的导通阈值电压Vth之和”的标准灵活设置。
还需要补充说明的是，在本申请实施例中提到的晶体(三极)管并不限于图示的P型TFT管，还可以是N型TFT管、BJT管、MOS管等。
参阅图6，图6是本申请提供的显示装置一实施例的结构示意图，该显示装置50包括驱动电路100及为其供电的供电模块200，该驱动电路100是如上述实施例中介绍的驱动电路。
在一实施例中，该显示装置50为OLED显示装置，或者是具有OLED显示面板的电子设备，例如手机、平板电脑、电视机、智能穿戴设备等。
在本申请所提供的几个实施方式中，应该理解到，所揭露的方法以及设备，可以通过其它的方式实现。例如，以上所描述的设备实施方式仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外，在本申请各个实施方式中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种像素驱动电路，其特征在于，所述像素驱动电路包括：
第一晶体管；
第二晶体管，所述第二晶体管的第一端连接所述第一晶体管的控制端，所述第二晶体管的控制端被配置为输入第一扫描驱动信号；
第三晶体管，所述第三晶体管的第一端连接所述第二晶体管的第二端，所述第三晶体管的第二端被配置为输入复位信号，所述第三晶体管的控制端被配置为输入第一扫描驱动信号；
第一补偿模块，连接所述第一晶体管的第一端、所述第一晶体管的第二端和所述第一晶体管的控制端；
第二补偿模块，连接所述第二晶体管的第二端；
其中，
在重置阶段，所述第二晶体管和所述第三晶体管导通；
在补偿阶段，所述第二晶体管和所述第三晶体管断开，所述第一补偿模块向所述第一晶体管的第一端写入数据信号，以使所述第一晶体管的控制端的电压被拉高至第一电压，以及所述第二补偿模块向所述第二晶体管的第二端写入补偿信号，以使所述第二晶体管的第二端的电压被拉高至第二电压，所述第一电压为所述数据信号的电压和所述第一晶体管的导通阈值电压之和。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一补偿模块包括：
第四晶体管，所述第四晶体管的第一端被配置为输入数据信号，所述第四晶体管的第二端连接所述第一晶体管的第一端，所述第四晶体管的控制端被配置为输入第二扫描驱动信号；
第五晶体管，所述第五晶体管的第一端连接所述第一晶体管的第二端，所述第五晶体管的第二端连接所述第一晶体管的控制端，所述第五晶体管的控制端被配置为输入第二扫描驱动信号；
其中，
在重置阶段，所述第四晶体管和所述第五晶体管断开；
在补偿阶段，所述第四晶体管和所述第五晶体管导通。
3.根据权利要求2所述的像素驱动电路，其特征在于，所述第一补偿模块还包括第一电容，所述第一电容的第一端连接所述第一晶体管的控制端，所述第一电容的第二端被配置为输入第一电源电压信号。
4.根据权利要求1所述的像素驱动电路，其特征在于，所述第二补偿模块包括第六晶体管，所述第六晶体管的第一端连接所述第二晶体管的第二端，所述第六晶体管的第二端被配置为输入补偿信号，所述第六晶体管的控制端被配置为输入第二扫描驱动信号；
其中，
在重置阶段，所述第六晶体管断开；
在补偿阶段，所述第六晶体管导通。
5.根据权利要求4所述的像素驱动电路，其特征在于，所述补偿信号为所述数据信号。
6.根据权利要求4所述的像素驱动电路，其特征在于，所述第六晶体管的第二端连接所述第一晶体管的第二端，所述补偿信号的电压为所述数据信号的电压和所述第一晶体管的导通阈值电压之和。
7.根据权利要求4所述的像素驱动电路，其特征在于，所述第二补偿模块还包括第二电容，所述第二电容的第一端连接所述第二晶体管的第二端，所述第二电容的第二端被配置为输入第一电源电压信号。
8.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：
第七晶体管，所述第七晶体管的第一端被配置为输入第一电源电压信号，所述第七晶体管的第二端连接所述第一晶体管的第一端，所述第七晶体管的控制端被配置为输入发光驱动信号；
第八晶体管，所述第八晶体管的第一端连接所述第一晶体管的第二端，所述第八晶体管的控制端被配置为输入发光驱动信号；
发光模块，所述发光模块的第一端连接所述第八晶体管的第二端，所述发光模块的第二端被配置为输入第二电源电压信号；
其中，
在发光阶段，所述第七晶体管和所述第八晶体管导通。
9.根据权利要求8所述的像素驱动电路，其特征在于，所述像素驱动电路还包括第九晶体管，所述第九晶体管的第一端连接所述发光模块的第一端，所述第九晶体管的第二端被配置为输入复位信号，所述第九晶体管的控制端被配置为输入第一扫描驱动信号；
其中，
在重置阶段，所述第九晶体管导通。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求1-9任一项所述的像素驱动电路及为其供电的供电模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311848265.2A CN117594008A (zh) | 2023-12-28 | 2023-12-28 | 一种像素驱动电路和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311848265.2A CN117594008A (zh) | 2023-12-28 | 2023-12-28 | 一种像素驱动电路和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117594008A true CN117594008A (zh) | 2024-02-23 |
Family
ID=89920303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311848265.2A Pending CN117594008A (zh) | 2023-12-28 | 2023-12-28 | 一种像素驱动电路和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117594008A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114898694A (zh) * | 2022-05-19 | 2022-08-12 | 惠科股份有限公司 | 像素驱动电路及显示设备 |
| CN115359756A (zh) * | 2022-08-30 | 2022-11-18 | Tcl华星光电技术有限公司 | 侦测补偿电路及显示面板 |
| CN115620669A (zh) * | 2021-07-16 | 2023-01-17 | 京东方科技集团股份有限公司 | 一种像素驱动电路、驱动方法及显示面板 |
-
2023
- 2023-12-28 CN CN202311848265.2A patent/CN117594008A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115620669A (zh) * | 2021-07-16 | 2023-01-17 | 京东方科技集团股份有限公司 | 一种像素驱动电路、驱动方法及显示面板 |
| CN114898694A (zh) * | 2022-05-19 | 2022-08-12 | 惠科股份有限公司 | 像素驱动电路及显示设备 |
| CN115359756A (zh) * | 2022-08-30 | 2022-11-18 | Tcl华星光电技术有限公司 | 侦测补偿电路及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10497323B2 (en) | Pixel circuit, method for driving the same, display panel and display device | |
| CN107863061B (zh) | 显示面板及其控制方法、显示装置 | |
| US20190096327A1 (en) | Pixel circuit, method for driving the same, display panel, and display device | |
| CN108492770B (zh) | 一种像素补偿电路、其驱动方法及显示面板、显示装置 | |
| CN101079234B (zh) | 像素以及显示面板 | |
| US10832618B2 (en) | Circuits and methods for reducing illumination unevenness and improving aperture ratios in display devices | |
| US10714002B2 (en) | Pixel circuit and driving method thereof, display panel and display device | |
| US11908394B2 (en) | Display panel with narrow frame width, driving method of display panel with narrow frame width and display device with narrow frame width | |
| CN109584791A (zh) | 有机发光显示装置及其驱动方法 | |
| WO2016095545A1 (en) | Pixel circuit and driving method, display panel and display apparatus | |
| US9972245B2 (en) | Pixel circuit, driving method for the pixel circuit, display panel, and display device | |
| US11450270B2 (en) | Pixel circuit and method of driving the same, display device | |
| US11620950B2 (en) | Pixel driving circuit, driving method, display panel and display device | |
| CN113707090B (zh) | 像素驱动电路的驱动方法、显示面板和显示装置 | |
| WO2015188519A1 (zh) | 像素电路和显示装置 | |
| US10403210B2 (en) | Shift register and driving method, driving circuit, array substrate and display device | |
| US20230360599A1 (en) | Pixel drive circuit, control method thereof and display panel | |
| CN112233619A (zh) | 像素驱动电路及其驱动方法、显示面板及显示装置 | |
| US20240144859A1 (en) | Display panel, display apparatus and method for driving display panel | |
| CN117594008A (zh) | 一种像素驱动电路和显示装置 | |
| CN113674697A (zh) | 像素电路、显示装置及显示驱动方法 | |
| CN117456924B (zh) | 一种驱动电路和显示装置 | |
| CN219303305U (zh) | 像素驱动电路、显示面板及显示装置 | |
| US12014674B2 (en) | Display panel and display device | |
| US11961459B2 (en) | Display panel and display device with reduced screen flicker |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |