CN117591300A - 测试机多线程通信方法、装置和测试机 - Google Patents
测试机多线程通信方法、装置和测试机 Download PDFInfo
- Publication number
- CN117591300A CN117591300A CN202410065261.5A CN202410065261A CN117591300A CN 117591300 A CN117591300 A CN 117591300A CN 202410065261 A CN202410065261 A CN 202410065261A CN 117591300 A CN117591300 A CN 117591300A
- Authority
- CN
- China
- Prior art keywords
- thread
- upper computer
- instruction
- board card
- response data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 30
- 238000012360 testing method Methods 0.000 title claims abstract description 27
- 230000004044 response Effects 0.000 claims abstract description 71
- 230000015654 memory Effects 0.000 claims abstract description 66
- 230000003993 interaction Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
- G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本申请涉及一种测试机多线程通信方法、装置和测试机，该方法包括：接收上位机下发的读指令；其中，读指令包括线程号、槽位号和读操作信息；线程号的数量为两个以上，线程号与上位机中分配的物理内存为一一对应关系；根据槽位号将读指令发送至对应的资源板卡，并接收资源板卡返回的应答数据；其中，应答数据为资源板卡根据读指令中的读操作信息获取得到；将资源板卡返回的应答数据，送入与线程号对应的线程通道；通过线程通道将应答数据上传至上位机中对应线程号分配的物理内存中。通过在上位机分配不同线程号对应的物理内存，利用线程通道上传资源板卡返回的应答数据至上位机，各线程通道独立工作，支持同时进行操作，提高了通信效率。
Description
技术领域
本申请涉及自动测试设备技术领域，特别是涉及一种测试机多线程通信方法、装置和测试机。
背景技术
半导体自动化测试，指的是利用自动测试设备（Automatic Test Equipment，ATE）对被测器件（Device Under Test，DUT）的各项参数指标进行检测，剔除残次品以控制半导体器件的出厂品质。在实际的应用中，上位机会跟测试机的资源板卡不断的进行数据交互，上位机会发送配置命令到资源板卡，资源板卡会将测试结果返回到上位机进行数据分析。例如测试机的上位机会发送写指令操作电源板卡的ADC（模数转换）芯片进行数据采集，会不断的配置PE（引脚电路）芯片内部的寄存器，改变工作模式；上位机也会不断获取ADC芯片的采样结果。
传统的测试机中，对于多路ADC芯片获取采样结果的方式是逐个读取ADC的采样结果，发起读ADC结果命令->资源板卡应答结果->上位机收到结果->发起一条新的读ADC结果命令->资源板卡应答结果->上位机收到结果->再发起一条新的读ADC结果命令，按照该方式顺序执行，执行时间较长，效率较低，对于资源板卡内部大数据块的读取所要消耗的时间更是成倍增加的。传统的测试机存在通信效率低的缺点。
发明内容
基于此，有必要针对上述问题，提供一种可提高通信效率的测试机多线程通信方法、装置和测试机。
本申请第一方面提供一种测试机多线程通信方法，包括：
接收上位机下发的读指令；其中，所述读指令包括线程号、槽位号和读操作信息；所述线程号的数量为两个以上，所述线程号与所述上位机中分配的物理内存为一一对应关系；
根据所述槽位号将所述读指令发送至对应的资源板卡，并接收所述资源板卡返回的应答数据；其中，所述应答数据为所述资源板卡根据所述读指令中的读操作信息获取得到；
将所述资源板卡返回的应答数据，送入与所述线程号对应的线程通道；
通过所述线程通道将所述应答数据上传至所述上位机中对应所述线程号分配的物理内存中。
在其中一个实施例中，所述读操作信息包括数据长度和寄存器地址。
在其中一个实施例中，所述接收上位机连续下发的读指令，包括：接收上位机通过PCIE总线连续下发的多条读指令。
在其中一个实施例中，所述通过所述线程通道将所述应答数据上传至所述上位机中对应所述线程号分配的物理内存中，包括：获取与所述线程号对应保存的物理内存的内存地址，根据所述内存地址将所述应答数据，通过所述线程通道上传至所述上位机对应的物理内存中。
在其中一个实施例中，所述通过所述线程通道将所述应答数据上传至所述上位机中对应所述线程号分配的物理内存中之后，该方法还包括：
在通过所述线程通道上传完所述应答数据后，发送线程号中断指令至所述上位机；其中，所述线程号中断指令用于所述上位机从对应的物理内存中进行数据读取，并释放对应的线程号用于下一读指令的操作。
在其中一个实施例中，该方法还包括：
接收上位机下发的写指令；其中，所述写指令包括线程号、槽位号、板卡类型、类型码和写数据信息；
根据所述槽位号将所述写指令发送至对应的资源板卡；其中，所述写指令用于所述资源板卡根据所述写数据信息进行数据写入。
在其中一个实施例中，所述写数据信息包括数据长度、寄存器地址和待写入数据。
本申请第二方面提供一种测试机多线程通信装置，包括：
指令接收和解析模块，用于接收上位机下发的读指令；其中，所述读指令包括线程号、槽位号和读操作信息；所述线程号的数量为两个以上，所述线程号与所述上位机中分配的物理内存为一一对应关系；
数据交互模块，用于根据所述槽位号将所述读指令发送至对应的资源板卡，并接收所述资源板卡返回的应答数据；其中，所述应答数据为所述资源板卡根据所述读指令中的读操作信息获取得到；
数据处理模块，用于将所述资源板卡返回的应答数据，送入与所述线程号对应的线程通道；
数据上传模块，用于通过所述线程通道将所述应答数据上传至所述上位机中对应所述线程号分配的物理内存中。
在其中一个实施例中，该装置还包括：
指令上传模块，用于在通过所述线程通道上传完所述应答数据后，发送线程号中断指令至所述上位机；其中，所述线程号中断指令用于所述上位机从对应的物理内存中进行数据读取，并释放对应的线程号用于下一读指令的操作。
本申请第三方面提供一种测试机，包括上位机、通信板卡和资源板卡，所述通信板卡与所述上位机、所述资源板卡通信，所述通信板卡用于根据上述的方法进行多线程通信。
在其中一个实施例中，所述通信板卡通过PCIE总线与所述上位机通信，和/或所述通信板卡通过GTX总线与所述资源板卡通信。
上述测试机多线程通信方法、装置和测试机，接收上位机下发的读指令，根据槽位号将读指令发送至对应的资源板卡，并接收资源板卡返回的应答数据。将资源板卡返回的应答数据，送入与线程号对应的线程通道，通过线程通道将应答数据上传至上位机中对应所述线程号分配的物理内存中。通过在上位机分配不同线程号对应的物理内存，利用线程通道上传资源板卡返回的应答数据至上位机，各线程通道独立工作，可以利用线程号来回进行操作，支持同时进行操作，提高了通信效率。
附图说明
图1为一个实施例中测试机多线程通信方法的流程图；
图2为另一个实施例中测试机多线程通信方法的流程图；
图3为一个实施例中测试机多线程通信装置的结构框图；
图4为另一个实施例中测试机多线程通信装置的结构框图；
图5为一个实施例中测试机的结构原理图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
可以理解，以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
在一个实施例中，如图1所示，提供了一种测试机多线程通信方法，包括：
步骤S110：接收上位机下发的读指令。其中，读指令包括线程号、槽位号和读操作信息；线程号的数量为两个以上，线程号与上位机中分配的物理内存为一一对应关系。槽位号为资源板卡的唯一标识信息，读操作信息用作指示资源板卡进行数据读取操作。读操作信息具体可包括数据长度和寄存器地址，用于指示资源板卡进行数据读取。此外，读指令还可包括板卡类型、类型码等信息，板卡类型用于标识资源板卡的类型，例如是电源板卡、数字板卡等，类型码用于标识指令类型，例如是读指令或写指令。
具体地，可在上位机上电启动阶段，通过底层驱动函数调用上位机系统函数，向上位机中的CPU（Central Processing Unit，中央处理器）申请多块物理内存，每块物理内存对应一个线程号。线程号可以是用数字、字母等表示，线程号的数量并不唯一，可以是10个、16个等，具体可根据实际需要以及上位机能支持的线程数量来调整。上位机可使用线程号下发写指令或读指令至通信板卡，进而转达至对应的资源板卡进行数据写入或数据读取。以上位机下发读指令为例，上位机可以是一次下发一个读指令，也可以是一次下发多条连续的读指令，具体可结合当前空闲的线程号的数量来决定。例如，当16个线程号都空闲时，上位机可以将带有线程号的16条连续的读指令下发给通信板卡，对16个不同的资源板卡进行数据读取操作。
通信板卡与上位机的通信方式也不是唯一的，本实施例中，步骤S110包括：接收上位机通过PCIE总线连续下发的多条读指令。通信板卡通过PCIE总线与上位机进行通信，接收上位机下发的多条读指令，支持同时对多个资源板卡进行数据读取。此外，上位机中申请物理内存后，还可通过PCIE总线与通信板通信，下发各物理内存的内存地址到通信板卡内相应的寄存器中，由通信板卡的FPGA（Field Programmable Gate Array，现场可编程门阵列）对各物理内存的内存地址进行记录，以供后续进行数据上传操作。
步骤S120：根据槽位号将读指令发送至对应的资源板卡，并接收资源板卡返回的应答数据。其中，应答数据为资源板卡根据读指令中的读操作信息获取得到。通信板卡中的FPGA根据各读指令携带的槽位号，知道读指令是发送到哪一个资源板卡的，可直接将各读指令转发至对应的资源板卡。具体地，在测试机中，上位机需要获取资源板卡的数据，通过以下的通信协议发送读指令与通信板卡进行通信：
该通信协议包括16个线程号（0-15）、槽位号和数据长度等重要信息，每一条读指令在通信板卡的FPGA解析后，根据槽位号发给下面16块资源板卡，资源板卡解析协议中的寄存器地址和数据长度，将要读取的数据按照通信协议打包上传给通信板卡上的FPGA。
通信板卡与资源板卡的通信方式也不是唯一的，在一个实施例中，步骤S120中接收资源板卡返回的应答数据，包括：接收资源板卡通过高速总线返回的应答数据。通信板卡与资源板卡通过高速总线进行通信，高速总线可以包括但不限于GTX总线等。
步骤S130：将资源板卡返回的应答数据，送入与线程号对应的线程通道。针对各个线程号，通信板卡上的FPGA设置有对应的线程通道，例如对于线程号0-15，FPGA分别设置了线程通道0-15。FPGA在接收到资源板卡返回的应答数据后，根据线程号将应答数据送入对应的线程通道中，例如，FPGA在将携带线程号1的读指令下发到资源板卡A后，则将资源板卡A返回的应答数据送入到线程通道1中。
步骤S140：通过线程通道将应答数据上传至上位机中对应线程号分配的物理内存中。具体地，通信板卡上的FPGA利用线程通道，将应答数据通过PCIE总线上传至上位机，存入上位机与线程号对应分配的物理内存中。
在一个实施例中，步骤S140包括：获取与线程号对应保存的物理内存的内存地址，根据内存地址将应答数据，通过线程通道上传至上位机对应的物理内存中。具体地，通信板卡上的FPGA可预先保存不同线程号与各物理内存的内存地址之间的对应关系，FPGA结合保存的对应关系将应答数据上传至上位机对应的物理内存中存储。例如，FPGA将携带线程号1的读指令下发到资源板卡A后，接收资源板卡A返回的应答数据送入到线程通道1中，找到线程号1对应的物理内存1的内存地址，根据该内存地址将应答数据通过线程通道1上传到上位机中CPU的物理内存1中进行存储。
上述测试机多线程通信方法，通过在上位机分配不同线程号对应的物理内存，利用线程通道上传资源板卡返回的应答数据至上位机，各线程通道独立工作，可以利用线程号来回进行操作，支持同时进行操作，提高了通信效率。
在一个实施例中，如图2所示，步骤S140之后，该方法还包括步骤S150：在通过线程通道上传完应答数据后，发送线程号中断指令至上位机。其中，线程号中断指令用于上位机从对应的物理内存中进行数据读取，并释放对应的线程号用于下一读指令的操作。具体地，同样以通信板卡中的FPGA将线程号1对应接收到的应答数据为例，FPGA通过线程通道1将FPGA上传到上位机中CPU的物理内存1中后，还发送线程号1的线程号中断指令至上位机的CPU，通知CPU该线程号1的数据传输完成。CPU在接收到线程号中断指令后，从物理内存1中读取资源板卡返回的应答数据，并对线程号1进行标识以释放该线程号，线程号1可用于CPU的下一个读指令或写指令的操作。
在一个实施例中，该方法还包括：接收上位机下发的写指令；其中，写指令包括线程号、槽位号、板卡类型、类型码和写数据信息；根据槽位号将写指令发送至对应的资源板卡；其中，写指令用于资源板卡根据写数据信息进行数据写入。具体地，写数据信息可包括数据长度、寄存器地址和待写入数据。
同样的，上位机可通过PCIE总线连续下发多条写指令，采用的通信协议和读指令类似，区别在于需要携带待写入数据。通信板卡的FPGA接收写指令解析后，根据槽位号将写指令发给对应的资源板卡，资源板卡根据写指令携带的待写入数据进行数据写入，以用作对待测器件进行测试。资源板卡在对待测器件进行测试后，根据测试结果保存应答数据。当接收到上位机下发的读指令后，资源板卡再将保存的应答数据返回给通信板卡的FPGA，由FPGA通过线程通道上传至上位机相应的物理内存中。
需要说明的是，上位机下发写指令和读指令的顺序并不是唯一的，上位机每次下发写指令或读指令时，都可结合当前空闲的线程号下发多条写指令或读指令。上位机可以是下发写指令，控制资源板卡进行数据写入后，再下发读指令，读取资源板卡测试得到的应答数据。上位机也可以是下发读指令，读取资源板卡测试得到的应答数据后，再下发写指令，控制资源板卡进行下一项测试的数据写入。
本申请提供的测试机多线程通信方法，在上位机申请多块物理内存，可以提供多个线程使用。在进行每次读写操作时，对应的数据加上本次的线程号一起下发给资源板卡。对于读操作，通信板卡通过解析线程号，将应答数据送到对应的线程通道中，然后将应答数据写入到上位机对应的物理内存中。同时，还通过中断的方式通知上位机，该线程通道的数据可供上位机读取。当上位机将应答数据读取后，则释放该线程号，可以用于下次的读写操作中。因为多个线程通道是独立工作的，支持同时进行操作，这样就可以有多个线程号在通信系统中来回进行读写操作，增加了通信的读写效率。
应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思，本申请实施例还提供了一种用于实现上述所涉及的测试机多线程通信方法的测试机多线程通信装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多个测试机多线程通信装置实施例中的具体限定可以参见上文中对于测试机多线程通信方法的限定，在此不再赘述。
在一个实施例中，如图3所示，还提供了一种测试机多线程通信装置，包括：指令接收和解析模块110、数据交互模块120、数据处理模块130和数据上传模块140，其中：
指令接收和解析模块110，用于接收上位机下发的读指令；其中，读指令包括线程号、槽位号和读操作信息；线程号的数量为两个以上，线程号与上位机中分配的物理内存为一一对应关系。
数据交互模块120，用于根据槽位号将读指令发送至对应的资源板卡，并接收资源板卡返回的应答数据；其中，应答数据为资源板卡根据读指令中的读操作信息获取得到。
数据处理模块130，用于将资源板卡返回的应答数据，送入与线程号对应的线程通道。
数据上传模块140，用于通过线程通道将应答数据上传至上位机中对应线程号分配的物理内存中。
在一个实施例中，指令接收和解析模块110接收上位机通过PCIE总线连续下发的多条读指令。
在一个实施例中，数据上传模块140获取与线程号对应保存的物理内存的内存地址，根据内存地址将应答数据，通过线程通道上传至上位机对应的物理内存中。
在一个实施例中，指令接收和解析模块110还用于接收上位机下发的写指令；其中，写指令包括线程号、槽位号、板卡类型、类型码和写数据信息；根据槽位号将写指令发送至对应的资源板卡；其中，写指令用于资源板卡根据写数据信息进行数据写入。
在一个实施例中，如图4所示，该装置还包括指令上传模块150，用于在通过线程通道上传完应答数据后，发送线程号中断指令至上位机；其中，线程号中断指令用于上位机从对应的物理内存中进行数据读取，并释放对应的线程号用于下一读指令的操作。
上述测试机多线程通信装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，如图5所示，还提供了一种测试机，包括上位机210、通信板卡220和资源板卡，通信板卡220与上位机210、资源板卡通信，通信板卡220用于根据上述的方法进行多线程通信。其中，通信板卡220通过PCIE总线与上位机210通信，和/或通信板卡220通过GTX总线与资源板卡通信。
上位机210可以但不限于是各种个人计算机、笔记本电脑、智能手机、平板电脑和便携式可穿戴设备，便携式可穿戴设备可为智能手表、智能手环、头戴设备等。以上位机210使用16个线程号为例，通信板卡220中设置有线程通道0-线程通道15，资源板卡包括资源板卡0-资源板卡15，通信板卡220可接收上位机连续下发的16条读指令，将读指令发送给对应的资源板卡，接收资源板卡返回的应答数据。通信板卡220再将应答数据通过对应的线程通道上传至上位机210对应的物理内存中。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种测试机多线程通信方法，其特征在于，包括：
接收上位机下发的读指令；其中，所述读指令包括线程号、槽位号和读操作信息；所述线程号的数量为两个以上，所述线程号与所述上位机中分配的物理内存为一一对应关系；
根据所述槽位号将所述读指令发送至对应的资源板卡，并接收所述资源板卡返回的应答数据；其中，所述应答数据为所述资源板卡根据所述读指令中的读操作信息获取得到；
将所述资源板卡返回的应答数据，送入与所述线程号对应的线程通道；
通过所述线程通道将所述应答数据上传至所述上位机中对应所述线程号分配的物理内存中。
2.根据权利要求1所述的方法，其特征在于，所述接收上位机连续下发的读指令，包括：接收上位机通过PCIE总线连续下发的多条读指令。
3.根据权利要求1所述的方法，其特征在于，所述通过所述线程通道将所述应答数据上传至所述上位机中对应所述线程号分配的物理内存中，包括：获取与所述线程号对应保存的物理内存的内存地址，根据所述内存地址将所述应答数据，通过所述线程通道上传至所述上位机对应的物理内存中。
4.根据权利要求1-3任意一项所述的方法，其特征在于，所述通过所述线程通道将所述应答数据上传至所述上位机中对应所述线程号分配的物理内存中之后，还包括：
在通过所述线程通道上传完所述应答数据后，发送线程号中断指令至所述上位机；其中，所述线程号中断指令用于所述上位机从对应的物理内存中进行数据读取，并释放对应的线程号用于下一读指令的操作。
5.根据权利要求1-3任意一项所述的方法，其特征在于，还包括：
接收上位机下发的写指令；其中，所述写指令包括线程号、槽位号、板卡类型、类型码和写数据信息；
根据所述槽位号将所述写指令发送至对应的资源板卡；其中，所述写指令用于所述资源板卡根据所述写数据信息进行数据写入。
6.根据权利要求5所述的方法，其特征在于，所述写数据信息包括数据长度、寄存器地址和待写入数据，所述读操作信息包括数据长度和寄存器地址。
7.一种测试机多线程通信装置，其特征在于，包括：
指令接收和解析模块，用于接收上位机下发的读指令；其中，所述读指令包括线程号、槽位号和读操作信息；所述线程号的数量为两个以上，所述线程号与所述上位机中分配的物理内存为一一对应关系；
数据交互模块，用于根据所述槽位号将所述读指令发送至对应的资源板卡，并接收所述资源板卡返回的应答数据；其中，所述应答数据为所述资源板卡根据所述读指令中的读操作信息获取得到；
数据处理模块，用于将所述资源板卡返回的应答数据，送入与所述线程号对应的线程通道；
数据上传模块，用于通过所述线程通道将所述应答数据上传至所述上位机中对应所述线程号分配的物理内存中。
8.根据权利要求7所述的装置，其特征在于，还包括：
指令上传模块，用于在通过所述线程通道上传完所述应答数据后，发送线程号中断指令至所述上位机；其中，所述线程号中断指令用于所述上位机从对应的物理内存中进行数据读取，并释放对应的线程号用于下一读指令的操作。
9.一种测试机，其特征在于，包括上位机、通信板卡和资源板卡，所述通信板卡与所述上位机、所述资源板卡通信，所述通信板卡用于根据权利要求1-6任意一项所述的方法进行多线程通信。
10.根据权利要求9所述的测试机，其特征在于，所述通信板卡通过PCIE总线与所述上位机通信，和/或所述通信板卡通过GTX总线与所述资源板卡通信。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410065261.5A CN117591300B (zh) | 2024-01-17 | 2024-01-17 | 测试机多线程通信方法、装置和测试机 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410065261.5A CN117591300B (zh) | 2024-01-17 | 2024-01-17 | 测试机多线程通信方法、装置和测试机 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117591300A true CN117591300A (zh) | 2024-02-23 |
| CN117591300B CN117591300B (zh) | 2024-05-17 |
Family
ID=89910224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410065261.5A Active CN117591300B (zh) | 2024-01-17 | 2024-01-17 | 测试机多线程通信方法、装置和测试机 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117591300B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111245794A (zh) * | 2019-12-31 | 2020-06-05 | 中科驭数（北京）科技有限公司 | 数据传输方法和装置 |
| CN111444609A (zh) * | 2020-03-24 | 2020-07-24 | 北京润科通用技术有限公司 | 数据处理方法及仿真系统 |
| CN112272130A (zh) * | 2020-09-25 | 2021-01-26 | 杭州加速科技有限公司 | 半导体测试机通信总线系统 |
| CN113031486A (zh) * | 2021-03-18 | 2021-06-25 | 深圳市度信科技有限公司 | 基于fpga的i3c逻辑控制器实现方法、i3c读写测试装置和系统 |
| WO2021212768A1 (zh) * | 2020-04-22 | 2021-10-28 | 上海御渡半导体科技有限公司 | 一种测试机分布式系统网络框架及通信方法 |
| CN113608936A (zh) * | 2021-06-25 | 2021-11-05 | 天津津航计算技术研究所 | 一种多路接口测试系统及方法 |
| CN115080206A (zh) * | 2022-06-14 | 2022-09-20 | 哈尔滨工业大学 | 一种基于多线程机制的高速回波数据实时记录系统及记录方法 |
| CN218450148U (zh) * | 2022-10-31 | 2023-02-03 | 杭州长川科技股份有限公司 | 测试机通信装置及系统 |
| CN116610553A (zh) * | 2022-08-08 | 2023-08-18 | 中国工程物理研究院计算机应用研究所 | 一种基于轻量级总线测试框架的数据仿真测试方法 |
-
2024
- 2024-01-17 CN CN202410065261.5A patent/CN117591300B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111245794A (zh) * | 2019-12-31 | 2020-06-05 | 中科驭数（北京）科技有限公司 | 数据传输方法和装置 |
| CN111444609A (zh) * | 2020-03-24 | 2020-07-24 | 北京润科通用技术有限公司 | 数据处理方法及仿真系统 |
| WO2021212768A1 (zh) * | 2020-04-22 | 2021-10-28 | 上海御渡半导体科技有限公司 | 一种测试机分布式系统网络框架及通信方法 |
| CN112272130A (zh) * | 2020-09-25 | 2021-01-26 | 杭州加速科技有限公司 | 半导体测试机通信总线系统 |
| CN113031486A (zh) * | 2021-03-18 | 2021-06-25 | 深圳市度信科技有限公司 | 基于fpga的i3c逻辑控制器实现方法、i3c读写测试装置和系统 |
| CN113608936A (zh) * | 2021-06-25 | 2021-11-05 | 天津津航计算技术研究所 | 一种多路接口测试系统及方法 |
| CN115080206A (zh) * | 2022-06-14 | 2022-09-20 | 哈尔滨工业大学 | 一种基于多线程机制的高速回波数据实时记录系统及记录方法 |
| CN116610553A (zh) * | 2022-08-08 | 2023-08-18 | 中国工程物理研究院计算机应用研究所 | 一种基于轻量级总线测试框架的数据仿真测试方法 |
| CN218450148U (zh) * | 2022-10-31 | 2023-02-03 | 杭州长川科技股份有限公司 | 测试机通信装置及系统 |
Non-Patent Citations (2)
| Title |
|---|
| 张莹;李宝潭;李燕;张宇迪;纪元;: "一种继电保护装置单板硬件自动测试系统", 电子测量技术, no. 23, 8 December 2019 (2019-12-08) * |
| 高传发;孙振华;王晋华;: "保护自动化装置CPU板卡自动测试系统的设计与实现", 自动化技术与应用, no. 08, 25 August 2018 (2018-08-25) * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117591300B (zh) | 2024-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113189479B (zh) | 一种提升ate芯片测试速度的方法、装置及测试系统 | |
| CN115210589A (zh) | 一种芯片测试装置及测试方法 | |
| US7548828B2 (en) | Automatic test equipment platform architecture using parallel user computers | |
| CN116913368B (zh) | 一种存储芯片的测试系统及测试方法 | |
| CN109656756B (zh) | 多核cpu板卡调试方法及装置、移动存储介质 | |
| CN115641906A (zh) | 存储装置的测试方法、测试装置及系统 | |
| CN109407655B (zh) | 一种调试芯片的方法及装置 | |
| CN110657745B (zh) | 装刀管理系统、装刀管理方法及存储设备 | |
| US11536770B2 (en) | Chip test method, apparatus, device, and system | |
| JP2020193899A (ja) | 試験装置 | |
| CN114356820A (zh) | 基于ate设备芯片测试的加速方法、装置及测试机系统 | |
| CN117591300B (zh) | 测试机多线程通信方法、装置和测试机 | |
| US7302616B2 (en) | Method and apparatus for performing bus tracing with scalable bandwidth in a data processing system having a distributed memory | |
| CN114461558B (zh) | 一种提高ate设备通信效率的通信方法、装置及测试机系统 | |
| CN110544505A (zh) | 用于筛选Wafer中不良Die的测试系统和方法 | |
| CN113204475B (zh) | 一种服务器背板硬盘点灯装置、方法及服务器 | |
| CN216250003U (zh) | 一种闪存测试板及测试装置 | |
| CN114610549A (zh) | 一种串口闪存芯片测试系统和测试方法 | |
| CN113254290A (zh) | 一种内存颗粒多维测试方法、装置、系统和可读存储介质 | |
| US20230400514A1 (en) | Test system, test method, and non-transitory computer readable medium | |
| CN110967612A (zh) | 芯片测试方法、装置、设备与系统 | |
| CN220040663U (zh) | 测试装置及测试机箱 | |
| CN115754388B (zh) | 一种探针卡、芯片测试方法、测试机及存储介质 | |
| CN114118317B (zh) | 一种基于物联网的配网设备巡检方法、装置及电子设备 | |
| CN116737606B (zh) | 基于硬件仿真加速器的数据缓存方法、装置、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |