CN117581475A - 放大器电路 - Google Patents
放大器电路 Download PDFInfo
- Publication number
- CN117581475A CN117581475A CN202280046645.1A CN202280046645A CN117581475A CN 117581475 A CN117581475 A CN 117581475A CN 202280046645 A CN202280046645 A CN 202280046645A CN 117581475 A CN117581475 A CN 117581475A
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- current
- output signal
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009471 action Effects 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims description 30
- 230000010354 integration Effects 0.000 claims description 2
- 102100026038 Lens fiber membrane intrinsic protein Human genes 0.000 description 35
- 101710115990 Lens fiber membrane intrinsic protein Proteins 0.000 description 35
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 14
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 14
- 238000010586 diagram Methods 0.000 description 14
- 230000007704 transition Effects 0.000 description 14
- 230000007423 decrease Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本公开的放大器电路包括:输入电路,被配置为基于输入信号生成包括第一电流和第二电流的差动电流;第一环路滤波器,包括第一前级积分电路、第一反相器电路和第一后级积分电路,第一前级积分电路被配置为基于第一电流和与第一输出信号对应的电流执行积分动作,并且第一后级积分电路被配置为通过接收第一反相器电路的输出信号和第一输出信号并执行积分动作来生成第一信号;第一调制电路;第一输出电路;第二环路滤波器,包括第二前级积分电路、第二反相器电路和第二后级积分电路,第二前级积分电路接收第二电流和与第二输出信号对应的电流并且被配置为执行积分动作,并且第二后级积分电路被配置为通过基于第二反相器电路的输出信号和第二输出信号执行积分动作来生成第二信号;第二调制电路;以及第二输出电路。
Description
技术领域
本公开涉及一种使得能够放大信号的放大器电路。
背景技术
一些放大器电路被用于放大音频信号。例如,PTL 1公开了驱动扬声器的D类放大器电路。
引文列表
专利文献
PTL 1:日本未审查专利申请公开No.2016-127483
发明内容
顺便提及,在放大器电路中,期望使得能够减少信号失真,并且预期失真的进一步减少。
期望提供一种使得有可能减少信号失真的放大器电路。
根据本公开的实施例的放大器电路包括输入电路、第一环路滤波器、第一调制电路、第一输出电路、第二环路滤波器、第二调制电路和第二输出电路。输入电路被配置为基于输入信号生成包括第一电流和第二电流的差动电流。第一环路滤波器包括第一前级积分电路、第一反相器电路和第一后级积分电路。第一前级积分电路被配置为基于第一电流和与第一输出信号对应的电流执行积分动作。第一反相器电路被配置为将第一前级积分电路的输出信号反相。第一后级积分电路被配置为通过基于第一反相器电路的输出信号和第一输出信号执行积分动作来生成第一信号。第一调制电路被配置为通过利用预定信号调制第一信号来生成第一经调制的信号。第一输出电路被配置为基于第一经调制的信号生成第一输出信号。第二环路滤波器包括第二前级积分电路、第二反相器电路和第二后级积分电路。第二前级积分电路被配置为基于第二电流和与第二输出信号对应的电流执行积分动作。第二反相器电路被配置为将第二前级积分电路的输出信号反相。第二后级积分电路被配置为通过基于第二反相器电路的输出信号和第二输出信号执行积分动作来生成第二信号。第二调制电路被配置为通过利用预定信号调制第二信号来生成第二经调制的信号。第二输出电路被配置为基于第二经调制的信号生成第二输出信号。
在根据本公开的实施例的放大器电路中,包括第一电流和第二电流的差动电流是基于输入信号生成的。在第一环路滤波器中,第一前级积分电路基于第一电流和与第一输出信号对应的电流执行积分动作,第一反相器电路将第一前级积分电路的输出信号反相,并且第一后级积分电路通过基于第一反相器电路的输出信号和第一输出信号执行积分动作来生成第一信号。第一信号由第一调制电路利用预定信号进行调制以生成第一经调制的信号。此后,第一输出电路基于第一经调制的信号生成第一输出信号。在第二环路滤波器中,第二前级积分电路基于第二电流和与第二输出信号对应的电流执行积分动作,第二反相器电路将第二前级积分电路的输出信号反相,并且第二后级积分电路基于第二反相器电路的输出信号和第二输出信号执行积分动作以生成第二信号。第二信号由第二调制电路利用预定信号进行调制以生成第二经调制的信号。此后,第二输出电路基于第二经调制的信号生成第二输出信号。
附图说明
图1是图示根据本公开的实施例的放大器电路的构造示例的电路图。
图2是图示图1中所示的放大器电路的耦合示例的解释图。
图3是图示图1中所示的负电阻电路的构造示例的电路图。
图4是图示图1中所示的放大器电路的操作示例的时序波形图。
图5是图示图1中所示的放大器电路的操作示例的另一个时序波形图。
图6是图示图1中所示的放大器电路的操作示例的另一个时序波形图。
图7是图示放大器电路的操作示例的时序波形图。
图8是图示放大器电路的操作示例的另一个时序波形图。
图9是图示图1中所示的负电阻电路的操作状态的解释图。
图10是图示图1中所示的负电阻电路的另一个操作状态的解释图。
图11是图示图1中所示的放大器电路的操作示例的解释图。
图12是图示根据修改示例的放大器电路的构造示例的电路图。
图13是图示根据另一个修改示例的放大器电路的构造示例的电路图。
图14是图示根据另一个修改示例的放大器电路的构造示例的电路图。
具体实施方式
下面参考附图详细描述本公开的一些实施例。
<实施例>
[构造示例]
图1图示了根据实施例的放大器电路(放大器电路1)的构造示例。图2图示了放大器电路1的耦合示例。放大器电路1是驱动扬声器的D类放大器电路。放大器电路1具有输入端子Tin、以及输出端子ToutP和ToutM。放大器电路1被配置为基于数字代码CD生成与被供给输入端子Tin的数字代码CD对应的输出信号SOP和SOM,并且从输出端子ToutP输出输出信号SOP并从输出端子ToutM输出输出信号SOM。如图2中所示,放大器电路1将生成的输出信号SOP和SOM供给扬声器19。因此,放大器电路1例如能够直接驱动扬声器19,而不需要提供LC滤波器。
如图1所示,放大器电路1包括数模转换器电路(DAC)11、环路滤波器12A和12B、信号生成电路13、调制电路14A和14B、预驱动器15A和15B、虚设预驱动器45A和45B、驱动器16A和16B、高通滤波器17A和17B,以及负电阻电路18。放大器电路1包括系统A的电路组,其包括环路滤波器12A、调制电路14A、预驱动器15A、虚设预驱动器45A和驱动器16A;以及系统B的电路组,其包括环路滤波器12B、调制电路14B、预驱动器15B、虚设预驱动器45B和驱动器16B。
数模转换器电路11被配置为通过基于输入的数字代码CD执行数模转换来生成电流Ip和Im。数模转换器电路11具有耦合到输入端子Tin的输入端子以及耦合到节点Np和Nm的两个输出端子。数模转换器电路11使电流Ip流入节点Np,并且使电流Im流入节点Nm。电流Ip和电流Im构成差动电流。换句话说,在电流Ip从数模转换器电路11流向节点Np的情况下,电流Im从节点Nm流向数模转换器电路11。此外,在电流Ip从节点Np流向数模转换器电路11的情况下,电流Im从数模转换器电路11流向节点Nm。
环路滤波器12A被配置为基于电流Ip和输出信号SOP生成信号S1A。环路滤波器12A包括运算放大器电路21、电容器22、电阻器23、电阻器24、运算放大器电路25、电阻器26、电阻器27、运算放大器电路28、电容器29和电阻器30。
运算放大器电路21具有被供应参考电压的正输入端子、耦合到节点Np的负输入端子,以及耦合到电容器22和电阻器24的输出端子。这个参考电压是电源电压VDD与接地电压之间的电压。电容器22的一端耦合到节点Np,而另一端耦合到运算放大器电路21的输出端子和电阻器24。电阻器23的一端耦合到放大器电路1的输出端子ToutP,而另一端耦合到节点Np。电阻器23的一端被供应输出信号SOP。运算放大器电路21、电容器22和电阻器23构成积分电路31。
电阻器24的一端耦合到运算放大器电路21的输出端子和电容器22,而另一端耦合到运算放大器电路25的负输入端子和电阻器26。运算放大器电路25具有被供应参考电压的正输入端子、耦合到电阻器24和26的负输入端子,以及耦合到电阻器26和27的输出端子。电阻器26的一端耦合到电阻器24和运算放大器电路25的负输入端子,而另一端耦合到运算放大器电路25的输出端子和电阻器27。电阻器24、运算放大器电路25和电阻器26构成反相器电路32。
电阻器27的一端耦合到运算放大器电路25的输出端子和电阻器26,而另一端耦合到运算放大器电路28的负输入端子、电容器29和电阻器30。运算放大器电路28具有被供应参考电压的正输入端子、耦合到电阻器27和30及电容器29的负输入端子,以及耦合到电容器29和调制电路14A的输出端子。电容器29的一端耦合到电阻器27、30以及运算放大器电路28的负输入端子,而另一端耦合到运算放大器电路28的输出端子和调制电路14A。电阻器30的一端耦合到放大器电路1的输出端子ToutP,而另一端耦合到电阻器27、运算放大器电路28的负输入端子及电容器29。电阻器30的一端被供应输出信号SOP。电阻器27和30、运算放大器电路28以及电容器29构成积分电路33。积分电路33输出信号S1A。
环路滤波器12B被配置为基于电流Im和输出信号SOM生成信号S1B。与环路滤波器12A相同,环路滤波器12B包括运算放大器电路21、电容器22、电阻器23、电阻器24、运算放大器电路25、电阻器26、电阻器27、运算放大器电路28、电容器29和电阻器30。在环路滤波器12B中,运算放大器电路21具有耦合到节点Nm的负输入端子。电容器22的一端耦合到节点Nm。电阻器23的一端耦合到放大器电路1的输出端子ToutM,而另一端耦合到节点Nm。电阻器23的一端被供应输出信号SOM。电阻器30的一端耦合到放大器电路1的输出端子ToutM。电阻器30的一端被供应输出信号SOM。运算放大器电路28的输出端子耦合到电容器29和调制电路14B。电容器29的另一端耦合到运算放大器电路28的输出端子和调制电路14B。积分电路33输出信号S1B。
信号生成电路13被配置为生成具有三角波形状的波形的信号Sramp。
调制电路14A被配置为通过利用信号Sramp调制信号S1A来生成信号S2A。调制电路14A包括电阻器41和42以及比较器电路43。电阻器41的一端耦合环路滤波器12A,而另一端耦合到电阻器42和比较器电路43的第一输入端子。电阻器42的一端耦合到信号生成电路13,而另一端耦合到电阻器41和比较器电路43的第一输入端子。电阻器42的一端被供应信号Sramp。比较器电路43具有耦合到电阻器41和42的第一输入端子、被供应参考电压的第二输入端子,以及耦合到预驱动器15A和虚设预驱动器45A的输出端子。比较器电路43输出信号S2A。
调制电路14B被配置为通过使用信号Sramp调制信号S1B来生成信号S2B。与调制电路14A一样,调制电路14B包括电阻器41和42以及比较器电路43。电阻器41的一端耦合到环路滤波器12B。比较器电路43的输出端子耦合到预驱动器15B和虚设预驱动器45B。比较器电路43输出信号S2B。
预驱动器15A被配置为基于信号S2A驱动驱动器16A。预驱动器15A具有耦合到虚设预驱动器45A的输入端子和调制电路14A的输入端子,以及耦合到驱动器16A的输出端子。虚设预驱动器45A具有耦合到预驱动器15A的输入端子和调制电路14A的输入端子,以及耦合到高通滤波器17A的输出端子。虚设预驱动器45A有可能具有例如与预驱动器15A的电路配置相同的电路配置。虚设预驱动器45A的输出信号是由驱动器16A生成的输出信号SOP的反相信号。
预驱动器15B被配置为基于信号S2B驱动驱动器16B。预驱动器15B具有耦合到虚设预驱动器45B的输入端子和调制电路14B的输入端子,以及耦合到驱动器16B的输出端子。虚设预驱动器45B具有耦合到预驱动器15B的输入端子和调制电路14B的输入端子,以及耦合到高通滤波器17B的输出端子。虚设预驱动器45B的输出信号是由驱动器16B生成的输出信号SOM的反相信号。
驱动器16A被配置为生成输出信号SOP。驱动器16A包括晶体管MP和MN。晶体管MP是P型MOS(金属氧化物半导体)晶体管,并且具有耦合到晶体管MN的栅极和预驱动器15A的栅极、被供应电源电压VDD的源极,以及耦合到晶体管MN的漏极、环路滤波器12A的电阻器23和30及输出端子ToutP的漏极。晶体管MN是N型MOS晶体管,并且具有耦合到晶体管MP的栅极和预驱动器15A的栅极、耦合到晶体管MP的漏极、环路滤波器12A的电阻器23和30及输出端子ToutP的漏极,以及接地的源极。
驱动器16B被配置为生成输出信号SOM。与驱动器16A一样,驱动器16B包括晶体管MP和MN。晶体管MP具有耦合到晶体管MN的栅极和预驱动器15B的栅极,以及耦合到晶体管MN的漏极、环路滤波器12B的电阻器23和30及输出端ToutM的漏极。晶体管MN具有耦合到晶体管MP的栅极和预驱动器15B的栅极,以及耦合到晶体管MP的漏极、环路滤波器12B的电阻器23和30及输出端子ToutM的漏极。
高通滤波器17A被配置为将虚设预驱动器45A的输出信号的高频分量加到环路滤波器12A的输入信号。高通滤波器17A包括电容器46和电阻器47。电容器46的一端耦合到虚设预驱动器45A,而另一端耦合到电阻器47。电阻器47的一端耦合到电容器46,而另一端耦合到节点Np。电阻器47有可能具有例如基本上等于环路滤波器12A的电阻器23的电阻值的电阻值。
高通滤波器17B被配置为将虚设预驱动器45B的输出信号的高频分量加到环路滤波器12B的输入信号。与高通滤波器17A一样,高通滤波器17B包括电容器46和电阻器47。电容器46的一端耦合到虚设预驱动器45B。电阻器47的另一端耦合到节点Nm。电阻器47有可能具有例如基本上等于环路滤波器12B的电阻器23的电阻值的电阻值。
负电阻电路18被配置为作为具有负电阻值的电路进行操作。负电阻电路18具有端子Tp和端子Tm。端子Tp耦合到节点Np,并且端子Tm耦合到节点Nm。
图3图示了负电阻电路18的构造示例。负电阻电路18包括晶体管MP11、MP13、MN14、MN15、MP16、MP17、MP18、MN19和MN20、电阻器R12以及斩波器电路50。晶体管MP11、MP13以及MP16至MP18是P型MOS晶体管,并且晶体管MN14、MN15、MN19和MN20是N型MOS晶体管。
晶体管MP11具有耦合到晶体管MP13和MP16的栅极及晶体管MP11和MN14的漏极的栅极、被供应电源电压的源极,以及耦合到晶体管MP11、MP13和MP16的栅极及晶体管MN14的漏极的漏极。电阻器R12的一端被供应电源电压,而另一端耦合到晶体管MP13的源极。电阻器R12的种类与环路滤波器12A和12B中的每一个中的电阻器23的种类相同。在这个示例中,电阻器R12是多晶硅电阻器。晶体管MP13具有耦合到晶体管MP11和MP16的栅极及晶体管MP11和MN14的漏极的栅极、耦合到电阻器R12的源极、耦合到晶体管MN15的漏极及晶体管MN14、MN15、MN19和MN20的栅极的漏极,以及耦合到晶体管MP13的源极的背栅。晶体管MP13的栅极长度等于晶体管MP11的栅极长度,并且晶体管MP13的栅极宽度为晶体管MP11的栅极宽度的“K”倍大。晶体管MN14具有耦合到晶体管MN15、MN19和MN20的栅极及晶体管MP13和MN15的漏极的栅极、耦合到晶体管MP11、MP13和MP16的栅极及晶体管MP11的漏极的漏极,以及接地的源极。晶体管MN15具有耦合到晶体管MN14、MN19和MN20的栅极及晶体管MP13和MN15的漏极的栅极、耦合到晶体管MN14、MN15、MN19和MN20的栅极及晶体管MP13的漏极的漏极,以及接地的源极。晶体管MP11、MP13、MN14和MN15以及电阻器R12构成偏置电路34。
晶体管MP16具有耦合到晶体管MP11和MP13的栅极及晶体管MP11和MN14的漏极的栅极、被供应电源电压的源极,以及耦合到晶体管MP17和MP18的源极的漏极。晶体管MP17具有耦合到斩波器电路50的栅极、耦合到晶体管MP18的源极和晶体管MP16的漏极的源极,以及耦合到晶体管MN19的漏极和斩波器电路50的漏极。晶体管MP18具有耦合到斩波器电路50的栅极、耦合到晶体管MP17的源极和晶体管MP16的漏极的源极,以及耦合到晶体管MN20的漏极和斩波器电路50的漏极。晶体管MN19具有耦合到晶体管MN14、MN15和MN20的栅极及晶体管MP13和MN15的漏极的栅极,耦合到晶体管MP17的漏极和斩波器电路50的漏极,以及接地的源极。晶体管MN20具有耦合到晶体管MN14、MN15和MN19的栅极及晶体管MP13和MN15的漏极的栅极、耦合到晶体管MP18的漏极和斩波器电路50的漏极,以及接地的源极。晶体管MP16至MP18、MN19和MN20构成差动电路35。具体而言,晶体管MP16构成电流源,晶体管MP17和MP18构成差动对,并且晶体管MN19和MN20构成差动对的有源负载。
斩波器电路50包括斩波器控制电路51、反相器52以及开关SW1至SW8。
斩波器控制电路51被配置为生成接通或开断开关SW1至SW8的控制信号CTL。每次经过与信号生成电路13生成的信号Sramp的一个周期相等的时间时,斩波器控制电路51使控制信号CTL在低电平和高电平之间转变。
反相器52被配置为基于控制信号CTL生成控制信号CTL的反相信号。
开关SW1的一端耦合到晶体管MP18的栅极,而另一端耦合到端子Tp,并且被配置为基于控制信号CTL接通或关断。开关SW2的一端耦合到晶体管MP17的栅极,而另一端耦合到端子Tp,并且被配置为基于控制信号CTL的反相信号接通或关断。开关SW3的一端耦合到晶体管MP18的栅极,而另一端耦合到端子Tm,并且被配置为基于控制信号CTL的反相信号接通或关断。开关SW4的一端耦合到晶体管MP17的栅极,而另一端耦合到端子Tm,并且被配置为基于控制信号CTL接通或关断。
开关SW5的一端耦合到晶体管MP17的漏极,而另一端耦合到端子Tp,并且被配置为基于控制信号CTL接通或关断。开关SW6的一端耦合到晶体管MP18的漏极,而另一端耦合到端子Tp,并且被配置为基于控制信号CTL的反相信号接通或关断。开关SW7的一端耦合到晶体管MP17的漏极,而另一端耦合到端子Tm,并且被配置为基于控制信号CTL的反相信号接通或关断。开关SW8的一端耦合到晶体管MP18的漏极,而另一端耦合到端子Tm,并且被配置为基于控制信号CTL接通或关断。
这里,数模转换器电路11与本公开中的“输入电路”的具体示例对应。数字代码CD与本公开中的“输入信号”的具体示例对应。电流Ip与本公开中的“第一电流”的具体示例对应。电流Im与本公开中的“第二电流”的具体示例对应。
环路滤波器12A与本公开中的“第一环路滤波器”的具体示例对应。环路滤波器12A的积分电路31与本公开中的“第一前级积分电路”的具体示例对应。环路滤波器12A的运算放大器电路21与本公开中的“第一运算放大器电路”的具体示例对应。环路滤波器12A的电容器22与本公开中的“第一电容器”的具体示例对应。环路滤波器12A的电阻器23与本公开中的“第一电阻器”的具体示例对应。环路滤波器12A的反相器电路32与本公开中的“第一逆变器电路”的具体示例对应。环路滤波器12A的积分电路33与本公开中的“第一后级积分电路”的具体示例对应。信号S1A与本公开中的“第一信号”的具体示例对应。环路滤波器12B与本公开中的“第二环路滤波器”的具体示例对应。环路滤波器12B的积分电路31与本公开中的“第二前级积分电路”的具体示例对应。环路滤波器12B的运算放大器电路21与本公开中的“第二运算放大器电路”的具体示例对应。环路滤波器12B的电容器22与本公开中的“第二电容器”的具体示例对应。环路滤波器12B的电阻器23与本公开中的“第二电阻器”的具体示例对应。环路滤波器12B的反相器电路32对应于本公开中的“第二反相器电路”的具体示例。环路滤波器12B的积分电路33与本公开中的“第二后级积分电路”的具体示例对应。信号S1B与本公开中的“第二信号”的具体示例对应。
调制电路14A与本公开中的“第一调制电路”的具体示例对应。信号S2A与本公开中的“第一调制信号”的具体示例对应。调制电路14B与本公开中的“第二调制电路”的具体示例对应。信号S2B与本公开中的“第二调制信号”的具体示例对应。信号Sramp与本公开中的“预定信号”的具体示例对应。
预驱动器15A和驱动器16A与本公开中的“第一输出电路”的具体示例对应。驱动器16A与本公开中的“第一驱动器”的具体示例对应。输出信号SOP与本公开中的“第一输出信号”的具体示例对应。预驱动器15B和驱动器16B与本公开中的“第二输出电路”的具体示例对应。驱动器16B与本公开中的“第二驱动器”的具体示例对应。输出信号SON与本公开中的“第二输出信号”的具体示例对应。
高通滤波器17A与本公开中的“第一高通滤波器”的具体示例对应。虚设预驱动器45A与本公开中的“第一电路”的具体示例对应。虚设预驱动器45A的输出信号与本公开中的“第一反馈信号”的具体示例对应。高通滤波器17B与本公开中的“第二高通滤波器”的具体示例对应。虚设预驱动器45B与本公开中的“第二电路”的具体示例对应。虚设预驱动器45B的输出信号与本公开中的“第二反馈信号”的具体示例对应。
负电阻电路18与本公开中的“负电阻电路”的具体示例对应。节点Np与本公开中的“第一节点”的具体示例对应。节点Nm与本公开中的“第二节点”的具体示例对应。端子Tp与本公开中的“第一端子”的具体示例对应。端子Tm与本公开中的“第二端子”的具体示例对应。晶体管MP17与本公开中的“第一晶体管”的具体示例对应。晶体管MP18与本公开中的“第二晶体管”的具体示例对应。
[操作和工作方式]
接下来,给出根据本实施例的放大器电路1的操作和工作方式的描述。
(整个操作的概述)
首先,参考图1给出放大器电路1的整个操作的概述。数模转换器电路11基于输入的数字码CD执行数模转换以生成电流Ip和Im。
环路滤波器12A基于电流Ip和输出信号SOP生成信号S1A。调制电路14A利用信号Sramp调制信号S1A以生成信号S2A。预驱动器15A基于信号S2A驱动驱动器16A。驱动器16A生成输出信号SOP。高通滤波器17A将虚设预驱动器45A的输出信号的高频分量加到环路滤波器12A的输入信号中。
环路滤波器12B基于电流Im和输出信号SOM生成信号S1B。调制电路14B利用信号Sramp调制信号S1B以生成信号S2B。预驱动器15B基于信号S2B驱动驱动器16B。驱动器16B生成输出信号SOM。高通滤波器17B将虚设预驱动器45B的输出信号的高频分量加到环路滤波器12B的输入信号中。
信号生成电路13生成具有三角波形状的波形的信号Sramp。负电阻电路18作为具有负电阻值的电路进行操作。
(详细操作)
图4图示了放大器电路1的操作示例,其中(A)指示数字代码CD的值,(B)指示从数模转换器电路11输出的电流Ip和Im的差动电流(Ip-Im)的波形,并且(C)指示放大器电路1的输出信号SOP和SOM中的差动输出信号(SOP-SOM)的波形。
在这个示例中,输入具有像正弦波一样变化的值的数字代码CD(图4的(A))。数模转换器电路11基于数字代码CD执行数模转换以生成电流Ip和Im。由电流Ip和Im指示的差动电流(Ip-Im)具有与数字代码CD对应的波形(图4的(B))。换句话说,在数字代码CD的值高于中值M的情况下,差动电流为正,而在数字代码CD的值低于中值M的情况下,差动电流变为负。
系统A的包括环路滤波器12A、调制电路14A、预驱动器15A、虚设预驱动器45A和驱动器16A的电路组基于电流Ip生成输出信号SOP,并且系统B的包括环路滤波器12B、调制电路14B、预驱动器15B、虚设预驱动器45B和驱动器16B的电路组基于电流Im生成输出信号SOM。在数字代码CD的值高于中值M的情况下,由输出信号SOP和SOM指示的差动输出信号(SOP-SOM)在“VDD”和“0V”之间转变,而在数字代码CD的值低于中值M的情况下,在“VDD”和“0V”之间转变(图4的(C))。
图5图示了图4中的定时tA附近的放大器电路1的操作示例,其中(A)指示信号Sramp的波形,(B)指示信号S1A的波形,(C)指示信号S1B的波形,(D)指示输出信号SOP的波形,(E)指示输出信号SOM的波形,并且(F)指示输出信号SOP和SOM的差动输出信号(SOP-SOM)的波形。图5的(A)至(C)在同一电压轴上图示了信号Sramp、信号S1A和信号S1B。
信号生成电路13生成具有三角波形状的波形的信号Sramp(图5的(A))。环路滤波器12A基于电流Ip和输出信号SOP生成信号S1A,并且环路滤波器12B基于电流Im和输出信号SOM生成信号S1B(图5的(B)和(C)))。信号S1A和S1B的电压是与数字代码CD对应的电压,并且是与由电流Ip和Im指示的差动电流(Ip-Im)对应的电压。如图4中所示,在定时tA,数字代码CD的值比中值M高;因此,信号S1A的电压比信号S1B的电压低。例如,在数字代码CD的值进一步增加的情况下,如图5的(B)和(C)中的箭头所指示的,信号S1A的电压减小并且信号S1B的电压增加。
例如,信号Sramp的电压在定时t11超过信号S1A的电压,并且在定时t14下降到低于信号S1A的电压(图5的(A)和(B))。这使得输出信号SOP在定时t11从低电平(0V)改变为高电平(VDD),并在定时t14从高电平(VDD)改变为低电平(0V)(图5的(D))。例如,在数字代码CD的值进一步增加的情况下,信号S1A的电压降低;因此,定时t11向左移动,并且定时t14向右移动,如图5的(D)中的箭头所指示的。
此外,例如,信号Sramp的电压在定时t12超过信号S1B的电压,并且在定时t13下降到低于信号S1B的电压(图5的(A)和(C))。这使得输出信号SOM在定时t12从低电平(0V)改变为高电平(VDD),并且在定时t13从高电平(VDD)改变为低电平(0V)(图5的(E))。例如,在数字代码CD的值进一步增加的情况下,信号S1B的电压增加;因此,定时t12向右移动,并且定时t13向左移动,如图5的(E)中的箭头所指示的。
因此,输出信号SOP和SOM的差动输出信号(SOP-SOM)在“VDD”和“0V”之间转变(图5的(F))。例如,在数字代码CD的值进一步增加的情况下,差动输出信号处于“VDD”的时段(例如,从定时t11到定时t12的时段)的时间长度增加。
图6图示了图4中的定时tB附近的放大器电路1的操作示例。如图4中所示,在定时tB,数字代码CD的值比中值M低;因此,信号S1A的电压比信号S1B的电压高。例如,在数字代码CD的值进一步减小的情况下,信号S1A的电压增加,并且信号S1B的电压减小,如图5的(B)和(C)中的箭头所指示的。
例如,信号Sramp的电压在定时t22超过信号S1A的电压,并且在定时t23下降到低于信号S1A的电压(图6的(A)和(B))。这使得输出信号SOP在定时t22从低电平(0V)改变为高电平(VDD),并且在定时t23从高电平(VDD)改变为低电平(0V)(图6的(D))。例如,当数字代码CD的值进一步减小时,信号S1A的电压增加;因此,定时t22向右移动,并且定时t22向左移动,如图6的(D)中的箭头所指示的。
此外,例如,信号Sramp的电压在定时t21超过信号S1B的电压,并且在定时t24下降到低于信号S1B的电压(图6的(A)和(C))。这使得输出信号SOM在定时t21从低电平(0V)改变为高电平(VDD),并在定时t24从高电平(VDD)改变为低电平(0V)(图6的(E))。例如,在数字代码CD的值进一步减小的情况下,信号S1B的电压减小;因此,定时t21向左移动,并且定时t24向右移动,如图6的(E)中的箭头所指示的。
因此,输出信号SOP和SOM的差动输出信号(SOP-SOM)在“-VDD”和“0V”之间转变(图5的(F))。例如,在数字代码CD的值进一步减小的情况下,差动输出信号处于“-VDD”的时段(例如,从定时t21到定时t22的时段)的时间长度增加。
因此,如图4中所示,在数字代码CD的值高于中值M的情况下,差动输出信号(SOP-SOM)在“VDD”和“0V”之间转变。另外,数字代码CD的值越高,差动输出信号处于“VDD”的时段的时间长度变得越长。此外,在数字代码CD的值低于中值M的情况下,差动输出信号(SOP-SOM)在“-VDD”和“0V”之间转变。另外,数字代码CD的值越低,差动输出信号处于“-VDD”的时段的时间长度变得越长。
放大器电路1之后的扬声器19基于输出信号SOP和SOM的这种差动输出信号使例如诸如锥体之类的振动膜振动。这使得扬声器19输出具有包括在差动输出信号中的低频分量的信号的波形(图4的(C)中的波形W1)的声音。
如图1中所示,放大器电路1包括系统A的电路组,系统A包括环路滤波器12A、调制电路14A、预驱动器15A、虚设预驱动器45A和驱动器16A,以及系统B的电路组,系统B包括环路滤波器12B、调制电路14B、预驱动器15B、虚设预驱动器45B和驱动器16B,这使得有可能减少信号失真。
换句话说,例如,在如PTL 1中描述的技术那样利用差动运算放大器配置具有差动构造的环路滤波器的情况下,存在所谓的交叉失真发生的可能性。例如,如图4中所示,在数字代码CD位于中值M附近的情况下,差动输出信号(SOP-SOM)的脉冲宽度变窄。具体而言,如图7和图8中所示,在数字代码CD位于中值M附近的情况下,输出信号SOP的脉冲宽度与输出信号SOM的脉冲宽度基本上彼此相等,这使得差动输出信号(SOP-SOM)的脉冲宽度变窄。具有差动构造的环路滤波器可能无法关于如此窄的脉冲宽度执行期望的操作,并且在这种情况下,交叉失真发生。
相比之下,根据本实施例的放大器电路1包括两个环路滤波器12A和12B。环路滤波器12A基于电流Ip和输出信号SOP生成信号S1A,并且环路滤波器12B基于电流Im和输出信号SOM生成信号S1B。因而,在数字代码CD位于中值M附近的情况下,环路滤波器12A基于电流Ip和具有宽脉冲宽度的输出信号SOP进行操作(图7的(A)和图8的(A)),并且环路滤波器12B基于电流Im和具有宽脉冲宽度的输出信号SOM进行操作(图7的(B)和图8的(B))。因而,在放大器电路1中,有可能降低交叉失真发生的可能性。
此外,在放大器电路1中,环路滤波器12A和12B中的每一个设有两个积分电路31和33。这使得有可能增加放大器电路1中的开环增益。例如,在系统A的电路组中,环路滤波器12A的增益高,这使得有可能抑制由作为系统A的环路中的环路滤波器12A之后的电路的调制电路14A、预驱动器15A和驱动器16A造成的信号失真和噪声。同样,例如,在系统B的电路组中,环路滤波器12B的增益高,这使得有可能抑制由作为系统B的环路中的环路滤波器12B之后的电路的调制电路14B、预驱动器15B和驱动器16B造成的信号失真和噪声。因此,在放大器电路1中,有可能减少信号失真和噪声。
此外,在放大器电路1中,输出信号SOP被反馈到环路滤波器12A的积分电路31和积分电路33,并且输出信号SOM被反馈到环路滤波器12B的积分电路31和积分电路33。换句话说,环路滤波器12A和12B中的每一个设有两个积分电路31和33;因此,开环增益增加,这容易造成振荡。在放大器电路1中,执行到前级中积分电路31的反馈,并且还执行到后级中积分电路33的反馈。这使得有可能确保相位裕度并阻止振荡发生。因此,如上所述,在放大器电路1中,有可能通过高开环增益有效地减少信号失真和噪声。
(关于负电阻电路18的操作)
例如,增加环路滤波器12A中第一级中的积分电路31的增益使得有可能抑制由作为系统A的环路中的积分电路31之后的电路的反相器电路32、积分电路33、调制电路14A、预驱动器15A和驱动器16A造成的噪声。同样,增加环路滤波器12B中第一级中的积分电路31的增益使得有可能抑制由作为系统B的环路中的积分电路31之后的电路的反相器电路32、积分电路33、调制电路14B、预驱动器15B和驱动器16B造成的噪声。此外,在放大器电路1中,为了降低环路滤波器12A和12B中的第一级中的积分电路31的噪声,提供了负电阻电路18。下面详细描述负电阻电路18的操作。
例如,有可能将例如在环路滤波器12A、调制电路14A、预驱动器15A和驱动器16A中造成的噪声转换成要输入到环路滤波器12A的噪声。同样,有可能将例如在环路滤波器12B、调制电路14B、预驱动器15B和驱动器16B中造成的噪声转换成要输入到环路滤波器12B的噪声。有可能通过使大小为“VN/RF”的电流流入电阻器23来抵消这个噪声,其中“VN”是输入参考噪声,并且“RF”是电阻器23的电阻值。在放大器电路1中,通过提供负电阻电路18来抵消这些噪声。
图9图示了负电阻电路18的操作状态,并且图10图示了负电阻电路18的另一个操作状态。应该注意的是,在图9和图10中,未图示负电阻电路18(图3)的一部分。每次经过与信号Sramp的一个周期相等的时间时,负电阻电路18的操作状态在图9中所示的操作状态与图10中所示的操作状态之间切换。
在图9中所示的操作状态下,开关SW1、SW4、SW5和SW8被接通,并且开关SW2、SW3、SW6和SW7被关断。在这种情况下,端子Tp耦合到晶体管MP17的漏极和晶体管MP18的栅极,并且端子Tm耦合到晶体管MP17的栅极和晶体管MP18的漏极。这种耦合使得正反馈被施加在负电阻电路18中。因此,负电阻电路18有可能使端子Tp与端子Tm之间的电阻值为负。有可能例如通过以下表达式表示这个电阻值R。
[数学表达式1]
这里,gm是晶体管MP17和MP18的跨导,Rs是电阻器R12的电阻值,并且K是晶体管MP13和晶体管MP11的栅极宽度之比(图3)。由环路滤波器12A和12B中的第一级中的积分电路31造成的噪声被施加到这种负电阻器以生成电流。然后这个电流流入电阻器23,从而抵消环路滤波器12A和12B中的噪声。在这个示例中,电阻器R12的种类与环路滤波器12A和12B中的每一个中的电阻器23的种类相同,并且是多晶硅电阻器。在不正确的电阻电路18中,电阻器R12与电阻器23的种类彼此相同,这使得有可能消除多晶硅电阻器的工艺变化和温度波动,并且使得有可能有效地抵消环路滤波器12A和12B的第一级中的积分电路31的噪声。
在图10中所示的操作状态下,开关SW2、SW3、SW6和SW7被接通,并且开关SW1、SW4、SW5和SW8被关断。在这种情况下,端子Tp耦合到晶体管MP17的栅极和晶体管MP18的漏极,并且端子Tm耦合到晶体管MP17的漏极和晶体管MP18的栅极。这种耦合使得正反馈被施加在负电阻电路18中。因此,负电阻电路18有可能使端子Tp与端子Tm之间的电阻值为负。然后,由环路滤波器12A和12B中的第一级中的积分电路31造成的噪声被施加到负电阻器以生成电流。这个电流流入电阻器23,从而抵消了环路滤波器12A和12B中的噪声。
在经过与信号Sramp的一个周期相等的时间时,负电阻电路18的操作状态在图9中所示的操作状态与图10中所示的操作状态之间切换。例如,在图9中所示的操作状态下,端子Tp耦合到晶体管MP18的栅极,并且端子Tm耦合到晶体管MP17的栅极。例如,在图10中所示的操作状态下,端子Tp耦合到晶体管MP17的栅极,并且端子Tm耦合到晶体管MP18的栅极。换句话说,晶体管MP17和MP18在图9中的操作状态与图10中的操作状态之间改变。这使得有可能将由负电阻电路18中生成的闪烁噪声造成的低频噪声转换成高频噪声。因此,在放大器电路1中,有可能减少低频噪声。
因此,在放大器电路1中,提供负电阻电路18使得有可能抵消环路滤波器12A和12B中的第一级中的积分电路31的噪声。此外,在负电阻电路18中提供斩波器电路50使得有可能减少负电阻电路18中的低频噪声。
(关于高通滤波器17A和17B的操作)
接下来,下面以高通滤波器17A为例详细描述高通滤波器17A和17B的操作。
图11图示了高通滤波器17A的操作,其中(A)指示预驱动器15A的输出信号SOP的波形,(B)指示输出信号SOP的波形,(C)指示流入环路滤波器12A的电阻器23的反馈电流的波形,(D)指示流入高通滤波器17A的反馈电流的波形,并且(E)指示流入环路滤波器12A的电阻器23的反馈电流和流入高通滤波器17A的反馈电流的总电流(总反馈电流)的波形。
在定时t31,预驱动器15A将输出信号从高电平改变为低电平(图11的(A))。驱动器16A基于这个信号将输出信号SOP从低电平改变为高电平(图11的(B))。因而,流入环路滤波器12A的电阻器23的电流增加(图11的(C))。
此时,虚设预驱动器45A将输出信号从高电平改变为低电平,与预驱动器15A一样(图11的(A))。这个输出信号的转变是与输出信号SOP从低电平到高电平的转变相反的转变。响应于这个转变,流入高通滤波器17A的电流在定时t31瞬时减小,然后返回到“0”(图11的(D))。
因此,流入环路滤波器12A的电阻器23的反馈电流(图11的(C))和流入高通滤波器17A的反馈电流(图11的(D))的总电流(总反馈电流)不会突然增加,而是在定时t31温和地增加,如图11的(E)中所示。总反馈电流被加到环路滤波器12A的积分电路31的输入电流。
此后,在定时t32,预驱动器15A将输出信号从低电平改变为高电平(图11的(A))。驱动器16A基于这个信号将输出信号SOP从高电平改变为低电平(图11的(B))。因而,流入环路滤波器12A的电阻器23的电流减小(图11的(C))。
此时,虚设预驱动器45A将输出信号从低电平改变为高电平,与预驱动器15A一样(图11的(A))。这个输出信号的转变是与输出信号SOP从高电平到低电平的转变(图11的(B))相反的转变。响应于这个转变,流入高通滤波器17A的电流在定时t32瞬时增加,然后返回到“0”(图11的(D))。
因此,流入环路滤波器12A的电阻器23的反馈电流(图11的(C))和流入高通滤波器17A的反馈电流(图11的(D))的总电流(总反馈电流)不会突然减小,而是在定时t32温和地减小,如图11的(E)中所示。总反馈电流被加到环路滤波器12A的积分电路31的输入电流。
因此,在放大器电路1中,有可能防止环路滤波器12A和12B的积分电路31的输入电流急剧改变。这使得有可能减少由于积分电路31的转换速率(slew rate)而引起信号失真的可能性。换句话说,例如,在不提供高通滤波器17A和17B的情况下,图11的(C)中所示的电流被加到环路滤波器12A的积分电路31的输入电流;因此,这个输入电流有可能急剧改变。在这种情况下,在积分电路31中,存在造成非线性转换速率响应并且发生信号失真的可能性。相比之下,在放大器电路1中,提供高通滤波器17A和17B,这使得有可能防止环路滤波器12A和12B的积分电路31的输入电流急剧改变。这使得有可能降低信号失真发生的可能性。
因此,在放大器电路1中,提供了第一环路滤波器(环路滤波器12A)和第二环路滤波器(环路滤波器12B)。第一环路滤波器(环路滤波器12A)包括第一前级积分电路(积分电路31)、第一反相器电路(反相器电路32)和第一后级积分电路(积分电路33)。第一前级积分电路(积分电路31)接收第一电流(电流Ip)和与第一输出信号(输出信号SOP)对应的电流并且能够执行积分动作。第一反相器电路(反相器电路32)能够将第一前级积分电路(积分电路31)的输出信号反相。第一后级积分电路(积分电路33)能够通过接收第一反相器电路(反相器电路32)的输出信号和第一输出信号并执行积分动作来生成第一信号(信号S1A)。第二环路滤波器(环路滤波器12B)包括第二前级积分电路(积分电路31)、第二反相器电路(反相器电路32)和第二后级积分电路(积分电路33)。第二前级积分电路(积分电路31)接收第二电流(电流Im)和与第二输出信号(输出信号SOM)对应的电流并且能够执行积分动作。第二反相器电路(反相器电路32)能够将第二前级积分电路(积分电路31)的输出信号反相。第二后级积分电路(积分电路33)能够通过接收第二反相器电路(反相器电路32)的输出信号和第二输出信号(输出信号SOM)并执行积分动作来生成第二信号(信号S1B)。因而,在放大器电路1中,有可能降低交叉失真发生的可能性,并且有可能通过高开环增益有效地减少信号失真。
此外,在放大器电路1中,提供了能够作为具有负电阻值的电路进行操作的负电阻电路18,这使得有可能抵消环路滤波器12A和12B中的第一级中的积分电路31的噪声。
此外,在放大器电路1中,提供了第一电路(虚设预驱动器45A)和第一高通滤波器(高通滤波器17A)。第一电路(虚设预驱动器45A)生成与第一输出信号(输出信号SOP)的反相信号对应的第一反馈信号,并且第一高通滤波器(高通滤波器17A)允许第一反馈信号的高频分量从中通过。第一前级积分电路(积分电路31)基于第一电流(电流Ip)、与第一输出信号(输出信号SOP)对应的电流以及第一高通滤波器(高通滤波器17A)输出电流执行积分动作。此外,提供了第二电路(虚设预驱动器45B)和第二高通滤波器(高通滤波器17B)。第二电路(虚设预驱动器45B)生成与第二输出信号(输出信号SOM)的反相信号对应的第二反馈信号,并且第二高通滤波器(高通滤波器17B)允许第二反馈信号的高频分量从中通过。第二前级积分电路(积分电路31)基于第二电流(电流Im)、与第二输出信号(输出信号SOM)对应的电流以及第二高通滤波器(高通滤波器17B)的输出电流执行积分动作。因而,在放大器电路1中,有可能降低由于非线性转换速率响应而产生的信号失真的可能性。
[效果]
如上所述,在本实施例中,放大器电路1包括第一环路滤波器和第二环路滤波器。第一环路滤波器包括第一前级积分电路、第一反相器电路和第一后级积分电路。第一前级积分电路接收第一电流(电流Ip)和与第一输出信号对应的电流,并且能够执行积分动作。第一反相器电路能够将第一前级积分电路的输出信号反相。第一后级积分电路能够通过接收第一反相器电路的输出信号和第一输出信号并执行积分动作来生成第一信号。第二环路滤波器包括第二前级积分电路、第二反相器电路和第二后级积分电路。第二前级积分电路接收第二电流和与第二输出信号对应的电流,并且能够执行积分动作。第二反相器电路能够将第二前级积分电路的输出信号反相。第二后级积分电路能够通过接收第二反相器电路的输出信号和第二输出信号并执行积分动作来生成第二信号。因而,有可能减少信号失真。
[修改示例1]
在上述实施例中,提供了负电阻电路18,但这不是限制性的。取而代之,例如,如图12中所示的放大器电路1A那样,可以不提供负电阻电路18。
[修改示例2]
在上述实施例中,提供了虚设预驱动器45A和45B以及高通滤波器17A和17B,但这不是限制性的。取而代之,例如,如图13中所示的放大器电路1B那样,可以不提供虚设预驱动器45A和45B以及高通滤波器17A和17B。
上面已经参考实施例和修改示例描述了本技术,但是本技术不限于实施例等,并且可以以各种方式修改。
例如,如图14中所示的放大器电路1C那样,可以不提供负电阻电路18、虚设预驱动器45A和45B以及高通滤波器17A和17B。
应该注意的是,本文描述的效果仅仅是说明性的而非限制性的,并且可以提供其它效果。
应该注意的是,本技术可以具有以下配置。根据具有以下配置的本技术,有可能减少信号失真。
(1)
一种放大器电路,包括:
输入电路,被配置为基于输入信号生成包括第一电流和第二电流的差动电流;
第一环路滤波器,包括第一前级积分电路、第一反相器电路和第一后级积分电路,第一前级积分电路被配置为基于第一电流和与第一输出信号对应的电流执行积分动作,第一反相器电路被配置为将第一前级积分电路的输出信号反相,并且第一后级积分电路被配置为通过基于第一反相器电路的输出信号和第一输出信号执行积分动作来生成第一信号;
第一调制电路,被配置为通过利用预定信号调制第一信号来生成第一经调制的信号;
第一输出电路,被配置为基于第一经调制的信号生成第一输出信号;
第二环路滤波器,包括第二前级积分电路、第二反相器电路和第二后级积分电路,第二前级积分电路被配置为基于第二电流和与第二输出信号对应的电流执行积分动作,第二反相器电路被配置为将第二前级积分电路的输出信号反相,并且第二后级积分电路被配置为通过基于第二反相器电路的输出信号和第二输出信号执行积分动作来生成第二信号;
第二调制电路,被配置为通过利用预定信号调制第二信号来生成第二经调制的信号;以及
第二输出电路,被配置为基于第二经调制的信号生成第二输出信号。
(2)
根据(1)所述的放大器电路,还包括被配置为作为具有负电阻值的电路进行操作的负电阻电路,其中
输入电路使第一电流和第二电流流入第一节点和第二节点,
第一前级积分电路耦合到第一节点,
第二前级积分电路耦合到第二节点,以及
负电阻电路设置在第一节点和第二节点之间。
(3)
根据(2)所述的放大器电路,其中
负电阻电路包括
耦合到第一节点的第一端子,
耦合到第二节点的第二端子,
第一晶体管,具有被配置为耦合到第一端子的栅极以及被配置为耦合到第二端子的漏极,以及
第二晶体管,具有被配置为耦合到第二端子的栅极以及被配置为耦合到第一端子的漏极。
(4)
根据(1)至(3)中的任一项所述的放大器电路,还包括:
第一电路,被配置为生成与第一输出信号的反相信号对应的第一反馈信号;
第一高通滤波器,被配置为允许第一反馈信号的高频分量从中通过;
第二电路,被配置为生成与第二输出信号的反相信号对应的第二反馈信号;以及
第二高通滤波器,被配置为允许第二反馈信号的高频分量从中通过,其中
第一前级积分电路被配置为基于第一电流、与第一输出信号对应的电流以及第一高通滤波器的输出电流执行积分动作,以及
第二前级积分电路被配置为基于第二电流、与第二输出信号对应的电流以及第二高通滤波器的输出电流执行积分动作。
(5)
根据(1)至(4)中的任一项所述的放大器电路,其中
输入电路使第一电流和第二电流流入第一节点和第二节点,
第一前级积分电路包括
第一运算放大器电路,具有正输入端子、耦合到第一节点的负输入端子以及输出端子,
第一电容器,具有耦合到第一运算放大器电路的负输入端子的第一端子,以及耦合到第一运算放大器电路的输出端子的第二端子,以及
第一电阻器,具有被供应第一输出信号的第一端子,以及耦合到第一运算放大器电路的负输入端子的第二端子,以及
第二前级积分电路包括
第二运算放大器电路,具有正输入端子、耦合到第一节点的负输入端子以及输出端子,
第二电容器,具有耦合到第二运算放大器电路的负输入端子的第一端子,以及耦合到第一运算放大器电路的输出端子的第二端子,以及
第二电阻器,具有被供应第二输出信号的第一端子,以及耦合到第二运算放大器电路的负输入端子的第二端子。
本申请要求于2021年7月8日向日本专利局提交的日本专利优先权申请JP 2021-113811的权益,其全部内容通过引用并入本文。
应当理解的是,本领域技术人员可以根据设计要求和其它因素想到各种修改、组合、子组合和变更,只要它们在所附权利要求或其等同形式的范围内即可。
Claims (5)
1.一种放大器电路,包括:
输入电路,被配置为基于输入信号生成包括第一电流和第二电流的差动电流;
第一环路滤波器,包括第一前级积分电路、第一反相器电路和第一后级积分电路,第一前级积分电路被配置为基于第一电流和与第一输出信号对应的电流执行积分动作,第一反相器电路被配置为将第一前级积分电路的输出信号反相,并且第一后级积分电路被配置为通过基于第一反相器电路的输出信号和第一输出信号执行积分动作来生成第一信号;
第一调制电路,被配置为通过利用预定信号调制第一信号来生成第一经调制的信号;
第一输出电路,被配置为基于第一经调制的信号生成第一输出信号;
第二环路滤波器,包括第二前级积分电路、第二反相器电路和第二后级积分电路,第二前级积分电路被配置为基于第二电流和与第二输出信号对应的电流执行积分动作,第二反相器电路被配置为将第二前级积分电路的输出信号反相,并且第二后级积分电路被配置为通过基于第二反相器电路的输出信号和第二输出信号执行积分动作来生成第二信号;
第二调制电路,被配置为通过利用预定信号调制第二信号来生成第二经调制的信号;以及
第二输出电路,被配置为基于第二经调制的信号生成第二输出信号。
2.根据权利要求1所述的放大器电路,还包括被配置为作为具有负电阻值的电路进行操作的负电阻电路,其中
输入电路使第一电流和第二电流流入第一节点和第二节点,
第一前级积分电路耦合到第一节点,
第二前级积分电路耦合到第二节点,以及
负电阻电路设置在第一节点和第二节点之间。
3.根据权利要求2所述的放大器电路,其中
负电阻电路包括
耦合到第一节点的第一端子,
耦合到第二节点的第二端子,
第一晶体管,具有被配置为耦合到第一端子的栅极以及被配置为耦合到第二端子的漏极,以及
第二晶体管,具有被配置为耦合到第二端子的栅极以及被配置为耦合到第一端子的漏极。
4.根据权利要求1所述的放大器电路,还包括:
第一电路,被配置为生成与第一输出信号的反相信号对应的第一反馈信号;
第一高通滤波器,被配置为允许第一反馈信号的高频分量从中通过;
第二电路,被配置为生成与第二输出信号的反相信号对应的第二反馈信号;以及
第二高通滤波器,被配置为允许第二反馈信号的高频分量从中通过,其中
第一前级积分电路被配置为基于第一电流、与第一输出信号对应的电流以及第一高通滤波器的输出电流执行积分动作,以及
第二前级积分电路被配置为基于第二电流、与第二输出信号对应的电流以及第二高通滤波器的输出电流执行积分动作。
5.根据权利要求1所述的放大器电路,其中
输入电路使第一电流和第二电流流入第一节点和第二节点,
第一前级积分电路包括
第一运算放大器电路,具有正输入端子、耦合到第一节点的负输入端子以及输出端子,
第一电容器,具有耦合到第一运算放大器电路的负输入端子的第一端子,以及耦合到第一运算放大器电路的输出端子的第二端子,以及
第一电阻器,具有被供应第一输出信号的第一端子,以及耦合到第一运算放大器电路的负输入端子的第二端子,以及
第二前级积分电路包括
第二运算放大器电路,具有正输入端子、耦合到第一节点的负输入端子以及输出端子,
第二电容器,具有耦合到第二运算放大器电路的负输入端子的第一端子,以及耦合到第一运算放大器电路的输出端子的第二端子,以及
第二电阻器,具有被供应第二输出信号的第一端子,以及耦合到第二运算放大器电路的负输入端子的第二端子。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021113811A JP2023010042A (ja) | 2021-07-08 | 2021-07-08 | 増幅回路 |
JP2021-113811 | 2021-07-08 | ||
PCT/JP2022/005298 WO2023281791A1 (ja) | 2021-07-08 | 2022-02-10 | 増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117581475A true CN117581475A (zh) | 2024-02-20 |
Family
ID=84801553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280046645.1A Pending CN117581475A (zh) | 2021-07-08 | 2022-02-10 | 放大器电路 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2023010042A (zh) |
CN (1) | CN117581475A (zh) |
WO (1) | WO2023281791A1 (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7355473B2 (en) * | 2005-11-03 | 2008-04-08 | Amazion Electronics, Inc. | Filterless class D power amplifier |
US7332962B2 (en) * | 2005-12-27 | 2008-02-19 | Amazion Electronics, Inc. | Filterless class D power amplifier |
US7414471B2 (en) * | 2006-06-06 | 2008-08-19 | Texas Instruments Incorporated | Common-mode technique for a digital I/P class D loop |
-
2021
- 2021-07-08 JP JP2021113811A patent/JP2023010042A/ja active Pending
-
2022
- 2022-02-10 CN CN202280046645.1A patent/CN117581475A/zh active Pending
- 2022-02-10 WO PCT/JP2022/005298 patent/WO2023281791A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2023281791A1 (ja) | 2023-01-12 |
JP2023010042A (ja) | 2023-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10530309B2 (en) | Methods and circuits to reduce pop noise in an audio device | |
US7378904B2 (en) | Soft transitions between muted and unmuted states in class D audio amplifiers | |
KR101127461B1 (ko) | 고도의 선형 가변이득 증폭기 | |
US7292098B2 (en) | Operational amplifier | |
JP4274204B2 (ja) | D級増幅器 | |
JP2004343277A (ja) | 入力バッファ回路 | |
CN109004936B (zh) | 一种数字模拟转换器及数字功放子系统 | |
US9973156B2 (en) | Generation of voltage reference signals in a hybrid switched mode amplifier | |
JPWO2004010575A1 (ja) | パワーアンプ装置 | |
WO2023022848A1 (en) | Class-d amplifier with deadtime distortion compensation | |
CN108649959B (zh) | 一种数字模拟转换器及数字功放子系统 | |
US11218127B2 (en) | Power amplifier and overcurrent protection circuit | |
JP2006211523A (ja) | デジタルスイッチング回路 | |
US10367458B2 (en) | Signal amplifier | |
US20240322765A1 (en) | Amplifier circuit | |
CN117581475A (zh) | 放大器电路 | |
TWI836338B (zh) | 放大電路 | |
JP3941549B2 (ja) | D級増幅器 | |
KR20090034718A (ko) | 음성출력장치 및 음성출력 방법 | |
CN114884491A (zh) | 一种比较器电路、芯片和电子设备 | |
WO2020156161A1 (zh) | 数字模拟转换器、数字功放子系统、数字功放系统 | |
US11990870B2 (en) | Switched resistor for switched driver stage feedback loop | |
JPS63313903A (ja) | 増幅回路およびそれを用いた光通信システム | |
CN115021687B (zh) | 运算放大器和电子系统 | |
CN109104196A (zh) | 一种数字模拟转换器及数字功放子系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |