CN117577750A - 一种led芯片结构及其制备方法 - Google Patents

Abstract

本发明涉及半导体发光器件技术领域，具体涉及一种LED芯片结构及其制备方法，其中，LED芯片结构包括：衬底层；GaN缓冲层，位于所述衬底层的一侧表面；发光柱，位于部分所述GaN缓冲层背离所述衬底层的一侧，所述发光柱包括具有纳米孔的N型GaN柱以及位于所述N型GaN柱表面的I nGaN/GaN发光量子点柱；P型GaN层，位于所述发光柱的表面。所述LED芯片结构的发光效率高。

Description

一种LED芯片结构及其制备方法

技术领域

本发明涉及半导体发光器件技术领域，具体涉及一种LED芯片结构及其制备方法。

背景技术

微型发光二极管(Micro-LED)具有长寿命，高对比度，可实现高分辨率，响应速度快，更广的视角效果，丰富的色彩，超高的亮度和更低的功耗等。是如今非常热门的新一代的显示概念，将成为LED未来的发展方向。

全彩显示能力作为Micro-LED技术的关键技术指标，是研究热点和难点。GaN材料为一种宽带隙半导体材料，具有高电子迁移率和优异的光学性能，而GaN能带结构限制了其在实际应用中的表现，因此人们引入了InGaN材料作为GaN材料的补充，形成InGaN/GaN量子阱结构，当GaN与不同含量的铟(In)合金化时具有调节带隙和发光波长的能力，可以实现具有蓝色、绿色、红色等不同波长LED的制备。在InGaN/GaN量子阱结构中，InGaN量子阱作为LED的发光层，具有好的电学和光学性能，可以实现更高的发光效率和更长的寿命。但是，InN材料的晶格常数与GaN材料的晶格常数有一定的差异，这导致在生长InGaN量子阱时，容易晶格失配，应力很难释放，使位错缺陷密度增加。此外，In组分越高，InGaN材料与GaN材料越容易发生相分离，很难外延出高质量、高In组分的InGaN红光材料，从而限制了InGaN基红光LED芯片的发光效率提升及相关应用开发。因此，需要提供一种InGaN基长波段LED芯片结构及其制备方法。

发明内容

因此，本发明要解决的技术问题在于克服现有技术中LED芯片结构的发光效率低的缺陷，从而提供一种LED芯片结构及其制备方法。

本发明提供一种LED芯片结构，包括：衬底层；GaN缓冲层，位于所述衬底层的一侧表面；发光柱，位于部分所述GaN缓冲层背离所述衬底层的一侧，所述发光柱包括具有纳米孔的N型GaN柱以及位于所述N型GaN柱表面的InGaN/GaN发光量子点柱；P型GaN层，位于所述发光柱的表面。

可选的，纳米孔的数量为若干个，若干个纳米孔在所述N型GaN柱中均匀排布，任意的纳米孔的直径为20nm-90nm。

可选的，所述I nGaN/GaN发光量子点柱的宽度为2nm-10nm。

可选的，所述I nGaN/GaN发光量子点柱包括依次层叠的I nGaN/GaN发光量子点层，I nGaN/GaN发光量子点层的数量为1-9。

可选的，发光柱的数量为若干个，若干个发光柱呈阵列排布，任意相邻的发光柱之间的间距为600nm-1500nm，任意的发光柱的最大宽度为120nm-520nm。

可选的，在任意的发光柱中，纳米孔的总体积占N型GaN柱的体积的20％-70％。

可选的，I nGaN/GaN发光量子点柱的数量为若干个，若干个I nGaN/GaN发光量子点柱间隔排布，相邻I nGaN/GaN发光量子点柱之间的距离为10nm-50nm，任意的I nGaN/GaN发光量子点柱的直径为2nm-20nm。

可选的，所述N型GaN柱包括第一子N型GaN柱和位于所述N型GaN柱背离所述衬底层一侧表面的第二子N型GaN柱，所述第一子N型GaN柱的形状包括六棱柱，所述第二子N型GaN柱的横截面的面积自所述N型GaN层至所述P型GaN层方向递减。

可选的，所述发光柱的高度为300nm-1900nm，所述P型GaN层的厚度为50nm-250nm。

可选的，所述P型GaN层中P型导电粒子的掺杂浓度为10¹⁸cm^-3-10²⁰cm^-3，P型导电粒子包括镁。

可选的，还包括：位于所述GaN缓冲层背离所述衬底层一侧表面的N型GaN层，所述发光柱位于部分所述N型GaN层背离所述衬底层一侧表面。

可选的，所述N型GaN层中N型导电粒子的掺杂浓度为10¹⁸cm^-3-10²⁰cm^-3，N型导电粒子包括硅。

本发明还提供一种LED芯片结构的制备方法，包括：提供衬底层；在所述衬底层的一侧表面形成GaN缓冲层；在部分所述GaN缓冲层背离所述衬底层的一侧形成发光柱，所述发光柱包括具有纳米孔的N型GaN柱以及位于所述N型GaN柱表面的I nGaN/GaN发光量子点柱；在所述发光柱的表面形成P型GaN层。

可选的，在部分所述GaN缓冲层背离所述衬底层的一侧形成发光柱之前，还包括：在所述GaN缓冲层背离所述衬底层的一侧表面形成N型GaN层；在部分所述GaN缓冲层背离所述衬底层的一侧形成发光柱之后，所述发光柱位于部分所述N型GaN层背离所述衬底层的一侧表面。

可选的，在部分所述GaN缓冲层背离所述衬底层的一侧形成发光柱的步骤包括：在所述N型GaN层背离所述衬底层的一侧表面形成掩膜，所述掩膜暴露出部分所述N型GaN层，在所述掩膜暴露出的N型GaN层背离所述衬底层的一侧表面形成初始N型GaN发光柱，对所述初始N型GaN发光柱进行多孔化处理以形成具有纳米孔的N型GaN柱，之后在具有纳米孔的N型GaN柱的表面形成I nGaN/GaN发光量子点柱；形成P型GaN层之后，去除所述掩膜。

可选的，形成所述初始N型GaN发光柱的工艺包括：金属有机物化学气相沉积工艺。

可选的，在部分所述GaN缓冲层背离所述衬底层的一侧形成发光柱的步骤包括：在所述GaN缓冲层背离所述衬底层的一侧表面形成N型GaN层，在所述N型GaN层背离所述衬底层的一侧表面形成掩膜，所述掩膜暴露出部分N型GaN层，去除所述掩膜暴露出的N型GaN层以形成初始N型GaN发光柱，形成初始N型GaN发光柱之后去除掩膜，之后对所述初始N型GaN发光柱进行多孔化处理以形成具有纳米孔的N型GaN柱，在具有纳米孔的N型GaN柱的表面形成I nGaN/GaN发光量子点柱。

可选的，在具有纳米孔的N型GaN柱的表面形成I nGaN/GaN发光量子点柱的步骤包括：形成依次层叠的I nGaN/GaN发光量子点层。

可选的，对所述初始N型GaN发光柱进行多孔化处理的工艺包括：电化学刻蚀工艺；电化学刻蚀工艺的参数包括：采用的电解液包括草酸、氢氟酸或者硝酸，电解液的浓度为0.1M-0.3M，刻蚀电压为10V-20V，采用的负极包括铂电极或者金电极。

本发明技术方案，具有如下优点：

本发明提供的LED芯片结构，首先，发光柱位于部分GaN缓冲层背离衬底层的一侧表面，发光柱包括具有纳米孔的N型GaN柱以及位于所述N型GaN柱表面的I nGaN/GaN发光量子点柱，GaN缓冲层有利于减小衬底层与N型GaN柱之间的晶格失配，可以减少N型GaN柱与衬底层之间的失配应力和堆垛层错，其次，N型GaN柱中的纳米孔，有利于减小由于氮化镓的晶格常数与氮化铟的晶格常数不匹配导致的失配应力，降低缺陷密度；再次，纳米柱的比表面积大，有利于增加发光面积，再次，I nGaN/GaN发光量子点柱位于具有纳米孔的N型GaN柱表面，I nGaN/GaN发光量子点柱在N型GaN柱表面的纳米孔中，有利于应力弛豫，纳米孔还有利于掺入更多的铟，从而利于实现长波长发光，更精确调谐发光波长，提供更高质量的颜色，使LED芯片结构能够产生特定颜色的光，提高LED芯片结构的发光颜色的质量、发光效率和光学性能，综上，LED芯片结构的发光效率高。

进一步的，所述I nGaN/GaN发光量子点柱包括依次层叠的I nGaN/GaN发光量子点层，I nGaN/GaN发光量子点层的数量为1-9，多层的I nGaN/GaN发光量子点层中具有较多含量的I n，因此有利于提高LED芯片结构的发光效率。

进一步的，发光柱的数量为若干个，若干个发光柱呈阵列排布，任意相邻的发光柱之间的间距600nm-1500nm，任意的发光柱的最大宽度为120nm-520nm。一方面，若干个发光柱呈阵列排布，这样有利于LED芯片结构发出光的亮度的均匀性；另一方面，任意相邻的发光柱之间的间距为600nm-1500nm，任意的发光柱的最大宽度为120nm-520nm，有利于提高LED芯片结构发出光的亮度。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例提供的LED芯片结构的示意图；

图2为本发明另一实施例提供的LED芯片结构的示意图；

图3为本发明一实施例提供的LED芯片结构的制备方法的流程图；

图4-图10为本发明一实施例提供的LED芯片结构的制备方法的过程示意图；

图11-图17为本发明另一实施例提供的LED芯片结构的制备方法的过程示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例1

本实施例提供一种LED芯片结构，参考图1，包括：

衬底层1；

GaN缓冲层2，位于衬底层1的一侧表面；

发光柱3，位于部分GaN缓冲层2背离衬底层1的一侧，发光柱3包括具有纳米孔的N型GaN柱31以及位于N型GaN柱表面的I nGaN/GaN发光量子点柱32；

P型GaN层4，位于发光柱3的表面。

本实施例提供的LED芯片结构，首先，发光柱3位于部分GaN缓冲层2背离衬底层1的一侧表面，发光柱3包括具有纳米孔的N型GaN柱31以及位于所述N型GaN柱31表面的I nGaN/GaN发光量子点柱32，GaN缓冲层2有利于减小衬底层1与N型GaN柱31之间的晶格失配，可以减少N型GaN柱31与衬底层1之间的应力失配和堆垛层错，其次，N型GaN柱31中的纳米孔，有利于减小由于GaN的晶格常数与I nN的晶格常数不匹配导致的失配应力，降低缺陷密度；再次，纳米柱的比表面积大，有利于增加发光面积，再次，I nGaN/GaN发光量子点柱位于具有纳米孔的N型GaN柱表面，I nGaN/GaN发光量子点柱在N型GaN柱表面的纳米孔中，有利于应力弛豫，纳米孔还有利于掺入更多的铟，从而利于实现长波长发光，更精确调谐发光波长，提供更高质量的颜色，使LED芯片结构能够产生特定颜色的光，提高LED芯片结构的发光颜色的质量、发光效率和光学性能，综上，LED芯片结构的发光效率高。

在一个实施例中，衬底层1包括蓝宝石衬底。

在一个实施例中，GaN缓冲层2中不掺杂导电粒子。在一个实施例中，发光柱3的数量为若干个，若干个发光柱呈阵列排布，这样有利于LED芯片结构发出光的亮度的均匀性。

在一个实施例中，任意相邻的发光柱之间的间距为600nm-1500nm，例如800nm、1100nm、1200nm或者1300nm；若任意相邻的发光柱之间的间距小于600nm，则增加了制备发光柱的工艺难度，若任意相邻的发光柱之间的间距大于1500nm，则提高LED芯片结构发出光的亮度的效果不明显。

在一个实施例中，任意的发光柱3的最大宽度为120nm-520nm，例如150nm、200nm或者280nm。

在一个实施例中，在任意的发光柱中，纳米孔的总体积占N型GaN柱的体积的20％-70％，例如30％、40％或者60％。

在一个实施例中，纳米孔的数量为若干个，若干个纳米孔在N型GaN柱中均匀排布，具体的，纳米孔在N型GaN柱中由内向外均匀排布。

在一个实施例中，任意的纳米孔的直径为20nm-90nm，例如30nm、40nm或者75nm。纳米孔有利于减小由于氮化镓的晶格常数与氮化铟的晶格常数不匹配导致的应力，降低缺陷密度，且纳米孔还有利于掺入更多的铟，从而利于实现长波长发光。

在一个实施例中，I nGaN/GaN发光量子点柱32的宽度为2nm-10nm，例如3nm、5nm或者8nm，I nGaN/GaN发光量子点柱32的宽度为I nGaN/GaN发光量子点柱朝向N型GaN柱的一侧表面至I nGaN/GaN发光量子点柱背向N型GaN柱的一侧表面的距离。

在一个实施例中，I nGaN/GaN发光量子点柱32包括依次层叠的I nGaN/GaN发光量子点层，I nGaN/GaN发光量子点层的数量为1-9，例如4、5或者6；在其他实施例中，I nGaN/GaN发光量子点层的数量还可以是其他整数。I nGaN/GaN发光量子点层发射的光的波长为500nm至650nm，例如550nm或者600nm,多层的I nGaN/GaN发光量子点层中具有较多含量的In，因此有利于提高LED芯片结构的发光效率。

在一个实施例中，I nGaN/GaN发光量子点柱32的数量为若干个，若干个I nGaN/GaN发光量子点柱间隔排布，这样有利于LED芯片结构发出光的亮度均匀。

在一个实施例中，相邻I nGaN/GaN发光量子点柱之间的距离为10nm-50nm，例如35nm,40nm或者45nm，任意的I nGaN/GaN发光量子点柱的直径为2nm-20nm，例如10nm,15nm或者18nm。

在一个实施例中，N型GaN柱31包括第一子N型GaN柱和位于N型GaN柱背离衬底层1一侧表面的第二子N型GaN柱，第一子N型GaN柱的形状包括六棱柱，第二子N型GaN柱的横截面的面积自所述N型GaN层至所述P型GaN层方向递减。第一子N型GaN柱的侧壁是(101-0)-面非极性面，第二子N型GaN柱的侧壁是(11-01)-面半极性面，第二子N型GaN柱的顶面是(0001)面极性面，(101-0)-面非极性面的GaN特有自发极化和压电极化，可以降低辐射复合速率，导致量子限制斯塔克效应(QCSE)，(11-01)-面半极性面和(101-0)面非极性面可以最大限度地减少自发极化，从而获得更快的辐射寿命，提高LED芯片结构的发光效率。

在一个实施例中，发光柱3的高度为300nm-1900nm，例如500nm、1000nm或者1500nm；若发光柱3的高度小于300nm，则提高纳米柱的比表面积的效果不明显，增加发光面积的效果不明显，提高LED芯片结构的发光效率的效果不明显。

在一个实施例中，P型GaN层4的厚度为50nm-250nm，例如80nm。

在一个实施例中，P型GaN层4中P型导电粒子的掺杂浓度为10¹⁸cm^-3-10²⁰cm^-3，例如10¹⁹cm^-3，P型导电粒子包括镁。

在一个实施例中，GaN缓冲层2的厚度为2.8μm-3.2μm，例如3μm。

在另一个实施例中，参考图2，LED芯片结构还包括：还包括：位于GaN缓冲层2背离衬底层1一侧表面的N型GaN层5，发光柱3位于部分N型GaN层5背离衬底层1一侧表面。

在一个实施例中，N型GaN层5的厚度为1.8μm-2.2μm，例如2μm。

在一个实施例中，N型GaN层5中N型导电粒子的掺杂浓度为10¹⁸cm^-3-10²⁰cm^-3，例如10¹⁹cm^-3，N型导电粒子包括硅。

实施例2

本实施例提供一种LED芯片结构的制备方法，参考图3，包括以下步骤：

步骤S1：提供衬底层；

步骤S2：在衬底层的一侧表面形成GaN缓冲层；

步骤S3：在部分GaN缓冲层背离衬底层的一侧形成发光柱，发光柱包括具有纳米孔的N型GaN柱以及位于N型GaN柱表面的I nGaN/GaN发光量子点柱；

步骤S4：在发光柱的表面形成P型GaN层。

下面结合参考图4-图10对实施例提供的LED芯片结构的制备方法进行详细描述。

参考图4，提供衬底层1；在衬底层1的一侧表面形成GaN缓冲层2。

参考图5-图10，在部分GaN缓冲层2背离衬底层1的一侧形成发光柱3，发光柱3包括具有纳米孔的N型GaN柱31以及位于N型GaN柱31表面的I nGaN/GaN发光量子点柱32。

在部分GaN缓冲层2背离所述衬底层1的一侧形成发光柱3的步骤包括：参考图6，在GaN缓冲层2背离衬底层1的一侧表面形成N型GaN层300，在N型GaN层300背离衬底层1的一侧表面形成掩膜M，掩膜M暴露出部分N型GaN层300，参考图7，去除掩膜M暴露出的N型GaN层300以形成初始N型GaN发光柱30，参考图8，形成初始N型GaN发光柱30后去除掩膜M，参考图9，之后对初始N型GaN发光柱30进行多孔化处理以形成具有纳米孔的N型GaN柱31，参考图10，在具有纳米孔的N型GaN柱31的表面形成I nGaN/GaN发光量子点柱31。

在一个实施例中，形成GaN缓冲层2的工艺包括金属有机气相沉积工艺或者分子束外延工艺。

在一个实施例中，在N型GaN层300背离衬底层1的一侧表面形成掩膜M的步骤包括：参考图5，在N型GaN层300背离衬底层1的一侧表面形成初始掩膜M0，之后去除部分初始掩膜M0，形成掩膜M，掩膜M暴露出部分N型GaN层300。

在一个实施例中，掩膜M包括二氧化硅掩膜，掩膜M的厚度为28nm-35nm,例如30nm。掩膜M暴露出的N型GaN层300的形状包括六边形，优选为正六边形。

在一个实施例中，形成初始掩膜M0的工艺包括磁控溅射工艺。

在一个实施例中，去除部分初始掩膜的工艺包括纳米压印工艺或光刻工艺。

在一个实施例中，去除掩膜M暴露出的N型GaN层300以形成初始N型GaN发光柱30的工艺包括刻蚀工艺。

在一个实施例中，对所述初始N型GaN发光柱30进行多孔化处理的工艺包括：电化学刻蚀工艺。

在一个实施例中，电化学刻蚀工艺的参数包括：采用的电解液包括草酸、氢氟酸或者硝酸，电解液的浓度为0.1M-0.3M，例如0.2M；刻蚀电压为10V-20V，例如15V，采用的负极包括铂电极或者金电极。

在一个实施例中，在具有纳米孔的N型GaN柱31的表面形成I nGaN/GaN发光量子点柱32的步骤包括：形成依次层叠的I nGaN/GaN发光量子点层。

参考图10，在发光柱3的表面形成P型GaN层4。

实施例3

本实施例提供一种LED芯片结构的制备方法，与实施例2提供的LED芯片结构的制备方法的区别在于：在部分GaN缓冲层背离衬底层的一侧形成发光柱之前，还包括：在GaN缓冲层背离衬底层的一侧表面形成N型GaN层；在部分GaN缓冲层背离衬底层的一侧形成发光柱之后，发光柱位于部分N型GaN层背离衬底层的一侧表面。

下面结合参考图11-图17对实施例提供的LED芯片结构的制备方法进行详细描述。

参考图11，提供衬底层1；在衬底层1的一侧表面形成GaN缓冲层2；在GaN缓冲层背离衬底层的一侧表面形成N型GaN层5。

在部分GaN缓冲层2背离衬底层1的一侧形成发光柱，发光柱包括具有纳米孔的N型GaN柱以及位于N型GaN柱表面的I nGaN/GaN发光量子点柱。

结合参考图12-图16，在部分GaN缓冲层2背离衬底层1的一侧形成发光柱的步骤包括：参考图13，在N型GaN层5背离衬底层1的一侧表面形成掩膜M，掩膜M暴露出部分N型GaN层5，参考图14，在掩膜M暴露出的N型GaN层5背离衬底层1的一侧表面形成初始N型GaN发光柱310，参考图15，对初始N型GaN发光柱310进行多孔化处理以形成具有纳米孔的N型GaN柱31，之后参考图16，在具有纳米孔的N型GaN柱31的表面形成I nGaN/GaN发光量子点柱32。

参考图12，在N型GaN层5背离衬底层1的一侧表面形成掩膜M的步骤包括：在N型GaN层5背离衬底层1的一侧表面形成初始掩膜M0，之后去除部分初始掩膜M0，形成掩膜M，掩膜M暴露出部分N型GaN层5。

在一个实施例中，形成初始N型GaN发光柱310的工艺包括：金属有机物化学气相沉积工艺。

参考图17，在发光柱3的表面形成P型GaN层4，形成P型GaN层4之后，去除掩膜。

关于本实施例与前一实施例相同的部分不再详述。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (19)

1.一种LED芯片结构，其特征在于，包括：

衬底层；

GaN缓冲层，位于所述衬底层的一侧表面；

发光柱，位于部分所述GaN缓冲层背离所述衬底层的一侧，所述发光柱包括具有纳米孔的N型GaN柱以及位于所述N型GaN柱表面的InGaN/GaN发光量子点柱；

P型GaN层，位于所述发光柱的表面。

2.根据权利要求1所述的LED芯片结构，其特征在于，纳米孔的数量为若干个，若干个纳米孔在所述N型GaN柱中均匀排布，任意的纳米孔的直径为20nm-90nm。

3.根据权利要求1所述的LED芯片结构，其特征在于，所述InGaN/GaN发光量子点柱的宽度为2nm-10nm。

4.根据权利要求1所述的LED芯片结构，其特征在于，所述InGaN/GaN发光量子点柱包括依次层叠的InGaN/GaN发光量子点层，InGaN/GaN发光量子点层的数量为1-9。

5.根据权利要求1所述的LED芯片结构，其特征在于，发光柱的数量为若干个，若干个发光柱呈阵列排布，任意相邻的发光柱之间的间距为600nm-1500nm，任意的发光柱的最大宽度为120nm-520nm。

6.根据权利要求5所述的LED芯片结构，其特征在于，在任意的发光柱中，纳米孔的总体积占N型GaN柱的体积的20％-70％。

7.根据权利要求1所述的LED芯片结构，其特征在于，InGaN/GaN发光量子点柱的数量为若干个，若干个InGaN/GaN发光量子点柱间隔排布，相邻InGaN/GaN发光量子点柱之间的距离为10nm-50nm，任意的InGaN/GaN发光量子点柱的直径为2nm-20nm。

8.根据权利要求1所述的LED芯片结构，其特征在于，所述N型GaN柱包括第一子N型GaN柱和位于所述N型GaN柱背离所述衬底层一侧表面的第二子N型GaN柱，所述第一子N型GaN柱的形状包括六棱柱，所述第二子N型GaN柱的横截面的面积自所述N型GaN层至所述P型GaN层方向递减。

9.根据权利要求1所述的LED芯片结构，其特征在于，所述发光柱的高度为300nm-1900nm，所述P型GaN层的厚度为50nm-250nm。

10.根据权利要求1所述的LED芯片结构，其特征在于，所述P型GaN层中P型导电粒子的掺杂浓度为10¹⁸cm^-3-10²⁰cm^-3，P型导电粒子包括镁。

11.根据权利要求1所述的LED芯片结构，其特征在于，还包括：位于所述GaN缓冲层背离所述衬底层一侧表面的N型GaN层，所述发光柱位于部分所述N型GaN层背离所述衬底层一侧表面。

12.根据权利要求11所述的LED芯片结构，其特征在于，所述N型GaN层中N型导电粒子的掺杂浓度为10¹⁸cm^-3-10²⁰cm^-3，N型导电粒子包括硅。

13.一种LED芯片结构的制备方法，其特征在于，包括：

提供衬底层；

在所述衬底层的一侧表面形成GaN缓冲层；

在部分所述GaN缓冲层背离所述衬底层的一侧形成发光柱，所述发光柱包括具有纳米孔的N型GaN柱以及位于所述N型GaN柱表面的InGaN/GaN发光量子点柱；

在所述发光柱的表面形成P型GaN层。

14.根据权利要求13所述的LED芯片结构的制备方法，其特征在于，在部分所述GaN缓冲层背离所述衬底层的一侧形成发光柱之前，还包括：在所述GaN缓冲层背离所述衬底层的一侧表面形成N型GaN层；

在部分所述GaN缓冲层背离所述衬底层的一侧形成发光柱之后，所述发光柱位于部分所述N型GaN层背离所述衬底层的一侧表面。

15.根据权利要求14所述的LED芯片结构的制备方法，其特征在于，在部分所述GaN缓冲层背离所述衬底层的一侧形成发光柱的步骤包括：

在所述N型GaN层背离所述衬底层的一侧表面形成掩膜，所述掩膜暴露出部分所述N型GaN层，在所述掩膜暴露出的N型GaN层背离所述衬底层的一侧表面形成初始N型GaN发光柱，对所述初始N型GaN发光柱进行多孔化处理以形成具有纳米孔的N型GaN柱，之后在具有纳米孔的N型GaN柱的表面形成InGaN/GaN发光量子点柱；

形成P型GaN层之后，去除所述掩膜。

16.根据权利要求15所述的LED芯片结构的制备方法，其特征在于，形成所述初始N型GaN发光柱的工艺包括：金属有机物化学气相沉积工艺。

17.根据权利要求13所述的LED芯片结构的制备方法，其特征在于，在部分所述GaN缓冲层背离所述衬底层的一侧形成发光柱的步骤包括：在所述GaN缓冲层背离所述衬底层的一侧表面形成N型GaN层，在所述N型GaN层背离所述衬底层的一侧表面形成掩膜，所述掩膜暴露出部分N型GaN层，去除所述掩膜暴露出的N型GaN层以形成初始N型GaN发光柱，形成初始N型GaN发光柱之后去除掩膜，之后对所述初始N型GaN发光柱进行多孔化处理以形成具有纳米孔的N型GaN柱，在具有纳米孔的N型GaN柱的表面形成InGaN/GaN发光量子点柱。

18.根据权利要求15或者17所述的LED芯片结构的制备方法，其特征在于，在具有纳米孔的N型GaN柱的表面形成InGaN/GaN发光量子点柱的步骤包括：形成依次层叠的InGaN/GaN发光量子点层。

19.根据权利要求15或者17所述的LED芯片结构的制备方法，其特征在于，对所述初始N型GaN发光柱进行多孔化处理的工艺包括：电化学刻蚀工艺；

电化学刻蚀工艺的参数包括：采用的电解液包括草酸、氢氟酸或者硝酸，电解液的浓度为0.1M-0.3M，刻蚀电压为10V-20V，采用的负极包括铂电极或者金电极。