CN117573044B - 一种拼接实现扩展ddrc位宽的方法及装置 - Google Patents

一种拼接实现扩展ddrc位宽的方法及装置 Download PDF

Info

Publication number
CN117573044B
CN117573044B CN202410076032.3A CN202410076032A CN117573044B CN 117573044 B CN117573044 B CN 117573044B CN 202410076032 A CN202410076032 A CN 202410076032A CN 117573044 B CN117573044 B CN 117573044B
Authority
CN
China
Prior art keywords
ddrc
data
module
modules
bit width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410076032.3A
Other languages
English (en)
Other versions
CN117573044A (zh
Inventor
罗长兴
王艳敏
贾弘翊
韦嶔
张红荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc
Original Assignee
XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc filed Critical XI'AN INTELLIGENCE SILICON TECHNOLOGY Inc
Priority to CN202410076032.3A priority Critical patent/CN117573044B/zh
Publication of CN117573044A publication Critical patent/CN117573044A/zh
Application granted granted Critical
Publication of CN117573044B publication Critical patent/CN117573044B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及一种拼接实现扩展DDRC位宽的方法及装置，该方法包括：接收第一配置选择信号，将控制命令同步传输至多个DDRC模块；多个DDRC模块根据控制命令分别获取数据；对多个DDRC模块获取的数据进行处理完成读操作或写操作；其中，每个DDRC模块的在根据控制命令获取数据时，根据自身的位宽大小，按照从低位到高位的顺序依次获取数据。本发明的方法利用多个小位宽的DDRC模块拼接实现与大位宽DDR的位宽匹配，使用多个DDRC模块拼接的方式能够对多组数据并行处理，能够有效提高DDRC模块的运算速度。

Description

一种拼接实现扩展DDRC位宽的方法及装置
技术领域
本发明属于DDRC（DDR controller，内存控制器）设计技术领域，具体涉及一种拼接实现扩展DDRC位宽的方法及装置。
背景技术
DDRC是DDR（Double Data Rate RAM，双倍速率存储器）与外界交互的重要组成部分，在不同的应用场景，对DDRC的要求也各不一致。当DDR位宽较高时，会导致现有的DDRC与DDR颗粒位宽不匹配。在这种情况下，重新设计或修改DDRC与PHY（physical，DDRC与DDR交互的物理层接口）的难度较大。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种拼接实现扩展DDRC位宽的方法及装置。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种拼接实现扩展DDRC位宽的方法，包括：接收第一配置选择信号，将控制命令同步传输至多个DDRC模块；
所述多个DDRC模块根据所述控制命令分别获取数据；
对所述多个DDRC模块获取的数据进行处理完成读操作或写操作；
其中，每个DDRC模块的在根据所述控制命令获取数据时，根据自身的位宽大小，按照从低位到高位的顺序依次获取数据。
在本发明的一个实施例中，所述拼接实现扩展DDRC位宽的方法，还包括：
接收第二配置选择信号，将所述控制命令传输至一个目标DDRC模块；
所述目标DDRC模块根据所述控制命令获取数据后完成读操作或写操作。
在本发明的一个实施例中，当DDRC模块的位宽与外部DDR的位宽不匹配时，接收所述第一配置选择信号；
当DDRC模块的位宽与外部DDR的位宽匹配时，接收所述第二配置选择信号。
在本发明的一个实施例中，所述控制命令包括操作命令、处理数据地址以及控制时序参数。
在本发明的一个实施例中，所述多个DDRC模块根据所述控制命令分别获取数据，包括：
每个DDRC模块根据自身的位宽大小，按照从低位到高位的顺序依次读入通过PHY获取的外部DDR中的数据；
相应地，对所述多个DDRC模块获取的数据进行处理完成读操作，包括：
将多个DDRC模块中的数据按照从低位到高位的顺序发送至dr_fifo中存储完成读操作。
在本发明的一个实施例中，所述多个DDRC模块根据所述控制命令分别获取数据，包括：
每个DDRC模块根据自身的位宽大小，按照从低位到高位的顺序依次读入dw_fifo中的数据；
相应地，对所述多个DDRC模块获取的数据进行处理完成写操作，包括：
将多个DDRC模块中的数据按照从低位到高位的顺序进行拼接，将拼接后的数据通过PHY传输至外部DDR中完成写操作。
本发明提供了一种拼接实现扩展DDRC位宽的装置，包括：DDRC选择模块，多个DDRC模块和数据处理模块，其中，
所述DDRC选择模块，用于接收第一配置选择信号，将控制命令同步传输至所述多个DDRC模块；
所述多个DDRC模块，用于根据所述控制命令分别获取数据；
所述数据处理模块，对所述多个DDRC模块获取的数据进行处理完成读操作或写操作；
其中，每个DDRC模块的在根据所述控制命令获取数据时，根据自身的位宽大小，按照从低位到高位的顺序依次获取数据。
在本发明的一个实施例中，所述DDRC选择模块，还用于接收第二配置选择信号，将所述控制命令传输至多个DDRC模块中的一个目标DDRC模块；
所述目标DDRC模块，用于根据所述控制命令获取数据。
在本发明的一个实施例中，所述多个DDRC模块的结构相同。
与现有技术相比，本发明的有益效果在于：
1. 本发明的拼接实现扩展DDRC位宽的方法，利用多个小位宽的DDRC模块拼接实现与大位宽DDR的位宽匹配，由于多个小位宽DDRC使用相同时钟，并且地址和命令总线相同，所以时序总是相同的，在数据传输时，在对多个小位宽的DDRC模块进行拼接操作，就可以达到扩展位宽的作用。
2. 本发明的拼接实现扩展DDRC位宽的方法，使用多个DDRC模块拼接的方式能够对传输数据并行处理，能够有效提高DDRC模块的运算速度。
附图说明
图1是本发明实施例提供的一种拼接实现扩展DDRC位宽的方法的示意图；
图2是本发明实施例提供的一种拼接实现扩展DDRC位宽的装置的结构框图；
图3是本发明实施例提供的一种拼接实现DDRC×72的装置示意图。
具体实施方式
第一方面，本发明实施例提供了一种拼接实现扩展DDRC位宽的方法，请参见图1，图1是本发明实施例提供的一种拼接实现扩展DDRC位宽的方法的示意图，如图1所示，本实施例的拼接实现扩展DDRC位宽的方法，包括：
步骤1：接收第一配置选择信号，将控制命令同步传输至多个DDRC模块；
可选地，控制命令包括操作命令、处理数据地址以及控制时序参数，其中，操作命令包括读操作命令和写操作命令。
步骤2：多个DDRC模块根据控制命令分别获取数据；
其中，每个DDRC模块的在根据控制命令获取数据时，根据自身的位宽大小，按照从低位到高位的顺序依次获取数据。
示例性地，使用两个相同的DDRC×40模块拼接传输72bit位宽的数据，其中，一个DDRC模块操作的数据为72bit中的[39:0]，另一个DDRC模块操作的数据为72bit中的[71:40]。
步骤3：对多个DDRC模块获取的数据进行处理完成读操作或写操作。
在一个可选的实施例中，本实施例的拼接实现扩展DDRC位宽的方法，还包括：接收第二配置选择信号，将控制命令传输至一个目标DDRC模块；目标DDRC模块根据控制命令获取处理数据后完成读操作或写操作。
在本实施例中，当DDRC模块的位宽与外部DDR的位宽不匹配时，即DDRC模块的位宽小于外部DDR的位宽，则接收第一配置选择信号；当DDRC模块的位宽与外部DDR的位宽匹配时，即DDRC模块的位宽超过外部DDR的位宽，则接收第二配置选择信号。
在一个可选的实施例中，多个DDRC模块根据控制命令分别获取数据，包括：每个DDRC模块根据自身的位宽大小，按照从低位到高位的顺序依次读入通过PHY获取的外部DDR中的数据。
在本实施例中，将多个DDRC模块接收的控制命令通过dfi接口传输至PHY，通过PHY读取外部DDR中对应地址的数据。
示例性地，使用两个相同的DDRC×40模块拼接实现72bit位宽，即两个相同的DDRC×40模块拼接为DDRC×72进行数据的读操作时，PHY将从外部DDR获取的72bit位宽的串行数据转换为并行数据read_data[575:0]，并通过dfi接口传输至DDRC×72，其中，一个DDRC模块ddrc_1读入低位[319:0]，另一个DDRC模块ddrc_2读入高位[575:319]。
相应地，对多个DDRC模块获取的数据进行处理完成读操作，包括：将多个DDRC模块中的数据按照从低位到高位的顺序发送至dr_fifo（读数据缓存器）中存储完成读操作。
示例性地，将来自DDRC模块ddrc_1的数据[319:0]和DDRC模块ddrc_2的数据[575:319]按照从低位到高位的顺序发送至dr_fifo中，即，将DDRC模块ddrc_1与dr_fifo的低bit位的数据总线连接，将DDRC模块ddrc_2与dr_fifo的高bit位的数据总线连接，从而实现[575:0]bit数据的存储。
在一个可选的实施例中，多个DDRC模块根据控制命令分别获取数据，包括：每个DDRC模块根据自身的位宽大小，按照从低位到高位的顺序依次读入dw_fifo（写数据缓存器）中的数据。
示例性地，以两个相同的DDRC×40模块拼接实现72bit位宽数据的写操作为例，两个DDRC×40模块根据接收的控制命令从dw_fifo中获取处理数据，其中，一个DDRC模块ddrc_1获取数据data[319:0]，另一个DDRC模块ddrc_2获取数据data[575:319]。
相应地，对多个DDRC模块获取的数据进行处理完成写操作，包括：将多个DDRC模块中的数据按照从低位到高位的顺序进行拼接，将拼接后的数据通过PHY传输至外部DDR中完成写操作。
示例性地，将两个DDRC×40模块输出的写数据拼接为data[575:0]，dqs[8:0]，然后通过dfi接口传输给PHY，利用PHY将数据传输至外部DDR×72。
本发明实施例的拼接实现扩展DDRC位宽的方法，利用多个小位宽的DDRC模块拼接实现与大位宽DDR的位宽匹配，由于多个小位宽DDRC使用相同时钟，并且地址和命令总线相同，所以时序总是相同的，在数据传输时，在对多个小位宽的DDRC模块进行拼接操作，就可以达到扩展位宽的作用。本发明方法使用多个DDRC模块拼接的方式能够对传输数据并行处理，能够有效提高DDRC模块的运算速度。其次，本发明实施例的拼接实现扩展DDRC位宽的方法，还可以选择只使用某一个DDRC模块，即同时兼容小位宽的DDR，灵活性强，复用性强，易于实现并且可以灵活用于DDRC位宽的拓展。
第二方面，本发明实施例提供了一种拼接实现扩展DDRC位宽的装置，请参见图2，图2是本发明实施例提供的一种拼接实现扩展DDRC位宽的装置的结构框图，如图2所示，本实施例的拼接实现扩展DDRC位宽的装置包括：DDRC选择模块，多个DDRC模块和数据处理模块。
其中，DDRC选择模块用于接收第一配置选择信号，将控制命令同步传输至多个DDRC模块；多个DDRC模块用于根据控制命令分别获取数据，数据处理模块用于对多个DDRC模块获取的数据进行处理完成读操作或写操作。其中，每个DDRC模块的在根据控制命令获取数据时，根据自身的位宽大小，按照从低位到高位的顺序依次获取数据。
在一个可选的实施例中，DDRC选择模块还用于接收第二配置选择信号，将控制命令传输至多个DDRC模块中的一个目标DDRC模块；目标DDRC模块用于根据所述控制命令获取数据。
在本实施例中，当DDRC模块的位宽与外部DDR的位宽不匹配时，即DDRC模块的位宽小于外部DDR的位宽，则接收第一配置选择信号；当DDRC模块的位宽与外部DDR的位宽匹配时，即DDRC模块的位宽超过外部DDR的位宽，则接收第二配置选择信号。
在本实施例中，多个DDRC模块均为结构相同DDRC，例如可以均采用DDR2、DDR3或DDR4等版本。
关于该拼接实现扩展DDRC位宽的装置的具体内容以及相应的有益效果，请参见第一方面提供的拼接实现扩展DDRC位宽的方法的相关内容，在此不做赘述。
需要说明的是，本实施例的拼接实现扩展DDRC位宽的装置，在设计本身不对进行拼接的DDRC模块的功能和设计进行改动，因此不需要知道DDRC模块内部的具体设计，实现非常简单。
进一步地，以相同的两个DDRC×40拼接形成DDRC×72为例，对本实施例的拼接实现扩展DDRC位宽的方法及装置进行说明。请参见图3，图3是本发明实施例提供的一种拼接实现DDRC×72的装置示意图。如图3所示，DDRC×72的装置是72bit的DDRC，它由DDRC选择模块ddrc mux，两个相同DDRC×40模块ddrc_1、ddrc_2和一个数据处理模块构成。
DDRC选择模块ddrc mux选择使用的DDRC×40模块，当外界DDR位宽大于40bit，如72bit时，DDRC选择模块ddrc mux将操作命令cmd、数据地址addr以及配置参数例如控制时序参数，同时传输给两个DDRC×40模块ddrc_1和ddrc_2。
在写操作时，DDRC×40模块ddrc_1从dw_fifo中获取wr_data[319:0]，DDRC×40模块ddrc_2从dw_fifo中获取wr_data[575:319]，由于两个DDRC×40模块完全相同，输入的控制命令相同，执行的功能也相同，因此，在时序上保持高度一致。两个DDRC×40模块输出的写数据经过数据处理模块与PHY交互。数据处理模块内部将两个DDRC×40模块输出信号拼接为完整的数据data[575:0]，dqs[8:0]，然后通过dfi接口传输给PHY，通过PHY将数据DQ[71:0]发送给外部DDR，完成写操作。
在读操作时，利用dif接口将两个DDRC×40模块ddrc_1和ddrc_2接收的控制命令传输至PHY，PHY根据接收的来自两个DDRC×40模块ddrc_1和ddrc_2的控制命令从外部DDR获取数据DQ[71:0]，PHY将从外部DDR获取的72bit位宽的串行数据转换为并行数据read_data[575:0]，并通过dfi接口传输至DDRC×72的数据处理模块中，DDRC×40模块ddrc_1从数据处理模块读入低位数据rd_data [319:0]，DDRC×40模块ddrc_2从数据处理模块读入高位数据rd_data[575:319]，再将来自DDRC模块ddrc_1的数据[319:0]和DDRC模块ddrc_2的数据[575:319]按照从低位到高位的顺序发送至dr_fifo中，即，将DDRC模块ddrc_1与dr_fifo的低bit位的数据总线连接，将DDRC模块ddrc_2与dr_fifo的高bit位的数据总线连接，从而完成读操作。
当外接DDR位宽为40bit时，DDRC选择模块ddrc mux可以选择只使用某一个DDRC×40模块，即，将操作命令cmd、数据地址addr以及配置参数例如控制时序参数传输给一个DDRC×40模块ddrc_1或ddrc_2。单独使用一个DDRC×40模块完成数据的读写操作，具体实现方式与现有的DDRC实现方式一致，在不做赘述。
值得注意的是，本实施例的DDRC×72的装置，不仅仅可以实现基本的读写操作，对于DDRC×40模块自身所具备的功能，例如DBI（数据总线翻转）功能和DM（数据掩码）功能也同样支持。当打开DBI/DM功能时，该DDRC×72的装置内部会同步打开两个DDRC×40模块的DBI/DM使能，DBI/DM信号的[71:0]会按分别传输给内部的DDRC×40模块。当DDRC×40模块对数据操作完成后，通过数据处理模块拼接为完整的数据传输到PHY。
同样地，若采用的DDRC模块也支持dual rank（双rank）、address mirror（地址镜像）等功能，则利用其拼接实现扩展DDRC位宽的装置也支持同样的功能。在本实施例中，DDRC模块可以支持DDR2、DDR3或DDR4等版本。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (5)

1.一种拼接实现扩展DDRC位宽的方法，其特征在于，包括：
接收第一配置选择信号，将控制命令同步传输至多个DDRC模块；
所述多个DDRC模块根据所述控制命令分别获取数据；包括：每个DDRC模块根据自身的位宽大小，按照从低位到高位的顺序依次读入通过PHY获取的外部DDR中的数据，具体地，将多个DDRC模块接收的控制命令通过dfi接口传输至PHY，通过PHY读取外部DDR中对应地址的数据；以及每个DDRC模块根据自身的位宽大小，按照从低位到高位的顺序依次读入dw_fifo中的数据；
对所述多个DDRC模块获取的数据进行处理完成读操作或写操作；
其中，对所述多个DDRC模块获取的数据进行处理完成读操作，包括：将多个DDRC模块中的数据按照从低位到高位的顺序发送至dr_fifo中存储完成读操作；对所述多个DDRC模块获取的数据进行处理完成写操作，包括：将多个DDRC模块中的数据按照从低位到高位的顺序进行拼接，将拼接后的数据通过PHY传输至外部DDR中完成写操作；
其中，每个DDRC模块的在根据所述控制命令获取数据时，根据自身的位宽大小，按照从低位到高位的顺序依次获取数据；
接收第二配置选择信号，将所述控制命令传输至一个目标DDRC模块；所述目标DDRC模块根据所述控制命令获取数据后完成读操作或写操作。
2.根据权利要求1所述的拼接实现扩展DDRC位宽的方法，其特征在于，
当DDRC模块的位宽与外部DDR的位宽不匹配时，接收所述第一配置选择信号；
当DDRC模块的位宽与外部DDR的位宽匹配时，接收所述第二配置选择信号。
3.根据权利要求1所述的拼接实现扩展DDRC位宽的方法，其特征在于，所述控制命令包括操作命令、处理数据地址以及控制时序参数。
4.一种拼接实现扩展DDRC位宽的装置，其特征在于，包括：DDRC选择模块，多个DDRC模块和数据处理模块，其中，
所述DDRC选择模块，用于接收第一配置选择信号，将控制命令同步传输至所述多个DDRC模块；
所述多个DDRC模块，用于根据所述控制命令分别获取数据，包括：每个DDRC模块根据自身的位宽大小，按照从低位到高位的顺序依次读入通过PHY获取的外部DDR中的数据，具体地，将多个DDRC模块接收的控制命令通过dfi接口传输至PHY，通过PHY读取外部DDR中对应地址的数据；以及每个DDRC模块根据自身的位宽大小，按照从低位到高位的顺序依次读入dw_fifo中的数据；
所述数据处理模块，对所述多个DDRC模块获取的数据进行处理完成读操作或写操作，其中，对所述多个DDRC模块获取的数据进行处理完成读操作，包括：将多个DDRC模块中的数据按照从低位到高位的顺序发送至dr_fifo中存储完成读操作；对所述多个DDRC模块获取的数据进行处理完成写操作，包括：将多个DDRC模块中的数据按照从低位到高位的顺序进行拼接，将拼接后的数据通过PHY传输至外部DDR中完成写操作；
其中，每个DDRC模块的在根据所述控制命令获取数据时，根据自身的位宽大小，按照从低位到高位的顺序依次获取数据；
所述DDRC选择模块，还用于接收第二配置选择信号，将所述控制命令传输至多个DDRC模块中的一个目标DDRC模块；
所述目标DDRC模块，用于根据所述控制命令获取数据。
5.根据权利要求4所述的拼接实现扩展DDRC位宽的装置，其特征在于，所述多个DDRC模块的结构相同。
CN202410076032.3A 2024-01-18 2024-01-18 一种拼接实现扩展ddrc位宽的方法及装置 Active CN117573044B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410076032.3A CN117573044B (zh) 2024-01-18 2024-01-18 一种拼接实现扩展ddrc位宽的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410076032.3A CN117573044B (zh) 2024-01-18 2024-01-18 一种拼接实现扩展ddrc位宽的方法及装置

Publications (2)

Publication Number Publication Date
CN117573044A CN117573044A (zh) 2024-02-20
CN117573044B true CN117573044B (zh) 2024-04-30

Family

ID=89890450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410076032.3A Active CN117573044B (zh) 2024-01-18 2024-01-18 一种拼接实现扩展ddrc位宽的方法及装置

Country Status (1)

Country Link
CN (1) CN117573044B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077142A (zh) * 2012-12-28 2013-05-01 中国电子科技集团公司第五十四研究所 一种简易的总线传输协议的通信方法
WO2016202041A1 (zh) * 2015-06-18 2016-12-22 中兴通讯股份有限公司 双倍速率同步动态随机存储器的控制方法及装置
CN107479855A (zh) * 2017-07-05 2017-12-15 电子科技大学 一种fpga中dsp乘法器的复用算法
CN109545256A (zh) * 2018-11-05 2019-03-29 西安智多晶微电子有限公司 块存储器拼接方法、拼接模块、存储装置及现场可编程门阵列
CN111045963A (zh) * 2019-12-15 2020-04-21 苏州浪潮智能科技有限公司 一种高位宽总线读写的方法及装置
CN111966628A (zh) * 2020-07-30 2020-11-20 电子科技大学 一种多核组合式大容量数据同步存储方法
CN113655956A (zh) * 2021-07-26 2021-11-16 武汉极目智能技术有限公司 一种基于fpga和ddr4的高带宽多路数据存储读取单元的方法和系统
CN116225990A (zh) * 2022-12-30 2023-06-06 成都维德青云电子有限公司 基于fpga的多通道ddr读写仲裁装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077142A (zh) * 2012-12-28 2013-05-01 中国电子科技集团公司第五十四研究所 一种简易的总线传输协议的通信方法
WO2016202041A1 (zh) * 2015-06-18 2016-12-22 中兴通讯股份有限公司 双倍速率同步动态随机存储器的控制方法及装置
CN107479855A (zh) * 2017-07-05 2017-12-15 电子科技大学 一种fpga中dsp乘法器的复用算法
CN109545256A (zh) * 2018-11-05 2019-03-29 西安智多晶微电子有限公司 块存储器拼接方法、拼接模块、存储装置及现场可编程门阵列
CN111045963A (zh) * 2019-12-15 2020-04-21 苏州浪潮智能科技有限公司 一种高位宽总线读写的方法及装置
CN111966628A (zh) * 2020-07-30 2020-11-20 电子科技大学 一种多核组合式大容量数据同步存储方法
CN113655956A (zh) * 2021-07-26 2021-11-16 武汉极目智能技术有限公司 一种基于fpga和ddr4的高带宽多路数据存储读取单元的方法和系统
CN116225990A (zh) * 2022-12-30 2023-06-06 成都维德青云电子有限公司 基于fpga的多通道ddr读写仲裁装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Study and analysis of communication logic between FPGA and the server;J Annapurneshwari .etal;IEEE;20180621;全文 *
基于PLB4总线的DDR3控制器的设计与优化;李哲 等;计算机技术与发展;20160331;第26卷(第03期);全文 *

Also Published As

Publication number Publication date
CN117573044A (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
US9886378B2 (en) Nonvolatile memory system using control signals to transmit varied signals via data pins
US8310897B2 (en) Semiconductor memory device and data processing system including the semiconductor memory device
CN101105980B (zh) 具有自测试功能的存储器控制器及其测试方法
CN111009269B (zh) 用于存储及写入存储器操作参数的多重参数代码的设备及方法
CN113553277A (zh) 一种ddr5 sdram的高吞吐率、低延迟phy接口电路装置
JP2000040367A (ja) 集積メモリ
US20230395111A1 (en) Non-volatile memory device, controller and memory system
CN109994138B (zh) 半导体存储器装置及具有该装置的存储器系统和电子装置
US11195563B2 (en) Semiconductor apparatus and semiconductor system with training function
EP3846170A1 (en) Storage device and operating method thereof
CN101151603A (zh) 使用多组地址/数据线的存储器访问
US7366052B2 (en) Memory device, memory system and method of inputting/outputting data into/from the same
EP2660820A1 (en) Ddr controller, and method and chip for implementing same
CN117573044B (zh) 一种拼接实现扩展ddrc位宽的方法及装置
US20020136079A1 (en) Semiconductor memory device and information processing system
EP3968332A1 (en) Spi nor memory with optimized read and program operation
US20180260345A1 (en) Memory module and memory system including the same
US8994419B2 (en) Semiconductor device, semiconductor system including the same, and method for operating the same
US7013374B2 (en) Integrated memory and method for setting the latency in the integrated memory
CN112328167A (zh) 存储器装置及其操作方法
US11614888B2 (en) Memory system and electronic system including the same
US20090043945A1 (en) Non-Volatile Memory System and Method for Reading Data Therefrom
CN112885385B (zh) 非易失性存储器及其读取方法
US11626149B2 (en) SPI NOR memory with optimized read and program operation
CN102522113A (zh) 一种sdram桥接电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant