CN112885385B - 非易失性存储器及其读取方法 - Google Patents

非易失性存储器及其读取方法 Download PDF

Info

Publication number
CN112885385B
CN112885385B CN202110210307.4A CN202110210307A CN112885385B CN 112885385 B CN112885385 B CN 112885385B CN 202110210307 A CN202110210307 A CN 202110210307A CN 112885385 B CN112885385 B CN 112885385B
Authority
CN
China
Prior art keywords
read
segment
read command
command
segmented
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110210307.4A
Other languages
English (en)
Other versions
CN112885385A (zh
Inventor
宋大植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110210307.4A priority Critical patent/CN112885385B/zh
Publication of CN112885385A publication Critical patent/CN112885385A/zh
Application granted granted Critical
Publication of CN112885385B publication Critical patent/CN112885385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Read Only Memory (AREA)

Abstract

一种读取非易失性存储器的方法，其中，非易失性存储器包括具有第一平面和第二平面的存储单元阵列，第一平面包括第一页面，第二平面包括第二页面。该方法包括多个分段读取操作，其中，接收第一读取命令，顺序执行第一平面的第一页面的M个分段读取操作；在执行对应第一读取命令的M个分段读取操作的某一当前分段操作期间，接收用于读取第二平面的第二页面的第二读取命令，直到完成当前分段读取操作后才开始执行对应第二平面的第二页面的第二读取命令；以及在执行M个分段读取操作中的当前分段读取操作之后的剩余分段读取操作中，同步执行剩余分段读取操作中的至少一个和第二读取命令的N个分段读取操作中的至少一个。

Description

非易失性存储器及其读取方法
技术领域
本申请涉及半导体技术领域，并且涉及非易失性存储器以及对其执行读取操作的方法。
背景技术
非易失性存储器被广泛地用于蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备以及其他设备中。非易失性存储器在突然断电或关闭电源时仍会保留数据。为了进一步提高非易失性存储器的位密度以及降低其成本，开发出了三维存储器。
在传统的三维存储器的多平面(Plane)读取操作中，不允许在来自控制器的用于多平面的读取操作中输入位于不同平面的不同的页面地址。为了消除对读取操作中的页面地址的限制，以便在系统中获得更好的随机读取性能，目前已开发了两种多平面独立访问(MPI)方案。
一种方案被称为同步MPI(Sync-MPI)方案，通过改善内部三维存储器设计而允许输入不同的页面地址，这导致了Sync-MPI具有布图面积的成本。此外，Sync-MPI在读取命令输入期间不能随机访问不同的平面，而需要队列时间来发起读取操作。
另一种方案被称为异步MPI(Async-MPI)方案，即使在其他平面处于读取操作的情况下，也可同时在不同平面中发起读取命令。但是在Async-MPI方案中，由于对例如数据感测操作的噪声关注不一致(例如，需要对高压信号的噪声进行控制)，从而需要独立地控制每个平面的读取操作，这导致了更多的设计复杂性及更大的布图面积开销。
发明内容
为了解决或部分解决现有技术中存在的上述问题中的一个或多个，本公开提供以下技术方案。
根据本公开的一个方面，提供了一种读取非易失性存储器的方法，其中，非易失性存储器可包括具有第一平面和第二平面的存储单元阵列，第一平面包括第一页面、第二平面包括第二页面。该方法可包括多个分段的读取操作，该读取操作包括：接收第一读取命令，从而按分段地开始顺序执行第一平面的第一页面的M个分段读取操作，其中M为大于或等于2的整数；在执行对应第一读取命令的M个分段读取操作的某一当前分段操作期间，接收用于读取第二平面的第二页面的第二读取命令，直到完成当前分段读取操作后才开始执行对应第二平面的第二页面的第二读取命令；以及在执行M个分段读取操作中的当前分段读取操作之后的剩余分段读取操作中，同步执行剩余分段读取操作中的至少一个和第二读取命令的N个分段读取操作中的至少一个，其中N为大于或等于2的整数。
根据本公开的实施方式，提供了一种读取非易失性存储器的方法，还可包括：在对应第一读取命令的M个分段读取操作中设置第一同步时间开销；在对应第一读取命令的第一同步时间开销内，执行第二读取命令的N个分段读取操作中的对应数据感测操作/寻址感测操作的分段读取操作。
根据本公开的实施方式，提供了一种读取非易失性存储器的方法，还可包括：第一同步时间开销设置在M个分段读取操作的两个相邻的分段读取操作之间。
根据本公开的实施方式，提供了一种读取非易失性存储器的方法，还可包括：在对应第一读取命令的当前分段操作的第一同步时间开销的时间段内，执行第二读取命令的N个分段读取操作的第一个分段读取操作。
根据本公开的实施方式，提供了一种读取非易失性存储器的方法，还可包括：在对应第二读取命令的N个分段读取操作中设置第二同步时间开销；该方法还包括：在对应第二读取命令的第二同步时间开销内，执行第一读取命令的M个分段读取操作中的对应寻址感测操作/数据感测操作的分段读取操作。
根据本公开的实施方式，提供了一种读取非易失性存储器的方法，还可包括：第二同步时间开销设置在N个分段读取操作的两个分段读取操作之间。
根据本公开的实施方式，提供了一种读取非易失性存储器的方法，还可包括：在对应第二读取命令的某一分段操作的第二同步时间开销的时间段内，执行第一读取命令的N个分段读取操作的最后一个分段读取操作。
根据本公开的实施方式，提供了一种读取非易失性存储器的方法，还可包括：在接收第二读取命令的步骤中，将第二读取命令存入预设队列结构中，直到完成第一读取命令的当前分段读取操作。
根据本公开的实施方式，提供了一种读取非易失性存储器的方法，还可包括：M个分段读取操作包括按顺序地执行的第一分段读取操作SEG11、第二分段读取操作SEG12、第三分段读取操作SEG13、第四分段读取操作SEG14；N个分段读取操作包括按顺序地执行的第一分段读取操作SEG21、第二分段读取操作SEG22、第三分段读取操作SEG23、第四分段读取操作SEG24。
根据本公开的实施方式，提供了一种读取非易失性存储器的方法，还可包括：在执行第一平面的第一页面的第二分段读取操作SEG12期间，接收用于读取第二平面的第二页面的第二读取命令，直到完成第二分段读取操作SEG12后才开始执行对应第二平面的第二页面的第二读取命令；在对应第一读取命令中的第二分段读取操作SEG12的第一同步时间开销的时间段内，暂停对第一读取命令的操作，并且执行第二读取命令中对第二平面的第二页面的第一分段读取操作SEG21；在第二读取命令中的第一分段读取操作SEG21完成之后，同步执行第一读取命令中的第三分段读取操作SEG13和第二读取命令中的第二分段读取操作SEG22；以及在对应第二读取命令中的第二分段读取操作SEG22的第二同步时间开销的时间段内，暂停执行第二读取命令并且执行第一读取命令中对第一平面的第一页面的第四分段读取操作SEG14，直到完成第一读取命令中的第四分段读取操作SEG14后，顺序执行第二读取命令中的第三分段读取操作SEG23和第四分段读取操作SEG24。
根据本公开的实施方式，提供了一种读取非易失性存储器的方法，还可包括：至少第三分段读取操作SEG23与对应第一读取命令的第四分段读取操作SEG14之后的数据传送操作同步地进行。
根据本公开的实施方式，提供了一种读取非易失性存储器的方法，还可包括：在完成对第一读取命令的所有M个分段读取操作之后，将根据第一读取命令读取的数据传送到存储器的控制器，同时继续执行对第二读取命令的N个分段读取操作的剩余分段读取操作；以及在完成对第二读取命令的所有N个分段读取操作之后，将根据第二读取命令读取的数据传送到控制器。
根据本公开的另一方面，提供了一种非易失性存储器，可包括：存储单元阵列，其包括第一平面和第二平面，其中第一平面包括第一页面、第二平面包括第二页面；控制器，其被配置为基于从外部接收到的读取请求，控制对存储单元阵列的分段读取操作以使：接收第一读取命令，从而按分段地开始顺序执行第一平面的第一页面的M个分段读取操作，其中M为大于或等于2的整数；在执行对应第一读取命令的M个分段读取操作的某一当前分段操作期间，接收用于读取第二平面的第二页面的第二读取命令，直到完成当前分段读取操作后才开始执行对应第二平面的第二页面的第二读取命令；以及在执行M个分段读取操作中的当前分段读取操作之后的剩余分段读取操作中，同步执行剩余分段读取操作中的至少一个和第二读取命令的N个分段读取操作中的至少一个，其中N为大于或等于2的整数。
根据本公开的实施方式，提供了一种非易失性存储器，其中，在对应第一读取命令的M个分段读取操作中设置第一同步时间开销；在对应第一读取命令的第一同步时间开销内，执行第二读取命令的N个分段读取操作中的对应数据感测操作/寻址感测操作的分段读取操作。
根据本公开的实施方式，提供了一种非易失性存储器，其中，第一同步时间开销设置在M个分段读取操作的两个相邻的分段读取操作之间。
根据本公开的实施方式，提供了一种非易失性存储器，其中，在对应第一读取命令的当前分段操作的第一同步时间开销的时间段内，执行第二读取命令的N个分段读取操作的第一个分段读取操作。
根据本公开的实施方式，提供了一种非易失性存储器，其中，在对应第二读取命令的N个分段读取操作中设置第二同步时间开销；在对应第二读取命令的第二同步时间开销内，执行第一读取命令的M个分段读取操作中的对应寻址感测操作/数据感测操作的分段读取操作。
根据本公开的实施方式，提供了一种非易失性存储器，其中，第二同步时间开销设置在N个分段读取操作的两个分段读取操作之间。
根据本公开的实施方式，提供了一种非易失性存储器，其中，在对应第二读取命令的某一分段操作的第二同步时间开销的时间段内，执行第一读取命令的N个分段读取操作的最后一个分段读取操作。
根据本公开的实施方式，提供了一种非易失性存储器，其中，在接收第二读取命令的步骤中，将第二读取命令存入预设队列结构中，直到完成第一读取命令的当前分段读取操作。
根据本公开的实施方式，提供了一种非易失性存储器，其中，M个分段读取操作包括按顺序地执行的第一分段读取操作SEG11、第二分段读取操作SEG12、第三分段读取操作SEG13、第四分段读取操作SEG14；N个分段读取操作包括按顺序地执行的第一分段读取操作SEG21、第二分段读取操作SEG22、第三分段读取操作SEG23、第四分段读取操作SEG24。
根据本公开的实施方式，提供了一种非易失性存储器，其中，在执行第一平面的第一页面的第二分段读取操作SEG12期间，接收用于读取第二平面的第二页面的第二读取命令，直到完成第二分段读取操作SEG12后才开始执行对应第二平面的第二页面的第二读取命令；在对应第一读取命令中的第二分段读取操作SEG12的第一同步时间开销的时间段内，暂停对第一读取命令的操作，并且执行第二读取命令中对第二平面的第二页面的第一分段读取操作SEG21；在第二读取命令中的第一分段读取操作SEG21完成之后，同步执行第一读取命令中的第三分段读取操作SEG13和第二读取命令中的第二分段读取操作SEG22；以及在对应第二读取命令中的第二分段读取操作SEG22的第二同步时间开销的时间段内，暂停执行第二读取命令并且执行第一读取命令中对第一平面的第一页面的第四分段读取操作SEG14，直到完成第一读取命令中的第四分段读取操作SEG14后，顺序执行第二读取命令中的第三分段读取操作SEG23和第四分段读取操作SEG24。
根据本公开的实施方式，提供了一种非易失性存储器，其中，至少第三分段读取操作SEG23与对应第一读取命令的第四分段读取操作SEG14之后的数据传送操作同步地进行。
根据本公开的实施方式，提供了一种非易失性存储器，其中，在完成对第一读取命令的所有M个分段读取操作之后，将根据第一读取命令读取的数据传送到存储器的控制器，同时继续执行对第二读取命令的N个分段读取操作的剩余分段读取操作；以及在完成对第二读取命令的所有N个分段读取操作之后，将根据第二读取命令读取的数据传送到控制器。
根据本公开的又一方面，提供了一种电子系统，包括：主控制器，其被配置为发出至少关于读取操作的读取命令；一个或多个根据上述非易失性存储器，其与主控制器耦接并能够接收读取命令的对应第一平面的第一页面的第一读取命令和/或对应第二平面的第二页面的第二读取命令。
附图说明
通过阅读参照以下附图所作的对非限制性实施方式的详细描述，本申请的其它特征、目的和优点将会变得更明显。其中：
图1是示出根据本申请一实施方式的三维存储器的框图；
图2是示出根据本申请一实施方式的三维存储器中的存储单元阵列的框图；
图3是示出根据本申请一实施方式的对三维存储器执行读取操作的方法的流程图；
图4是示出根据本申请一实施方式的对三维存储器的读取操作进行分段的示意图；
图5是示出根据本申请一实施方式的对三维存储器执行读取操作的方法的时序图；
图6是示出同步MPI方案、异步MPI方案和根据本申请一实施方式的方法之间的比较示意图；以及
图7是示出根据本申请一实施方式的固态硬盘系统的框图。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
在附图中，为了便于说明，已调整了元素的大小、尺寸和形状。附图仅为示例而并非严格按比例绘制，并且附图中元件的相对尺寸、比例和描绘可能被夸大。在所有附图和详细描述中，相同的附图标记指代相同的元件。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。另外，在本申请中，各步骤处理描述的先后顺序并不必然表示这些处理在实际操作中出现的顺序，除非有明确其它限定或者能够从上下文推导出的除外。
还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
需要说明的是，在不冲突的情况下，本申请中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本申请。
在下文中，将参考附图对实施方式进行详细描述。为了便于理解，在以下描述中以三维存储器作为非易失性存储器示例进行描述，然而本申请不限于此，本申请可应用于本领域中已知的通过字线电压控制存储单元导通的任何非易失性存储器。
图1是示出根据本申请一实施方式的三维存储器1000的框图。
参考图1，三维存储器1000可包括控制器100、存储单元阵列110、字线解码器120、电压产生器130、位线解码器140和输入/输出(I/O)电路150。将理解，三维存储器1000还可以包括图1中未示出的其他电路模块或单元，例如，对应I/O电路150设置并于位线耦接的页缓冲器电路等。
根据示例性实施方式，控制器100(或称为“控制逻辑”、“控制电路”)可响应于从外部传送的控制信号来控制电压产生器130、字线解码器120和位线解码器140执行对三维存储器1000的擦除、写入、读取和/或验证操作。当需要对一个或多个存储单元进行擦除、写入、读取和/或验证操作时，控制器100可以将一个或多个存储单元的地址发送到位线解码器140和字线解码器120，再经由位线解码器140通过位线BL寻址，以及经由字线解码器120通过字线WL寻址。
根据示例性实施方式，存储单元阵列110可以包括多个平面(Plane)，每个平面可包括多个存储块(Block)，而多个存储块中的每一个可以包括多个页面(Page)。在三维存储器中，一条或相邻的多条字线WL可对应于一个页面。后面将参照图2对存储单元阵列110的具体结构进行详细描述。
根据示例性实施方式，在读取操作期间，可以通过字线解码器120选择多条字线中的、至少一条连接至待操作的存储单元的字线，然后字线解码器120可以将读取电压施加到选择的字线，并且可以将导通电压(Vpass)施加到未选择的字线。
根据示例性实施方式，电压产生器130可以生成用于对存储单元阵列110执行写入、读取和擦除操作的各种电压。例如，在进行读取操作时，电压产生器130可生成用于施加到选择的字线上的读取电压和用于施加到未选择的字线上的导通电压。
根据示例性实施方式，在读取操作或验证操作期间，位线解码器140可以根据不同的读取操作方法对相应位线上存储单元存储的数据进行感测，从而读取出三维存储器1000中存储的数据。
根据示例性实施方式，在读取操作期间，从存储单元阵列110读取的数据可以经由位线解码器140以及输入和输出电路150提供到存储器10的外部。
图2是示出根据本申请实施方式的三维存储器1000中的存储单元阵列110的框图。
如图2所示，存储单元阵列110可以包括多个平面PL，例如第一平面PL1和第二平面PL2。每个平面可以包括多个存储块200，例如n个存储块。三维存储器1000可以以存储块为单位执行写入操作。例如，包括在第一平面PL1中的存储块200可以设置为奇数块，例如BLK1、BLK3、BLK5、...、BLK2n-1；包括在第二平面PL2中的存储块200可以设置为偶数块，例如BLK2、BLK4、BLK6、...、BLK2n。多个存储块200中的每一个可以包括多个页面PG，例如m个页面PG1、PG2、...、PGm。在三维存储器1000执行读取操作期间，可以以页面为单位进行读取操作。
根据示例性实施方式，三维存储器1000可以执行双平面读取操作，例如以同步读取操作或顺序读取操作的方式从两个平面PL1和第二平面PL2中读取数据。
应注意的是，为了便于描述，在图2中示出的存储单元阵列110为包括两个平面的双平面结构；然而，不限于此，存储单元阵列110还可以实现为包括更多个平面的各种多平面结构，诸如四平面结构或六平面结构等。类似地，三维存储器1000可以执行更多平面的读取操作，诸如四平面读取操作等。下面以双平面结构为例对本申请实施方式进行描述。
图3是示出根据本申请实施方式的对三维存储器执行读取操作的方法300的流程图。为了简洁起见，仅以对两个不同平面的不同页面进行双平面随机读取操作作为示例，对根据本申请实施方式的读取操作的方法进行详细说明。
在步骤S310，接收控制器100发出的对第一平面的第一页面的第一读取命令，其中，第一读取命令对应的操作在逻辑上被划分为多个分段读取操作，并在该步骤中开始顺序执行对第一平面的第一页面的多个分段读取操作。
根据示例性实施方式，三维存储器1000的控制器100可以响应于从外部设备(例如，外部主机)接收的读取请求，向三维存储器1000发出对第一平面的第一页面的第一读取命令。控制器100可以控制字线解码器120响应于从外部设备接收的地址信息选择多条字线WL中的至少一条与第一平面的第一页面的存储单元所连接的字线，执行对第一平面的第一页面的第一读取操作。
在步骤S320，在根据第一读取命令执行对第一平面的第一页面读取操作期间，可从控制器接收对第二平面的第二页面的第二读取命令。换言之，在第一平面的第一页面读取操作未完成的状态下，可以从控制器100接收新的读取命令。
根据示例性实施方式，三维存储器1000的控制器100可以响应于从外部设备(例如，主机)接收到的读取请求，向三维存储器1000发出对第二平面的第二页面的第二读取命令，将第二读取命令存入预设的队列结构，暂不执行第二读取命令。
在步骤S330，继续根据第一读取命令完成第一平面的第一页面的当前分段读取操作。
根据示例性实施方式，即使在根据第一读取命令执行第一平面的第一页面的分段读取操作期间，也可接收新的读取命令，但延迟对新命令的执行，而继续根据第一读取命令执行当前分段读取操作。
将理解，步骤S320和步骤S330可以同时执行。
在步骤S340，基于在步骤320接收到的第二读取命令，同步执行第一页面中的至少一个的后续分段读取操作和第二页面中的至少一个分段读取操作。
根据一个示例性实施方式，第一平面的第一页面的后续分段读取操作可以与第二平面的第二页面的分段读取操作全部同步进行。
根据另一个示例性实施方式，可将数据感测操作设置于每个读取操作中的最后一个分段，因而当执行对第一平面的第一页面的最后一个分段读取操作时，暂停对第二平面的第二页面的读取操作，而单独执行第一平面的第一页面的最后一个分段读取操作。
根据再一个示例性实施方式，可将对应寻址感测操作设置于每一读取操作中的第一个分段，由于第一个分段读取操作中涉及到寻址感测，因而在同步执行第一读取操作和第二读取操作的分段读取操作之前，先暂停对第一平面的第一页面的读取操作，而单独执行第二平面的第二页面的第一个分段读取操作，再同步执行两个页面的分段读取操作。
根据还一个示例性实施方式，可将对应寻址感测操作设置于每个读取操作中的第一个分段，并将数据感测操作设置于每个读取操作中的最后一个分段，因而每个页面的第一个分段读取操作和最后一个分段读取操作都单独进行，可以不与任何分段读取操作同步执行。
根据示例性实施方式，每个分段读取操作可以设置有同步时间开销，以同步对不同平面的分段读取操作。根据一个示例性实施方式，同步时间开销可以设置于各个分段读取操作的末端。
在步骤S350，在对第一平面的第一页面的读取操作全部完成之后，将所获取的全部数据传送到控制器100；同时恢复对第二平面的第二页面读取操作的剩余分段读取操作。
根据示例性实施方式，可以经由页缓冲器、输入/输出(I/O)电路150将从第一平面的第一页面所获取的全部数据传送到控制器100。同时，第二平面的第二页面的剩余分段读取操作继续进行。
在步骤S360，在对第二平面的第二页面读取操作的全部完成之后，将所读取的全部数据传送到控制器100。
根据示例性实施方式，当完成第二平面的第二页面读取操作时，可以经由页缓冲器、输入/输出(I/O)电路150将所读取的数据传送到控制器100，从而完成多平面读取操作。
本领域技术人员可以理解的是，本公开中“第一页面”和“第二页面”的描述仅是用于区分上述两个页面属于不同平面的不同页面。换言之，第一页面并非特指第一平面中在寻址顺序中排为第一的页面，而是指第一平面中的任一页面。第二页面同样并非特指在寻址顺序中排为第二的页面，而是指不同于第一页面的任一页面。类似地，“第一平面”和“第二平面”的描述也仅是用于区分不同平面，而非特指在寻址顺序中排为第一和第二的平面。
从以上步骤可看出，通过将读取操作划分成多个分段读取操作，同步执行对不同平面的不同页面的至少一个分段读取操作，可以以较小的同步时间开销换取在任何时间随机访问不同的平面，且不会引入太大的布图面积开销和设计复杂性。
图4是示出根据本申请实施方式的对读取操作进行分段的示意图。
参考图4，对应第一平面或第二平面的读取操作被示例地划分成多个分段读取操作，为了在各个分段读取操作能进行同步，每个分段还可设置有相应的同步时间开销。
如图4所示，作为示例，读取操作可以分成四个分段SEG1、SEG2、SEG3和SEG4，且在每两个分段之间都附加有同步时间开销Sync。但本领域技术人员可以理解的是，在实际应用中，所述分段的个数可以根据需要进行设置，不必以此为限。同样可以理解的是，所述分段的同步时间开销Sync可如图4所示设置于每个分段末端或头端，或根据实际需要进行设置。
图5是示出根据本申请实施方式的对三维存储器执行分段读取操作的时序图。
参考图5，在示例性实施方式中，控制器基于从主机接收到的读取请求，向三维存储器1000发出对第一平面的第一页面的第一读取命令，并在响应于第一读取命令执行操作期间发出对第二平面的第二页面的第二读取命令。如图5所示，可以将对各个页面的读取操作划分为四个分段读取操作。为了简洁起见，假设第一页面的读取操作划分为分段SEG11、SEG12、SEG13和SEG14，第二页面的读取操作划分为分段SEG21、SEG22、SEG23和SEG24，并且各个分段都带有同步时间开销Sync。其中，由于第一个分段SEG11和SEG21涉及到寻址感测，最后一个分段SEG14和SEG24涉及到数据感测，为了确保这些信息的读取准确性，因而在执行这些分段读取操作时可以单独进行。作为对照，例如SEG13和SEG22可以彼此同步执行。读取操作可以按照如下时序进行。
在时间段t1，三维存储器1000响应于第一读取命令，执行对第一平面的第一页面的分段读取操作SEG11。
在时间段t2，执行第一平面的第一页面的分段读取操作SEG12。在此期间，控制器发出对第二平面的第二页面的第二读取命令，但相应读取操作并非立即执行，而是等待直至分段读取操作SEG12完成。可以看出，对第二平面的第二页面的第二读取操作具有队列时间开销，对应的延迟时间可表示为T_queue。
在时间段t3，在分段读取操作SEG12完成之后，暂停对第一平面的第一页面的后续分段读取操作，而开始执行对第二平面的第二页面的分段读取操作SEG21。可以看出，第一读取操作具有同步时间开销，对应的延迟时间可表示为T_sync1。
在时间段t4，在第二读取操作中的分段读取操作SEG21完成之后，同步执行第一读取操作中的对第一平面的第一页面的分段读取操作SEG13和第二读取操作中的第二平面的第二页面的分段读取操作SEG22。
在时间段t5，暂停对第二平面的第二页面的后续分段读取操作，而继续执行对第一平面的第一页面的分段读取操作SEG14。可以看出，第二平面的第二页面的读取操作产生同步时间开销(对应时间可表示为T_sync2)。
在时间段t6，在分段读取操作SEG14完成之后，将分段读取操作SEG11至SEG14所读取的全部数据传送到控制器，同时恢复进行对第二平面的第二页面的分段读取操作SEG23。
在时间段t7，继续执行对第二平面的第二页面的分段读取操作SEG24。
在时间段t8，在分段读取操作SEG24完成之后，将分段读取操作SEG21至SEG24所读取的全部数据传送到控制器。
可以看出，在上述读取操作流程中，附加的时间开销可以用于同步不同页面的分段读取操作，且无需因同步流程而导致大的面积开销。虽然时间开销引入了时延，然而在整个多平面读取操作中，第一平面的第一页面的总时延为T_sync1，第二平面的第二页面的总时延为T_queue和T_sync2，上述时延的总和少于同步MPI方案中所需的系统队列时间。另外，由于第一个分段读取操作是单独进行的，可以有效地避免不同页面之间的噪声不一致问题。
需要理解的是，尽管以上图5是以两个平面的读取操作进行示例说明的，在进行三个或三个以上平面的读取操作时，可以类推地进行。并且，在执行如图5示例的四个分段读取操作时，同步执行的第一平面和第二平面的分段读取操作并不仅限于分段读取操作SEG13和SEG22，例如，第一平面的中间段的更多个分段读取操作和第二平面的中间段的更多个分段读取操作可以同步地执行。
图6是示出采用同步MPI方案、异步MPI方案与根据本申请一实施方式的方法对三维存储器执行读取操作的比较图。
参照图6中的(a)部分，当采用同步MPI方案时，允许独立地访问不同的页面地址。然而，在读取命令输入期间不能随机读取不同的平面，因此需要等待直至接收到对所有平面的读取命令。如图(a)部分所示，在接收到对第一平面的第一页面的第一读取命令并接收到对第二平面的第二页面的第二读取命令之后，同步启动读取第一页面和第二页面的数据的操作。在完成对第一页面的数据读取之后，将第一页面的数据从三维存储器传送到控制器，此时第二页面的数据等待传送。在完成第一页面的数据传送之后，继续传送第二页面的数据到控制器。
可以看出，同步MPI方案通过改善三维存储器的内部设计而允许输入不同的页面地址，但同步MPI方案在读取命令输入期间不能随机访问不同的平面而需要等待，因而发起对不同平面的读取操作会导致系统需要队列时间的开销。
参照图6中的(b)部分，当采用异步MPI方案时，即使在其他平面处于读取操作的情况下，也可同时对不同平面发起读取命令。如该部分所示，在三维存储器执行对第一平面的第一页面的第一读取操作期间，可以接收对第二平面的第二页面的第二读取命令，而无需等待当前读取操作结束。另外，在异步MPI方案中，此时继续执行第一读取操作，并且可以立即响应于第二读取命令，同时执行至少部分第二读取操作。在完成第一读取操作，将从第一页面读取的数据从三维存储器传送到控制器，此时继续同时执行部分第二读取操作。待第一页面的数据完成传送之后，继续将第二页面的数据从三维存储器传送到控制器。
可以看出，异步MPI方案无需队列时间的开销，但不同的平面对数据感测操作的噪声关注不一致(例如，需要对高压信号的噪声进行控制)，而需要独立地控制每个平面的读取操作，从而导致了更多的设计复杂性及更大的布图面积开销。
如上所述，同步MPI方案在读取命令输入期间不能实现随机读取，而异步MPI方案的设计复杂性及布图面积开销太大，作为对照本公开提出了如图3和图5示例的一种对非易失性存储器执行读取操作的方法。如图6中的(c)部分所示，通过将读取操作划分成多个分段读取操作，同步执行对不同平面的不同页面的至少一个分段读取操作，从而以较小的同步时间开销换取在任何时间随机访问不同的平面，且不会引入太大的面积开销、设计复杂性，以及噪声不一致的问题。以上已经对本申请实施方式的方法进行了详细描述，因此与其相关或相似的内容不再赘述。
图7是示出应用根据本申请实施方式的三维存储器1000的固态硬盘(SSD)系统2000的框图。
参照图7，固态硬盘系统2000可以包括主机2100和固态硬盘2200。固态硬盘2200可以经由信号连接器SGL向主机2100发送信号以及从主机2100接收信号。固态硬盘2200还可以经由电源连接器从主机2100接收电力。
固态硬盘2200可以包括固态硬盘控制器2210、缓存2220和多个存储器2230、2240和2250。在这种情况下，固态硬盘2200可以使用上述示例性实施方式来实现。
图1的三维存储器1000可以应用于固态硬盘2200。固态硬盘控制器2210可以经由信道Ch1、Ch2…Chn与多个存储器2230、2240和2250通信。缓存2220可以临时存储从多个存储器2230、2240和2250读取的数据(例如，多平面页面的数据)，然后经由固态硬盘控制器2210将数据发送到主机2100。此外，固态硬盘控制器2210可以将由主机2100接收的数据(例如，写入数据)临时存储在缓存2220中，然后将数据发送到多个存储器2230、2240和2250中的至少一个。
根据本申请的上述示例性实施方式的非易失性存储器不仅可以安装或应用于固态硬盘系统2000，还可以安装在或应用于存储卡系统、计算系统、移动通信终端等。此外，根据本申请的上述示例性实施方式对三维存储器执行读取操作的方法可以应用于安装有存储器的各种电子系统。
本申请的实施方式并未参考任何特定的编程语言进行描述。应认识到，可使用多种编程语言来实施如本文描述的本申请的实施方式的教导。用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
前述附图中所描绘的过程或方法可由处理逻辑来执行，所述处理逻辑包括硬件(例如，电路、专用逻辑等)、软件(例如，体现在非暂时性计算机可读介质上)或两者的组合。尽管所述过程或方法在上文是依据一些顺序操作来描述的，但是应当了解，所述操作中的一些可按不同的顺序执行。此外，一些操作可并行地执行而不是顺序地执行。
在以上说明书中，已经参考本申请的具体示例性实施方式对本申请的实施方式进行了描述。将显而易见的是，在不脱离所附权利要求书中阐述的本申请的更宽泛精神和范围的情况下，可对本发明作出各种修改。因此，应当在说明性意义而不是限制性意义上来理解本说明书和附图。

Claims (25)

1.一种读取非易失性存储器的方法，所述非易失性存储器包括具有第一平面和第二平面的存储单元阵列，所述第一平面包括第一页面、所述第二平面包括第二页面，其特征在于，所述方法包括多个分段的读取操作，所述读取操作包括：
接收第一读取命令，从而按分段地开始顺序执行所述第一平面的第一页面的M个分段读取操作，其中M为大于或等于2的整数；
在执行对应所述第一读取命令的所述M个分段读取操作的某一当前分段操作期间，接收用于读取所述第二平面的第
二页面的第二读取命令，直到完成所述当前分段读取操作后
才开始执行对应所述第二平面的第二页面的所述第二读取命
令；以及
在执行所述M个分段读取操作中的当前分段读取操作之后的剩余分段读取操作中，同步执行所述剩余分段读取操作
中的至少一个和所述第二读取命令的N个分段读取操作中的至少一个，其中N为大于或等于2的整数。
2.根据权利要求1所述的方法，其特征在于，
在对应第一读取命令的所述M个分段读取操作中设置第一同步时间开销；
所述方法还包括：
在对应所述第一读取命令的第一同步时间开销内，执行所述第二读取命令的N个分段读取操作中的对应数据感测操作/寻址感测操作的分段读取操作。
3.根据权利要求2所述的方法，其特征在于，
所述第一同步时间开销设置在所述M个分段读取操作的两个相邻的所述分段读取操作之间。
4.根据权利要求2所述的方法，其特征在于，还包括：
在对应第一读取命令的所述当前分段操作的第一同步时间开销的时间段内，执行所述第二读取命令的N个分段读取操作的第一个分段读取操作。
5.根据权利要求1或2所述的方法，其特征在于，
在对应第二读取命令的所述N个分段读取操作中设置第二同步时间开销；
所述方法还包括：
在对应所述第二读取命令的第二同步时间开销内，执行所述第一读取命令的M个分段读取操作中的对应寻址感测操作/数据感测操作的分段读取操作。
6.根据权利要求5所述的方法，其特征在于，
所述第二同步时间开销设置在所述N个分段读取操作的两个所述分段读取操作之间。
7.根据权利要求5所述的方法，其特征在于，还包括：
在对应第二读取命令的某一分段操作的第二同步时间开销的时间段内，执行所述第一读取命令的N个分段读取操作的最后一个分段读取操作。
8.根据权利要求1所述的方法，其特征在于，
在接收第二读取命令的步骤中，将所述第二读取命令存入预设队列结构中，直到完成所述第一读取命令的所述当前分段读取操作。
9.根据权利要求5所述的方法，其特征在于，
所述M个分段读取操作包括按顺序地执行的第一分段读取操作SEG11、第二分段读取操作SEG12、第三分段读取操作SEG13、第四分段读取操作SEG14，
所述N个分段读取操作包括按顺序地执行的第一分段读取操作SEG21、第二分段读取操作SEG22、第三分段读取操作SEG23、第四分段读取操作SEG24。
10.根据权利要求9所述的方法，其特征在于，所述方法包括：
在执行所述第一平面的第一页面的第二分段读取操作SEG12期间，接收用于读取所述第二平面的第二页面的第二读取命令，直到完成所述第二分段读取操作SEG12后才开始执行对应所述第二平面的第二页面的所述第二读取命令；
在对应所述第一读取命令中的第二分段读取操作SEG12的第一同步时间开销的时间段内，暂停对所述第一读取命令的操作，并且执行所述第二读取命令中对第二平面的第二页面的第一分段读取操作SEG21；
在所述第二读取命令中的第一分段读取操作SEG21完成之后，同步执行所述第一读取命令中的第三分段读取操作SEG13和所述第二读取命令中的第二分段读取操作SEG22；以及
在对应所述第二读取命令中的第二分段读取操作SEG22的第二同步时间开销的时间段内，暂停执行所述第二读取命令并且执行所述第一读取命令中对第一平面的第一页面的第四分段读取操作SEG14，直到完成所述第一读取命令中的第四分段读取操作SEG14后，顺序执行所述第二读取命令中的第三分段读取操作SEG23和第四分段读取操作SEG24。
11.根据权利要求10所述的方法，其特征在于，还包括：
至少所述第三分段读取操作SEG23与对应第一读取命令的第四分段读取操作SEG14之后的数据传送操作同步地进行。
12.根据权利要求1所述的方法，其特征在于，还包括：
在完成对所述第一读取命令的所有M个分段读取操作之后，将根据所述第一读取命令读取的数据传送到所述存储器的控制器，同时继续执行对所述第二读取命令的N个分段读取操作的剩余分段读取操作；以及
在完成对所述第二读取命令的所有N个分段读取操作之后，将根据所述第二读取命令读取的数据传送到所述控制器。
13.一种非易失性存储器，其特征在于，所述非易失性存储器包括：
存储单元阵列，其包括第一平面和第二平面，其中所述第一平面包括第一页面、所述第二平面包括第二页面；
控制器，其被配置为基于从外部接收到的读取请求，控制对所述存储单元阵列的分段读取操作以至于：
接收第一读取命令，从而按分段地开始顺序执行所述第一平面的第一页面的M个分段读取操作，其中M为大于或等于2的整数；
在执行对应所述第一读取命令的所述M个分段读取操作的某一当前分段操作期间，接收用于读取所述第二平面的第
二页面的第二读取命令，直到完成所述当前分段读取操作后
才开始执行对应所述第二平面的第二页面的所述第二读取命
令；以及
在执行所述M个分段读取操作中的当前分段读取操作之后的剩余分段读取操作中，同步执行所述剩余分段读取操作
中的至少一个和所述第二读取命令的N个分段读取操作中的至少一个，其中N为大于或等于2的整数。
14.根据权利要求13所述的非易失性存储器，其特征在于，
在对应第一读取命令的所述M个分段读取操作中设置第一同步时间开销；
在对应所述第一读取命令的第一同步时间开销内，执行所述第二读取命令的N个分段读取操作中的对应数据感测操作/寻址感测操作的分段读取操作。
15.根据权利要求14所述的非易失性存储器，其特征在于，
所述第一同步时间开销设置在所述M个分段读取操作的两个相邻的所述分段读取操作之间。
16.根据权利要求14所述的非易失性存储器，其特征在于，
在对应第一读取命令的所述当前分段操作的第一同步时间开销的时间段内，执行所述第二读取命令的N个分段读取操作的第一个分段读取操作。
17.根据权利要求13或14所述的非易失性存储器，其特征在于，
在对应第二读取命令的所述N个分段读取操作中设置第二同步时间开销；
在对应所述第二读取命令的第二同步时间开销内，执行所述第一读取命令的M个分段读取操作中的对应寻址感测操作/数据感测操作的分段读取操作。
18.根据权利要求17所述的非易失性存储器，其特征在于，
所述第二同步时间开销设置在所述N个分段读取操作的两个所述分段读取操作之间。
19.根据权利要求17所述的非易失性存储器，其特征在于，
在对应第二读取命令的某一分段操作的第二同步时间开销的时间段内，执行所述第一读取命令的N个分段读取操作的最后一个分段读取操作。
20.根据权利要求13所述的非易失性存储器，其特征在于，
在接收第二读取命令的步骤中，将所述第二读取命令存入预设队列结构中，直到完成所述第一读取命令的所述当前分段读取操作。
21.根据权利要求17所述的非易失性存储器，其特征在于，
所述M个分段读取操作包括按顺序地执行的第一分段读取操作SEG11、第二分段读取操作SEG12、第三分段读取操作SEG13、第四分段读取操作SEG14，
所述N个分段读取操作包括按顺序地执行的第一分段读取操作SEG21、第二分段读取操作SEG22、第三分段读取操作SEG23、第四分段读取操作SEG24。
22.根据权利要求21所述的非易失性存储器，其特征在于，
在执行所述第一平面的第一页面的第二分段读取操作SEG12期间，接收用于读取所述第二平面的第二页面的第二读取命令，直到完成所述第二分段读取操作SEG12后才开始执行对应所述第二平面的第二页面的所述第二读取命令；
在对应所述第一读取命令中的第二分段读取操作SEG12的第一同步时间开销的时间段内，暂停对所述第一读取命令的操作，并且执行所述第二读取命令中对第二平面的第二页面的第一分段读取操作SEG21；
在所述第二读取命令中的第一分段读取操作SEG21完成之后，同步执行所述第一读取命令中的第三分段读取操作SEG13和所述第二读取命令中的第二分段读取操作SEG22；以及
在对应所述第二读取命令中的第二分段读取操作SEG22的第二同步时间开销的时间段内，暂停执行所述第二读取命令并且执行所述第一读取命令中对第一平面的第一页面的第四分段读取操作SEG14，直到完成所述第一读取命令中的第四分段读取操作SEG14后，顺序执行所述第二读取命令中的第三分段读取操作SEG23和第四分段读取操作SEG24。
23.根据权利要求22所述的非易失性存储器，其特征在于，至少所述第三分段读取操作SEG23与对应第一读取命令的第四分段读取操作SEG14之后的数据传送操作同步地进行。
24.根据权利要求13所述的非易失性存储器，其特征在于，
在完成对所述第一读取命令的所有M个分段读取操作之后，将根据所述第一读取命令读取的数据传送到所述存储器的控制器，同时继续执行对所述第二读取命令的N个分段读取操作的剩余分段读取操作；以及
在完成对所述第二读取命令的所有N个分段读取操作之后，将根据所述第二读取命令读取的数据传送到所述控制器。
25.一种电子系统，包括：
主控制器，其被配置为发出至少关于读取操作的读取命令；
一个或多个根据权利要求13-24中任一项所述的非易失性存储器，与所述主控制器耦接并能够接收所述读取命令的对应第一平面的第一页面的第一读取命令和/或对应第二平面的第二页面的第二读取命令。
CN202110210307.4A 2021-02-23 2021-02-23 非易失性存储器及其读取方法 Active CN112885385B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110210307.4A CN112885385B (zh) 2021-02-23 2021-02-23 非易失性存储器及其读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110210307.4A CN112885385B (zh) 2021-02-23 2021-02-23 非易失性存储器及其读取方法

Publications (2)

Publication Number Publication Date
CN112885385A CN112885385A (zh) 2021-06-01
CN112885385B true CN112885385B (zh) 2022-07-29

Family

ID=76054470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110210307.4A Active CN112885385B (zh) 2021-02-23 2021-02-23 非易失性存储器及其读取方法

Country Status (1)

Country Link
CN (1) CN112885385B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409226A (zh) * 2001-09-07 2003-04-09 皇家菲利浦电子有限公司 用于分段存取控制的控制装置
CN1993766A (zh) * 2004-08-06 2007-07-04 飞思卡尔半导体公司 存储器位线的段隔离
CN107705814A (zh) * 2017-09-20 2018-02-16 深圳市致存微电子企业（有限合伙） 闪存读阈值预测电平确定方法、设备及可读存储介质
CN109411002A (zh) * 2017-08-15 2019-03-01 华为技术有限公司 一种数据读取的方法及闪存控制器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299438B2 (en) * 2013-06-12 2016-03-29 Kabushiki Kaisha Toshiba Semiconductor memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409226A (zh) * 2001-09-07 2003-04-09 皇家菲利浦电子有限公司 用于分段存取控制的控制装置
CN1993766A (zh) * 2004-08-06 2007-07-04 飞思卡尔半导体公司 存储器位线的段隔离
CN109411002A (zh) * 2017-08-15 2019-03-01 华为技术有限公司 一种数据读取的方法及闪存控制器
CN107705814A (zh) * 2017-09-20 2018-02-16 深圳市致存微电子企业（有限合伙） 闪存读阈值预测电平确定方法、设备及可读存储介质

Also Published As

Publication number Publication date
CN112885385A (zh) 2021-06-01

Similar Documents

Publication Publication Date Title
JP7240452B2 (ja) 不揮発性メモリの複数区画の同時アクセスのための装置及び方法
KR102299721B1 (ko) 메모리 프로토콜
KR102149768B1 (ko) 불휘발성 메모리 시스템
KR102484069B1 (ko) ３ｄ 메모리에 대한 액세스 동작들을 위한 계층 모드
KR102466965B1 (ko) 반도체장치
US20210043240A1 (en) Non-volatile memory device, controller and memory system
US20210208815A1 (en) Storage device and operating method thereof
US11321011B2 (en) Controller for controlling command queue, system having the same, and method of operating the same
CN108538332B (zh) 与非门闪存的读取方法
CN112885385B (zh) 非易失性存储器及其读取方法
CN107527649B (zh) 具有提高的延迟的存储器器件及其操作方法
KR100365690B1 (ko) 불휘발성 메모리, 복수개의 불휘발성 메모리들을 구비한시스템 , 및 이 시스템의 데이터 리드 방법
JP2022047854A (ja) メモリシステム
JP2021149548A (ja) 記憶装置及び方法
US20230162763A1 (en) Memory supporting multiple types of operations
JP4747535B2 (ja) データ記録方法
US20150143062A1 (en) Controller, storage device, and control method
JP4696501B2 (ja) データ記録方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant