CN117572206A - 可跨周期比较的测试系统及方法 - Google Patents

Abstract

本申请涉及一种可跨周期比较的测试系统及方法，该系统包括：跨周期处理模块，用于获得各通道的测试向量和可跨周期比较的配置信息、跨周期信息，根据跨周期信息对测试向量与配置信息进行跨周期处理，预设跨周期信息包括预存的跨周期通道和跨周期个数；时序格式生成模块，用于根据跨周期处理后的测试向量与配置信息生成测试驱动波形并输出至被测芯片，在比较时刻点采集被测芯片的输出信息并与测试向量进行比较；处理器，用于根据比较结果确定该通道在测试周期是测试通过或测试失效。本申请在需要调整比较通道的向量时通过配置跨周期处理模块来重新调整测试向量，省去了人工修改向量表和修改后重新下载向量等的时间，提高了工程师的调试效率。

Description

可跨周期比较的测试系统及方法

技术领域

本申请涉及集成电路测试技术领域，特别是指一种可跨周期比较的测试系统及方法。

背景技术

芯片量产的测试向量来自于芯片设计验证后的仿真文件，测试向量是自动测试机(Automatic Test Equipment，ATE)的重要输入文件，测试向量包含了各个管脚的驱动激励，比较预期状态，逻辑时序关系等信息。其中驱动激励描述的是芯片测试中待测试的芯片DUT(Device Under Test)管脚的输入状态，比较预期状态反映了待测试芯片在上述测试状态下的预期响应。测试中待测芯片的实际响应能够反映芯片待测试逻辑的功能是否符合预期。自动测试机在被载入测试向量后将自动逐周期输出给被测芯片指定格式的驱动波形，同时自动逐周期对被测芯片的实际输出进行采集并与当前周期的预期状态进行逻辑比较。当两者不一致则认为待测试逻辑存在失效或潜在失效风险。

现有技术中，一方面由于工艺的差别，实际生产出的芯片性能可能与仿真性能存在差异，不同批次间生产的芯片也可能存在性能差异。由仿真文件直接转换过来的测试向量并不一定适用实际的被测芯片。在芯片测试周期较小，即测试速率较快的情况下，由于芯片接收到输入波形后响应时间较长或其他线路引入的延时较长可能导致无法在当前周期完成逻辑比较，这种情况下芯片工程师需要逐行调整比较通道的测试向量才能在测试机上实现正确测试，而芯片测试机普遍存在测试向量更新时效过低的问题。另一方面，某些芯片在输入相同的向量激励下，在不同测试周期条件下输出的响应会存在不同的潜伏期(Latency)。例如动态存储器芯片，测试工程师在现有测试机台上调试时需要编写多段针对不同潜伏期的测试向量分别对其进行测试。以上这些情况都会导致芯片工程师的测试调试效率较低，进而导致整个测试过程的测试效率较低。

发明内容

鉴于现有技术的以上问题，本申请提供一种可跨周期比较的测试系统及方法，以解决现有技术中芯片测试调试效率低的问题。

为达到上述目的，本申请第一方面提供了一种可跨周期比较的测试系统，包括：

跨周期处理模块，用于获得各通道的测试向量和可跨周期比较的配置信息、预设跨周期信息，根据所述预设跨周期信息对所述各通道的测试向量与所述各通道的可跨周期比较的配置信息进行跨周期处理，得到跨周期处理后的所述各通道的测试向量与所述各通道的可跨周期比较的配置信息；

时序格式生成模块，用于根据跨周期处理后的所述各通道的测试向量与所述各通道的可跨周期比较的配置信息生成测试驱动波形，将所述测试驱动波形输出至被测芯片，在比较时刻点采集所述被测芯片的输出信息，将所述输出信息与所述测试向量进行比较，获得比较结果；

处理器，用于根据比较结果确定所述各通道在测试周期是测试通过或测试失效。

本申请在需要调整比较通道的向量时通过配置跨周期处理模块来重新调整测试向量，省去了人工修改向量表和修改后重新下载向量等的时间，提高了工程师的调试效率。

为达到上述目的，本申请第二方面提供了一种可跨周期比较的测试方法，包括：

获得各通道的测试向量和可跨周期比较的配置信息、预设跨周期信息，根据所述预设跨周期信息对所述各通道的测试向量与所述各通道的可跨周期比较的配置信息进行跨周期处理，得到跨周期处理后的所述各通道的测试向量与所述各通道的可跨周期比较的配置信息；

根据跨周期处理后的所述各通道的测试向量与所述各通道的可跨周期比较的配置信息生成测试驱动波形，将所述测试驱动波形输出至被测芯片，在比较时刻点采集所述被测芯片的输出信息，将所述输出信息与所述测试向量进行比较，获得比较结果；

根据比较结果确定所述各通道在测试周期是测试通过或测试失效。

本申请第三方面提供了一种计算设备，包括：

通信接口；

至少一个处理器，其与所述通信接口连接；以及

至少一个存储器，其与所述处理器连接并存储有程序指令，所述程序指令当被所述至少一个处理器执行时使得所述至少一个处理器执行上述第二方面任一所述的方法。

本申请第四方面提供了一种计算机可读存储介质，其上存储有程序指令，所述程序指令当被计算机执行时使得所述计算机实现上述第二方面的任一所述的方法。

附图说明

图1是本申请实施例提供的一种可跨周期比较的测试系统的结构性示意性图；

图2为本申请实施例提供的一种跨周期处理模块的结构性示意性图；

图3为本申请实施例提供的一种通道向量延时单元的结构性示意性图；

图4为本申请实施例提供的一种多引脚芯片进行向量测试的流程示意图；

图5为本申请实施例提供的一种可跨周期比较的测试方法的流程图；

图6是本申请实施例提供的一种计算设备的结构性示意性图。

应理解，上述结构示意图中，各框图的尺寸和形态仅供参考，不应构成对本发明实施例的排他性的解读。结构示意图所呈现的各框图间的相对位置和包含关系，仅为示意性地表示各框图间的结构关联，而非限制本发明实施例的物理连接方式。

具体实施方式

下面结合附图并举实施例，对本申请提供的技术方案作进一步说明。应理解，本申请实施例中提供的系统结构和业务场景主要是为了说明本申请的技术方案的可能的实施方式，不应被解读为对本申请的技术方案的唯一限定。本领域普通技术人员可知，随着系统结构的演进和新业务场景的出现，本申请提供的技术方案对类似技术问题同样适用。

应理解，本申请实施例提供的可跨周期比较的测试方案，包括可跨周期比较的测试系统及方法。由于这些技术方案解决问题的原理相同或相似，在如下具体实施例的介绍中，某些重复之处可能不再赘述，但应视为这些具体实施例之间已有相互引用，可以相互结合。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。如有不一致，以本说明书中所说明的含义或者根据本说明书中记载的内容得出的含义为准。另外，本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。为了准确地对本申请中的技术内容进行叙述，以及为了准确地理解本发明，在对具体实施方式进行说明之前先对本说明书中所使用的术语给出如下的解释说明或定义。

在现有的芯片性能测试场景的调试过程中芯片测试工程师需要频繁调整测试向量而测试机更新向量又时效过低，为了提高工程师调试效率，提供一种可跨周期比较的测试系统及方法。

图1是本申请可跨周期比较的测试系统的结构性示意性图，如图1所示，该可跨周期比较的测试系统包括：

跨周期处理模块，用于获得各通道的测试向量和可跨周期比较的配置信息、预设跨周期信息，根据预设跨周期信息对各通道的测试向量与各通道的可跨周期比较的配置信息进行跨周期处理，得到跨周期处理后的各通道的测试向量与各通道的可跨周期比较的配置信息；其中，预设跨周期信息包括预存的跨周期通道和跨周期通道的跨周期个数；

时序格式生成模块，用于根据跨周期处理后的各通道的测试向量与各通道的可跨周期比较的配置信息生成测试驱动波形，将测试驱动波形输出至被测芯片，在比较时刻点采集被测芯片的输出信息，将输出信息与测试向量进行比较，获得比较结果；

处理器，用于根据比较结果确定各通道在测试周期是测试通过或测试失效。

与传统机台相比，本申请增加跨周期比较模块，在需要调整比较通道的向量时通过配置跨周期处理模块来重新调整测试向量，省去了人工修改向量表和修改后重新下载向量等的时间，提高了工程师的调试效率。

需要说明的是，上述跨周期处理模块、时序格式生成模块，都可以理解为具有处理功能的模块，例如可以是FPGA中的处理模块，本实施例不以此为限制。

在一些实施例中，处理器还用于：将各通道的测试向量和可跨周期比较的配置信息载入到向量存储器中，将预设跨周期信息载入到跨周期处理模块；

如图1所示，该系统还包括：

向量存储器，用于存储各通道的测试向量和可跨周期比较的配置信息；

图形生成模块，用于从向量存储器中按执行顺序读取各通道的测试向量和各通道的可跨周期比较的配置信息，将各通道的测试向量与各通道的可跨周期比较的配置信息进行时序对齐后送入跨周期处理模块；

跨周期处理模块包括跨周期寄存器，跨周期寄存器用于存储预设跨周期信息。

在一些实施例中，可跨周期比较的配置信息包括测试周期，驱动边沿时刻，比较边沿时刻，电平信息。

在该实施例中，应用工程师根据需求由仿真文件转换出测试机可识别的向量或自行按理想时序关系编写各通道的测试向量(其中包括比较向量，即待测试芯片在测试状态下的预期响应)，并加载入处理器当中的，然后由处理器加载到向量存储器中。其中，例如常规测试机使用的测试向量vector的编码包含有驱动高“1”，驱动低“0”，比较高“H”，比较低“L”，比较中间值“M”，比较有效态“V”，不关心比较“X”等。测试向量可以包括N行向量，N>＝1。

应用工程师根据需求配置可跨周期比较的配置信息，并加载入处理器当中的，然后由处理器加载到向量存储器中。可跨周期比较的配置信息可以包括测试周期T，驱动边沿时刻，比较边沿时刻C，电平信息等。其中，所有通道共同受测试周期T控制，即所有通道测试周期T相同，但各个通道有各自的驱动边沿时刻，比较边沿时刻及电平信息等。并且每一行测试向量的测试周期不一定相同，各个通道的驱动边沿时刻、比较边沿时刻在每一行也可以不同。

上述的预设跨周期信息是用来配置哪个通道需要跨周期和该通道需要的跨周期个数。是应用工程师根据需求配置并加载入处理器当中的，然后由处理器加载到跨周期处理模块中。

在一些实施例中，图形生成模块分别与向量存储器和跨周期处理模块连接，还与处理器连接，受处理器控制。在测试机启动之后，图形生成模块可以从向量存储器中按执行顺序读取各通道对应的一行测试向量和各通道的可跨周期比较的配置信息(即测试周期T，驱动边沿时刻，比较边沿时刻C，电平信息等)，然后将各通道对应的一行测试向量与测试周期T，各通道驱动边沿时刻值，各通道比较边沿时刻值C，电平信息等进行时序对齐后一起送入跨周期处理模块。

在一些实施例中，跨周期处理模块具体用于：

根据预存的跨周期通道确定该通道的测试向量和比较边沿时刻；

按照该通道跨周期的个数，将该通道的测试向量和比较边沿时刻进行延迟。

在一些实施例中，跨周期处理模块还具体用于：

将延迟后的该通道的测试向量与其他不跨周期的通道的测试向量按整测试周期进行同步对齐；

在同步对齐过程中，将跨周期的通道的前跨周期个数行空出的测试向量补充为预设向量，该预设向量表示为不关心比较。

在该实施例中，跨周期处理模块的处理过程为：接收到图形生成模块传输过来的所有通道的测试向量和相关参数(测试周期，驱动边沿时刻，比较边沿时刻，电平信息)，根据跨周期寄存器中预存的跨周期通道和该通道跨周期的个数，将该通道的测试向量(例如，比较高“H”，比较低“L”，比较中间值“M”，比较有效态“V”，不关心比较“X”)和比较边沿时刻按照预设延迟(跨)测试周期个数进行延迟，之后与其他不跨周期的通道向量按整测试周期进行同步对齐，同步对齐过程中对跨周期的通道前几行空出的向量补充为向量“X”，得到调整后的所有通道的测试向量和相关参数(测试周期，驱动边沿时刻，比较边沿时刻，电平信息)，发送至时序格式生成模块。

在一些实施例中，跨周期处理模块包括各通道的跨周期处理单元，每个通道跨周期处理单元包括边沿时刻延时单元和通道向量延时单元；

边沿时刻延时单元和通道向量延时单元包括数据选择器、数据先入先出缓存器和N个寄存器组，其中N>＝1；

其中，每个寄存器组的输出端口与数据选择器的输入端口连接；前一个寄存器组的输出端口与下一个寄存器组的输入端口连接；第一个寄存器组的输入端口用于输入测试向量，并与数据选择器的输入端口连接；数据选择器的输出端口连接时序格式生成模块与数据先入先出缓存器；数据先入先出缓存器的输出端口连接时序格式生成模块；

每个寄存器组还包括使能信号端口、时钟信号端口和复位信号端口；

数据选择器还包括信号端口，用于输入预设跨周期信息；

数据先入先出缓存器还包括使能信号端口、时钟信号端口。

在该些实施例中，如图2所示，跨周期处理模块可以包括多个跨周期处理单元，每个跨周期处理单元对应一个通道，可以接收处理对应的一行测试向量。

每个通道跨周期处理单元可以做出对应通道的向量的跨周期处理和边沿时刻的跨周期处理，所以每个通道跨周期处理单元可以包括一个通道向量延时单元和一个边沿时刻延时单元，通道向量延时单元用于对应通道的向量的跨周期处理，边沿时刻延时单元用于边沿时刻的跨周期处理。边沿时刻延时单元和通道向量延时单元结构类似，只是被延时信号的位宽不一样(比如，边沿时刻值位宽为N，则可以用(N-1：0)表示)。

如图3所示，以通道向量延时单元为例介绍一种具体实现方式。以可跨3个周期为例，通道向量延时单元包含3个寄存器组DFFG1，DFFG2，DFFG3，数据选择器MUX(Multiplexer)和一个数据先入先出缓存器FIFO(First Input First Output)。被延时信号通道的VECTOR可以是3bit，每个寄存器组里的寄存器个数就是3，即对应D(2:0)、Q(2:0)。

如图3所示，寄存器组DFFG1的输入端口D(2:0)输入测试向量VECTOR(2:0)，寄存器组DFFG1的输入端口D(2:0)连接MUX的输入端口；寄存器组DFFG1的输出端口Q(2:0)连接寄存器组DFFG2的输入端口D(2:0)；寄存器组DFFG1包括一个使能信号端口EN、时钟信号端口CLK和复位信号端口RST。

寄存器组DFFG2的输入端口D(2:0)连接寄存器组DFFG1的输出端口Q(2:0)，寄存器组DFFG2的输入端口D(2:0)连接MUX的输入端口；寄存器组DFFG2的输出端口Q(2:0)连接寄存器组DFFG3的输入端口D(2:0)；寄存器组DFFG2包括一个使能信号端口EN、时钟信号端口CLK和复位信号端口RST。

寄存器组DFFG3的输入端口D(2:0)连接寄存器组DFFG2的输出端口Q(2:0)，寄存器组DFFG3的输入端口D(2:0)连接MUX的输入端口；寄存器组DFFG3的输出端口Q(2:0)连接MUX的输入端口；寄存器组DFFG3包括一个使能信号端口EN、时钟信号端口CLK和复位信号端口RST。

MUX的输出端口连接数据先入先出FIFO缓存的输入端口，MUX的输出端口还连接时序格式生成模块；MUX还包括一个信号端口，该信号端口用于输入预设跨周期信息，即输入REG_SPAN_PERIOD信号。

数据先入先出FIFO缓存还包括使能信号端口EN和时钟信号端口CLK。数据先入先出FIFO缓存的输出端口连接时序格式生成模块。

同样的，如果是边沿时刻延时单元，跨几个周期包括几个寄存器组，其他的结构、输入输出流程与通道向量延时单元相同。

在一些实施例中，跨周期处理模块具体用于：

第一个寄存器组接收输入信号，在使能信号有效时，根据输入信号每个寄存器组均输出一输出信号至数据选择器；其中，使能信号个数为跨周期个数；输入信号为测试向量和/或比较边沿时刻；

数据选择器选择最后一个寄存器组的输出信号，将最后一个寄存器组的输出信号输入到数据先入先出缓存器；其中，寄存器组的个数为跨周期个数；

在输入信号输入且跨周期个数之前的所有使能信号有效时，将最后一个寄存器组之前的所有寄存器组的输出值设定为预设输出值写入数据先入先出缓存器中；预设值为预设向量和/或比较边沿时刻的预设输出值；

数据先入先出缓存器将最后一个寄存器组之前的所有寄存器组的预设输出值和最后一个寄存器组的输出信号输出至时序格式生成模块。

在该些实施例中，如图3所示，SYNEN(使能信号)是每一个测试周期T起始时的一个脉冲，宽度为主钟CLK的一个周期。SYNEN既作为边沿时刻产生的起始信号，也作为每测试周期内通道向量，边沿时刻等信号的数据有效信号。

DFFG1对输入的多位宽的VECTOR信号在SYNEN有效时寄存一拍，DFFG1的输出信号相对于DFFG1的输入信号延迟了一整个测试周期。

DFFG2对输入的DFFG1的输出信号在SYNEN有效时寄存一拍。

DFFG3对输入的DFFG2的输出信号在SYNEN有效时寄存一拍。

数据选择器MUX的输出根据跨周期寄存器REG_SPAN_PERIOD从MUX的四个输入中选择一个输出。REG_SPAN_PERIOD设0，对应选择VECTOR信号输出，表示不对该通道向量进行跨周期处理。REG_SPAN_PERIOD设1，对应选择DFFG1的输出，表示对该通道向量进行一个跨周期处理。同理，REG_SPAN_PERIOD设2，对应选择DFFG2的输出，表示对该通道向量进行两个跨周期处理，REG_SPAN_PERIOD设3，对应选择DFFG3的输出，表示对该通道向量进行三个跨周期处理，可以依次类推。MUX输出信号分两路，对于驱动向量和驱动边沿无需跨周期，REG_SPAN_PERIOD设为0，从MUX选出VECTOR信号后直接输出到下一时序格式生成模块。由于驱动到比较的回环时间的存在，对于比较向量(即测试向量中需要比较的向量)和比较边沿(延迟边沿中需要比较的边沿)需要在SYNEN有效时逐周期地先缓存在FIFO中等后级时序格式生成模块来读取，即跨一个周期时，缓存DFFG1的输出在FIFO中，即跨两个周期时，缓存DFFG2的输出在FIFO中，即跨三个周期时，缓存DFFG3的输出在FIFO中。

RST是复位信号，在每次测试向量启动前会自动复位一次。DFFG1，DFFG2，DFFG3的复位初始值被设计为向量“X”(即不关心比较)，当复位时三个寄存器组输出值都为“X”，FIFO也会被清空。如果REG_SPAN_PERIOD设为2，MUX选择DFFG2的输出，那么在测试向量启动后，在前2个SYNEN有效时会将两个“X”写入到FIFO，通过此种方式将跨周期通道的前几个周期向量补充为“X”。同理，跨周期边沿可以补充为0。

可以理解，上述示例仅为跨周期处理模块的一个示例，在其他实现方式中，跨周期处理模块还可以为其他现有的形式，本实施例不以此为限制。

在一些实施例中，时序格式生成模块具体用于：

根据跨周期处理后的测试向量和驱动边沿时刻，按测试周期生成预设格式的驱动波形，通过电平信息对驱动波形进行调制后输出给被测芯片；

根据跨周期处理后的比较边沿时刻确定通道在测试周期内的比较时刻点；

在比较时刻点捕获被测芯片基于调制后驱动波形的输出信息；

将输出信息与测试向量进行逻辑比较，根据比较结果确定该通道在测试周期是测试通过或测试失效。

在该些实施例中，时序格式生成模块将驱动通道的驱动向量(即跨周期处理后的测试向量)和驱动边沿时刻信息，按测试周期T生成带有格式的驱动波形，将驱动波形通过电平调制后输出给被测芯片。时序格式生成模块还将生成比较通道在测试周期T内的比较时刻点C，该比较时刻点C是根据跨周期处理后的比较边沿时刻确定，然后在这个时刻点捕获被测芯片的输出并与测试向量中的比较向量进行逻辑比较来判别该通道在这个测试周期是测试通过pass还是测试失效fail。

在一些实施例中，如图1所示，本实施例的测试系统还包括：

失效记录存储器，用于存储比较结果为失效的测试向量的地址和通道信息。

在该实施例中，所有通道在图形运行时共享一个测试周期T，所以一般测试机为节省存储空间只有一套所有通道共用的失效记录存储器。若在测试周期内有逻辑比较fail(失效)的通道，那么该通道在这个测试周期的这一行向量地址ADDR将被记录在失效记录存储器中，供工程师分析以作下一步处理。若有一个以上的通道在运行到某一行向量时发生失效，那么只记录这一行向量的地址和所有通道的失效标志即可。

在一些实施例中，处理器还用于：

读取比较结果为失效的测试向量的地址和通道信息；

根据预设跨周期信息、地址和通道信息，确定跨周期处理前失效结果对应的测试向量地址和通道信息。

本申请实施例技术方案，处理器可以从失效记录存储器中读取失效的测试向量的地址和通道信息，并基于预设跨周期信息、该地址和该通道信息推算出跨周期处理前该失效结果对应的测试向量地址和通道信息，从而反馈给调试工程师，以便于调试工程师据此进行分析作下一步处理，整个跨周期处理过程和反馈过程自动化，提高工程师的调试效率。

下面以对一个多引脚芯片进行测试为例进行说明。

一段N行的测试向量每个测试周期以T(0)，T(1)…T(n-1)，T(n)表示。每个测试周期的向量地址以ADDR0，ADDR1…ADDRn表示。向量地址的记录一方面用来记录测试向量执行的顺序，一方面用来记录向量失效的位置。以某个比较通道为例，如图4所示，对应的每个测试周期的某通道的测试向量表示为V(0)，V(1)…V(n)，对应的每个测试周期的比较边沿时刻值表示为C(0)，C(1)…C(n)。若这个通道需要跨一个周期进行比较，那么通过跨周期处理模块设定该通道跨周期值为1，则通道向量延时单元和边沿时刻延时单元各自包含1个寄存器组DFFG1，数据选择器MUX选择寄存器组DFFG1的输出缓存到FIFO，并由时序格式生成模块读取。那么跨周期处理模块会将这个通道的测试向量和比较时刻延迟一个测试周期起作用，也就是V(0)和C(0)会在T(1)这个周期起作用，T(1)之后的测试周期依次类推。因为V(0)会延时到T(1)进行比较，跨周期处理模块将在T(0)测试周期将该通道的向量补充为Vx，Vx默认为向量“X”即不关心比较。同样比较边沿时刻可以补充为0，也可以不补充，该周期的比较时刻点也无需再关心。跨周期处理后的该通道的测试向量表示为Vx，V(0)，V(1)…V(n-1)，比较边沿时刻为空(或0)，C(0)，C(1)…C(n-1)。如果在T(n)这个测试周期发生了逻辑比较失效，也就是比较时刻C(n-1)时被测芯片的输出与测试向量V(n-1)的比较向量不一致，那么ADDRn会被记录到失效记录存储器中供分析失效用。ADDRn是当前所有通道未跨周期之前的向量地址。在测试结束之后进行失效分析时处理器从失效记录存储器中读取到失效向量地址ADDRn和各通道失效标志后反标回向量表进行显示。对于跨周期通道需要根据跨周期寄存器的值正确推断出该通道的失效发生在第几行。如图4中例子是跨1个周期，若失效记录的是ADDRn，那么该通道失效地址在原向量表中对应的就是ADDRn-1。

综上，本申请提供一种可跨周期比较的测试系统，该测试系统包含向量存储器，图形生成模块，时序格式生成模块，跨周期处理模块，记录存储器，被测芯片，处理器。与传统机台相比，增加跨周期比较模块，在需要调整比较通道的向量时通过配置跨周期处理模块来重新调整测试向量，通过寄存器控制各个通道的向量和边沿时刻是否进行跨周期比较及跨几个周期进行比较，省去了人工修改向量表和修改后重新下载向量等的时间，提高了工程师的调试效率。

基于相同的发明构思，本申请还提出一种可跨周期比较的测试方法，如图5所示，该方法包括：

S510：获得各通道的测试向量和可跨周期比较的配置信息、预设跨周期信息，根据预设跨周期信息对各通道的测试向量与各通道的可跨周期比较的配置信息进行跨周期处理，得到跨周期处理后的各通道的测试向量与各通道的可跨周期比较的配置信息；其中，预设跨周期信息包括预存的跨周期通道和该通道跨周期的个数；

S520：时序格式生成模块根据跨周期处理后的各通道的测试向量与各通道的可跨周期比较的配置信息生成测试驱动波形，将测试驱动波形输出至被测芯片，在比较时刻点采集被测芯片的输出信息，将输出信息与测试向量进行比较，获得比较结果；

S530：根据比较结果确定各通道在测试周期是测试通过或测试失效。

在一些实施例中，该方法还包括：

读取比较结果为失效的测试向量的地址和通道信息；

根据预设跨周期信息、地址和通道信息，确定跨周期处理前失效结果对应的测试向量地址和通道信息。

在一些实施例中，可跨周期比较的配置信息包括测试周期，驱动边沿时刻，比较边沿时刻，电平信息。

在一些实施例中，根据预设跨周期信息对各通道的测试向量与各通道的可跨周期比较的配置信息进行跨周期处理，得到跨周期处理后的各通道的测试向量与各通道的可跨周期比较的配置信息，包括：

根据预存的跨周期通道确定跨周期通道的测试向量和比较边沿时刻；

按照跨周期通道的跨周期个数，将跨周期通道的测试向量和比较边沿时刻进行延迟；

将延迟后的跨周期通道的测试向量与其他不跨周期的通道的测试向量按整测试周期进行同步对齐；

在同步对齐过程中，将跨周期通道延迟后空出的测试向量补充为预设向量，该预设向量表征在对应的测试周期测试向量不关心比较。

【本申请计算设备的实施例】

图6是本申请实施例提供的一种计算设备900的结构性示意性图。该计算设备可以作为可跨周期比较的测试系统，执行上述可跨周期比较的测试方法中的各可选实施例，该计算设备可以是终端，也可以是终端内部的芯片或芯片系统。如图6所示，该计算设备900包括：处理器910、存储器920、通信接口930。

应理解，图6所示的计算设备900中的通信接口930可以用于与其他设备之间进行通信，具体可以包括一个或多个收发电路或接口电路。

其中，该处理器910可以与存储器920连接。该存储器920可以用于存储该程序代码和数据。因此，该存储器920可以是处理器910内部的存储单元，也可以是与处理器910独立的外部存储单元，还可以是包括处理器910内部的存储单元和与处理器910独立的外部存储单元的部件。

可选的，计算设备900还可以包括总线。其中，存储器920、通信接口930可以通过总线与处理器910连接。总线可以是外设部件互连标准(Peripheral ComponentInterconnect，PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，EISA)总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图6中采用了一条无箭头的线表示，但并不表示仅有一根总线或一种类型的总线。

应理解，在本申请实施例中，该处理器910可以采用中央处理单元(centralprocessing unit，CPU)。该处理器还可以是其它通用处理器、数字信号处理器(digitalsignal processor，DSP)、专用集成电路(application specific integrated circuit，ASIC)、现成可编程门阵列(field programmable gate Array，FPGA)或者其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。或者该处理器910采用一个或多个集成电路，用于执行相关程序，以实现本申请实施例所提供的技术方案。

该存储器920可以包括只读存储器和随机存取存储器，并向处理器910提供指令和数据。处理器910的一部分还可以包括非易失性随机存取存储器。例如，处理器910还可以存储设备类型的信息。

在计算设备900运行时，所述处理器910执行所述存储器920中的计算机执行指令执行上述方法的任一操作步骤以及其中任一可选的实施例。

应理解，根据本申请实施例的计算设备900可以对应于执行根据本申请各实施例的方法中的相应主体，并且计算设备900中的各个模块的上述和其它操作和/或功能分别为了实现本实施例各方法的相应流程，为了简洁，在此不再赘述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时用于执行上述方法，该方法包括上述各个实施例所描述的方案中的至少之一。

本申请实施例的计算机存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是，但不限于，电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括、但不限于无线、电线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言或其组合来编写用于执行本申请操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

另外，说明书和权利要求书中的词语“第一、第二、第三等”或模块A、模块B、模块C等类似用语，仅用于区别类似的对象，不代表针对对象的特定排序，可以理解地，在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

在上述的描述中，所涉及的表示步骤的标号，如S110、S120……等，并不表示一定会按此步骤执行，在允许的情况下可以互换前后步骤的顺序，或同时执行。

说明书和权利要求书中使用的术语“包括”不应解释为限制于其后列出的内容；它不排除其它的元件或步骤。因此，其应当诠释为指定所提到的所述特征、整体、步骤或部件的存在，但并不排除存在或添加一个或更多其它特征、整体、步骤或部件及其组群。因此，表述“包括装置A和B的设备”不应局限为仅由部件A和B组成的设备。

本说明书中提到的“一个实施例”或“实施例”意味着与该实施例结合描述的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在本说明书各处出现的用语“在一个实施例中”或“在实施例中”并不一定都指同一实施例，但可以指同一实施例。此外，在一个或多个实施例中，能够以任何适当的方式组合各特定特征、结构或特性，如从本公开对本领域的普通技术人员显而易见的那样。

注意，上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，均属于本申请保护范畴。

Claims (12)

1.一种可跨周期比较的测试系统，其特征在于，包括：

跨周期处理模块，用于获得各通道的测试向量和可跨周期比较的配置信息、预设跨周期信息，根据所述预设跨周期信息对所述各通道的测试向量与所述各通道的可跨周期比较的配置信息进行跨周期处理，得到跨周期处理后的所述各通道的测试向量与所述各通道的可跨周期比较的配置信息；其中，所述预设跨周期信息包括预存的跨周期通道和所述跨周期通道的跨周期个数；

时序格式生成模块，用于根据跨周期处理后的所述各通道的测试向量与所述各通道的可跨周期比较的配置信息生成测试驱动波形，将所述测试驱动波形输出至被测芯片，采集所述被测芯片的输出信息，将所述输出信息与所述测试向量进行比较，获得比较结果；

处理器，用于根据所述比较结果确定所述各通道在测试周期是测试通过或测试失效。

2.根据权利要求1所述的测试系统，其特征在于，所述处理器还用于：

读取所述比较结果为失效的所述测试向量的地址和通道信息；

根据所述预设跨周期信息、所述地址和通道信息，确定跨周期处理前所述失效结果对应的测试向量地址和通道信息。

3.如权利要求1所述的测试系统，其特征在于，所述可跨周期比较的配置信息包括测试周期，驱动边沿时刻，比较边沿时刻，电平信息。

4.如权利要求3所述的测试系统，其特征在于，所述跨周期处理模块具体用于：

根据所述预存的跨周期通道确定所述跨周期通道的测试向量和所述比较边沿时刻；

按照所述跨周期通道的跨周期个数，将所述跨周期通道的测试向量和比较边沿时刻进行延迟。

5.如权利要求4所述的测试系统，其特征在于，所述跨周期处理模块还具体用于：

将延迟后的所述跨周期通道的测试向量与其他不跨周期的通道的测试向量按整测试周期进行同步对齐；

在同步对齐过程中，将所述跨周期通道延迟后空出的测试向量补充为预设向量，该预设向量表征在对应的测试周期所述测试向量不关心比较。

6.如权利要求1、4或5所述的测试系统，其特征在于，所述跨周期处理模块包括各通道的跨周期处理单元，每个通道跨周期处理单元包括边沿时刻延时单元和通道向量延时单元；

所述边沿时刻延时单元和所述通道向量延时单元均包括数据选择器、数据先入先出缓存器和N个寄存器组，其中N>＝1；

其中，每个寄存器组的输出端口与数据选择器的输入端口连接；前一个寄存器组的输出端口与下一个寄存器组的输入端口连接；第一个寄存器组的输入端口用于输入测试向量，并与数据选择器的输入端口连接；数据选择器的输出端口连接所述时序格式生成模块与所述数据先入先出缓存器；数据先入先出缓存器的输出端口连接所述时序格式生成模块；

每个寄存器组还包括使能信号端口、时钟信号端口和复位信号端口；

所述数据选择器还包括信号端口，用于输入所述预设跨周期信息；

所述数据先入先出缓存器还包括使能信号端口、时钟信号端口。

7.如权利要求2所述的测试系统，其特征在于，还包括：

失效记录存储器，用于存储所述比较结果为失效的所述测试向量的地址和通道信息。

8.如权利要求1所述的测试系统，其特征在于，所述测试系统还包括：

向量存储器，用于存储所述各通道的测试向量和可跨周期比较的配置信息；

图形生成模块，用于从所述向量存储器中按执行顺序读取所述各通道的测试向量和所述各通道的可跨周期比较的配置信息，将所述各通道的测试向量与所述各通道的可跨周期比较的配置信息进行时序对齐后送入所述跨周期处理模块；

所述跨周期处理模块包括跨周期寄存器，所述跨周期寄存器用于存储所述预设跨周期信息。

9.一种可跨周期比较的测试方法，其特征在于，包括：

获得各通道的测试向量和可跨周期比较的配置信息、预设跨周期信息，根据所述预设跨周期信息对所述各通道的测试向量与所述各通道的可跨周期比较的配置信息进行跨周期处理，得到跨周期处理后的所述各通道的测试向量与所述各通道的可跨周期比较的配置信息；其中，所述预设跨周期信息包括预存的跨周期通道和该通道跨周期的个数；

根据跨周期处理后的所述各通道的测试向量与所述各通道的可跨周期比较的配置信息生成测试驱动波形，将所述测试驱动波形输出至被测芯片，采集所述被测芯片的输出信息，将所述输出信息与所述测试向量进行比较，获得比较结果；

根据所述比较结果确定所述各通道在测试周期是测试通过或测试失效。

10.如权利要求9所述的测试方法，其特征在于，所述方法还包括：

读取所述比较结果为失效的所述测试向量的地址和通道信息；

根据所述预设跨周期信息、所述地址和通道信息，确定跨周期处理前所述失效结果对应的测试向量地址和通道信息。

11.如权利要求9所述的测试方法，其特征在于，所述可跨周期比较的配置信息包括测试周期，驱动边沿时刻，比较边沿时刻，电平信息。

12.如权利要求11所述的测试方法，其特征在于，根据所述预设跨周期信息对所述各通道的测试向量与所述各通道的可跨周期比较的配置信息进行跨周期处理，得到跨周期处理后的所述各通道的测试向量与所述各通道的可跨周期比较的配置信息，包括：

根据所述预存的跨周期通道确定所述跨周期通道的测试向量和所述比较边沿时刻；

按照所述跨周期通道的跨周期个数，将所述跨周期通道的测试向量和所述比较边沿时刻进行延迟；

将延迟后的所述跨周期通道的测试向量与其他不跨周期的通道的测试向量按整测试周期进行同步对齐；

在同步对齐过程中，将所述跨周期通道延迟后空出的测试向量补充为预设向量，该预设向量表征在对应的测试周期所述测试向量不关心比较。