CN117558837A - 发光芯片制造方法及发光芯片 - Google Patents

发光芯片制造方法及发光芯片 Download PDF

Info

Publication number
CN117558837A
CN117558837A CN202210937921.5A CN202210937921A CN117558837A CN 117558837 A CN117558837 A CN 117558837A CN 202210937921 A CN202210937921 A CN 202210937921A CN 117558837 A CN117558837 A CN 117558837A
Authority
CN
China
Prior art keywords
quantum dot
electrode
electrodes
dot film
core particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210937921.5A
Other languages
English (en)
Inventor
戴广超
马非凡
陈德伪
王子川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202210937921.5A priority Critical patent/CN117558837A/zh
Publication of CN117558837A publication Critical patent/CN117558837A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请涉及一种发光芯片制造方法，包括：在衬底的第一表面上制作至少三排芯粒，每排芯粒中的多个芯粒彼此间隔设置，每个芯粒均包括电性连接的外延层和电极，外延层连接于第一表面与电极之间；在衬底的第二表面上分别制作至少两排量子点膜层，相邻两排的量子点膜层的颜色不同，且相邻两排的量子点膜层的颜色还区别于芯粒的颜色，第二表面与第一表面相背，每排量子点膜层在第一表面上的投影，均覆盖于一排芯粒；切割衬底和量子点膜层，以形成多列发光芯片，其中，每列发光芯片中包括有至少三个发光芯片，且各个发光芯片的颜色各不相同。通过本申请发光芯片制造方法，能够提高发光芯片的制造效率。本申请还提供一种发光芯片。

Description

发光芯片制造方法及发光芯片
技术领域
本申请涉及显示技术领域，具体涉及一种发光芯片制造方法、及通过该发光芯片制造方法制造的发光芯片。
背景技术
发光芯片通常在芯粒的出光一侧设置量子点膜层，以使得芯粒发出的光线在穿过量子点膜层时，能够转换为不同颜色的光线，以使得发光芯片能够发出不同颜色的光线。如转换为红色、绿色和蓝色的光线，并通过不同颜色光线的混合搭配，实现显示面板的全彩显示。
而量子点膜层的制备一般采用点对点喷墨式制作，该方式制作工艺复杂且制作效率不高。
发明内容
鉴于上述现有技术的不足，本申请的目的在于提供一种能够提高发光芯片的制造效率、以及制造出发光芯片的出光效果的发光芯片制造方法。本申请还提供一种通过本申请发光芯片制造方法制造的发光芯片。
本申请提供一种发光芯片制造方法，包括：在衬底的第一表面上制作至少三排芯粒，每排芯粒中的多个芯粒彼此间隔设置，每个芯粒均包括电性连接的外延层和引脚，外延层连接于第一表面与引脚之间；
在衬底的第二表面上分别制作至少两排量子点膜层，相邻两排的量子点膜层的颜色不同，且相邻两排的量子点膜层的颜色还区别于芯粒的颜色，第二表面与第一表面相背，每排量子点膜层在第一表面上的投影，均覆盖于一排芯粒；
切割衬底和量子点膜层，以形成多列发光芯片，其中，每列发光芯片中包括有至少三个发光芯片，且各个发光芯片的颜色各不相同。
在本实施例中，通过设置外延层于衬底的第一表面和引脚之间，能够使得外延层发出的光线穿过衬底向外射出，即形成芯粒发出的光线从衬底向外射出的效果。通过在衬底的第二表面上分别制作至少两排量子点膜层，且每排量子点膜层在第一表面上的投影，均覆盖于一排芯粒，能够保证芯粒发出的光线穿过衬底，并射向与其对应的量子点膜层，进而以实现转换芯粒发出光线的颜色的效果。
通过切割衬底和量子点膜层，能够形成多列发光芯片，且多列发光芯片中各个发光芯片发出光线的颜色各不相同。同时，本申请芯片制造方法通过与芯粒对应的量子点膜层转换芯粒发出光线的颜色，能够提高各个发光芯片发出光线的亮度以及各个发光芯片的出光效果。
进一步的，通过本申请发光芯片制造方法，能够同时制造多列发光芯片，进而提高了发光芯片的制造效率，并提高发光芯片的出光效果。同时，每列发光芯片中包括至少能够发出至少三种不同颜色光线的发光芯片，即通过本申请发光芯片制造方法，能够同时制造至少三种不同颜色的发光芯片。通过每列发光芯片中的至少三个发光芯片发出三种不同颜色光线，并通过不同颜色光线的混合，能够实现显示器件全彩显示的效果。
一种实施例，在衬底的第二表面上分别制作至少两排量子点膜层，包括：在第二表面上制作至少两组电极，每组电极均对应一排芯粒的位置设置，且每组电极均包括第一电极和第二电极，一排芯粒在第二表面上的投影，位于同组的第一电极和第二电极之间；在不同颜色的量子点溶液中分别对不同组的电极通电以形成电场，并通过电沉积在第二表面形成至少两排量子点膜层。
在本实施例中，通过对应各排芯粒的位置设置一组电极，且每组电极均包括第一电极和第二电极，能够使得同组的第一电极和第二电极在通电后形成电场，进而在量子点溶液中通过第一电极和第二电极形成的电场沉积量子点膜层，即形成电沉积的效果。通过在不同颜色的量子点溶液中分别对不同组的电极通电，能够利用电沉积技术在第二表面上沉积并形成不同颜色的量子点膜层。
同时，通过设置一排芯粒在第二表面上的投影位于同组的第一电极和第二电极之间，能够使得沉积于第二表面上的各排量子点膜层与一排芯粒对应，即形成每排量子点膜层在第一表面上的投影均覆盖于一排芯粒的效果。
一种实施例，在第二表面上制作至少两组电极，包括：在第二表面上制作至少两组电极，其中，各组电极中的第一电极的延伸方向与第二电极的延伸方向平行。
在本实施例中，通过设置各组电极中的第一电极的延伸方向与第二电极的延伸方向平行，能够保证第一电极和第二电极之间形成电场的电场均匀度，进而使得在沉积量子点膜层时，能够提高量子点膜层在第二表面的平面方向上的沉积均匀度，提高量子点膜层的沉积效果，以提高芯粒发出光线的转换效率和转换效果。
一种实施例，在第二表面上制作至少两组电极，包括：在第二表面上制作连接部，连接部用于连通各组电极中的第一电极；在不同颜色的量子点溶液中分别对不同组的电极通电以形成电场，包括：在不同颜色的量子点溶液中对连接部、以及不同组的电极中第二电极通电以形成电场。
在本实施例中，通过在第二表面上制作连接部，并通过连接部连通各组电极中的第一电极，能够实现同时控制各组电极中的第一电极的效果。
一种实施例，在第二表面上制作至少两组电极，包括：在第二表面上制作至少两组电极，且各组电极之间的间隔距离大于或等于0.05mm。
在本实施例中，通过设置各组电极之间的间隔距离大于或等于0.05mm，能够保证各组电极中的第一电极和第二电极能够形成独立的电场，避免第一电极或者第二电极与其相邻的其他组中的第一电极或第二电极之间形成电场，而影响不同颜色的量子点膜层的沉积效果。故，通过设置各组电极之间的间隔距离大于或等于0.05mm，能够保证沉积不同颜色的量子点膜层的沉积效果和沉积纯度，进而能够提高发光芯片的发光效果。
一种实施例，在第二表面上制作至少两组电极，包括：在第二表面上制作至少两组电极，其中，各排芯粒在第二表面上的投影远离第二电极的侧边，与第一电极靠近第二电极的侧边对齐。
在本实施例中，通过设置各排芯粒在第二表面上的投影远离第二电极的侧边，与第一电极靠近第二电极的侧边对齐，能够保证各排量子点膜层在沉积后与一排芯粒对应，以提高量子点膜层的定位精确度，即为沉积形成各排量子点膜层定位。
一种实施例，在不同颜色的量子点溶液中分别对不同组的电极通电以形成电场，包括：在不同颜色的量子点溶液中分别对不同组的电极通电以形成电场，其中，第一电极的极性与量子点溶液中的量子点极性相反。
在本实施例中，通过设置第一电极的极性与量子点溶液中的量子点极性相反，能够使得量子点溶液中的量子点自第一电极靠近第二电极的侧边开始，在第二表面上朝向第二电极沉积。
一种实施例，在第二表面上制作至少两组电极，包括：在第二表面上制作至少两组电极，各组电极中的第一电极和第二电极之间的间距，为芯粒在至少三排芯粒排布方向上宽度的1.5倍～10倍。
在本实施例中，通过设置各组电极中的第一电极和第二电极之间的间距，为芯粒在至少三排芯粒排布方向上宽度的1.5倍～10倍，能够保证在第一电极和第二电极之间沉积的每排量子点膜层，在第二表面上的投影，均覆盖于一排芯粒，即保证各排芯粒发出的光线均能够通过与其对应的量子点膜层转换颜色并射出，提高芯粒发出光线的颜色转换率，进而以提高本申请发光芯片制造方法制造的发光芯片的出光效率和出光效果。
一种实施例，在第二表面上制作至少两组电极，包括：在第二表面上制作至少两组电极，并在任意相邻的两组电极之间制作绝缘膜层，绝缘膜层用于使各组电极之间形成独立电场。
在本实施例中，通过在任意相邻的两组电极之间制作绝缘膜层，能够使得各组电极之间形成独立电场，以保证在不同颜色的量子点溶液中，电沉积各排量子点膜层的沉积效果，以及不同颜色的量子点膜层的颜色纯度，避免一组电极中的电极与相邻一组电极中的电极之间产生电场，影响量子点膜层的沉积效果和沉积精度。
一种实施例，在衬底的第二表面上分别制作至少两排量子点膜层，包括：在衬底的第二表面上分别制作至少两排量子点膜层，其中，量子点膜层在至少三排芯粒排布方向上的宽度，为芯粒在至少三排芯粒排布方向上宽度的1.2倍～1.3倍。
在本实施例中，通过设置量子点膜层在至少三排芯粒排布方向上的宽度，为芯粒在至少三排芯粒排布方向上宽度的1.2倍～1.3倍，能够保证沉积形成的各排量子点膜层完全覆盖与其对应的一排芯粒，即保证各排芯粒发出的光线均能够通过与其对应的量子点膜层转换颜色并射出，提高芯粒发出光线的颜色转换率，进而以提高本申请发光芯片制造方法制造的发光芯片的出光效率和出光效果。
一种实施例，在衬底的第二表面上分别制作至少两排量子点膜层，包括：在衬底的第二表面上分别制作至少三排量子点膜层，每排量子点膜层的位置与一排芯粒对应。
在本实施例中，通过在衬底的第二表面上分别制作至少三排量子点膜层，并通过设置每排量子点膜层的位置与一排芯粒对应，能够使得至少三排芯粒发出的光线经与各自对应的一排量子点膜层转换为至少三种不同颜色的光线，即能够同时形成多列发光芯片，且每列发光芯片中的至少三个芯粒经与其对应的量子点膜层分别转换为至少三种不同颜色的光线，进而提高本申请发光芯片制造方法制造发出不同颜色光线的发光效率，并提高发光芯片的发光效果。
本申请还提供一种发光芯片，包括衬底、芯粒和量子点膜层，衬底包括相背的第一表面和第二表面，芯粒设于第一表面上，量子点膜层设于第二表面上，且量子点膜层在第一表面上的投影覆盖芯粒，量子点膜层用于转换芯粒发出光线的颜色。
在本实施例中，通过设置芯粒于衬底的第一表面上，并设置量子点膜层于衬底的第二表面上，能够使得芯粒发出的光线穿过衬底射向量子点膜层。通过设置量子点膜层，能够芯粒发出的光线转换为不同颜色的光线。通过设置量子点膜层在第一表面上的投影覆盖芯粒，能够保证芯粒发出的光线全部射至量子点膜层上，以提高芯粒的光线转换效率和转换效果。同时，本申请发光芯片中芯粒发出光线经衬底射向量子点膜层上，以使得本申请发光芯片形成倒装结构的效果，进而提高本申请发光芯片的性能稳定性，提高发光芯片的产品良率。
一种实施例，量子点膜层的宽度为芯粒的宽度的1.2倍～1.3倍。
在本实施例中，通过设置量子点膜层的宽度为芯粒的宽度的1.2倍～1.3倍，能够保证量子点膜层能够完全覆盖与其对应的芯粒，进而保证芯粒发出的光线均能够通过与其对应的量子点膜层转换颜色并射出，提高芯粒发出光线的颜色转换率，以提高发光芯片的出光效率和出光效果。
附图说明
图1为本申请发光芯片的工作场景示意图；
图2为本申请发光芯片制造方法的工作流程示意图；
图3为制作芯粒的工作流程示意图；
图4为在衬底上制作预设外延层一侧视角的结构示意图；
图5为制作圆平台图形时一侧视角的结构示意图；
图6为图5所示实施例中制作圆平台图形的平面结构示意图；
图7为制作透明导电层一侧视角的结构示意图；
图8为图7所示实施例中制作透明导电层的平面结构示意图；
图9为光刻隔离图形一侧视角的结构示意图；
图10为图9所示实施例中光刻隔离图形的平面结构示意图；
图11为制作氧化硅层一侧视角的结构示意图；
图12为图11所示实施例中制作氧化硅层的平面结构示意图；
图13为在开孔中制作引脚一侧视角的结构示意图；
图14为13所示实施例中制作引脚的平面结构示意图；
图15为在衬底上制作形成至少三排芯粒的平面结构示意图；
图16为制作至少两排量子点膜层的工作流程示意图；
图17为在第二表面上制作至少两组电极一侧视角的结构示意图；
图18为制作绝缘膜层的平面结构示意图；
图19为制作第一量子点膜层时一侧视角的结构示意图；
图20为图17所示实施例中制作第一量子点膜层时在位置O-O处的截面结构示意图；
图21为制作第二量子点膜层时一侧视角的结构示意图；
图22为图17所示实施例中制作第二量子点膜层时在位置O-O处的截面结构示意图；
图23为制作第三量子点膜层时一侧视角的结构示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。本申请中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本申请，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。需要说明的是，本申请的说明书和权利要求书及所述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，本申请中使用的术语“包括”、“可以包括”、“包含”、或“可以包含”表示公开的相应功能、操作、元件等的存在，并不限制其他的一个或多个更多功能、操作、元件等。此外，术语“包括”或“包含”表示存在说明书中公开的相应特征、数目、步骤、操作、元素、部件或其组合，而并不排除存在或添加一个或多个其他特征、数目、步骤、操作、元素、部件或其组合，意图在于覆盖不排他的包含。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
请参阅图1，图1为本申请发光芯片1的工作场景示意图。如图1所示，包括衬底11、芯粒12和量子点膜层13。衬底11包括相背的第一表面111和第二表面112，芯粒12设于第一表面111上，量子点膜层13设于第二表面112上，且量子点膜层13在第一表面111上的投影覆盖芯粒12。芯粒12发出的光线穿过衬底11设置与其对应的量子点膜层13上，并通过量子点膜层13将光线转换为不同颜色的光线。
具体的，如图1所示，多个芯粒12排列于第一表面111上，多个量子点膜层13设于第二表面112上，每个量子点膜层13对应一个芯粒12设置，且任意相邻两个量子点膜层13的颜色不同。
其中，芯粒12包括外延层121和引脚122，外延层121连接于衬底11的第一表面111和引脚122之间，即引脚122位于外延层121远离衬底11的一侧，并与外延层121电性连接，通过引脚122接入电流至外延层121中以驱动外延层121发光。其中，当外延层121的制作材料不同时，其发出光线的颜色也不相同。
在图1所示的实施例中，衬底11为透明材质制成，外延层121发出的光线穿过衬底11射向量子点膜层13中，并通过各个量子点膜层13转换为不同颜色光线向外射出。
如图1所示，芯粒12为3个，量子点膜层13对应也为3个，其包括第一量子点膜层13a、第二量子点膜层13b以及第三量子点膜层13c，第一量子点膜层13a、第二量子点膜层13b以及第三量子点膜层13c分别对应一个芯粒12设置，且用于将与其对应的芯粒12发出的光线转换为不同颜色的光线。
且，第一量子点膜层13a、第二量子点膜层13b以及第三量子点膜层13c在第二表面112上的投影，均覆盖对其对应的芯粒12。
例如，在一种可能的实施例中，如图1所示，3个芯粒12发出光线的颜色为蓝色光线，第一量子点膜层13a为红色量子点膜层，第二量子点膜层13b为蓝色量子点膜层，第三量子点膜层13c为绿色量子点膜层。
即，当与第一量子点膜层13a对应的芯粒12发出的蓝色光线，穿过衬底11射至红色的第一量子点膜层13a时，蓝色光线将转换为红色光线并向外射出。当与第二量子点膜层13b对应的芯粒12发出的蓝色光线，穿过衬底11射至蓝色的第二量子点膜层13b时，将继续以蓝色光线向外射出。当与第三量子点膜层13c对应的芯粒12发出的蓝色光线，穿过衬底11设置绿色的第三量子点膜层13c时，蓝色光线将转换为绿色光线并向外射出。
需要说明的是，在图1所示的实施例中仅以芯粒12发出蓝色光线，并通过不同颜色的量子点膜层13分别转换为蓝色、绿色以及红色的光线作为示例性介绍，并不代表本申请实施例中的芯粒12仅能发出蓝色光线。在本申请的其他实施例中，芯粒12还可以发出紫色光线，还可以为波长小于500nm的其他颜色的光线。
各个量子点膜层13的颜色也不局限于图1所示的红色、蓝色和绿色。在本申请的其他实施例中，各个量子点膜层13的颜色还可以为黄色、白色或者其他波长大于或者等于500nm的光线的颜色。
同时，图1仅以3个芯粒12和3个量子点膜层13作为示例性介绍，但并不代表本申请实施例中的芯粒12和量子点膜层13的数量仅限于此。
在本申请的其他实施例中，芯粒12还可以4个、6个或者为其他数值的数量。
量子点膜层13的数量可以为2个、4个或者6个。其中，当芯粒12发出的光线为蓝色时，在第二表面112上对应芯粒12的位置可以不设置蓝色量子点膜层13，芯粒12发出的蓝色光线直接穿过衬底11向外射出。
可以理解的，在本实施例中，通过设置多个芯粒12于衬底11的第一表面111上，并设置量子点膜层13于衬底11的第二表面112上，能够使得芯粒12发出的光线穿过衬底11射向量子点膜层13。
通过设置量子点膜层13，能够芯粒12发出的光线转换为不同颜色的光线。通过设置量子点膜层13在第一表面111上的投影覆盖芯粒12，能够保证芯粒12发出的光线全部射至量子点膜层13上，以提高芯粒12的光线转换效率和转换效果。
同时，本申请发光芯片1的芯粒12发出光线穿过衬底11射向量子点膜层13上，以使得本申请发光芯片1形成倒装结构的效果，进而提高本申请发光芯片1的性能稳定性，提高发光芯片1的产品良率。
一种实施例，量子点膜层13的宽度为芯粒12的宽度的1.2倍～1.3倍。
需要说明的是，所述量子点膜层13的宽度，即为沿多个量子点膜层13的排布方向上的一个量子点膜层13的宽度。所述芯粒12的宽度，即为沿多个量子点膜层13的排布方向上的一个芯粒12的宽度。
在本实施例中，通过设置量子点膜层13的宽度为芯粒12的宽度的1.2倍～1.3倍，能够保证量子点膜层13能够完全覆盖与其对应的芯粒12，进而保证芯粒12发出的光线均能够通过与其对应的量子点膜层13转换颜色并射出，提高芯粒12发出光线的颜色转换率，以提高发光芯片1的出光效率和出光效果。
请参阅图2，图2为本申请发光芯片制造方法的工作流程示意图。本申请提供一种发光芯片制造方法，本申请发光元件制造方法用于制造上述任一实施例中的发光芯片1。
本申请发光芯片制造方法，包括步骤如下：
S100、在衬底11的第一表面111上制作至少三排芯粒A。
具体的，请参阅图3，图3为制作芯粒12的工作流程示意图。如图3所示，步骤S100“在衬底11的第一表面111上制作至少三排芯粒A”，包括：
S110、在衬底11的第一表面111上制作预设外延层123；
具体的，请参阅图4，图4为在衬底11上制作预设外延层123一侧视角的结构示意图。如图4所示，衬底11包括相背的第一表面111和第二表面112，预设外延层123包括N型半导体层1231、发光层1232以及P型半导体层1233，其中，N型半导体层1231、发光层1232以及P型半导体层1233依次层叠于衬底11的第一表面111上。
在图4所示的实施例中，N型半导体层1231连接于第一表面111，发光层1232位于N型半导体层1231和P型半导体层1233之间，通过N型半导体层1231和P型半导体层1233的共同配合以驱动发光层1232实现发光的效果。
其中，N型半导体层1231、发光层1232以及P型半导体层1233可以通过金属有机化学气相沉积(MOCVD)等方法依次生长于衬底11的第一表面111上。衬底11的材质可以为蓝宝石、石英或陶瓷等材料，在图4所示的实施例中，预设外延层123用于发出蓝色光线，衬底11为透明的蓝宝石材料制成。
N型半导体层1231可以为N型氮化镓层或者磷化铝镓铟(AlGaInP)等材质，在图4所示的实施例中，N型半导体层1231为蓝光N型氮化镓层制成。
发光层1232为有源层，有源层的材料可以为磷化铝镓铟系列、氮化铝镓铟系列、氧化锌系列，其结构可以为单异质结构、双异质结构、双侧异质结构、多层量子阱等，在图4所示的实施例中，发光层1232为蓝光多量子阱。
P型半导体层1233可以为P型氮化镓层或磷化镓等材料制成，在图4所示的实施例中，P型半导体层1233由蓝光P型氮化镓层制成。
需要说明的是，本申请仅以预设外延层123用于发出蓝色光线为例作为示例性介绍，但并不限定本申请实施例中的预设外延层123仅能够发出蓝色光线。在本申请的其他实施例中，预设外延层123所发出的光线的颜色可以依据实际需求调整。
例如，在一种可能的实施例中，预设外延层123还可以发出紫色光线，此时，N型半导体层1231、发光层1232以及P型半导体层1233的材料均依据实际需要进行调整。
S120、在预设外延层123远离衬底11的表面上制作圆平台图形C；
请一并参阅图5和图6，图5为制作圆平台图形C时一侧视角的结构示意图，图6为图5所示实施例中制作圆平台图形C的平面结构示意图。如图5所示，在步骤S120“在预设外延层123远离衬底11的表面上制作圆平台图形C”中，通过光刻与干法刻蚀配合的方式在预设外延层123远离衬底11的表面上制作圆平台图形C，即在P型半导体层1233远离衬底11的表面上刻蚀并形成圆平台图形C。
需要说明的是，本实施例仅以制作一个圆平台图形C为例作为示例性介绍，并不代表本申请实施中仅制作一个圆平台图形C。
具体的，在P型半导体层1233远离衬底11的表面上通过光刻的方式光刻出与掩膜图案对应的图形，并利用干法刻蚀机台可以通过BCl3、Cl2等气体进行刻蚀处理。其中，干法刻蚀机台所采用的干法刻蚀技术可以为离子束溅射刻蚀、等离子体刻蚀或者反应离子刻蚀等干法刻蚀方法。
如图5所示，自P型半导体层1233远离衬底11的表面沿第一方向001朝向衬底11刻蚀，刻蚀至暴露出N型半导体层1231的部分表面，并进行区去胶处理后即得到圆平台图形C。其中，去胶处理可以采用湿法去胶或者干法去胶等方式。第一方向001为N型半导体层1231、发光层1232以及P型半导体层1233依次层叠的方向。
在图5所示的实施例中，圆平台图形C的刻蚀深度为1～2um，即P型半导体层1233远离衬底11的表面至N型半导体层1231远离衬底11的表面在第一方向001上的距离为1～2um。
S130、在预设外延层123远离衬底11的表面上制作透明导电层124；
请一并参阅图7和图8，图7为制作透明导电层124一侧视角的结构示意图，图8为图7所示实施例中制作透明导电层124的平面结构示意图。如图7所示，在P型半导体层1233远离衬底11的表面制作一层透明导电层(Indium Tin Oxides，ITO)124，通过透明导电层124作为P型半导体层1233的欧姆接触层，以用于使注入至发光芯片1中电流快速且均匀的扩散，增加电子的活跃性能，进而提高发光芯片1发光效率的目的。
具体的，如图7所示，可以通过电子束蒸发、物理气相沉积或者溅射沉积等技术在P型半导体层1233远离衬底11的表面沉积一层预设透明导电层，在预设透明导电层上利用光刻技术光刻出透明导电层图形，并通过湿法腐蚀进行去胶处理，以得到透明导电层124。
其中，透明导电层124位于圆平台图形C的一侧，且其膜厚为500～10000A。
需要说明的是，在图7和图8所示的实施例中，仅以制作一个透明导电层124为例作为示例性介绍，并不代表本申请实施中仅制作一个透明导电层124。其中，制作于P型半导体层1233远离衬底11的表面上制作透明导电层124的数量，与最终制成的芯粒12的数量相同。
S140、在P型半导体层1233远离衬底11的部分表面和透明导电层124上光刻出预设隔离图形，以形成多个外延层121；
请一并参阅图9和图10，图9为光刻隔离图形一侧视角的结构示意图，图10为图9所示实施例中光刻隔离图形的平面结构示意图。通过光刻技术在P型半导体层1233远离衬底11的部分表面和透明导电层124上光刻出预设隔离图形，并进行刻蚀处理，以在衬底11上形成多个独立的外延层121，即将预设外延层123分隔成多个独立的外延层121。
具体的，在图9所示的实施例中，利用光刻技术在P型半导体层1233远离衬底11的部分表面和透明导电层124上光刻出预设隔离图形，并可以利用干法刻蚀机台采用干法刻蚀技术进行刻蚀处理，沿第一方向001从P型半导体层1233朝向衬底11刻蚀至暴露衬底11的部分表面，即暴露出部分第一表面111。
如图9所示，干法刻蚀机台可以通过BCl3、Cl2等气体对P型半导体层1233、发光层1232以及N型半导体层1231进行刻蚀，刻蚀深度为4～8um，即P型半导体层1233远离衬底11的表面与第一表面111，在第一方向001上的相对距离为4～8um。
其中，需要说明的是，将预设外延层123分隔成多个独立的外延层121，并不代表外延层121结构的变化。即每个外延层121均包括N型半导体层1231、发光层1232以及P型半导体层1233，且在P型半导体层1233远离衬底11的表面上，各个外延层121均设有透明导电层124以及设有一个圆平台图形C。
步骤S150、制作氧化硅层125于透明导电层124和部分外延层121的表面，并在氧化硅层125上进行开孔处理。
具体的，请参阅图11和图12，图11为制作氧化硅层125一侧视角的结构示意图，图12为图11所示实施例中制作氧化硅层125的平面结构示意图。如图11所示，对应各个外延层121，在其对应的透明导电层124和部分外延层121的表面制作氧化硅层125，以形成密封外延层121和透明导电层124的效果，并形成对外延层121的各层结构和透明导电层124形成保护的作用。
具体的，在图11所示的实施例中，可以利用等离子体增强化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition，PECVD)在透明导电层124和部分外延层121的表面制作一层氧化硅层125。其中，等离子体增强化学气相沉积法可以通过SiH4N2O气体进行沉积。
如图11所示，沉积后形成的氧化硅层125覆盖于透明导电层124和部分外延层121的表面，以形成密封各个外延层121的效果。其中，氧化硅层125的厚度为2000～10000A。
进一步的，在氧化硅层125远离衬底11的一侧进行开孔处理。如图11所示，采用干法刻蚀技术刻蚀氧化硅层125，以在氧化硅层125上形成至少两个贯穿氧化硅层125的开孔1251。其中，刻蚀气体可以为CF4O2Ar。
其中，至少两个开孔1251包括第一开孔1251a和第二开孔1251b，第一开孔1251a对应透明导电层124设置，即刻蚀氧化硅层125至透明导电层124，以暴露透明导电层124的部分表面。第二开孔1251b开设于圆平台图形C中，即对应圆平台图形C的位置，刻蚀氧化硅层125至N型半导体层1231，以暴露N型半导体层1231的部分表面。
需要说明的是，在图11所示的实施例中的各层结构、以及开孔1251的结构和位置仅作为示例性介绍，并不代表本申请实施例中所述的各层结构、以及开孔1251的实际结构和实际位置。且，本申请中所述的各层结构、以及开孔1251的具体结构和位置均可依据实际需要进行调整。
即，通过在透明导电层124和部分外延层121的表面制作氧化硅层125，使得氧化硅层125能够对外延层121内部的层结构形成密封、保护的作用，防止外界水汽的侵蚀。
步骤S160、在开孔1251中制作引脚122，以形成至少三排芯粒A。
具体的，请参阅图13和图14，图13为在开孔1251中制作引脚122一侧视角的结构示意图，图14为13所示实施例中制作引脚122的平面结构示意图。如图13所示，在步骤S150中形成的至少两个开孔1251中，分别制作引脚122，以用于使得引脚122分别与透明导电层124和N型半导体层1231接触并电性导通。
进而通过引脚122能够向外延层121通入电流，并通过N型半导体层1231和P型半导体层1233之间的配合，以驱动发光层1232发出光线，实现点亮芯粒12的效果。
在图13所示的实施例中，在氧化硅层125远离衬底11的表面上，采用负胶光刻引脚图形(图中未示出)，并使用富林蒸镀机台分别在第一开孔1251a和第二开孔1251b中蒸镀引脚122，以得到芯粒12。其中，引脚122的厚度为1～4um。
需要说明的是，在图13所示的实施例中，仅以一个芯粒12制作引脚122为例作为示例性介绍，即仅以制作一个外延层121和与其对应的引脚122为例作为示例性介绍，但并不代表本申请实施例中制作的外延层121和与其对应的引脚122仅为一个。
其中，设于衬底11的第一表面111上的芯粒12可以为多个，多个芯粒12可以阵列排布于衬底11的第一表面111上，且多个芯粒12之间的排布间距可以依据实际需要和芯粒12的实际尺寸进行调整。
进一步的，请参阅图15，图15为在衬底11上制作形成至少三排芯粒A的平面结构示意图。经步骤S110～步骤S160，在衬底11的第一表面111上制作至少三排芯粒A，每排芯粒A中的多个芯粒12彼此间隔设置，每个芯粒12均包括电性连接的外延层121和引脚122，外延层121连接于第一表面111与引脚122之间。
具体的，在图15所示的实施例中，在衬底11的第一表面111上制作三排芯粒A，每排芯粒A中包括3个芯粒，进而以形成三列芯粒B。可以理解的，通过步骤S110～步骤S160在第一表面111上形成三排芯粒A和三列芯粒B。
需要说明的是，在图15所示的实施例中仅以三排芯粒A和三列芯粒A为例作为示例性介绍，并不代表本申请实施例中在衬底11的第一表面111上制作的芯粒12仅能够以三排和三列的方式排布。且，所述“排”和所述“列”，仅为了便于描述，并不限定芯粒12在某一特定方向的排布。
在本申请的其他实施例中，多个芯粒12还可以以多排、多列的方式在衬底11上排布，且芯粒12排布的排、和列的数量可以不相等。
例如，在一种可能的实施例中，排布于衬底11上的芯粒12可以为4排、5排或者为3的倍数数值的排数。排布于衬底11上的芯粒12可以为2列、3列、4列或者其他数值的列数。
步骤S200、在衬底11的第二表面112上分别制作至少两排量子点膜层13；
具体的，请参阅图16，图16为制作至少两排量子点膜层13的工作流程示意图。如图16所示，在步骤S200“在衬底11的第二表面112上分别制作至少两排量子点膜层13”中，包括：
步骤S210、在第二表面112上制作至少两组电极2；
具体的，请参阅图17，图17为在第二表面112上制作至少两组电极2一侧视角的结构示意图。如图17所示，在衬底11的第二表面112上制作至少两组电极2，每组电极2均对应一排芯粒A的位置设置，且每组电极2均包括第一电极21和第二电极22，一排芯粒A在第二表面112上的投影，位于同组的第一电极21和第二电极22之间。
需要说明的是，在本申请实施例中，在衬底11的第二表面112上制作各组电极2，可以通过拉线黄光并蒸镀与各组电极2对应的金属图形，再剥金即可形成各组电极2。在本申请的其他实施例中，还可以通过其他方式或者方法在第二表面112制作各组电极2，本申请对此不做具体要求。
可以理解的，通过各组电极2中相对设置的第一电极21和第二电极22，当向第一电极21和第二电极22通电时，第一电极21和第二电极22在第二表面112的平面方向上，且在第一电极21和第二电极22之间能够形成电场。
具体的，在图17所示的实施例中，衬底11的第一表面111上排布有三排芯粒A，每排芯粒A相互间隔设置。在衬底11的第二表面112上，对应各排芯粒A设置一组电极2，即设置3组电极2。
如图17所示，3组电极2中的第一电极21可以为第一电极21a、第一电极21b和第一电极21c，3组电极2中的第二电极22可以为第二电极22a、第二电极22b和第二电极22c。
其中，第一电极21a和第二电极22a对应一排芯粒A，且相互之间形成电场。第一电极21b和第二电极22b对应一排芯粒A，且相互之间形成电场。第一电极21c和第二电极22c对应一排芯粒A，且相互之间形成电场。
可以理解的，电极2的组数与芯粒12的排数相同。第一电极21和第二电极22在第二表面112的平面方向上相对且相互间隔设置，每排芯粒A在第二表面112上的投影均位于与其对应的各组电极2的第一电极21和第二电极22之间。
每排芯粒A中包括排布有多个芯粒12，每组电极2中的第一电极21和第二电极22的延伸长度均大于每排芯粒A中多个芯粒12的排布长度，以保证每排芯粒A在第二表面112上的投影均位于量子点膜层13内。
一种实施例，请一并参阅图17。如图17所示，在步骤S210“在第二表面112上制作至少两组电极2”中，包括：
步骤S210a、在第二表面112上制作至少两组电极2，其中，各组电极2中的第一电极21的延伸方向与第二电极22的延伸方向平行。
具体的，如图17所示，各个第一电极21的延伸方向均与其对应的第二电极22的延伸方向平行。其中，所述“延伸方向”即为第一电极21和第二电极22各自的长度方向。且，在图17所示的实施例中，第一电极21和第二电极22的延伸方向均与各排芯粒A的排布方向平行。
即，在图17所示的实施例中，第一电极21a和第二电极22a相互平行，第一电极21b和第二电极22b相互平行，第一电极21c和第二电极22c相互平行。
可以理解的，在本实施例中，通过设置各组电极2中的第一电极21的延伸方向与第二电极22的延伸方向平行，能够保证第一电极21和第二电极22之间形成电场的电场均匀度，进而使得在沉积量子点膜层13时，能够提高量子点膜层13在第二表面112的平面方向上的沉积均匀度，提高量子点膜层13的沉积效果，以提高芯粒12发出光线的转换效率和转换效果。
一种实施例，请一并参阅图17。如图17所示，在步骤S210“在第二表面112上制作至少两组电极2”中，包括：
步骤S210b、在第二表面112上制作连接部23，连接部23用于连通各组电极2中的第一电极21。
在第二表面112上制作连接部23，以通过连接部23连通各组电极2中的第一电极21。
具体的，如图17所示，通过连接部23连通第一电极21a、第一电极21b和第三电极21c，以通过连接部23能够实现同时向第一电极21a、第一电极21b和第三电极21c通电，即能够实现同时控制各组电极2中的第一电极21的效果。
其中，在图17所示的实施例中，第二电极22a、第二电极22b以及第二电极22c均为独立控制，即分别向第二电极22a、第二电极22b以及第二电极22c通电，以使得各个第二电极22能够与其对应的第一电极21之间形成电场。
一种实施例，请一并参阅图17。如图17所示，在步骤S210“在第二表面112上制作至少两组电极2”中，包括：
步骤S210c、在第二表面112上制作至少两组电极2，且各组电极2之间的间隔距离H大于或等于0.05mm。
具体的，如图17所示，第二电极22a与其相邻一组中的第一电极21b之间具有间隔距离H，也即为相邻两组电极2之间的间隔距离H。其中，间隔距离H大于或等于0.05mm。
可以理解的，在本实施例中，通过设置各组电极2之间的间距大于或等于0.05mm，能够保证各组电极2中的第一电极21和第二电极22能够形成独立的电场，避免第一电极21或者第二电极22与其相邻的其他组中的第一电极21或第二电极22之间形成电场，而影响不同颜色的量子点膜层的沉积效果。
例如，在一种可能的实施例中，通过设置第一电极21c与第二电极22b之间的间隔距离H大于或者等于0.05mm，能够使得第一电极21c与第二电极22c之间形成独立的电场，第一电极21b与第二电极22b之间形成独立的电场，且第一电极21c与第二电极22c、以及第一电极21b与第二电极22b之间分别形成的电场互不影响。
故，通过设置各组电极之间的间距大于或等于0.05mm，能够保证沉积不同颜色的量子点膜层13的沉积效果和沉积纯度，进而能够提高发光芯片1的发光效果。
其中，需要说明的是，在本申请的其他实施例中，任意相邻两组电极2之间的间隔距离H的具体数值可以依据实际需求进行调整。
例如，在一种可能的实施例中，如图17所示，第一电极21b与第二电极22a之间的间隔距离H、第一电极21c与第二电极22b之间的间隔距离H的数值可以不同，即可以依据实际需求进行调整。
一种实施例，请一并参阅图17。如图17所示，在步骤S210“在第二表面112上制作至少两组电极2”中，包括：
步骤S210d、在第二表面112上制作至少两组电极2，各组电极2中的第一电极21和第二电极22之间的间距W，为芯粒12在至少三排芯粒A排布方向上宽度S的1.5倍～10倍。
具体的，如图17所示，每个芯粒12在沿至少三排芯粒A排布方向上具有宽度S，为了便于描述，以下简称为芯粒12的宽度S。各组电极2中的第一电极21和第二电极22在沿至少三排芯粒A排布方向上具有间距W，为了便于描述，以下简称为间距W。
其中，第一电极21和第二电极22的间距W为芯粒12的宽度S的1.5倍～10倍。
可以理解的，在本实施例中，通过设置各组电极2中的第一电极21和第二电极22之间的间距W，为芯粒12的宽度W的1.5倍～10倍，能够保证在第一电极21和第二电极22之间沉积的每排量子点膜层13，在第二表面112上的投影，均覆盖于一排芯粒A。
即保证各排芯粒A发出的光线均能够通过与其对应的量子点膜层13转换颜色并射出，提高芯粒12发出光线的颜色转换率，进而以提高本申请发光芯片制造方法制造的发光芯片1的出光效率和出光效果。
一种实施例，请一并参阅图17。如图17所示，在步骤S210“在第二表面112上制作至少两组电极2”中，包括：
步骤S210e、在第二表面112上制作至少两组电极2，其中，各排芯粒A在第二表面112上的投影远离第二电极22的侧边L，与第一电极21靠近第二电极22的侧边P对齐。
具体的，如图17所示，各排芯粒A在第二表面112上的投影，具有远离与其对应一组电极2中的第二电极22的第一侧边L，对应一组电极2中的第一电极21在沿各组电极2排布方向上具有靠近第二电极22的第二侧边P。
需要说明的是，此处所述“第一侧边L”即为排芯粒A在第二表面112上的投影远离第二电极22的侧边L，为了便于描述，以下简称为第一侧边L。同理，此处所述“第二侧边P”即为第一电极21靠近第二电极22的侧边P，为了便于描述，以下简称为第二侧边P。
如图17所示，各排芯粒A的第一侧边L与其对应的第二侧边P对齐，也即在芯粒12各层结构依次层叠的方向上重合。
可以理解的，在本实施例中，通过设置各排芯粒A在第二表面112上的投影远离第二电极22的侧边L，与第一电极21靠近第二电极22的侧边P对齐，也即为图17中所示的第一侧边L与第二侧边P对齐。进而能够保证各排量子点膜层13在沉积后与一排芯粒A对应，以提高量子点膜层13的定位精确度，即为沉积形成各排量子点膜层13定位。
一种实施例，请参阅图18，图18为制作绝缘膜层3的平面结构示意图。如图18所示，在步骤S210“在第二表面112上制作至少两组电极2”中，包括：
步骤S210f、在第二表面112上制作至少两组电极2，并在任意相邻的两组电极2之间制作绝缘膜层3，绝缘膜层3用于使各组电极2之间形成独立电场。
具体的，如图18所示，在衬底11的第二表面上制作至少一个绝缘膜层3，且各个绝缘膜层3分别位于任意相邻的两组电极2之间，以用于使各组电极2之间形成独立电场。
在图18所示的实施例中，在衬底11的第二表面112上分别制作两个绝缘膜层3，一个绝缘膜层3设于第二电极22a和第一电极21b之间，以用于使得第一电极21a和第二电极22a之间、以及第一电极21b和第二电极22b之间分别形成独立的电场。
另外一个绝缘膜层3设于第二电极22b和第一电极21c之间，以用于使得第一电极21b和第二电极22b之间、以及第一电极21c和第二电极22c之间分别形成独立的电场。进而避免各组电极2之间相互发生电场干扰的情况。
其中，绝缘膜层3的数量可以依据实际需要进行调整。例如，绝缘膜层3的数量还可以为3个、4个、5个或者其他数值的数量。本申请对此不做限定。
需要说明的是，图18中示意的绝缘膜层3的结构和位置仅作为示例性介绍，并不代表绝缘膜层3的实际结构和实际位置。
例如，在一种可能的实施例中，绝缘膜层3还可以设置在第二电极22a靠近第一电极21b的一侧表面上，还可以设置在第一电极21b靠近第二电极22a的一侧表面上，或者可以同时设置。即，绝缘膜层3在任意相邻两组电极2之间的位置，可以以及实际需要进行调整，本申请实施例对此不做具体限制。
可以理解的，在本实施例中，通过在任意相邻的两组电极2之间制作绝缘膜层3，能够使得各组电极2之间形成独立电场，以保证在不同颜色的量子点溶液中，电沉积各排量子点膜层13的沉积效果，以及不同颜色的量子点膜层13的颜色纯度，避免一组电极2中的电极2与相邻一组电极2中的电极2之间产生电场，影响量子点膜层13的沉积效果和沉积精度。
步骤S220、在不同颜色的量子点溶液4中分别对不同组的电极2通电以形成电场，并通过电沉积在第二表面112形成至少两排量子点膜层13。
具体的，在步骤S220“在不同颜色的量子点溶液4中分别对不同组的电极2通电以形成电场，并通过电沉积在第二表面112形成至少两排量子点膜层13”中，通过在不同颜色的量子点溶液4中，分别对不同组的电极2通电，能够使得不同组电极2中的第一电极21和第二电极22之间形成电场，以对应各排芯粒A电沉积不同颜色的量子点膜层13。
具体的，步骤S220“在不同颜色的量子点溶液中分别对不同组的电极2通电以形成电场，并通过电沉积在第二表面112形成至少两排量子点膜层13”，包括：
步骤S220a、在不同颜色的量子点溶液4中对连接部23、以及不同组的电极2中的第二电极22通电以形成电场。
请一并参阅图19和图20，图19为制作第一量子点膜层13a时一侧视角的结构示意图，图20为图17所示实施例中制作第一量子点膜层13a时在位置O-O处的截面结构示意图。如图19所示，将衬底11以及制作于衬底11上的电极2、芯粒12放入一量子点溶液中，并向其中一组电极2通电，即分别向连接部23以及一组电极2中的第二电极22通电，以使得该组电极2中的第一电极21和第二电极22之间形成电场。
其中，量子点溶液4中的量子点(图中未示出)的极性，与第一电极21相反。在本实施例中，通过设置第一电极21的极性与量子点溶液4中的量子点极性相反，能够使得量子点溶液4中的量子点自第一电极21靠近第二电极22的侧边P开始，在第二表面112上朝向第二电极22沉积。
需要说明的是，量子点溶液4中量子点的极性可以为正极，也可以为负极，在图19中仅以量子点溶液4中的量子点为正极为例进行示例性介绍，并不代表本申请实施例中提供的量子点溶液4中的量子点仅为正极。
在一种可能的实施例中，如图19所述，量子点溶液4中量子点的极性为正极。此时，连接部23通入负电，向第二电极22a通入正电。在第二电极22a、和与第二电极22a对应的第一电极21a之间形成一均匀电场，量子点溶液4中的量子点沿第一电极21a和第二电极22a相对的方向上，自第一电极21a朝向第二电极22a逐渐沉积，以在第一电极21a和第二电极22a之间形成第一量子点膜层13a。
其中，在图19所示的实施例中，量子点溶液4中的量子点为红色，即在第一电极21a和第二电极22a之间形成第一量子点膜层13a的颜色为红色。量子点溶液4中的量子点的颜色，即为在该量子点溶液4中电沉积形成的量子点膜层13的颜色。
如图20所示，通过电沉积形成的第一量子点膜层13a位于第一电极21a和第二电极22a之间，且对应第一量子点膜层13a的一排芯粒A在第二表面112上的投影，位于通过电沉积形成的第一量子点膜层13a内，即第一量子点膜层13a覆盖与其对应的一排芯粒A。
请一并参阅图21和图22，图21为制作第二量子点膜层13b时一侧视角的结构示意图，图22为图17所示实施例中制作第二量子点膜层13b时在位置O-O处的截面结构示意图。如图21所示，将制作有第一量子点膜层13a的衬底11、以及制作于衬底11上的各组电极2和各排芯粒A放入与图19所示实施所示不同颜色的量子点溶液4中，并向与图19所示实施所示不同组的电极2通电，即分别向连接部23以及与图19所示实施所示不同组的第二电极22通电，以使得该组电极2中的第一电极21和第二电极22之间形成电场。
在一种可能的实施例中，在图21所示的实施例中，量子点溶液4中的量子点的极性为负极。此时，向连接部23通入正电，向第二电极22b通入负电。在第二电极22b、和与第二电极22b对应的第一电极21b之间将形成一均匀电场，量子点溶液4中的量子点沿第一电极21b和第二电极22b相对的方向上，自第一电极21b朝向第二电极22b逐渐沉积，以在第一电极21b和第二电极22b之间形成第二量子点膜层13b。
其中，在图21所示的实施例中，量子点溶液4中的量子点为绿色，即在第一电极21b和第二电极22b之间形成第二量子点膜层13b的颜色为绿色。
如图22所示，通过电沉积形成的第二量子点膜层13b位于第一电极21b和第二电极22b之间，且对应第二量子点膜层13b的一排芯粒A在第二表面112上的投影，位于通过电沉积形成的第二量子点膜层13b内，即第二量子点膜层13b覆盖与其对应的一排芯粒A。
进一步的，在图22所示的实施例中，相邻两排的量子点膜层13的颜色不同，且相邻两排的量子点膜层13的颜色还区别于芯粒12的颜色，每排量子点膜层13在第一表面111上的投影，均覆盖于一排芯粒A。
可以理解的，在本实施例中，通过对应各排芯粒A的位置设置一组电极2，且每组电极2均包括第一电极21和第二电极22，能够使得同组的第一电极21和第二电极22在通电后形成电场，进而在量子点溶液4中通过第一电极21和第二电极22形成的电场沉积量子点膜层13，即形成电沉积的效果。
通过在不同颜色的量子点溶液4中分别对不同组的电极2通电，能够利用电沉积技术在第二表面112上沉积并形成不同颜色的量子点膜层13。
同时，通过设置一排芯粒A在第二表面112上的投影位于同组的第一电极21和第二电极22之间，能够使得沉积于第二表面112上的各排量子点膜层13与一排芯粒A对应，即形成每排量子点膜层13在第一表面111上的投影均覆盖于一排芯粒A的效果。
一种实施例，请一并参阅图22。如图22所示，步骤S220“在不同颜色的量子点溶液中分别对不同组的电极2通电以形成电场，并通过电沉积在第二表面112形成至少两排量子点膜层13”，包括：
步骤S220b、在衬底11的第二表面112上分别制作至少两排量子点膜层13，其中，量子点膜层13在至少三排芯粒A排布方向上的宽度T，为芯粒12在至少三排芯粒A排布方向上宽度S的1.2倍～1.3倍。
具体的，如图22所示，量子点膜层13在至少三排芯粒A排布方向上的宽度T，为芯粒12在至少三排芯粒A排布方向上宽度S的1.2倍～1.3倍。
可以理解的，在本实施例中，通过设置量子点膜层13在至少三排芯粒A排布方向上的宽度T，为芯粒12在至少三排芯粒A排布方向上宽度W的1.2倍～1.3倍，能够保证沉积形成的各排量子点膜层13完全覆盖与其对应的一排芯粒A，即保证各排芯粒A发出的光线均能够通过与其对应的量子点膜层13转换颜色并射出，提高芯粒12发出光线的颜色转换率，进而以提高本申请发光芯片制造方法制造的发光芯片1的出光效率和出光效果。
一种实施例，请参阅图23，图23为制作第三量子点膜层13c时一侧视角的结构示意图。如图23所示，步骤S220“在不同颜色的量子点溶液中分别对不同组的电极2通电以形成电场，并通过电沉积在第二表面112形成至少两排量子点膜层13”，包括：
步骤S220c、在衬底11的第二表面112上分别制作至少三排量子点膜层12，每排量子点膜层13的位置与一排芯粒A对应。
在图23所示的实施例中，将制作有第一量子点膜层13a和第二量子点膜层13b的衬底11、以及制作于衬底11上的各组电极2和各排芯粒A放入颜色区别于与图19和图21所示实施例的量子点溶液4中，即图23所示实施例中的量子点溶液4中量子点的颜色可为蓝色、白色或者黄色中的任意一者。
并向与区别于图19和图21所示实施例中的一组电极2通电，即分别向连接部23以及与区别于图19和图21所示实施例中的第二电极22通电，以使得该组电极2中的第一电极21和第二电极22之间形成电场。
在一种可能的实施例中，在图23所示的实施例中，量子点溶液4中的量子点的极性为负极，向连接部23通入正电，向第二电极22c通入负电。此时，在第二电极22c、和与第二电极22c对应的第一电极21c之间将形成一均匀电场，量子点溶液4中的量子点沿第一电极21c和第二电极22c相对的方向上，自第一电极21c朝向第二电极22c逐渐沉积，以在第一电极21c和第二电极22c之间形成第三量子点膜层13c。
其中，在图23所示的实施例中，量子点溶液4中的量子点为蓝色，即在第一电极21c和第二电极22c之间形成第三量子点膜层13c的颜色为蓝色。
如图23所示，通过电沉积形成的第三量子点膜层13c位于第一电极21c和第二电极22c之间，且对应第三量子点膜层13c的一排芯粒A在第二表面112上的投影，位于通过电沉积形成的第三量子点膜层13c内，即第三量子点膜层13c覆盖与其对应的一排芯粒A。
在图23所示的实施例中，至少三排的量子点膜层13的颜色各不同。
可以理解的，在本实施例中，通过在衬底11的第二表面112上分别制作至少三排量子点膜层13，并通过设置每排量子点膜层13的位置与一排芯粒A对应，能够使得至少三排芯粒A发出的光线经与各自对应的一排量子点膜层13转换为至少三种不同颜色的光线，即能够同时形成多列发光芯片B(请参阅图15)，且每列发光芯片B中的至少三个芯粒12经与其对应的量子点膜层13分别转换为至少三种不同颜色的光线，进而提高本申请发光芯片制造方法制造发出不同颜色光线的发光效率，并提高发光芯片1的发光效果。
步骤S300、切割衬底11和量子点膜层13，以形成多列发光芯片B，其中，每列发光芯片B中包括有至少三个发光芯片1，且各个发光芯片1的颜色各不相同。
具体的，在步骤S300“切割衬底11和量子点膜层13”中，通过切割衬底11和量子点膜层13，能够形成多列发光芯片B。且，每列发光芯片B中包括有至少三个发光芯片1，且各个发光芯片1的颜色各不相同。
其中，切割衬底11和量子点膜层13后形成的多列发光芯片B的列数，与每排芯粒A中排布的芯粒12的个数相等。即，当每排芯粒A中排布的芯粒12为多个时，即能够同时形成多列发光芯片B，进一步提高本申请发光芯片制造方法制造发光芯片1的效率。
可以理解的，形成的每列发光芯片B中，包括至少三个各自发出不同颜色光线的发光芯片1，使得每列发光芯片B可以用于显示器件的制作中，以用于显示器件的全彩显示。
通常的，量子点膜层13的制备一般采用点对点喷墨式制作，该方式制作工艺复杂且制作效率不高。
而本申请实施例中，通过设置外延层121于衬底11的第一表面111和引脚122之间，能够使得外延层121发出的光线穿过衬底11向外射出，即形成芯粒12发出的光线从衬底11向外射出的效果。
通过在衬底11的第二表面112上分别制作至少两排量子点膜层13，且每排量子点膜层13在第一表面111上的投影，均覆盖于一排芯粒A，能够保证芯粒12发出的光线穿过衬底11，并射向与其对应的量子点膜层13，进而以实现转换芯粒12发出光线的颜色的效果。
通过切割衬底11和量子点膜层13，能够形成多列发光芯片B，且多列发光芯片B中各个发光芯片1发出光线的颜色各不相同。
同时，本申请芯片制造方法通过与芯粒12对应的量子点膜层13转换芯粒12发出光线的颜色，能够提高各个发光芯片1发出光线的亮度以及各个发光芯片1的出光效果。
进一步的，通过本申请发光芯片制造方法，能够同时制造多列发光芯片B，进而提高了发光芯片1的制造效率，并提高发光芯片1的出光效果。同时，每列发光芯片1中包括至少能够发出至少三种不同颜色光线的发光芯片1，即通过本申请发光芯片制造方法，能够同时制造至少三种不同颜色的发光芯片1。通过每列发光芯片B中的至少三个发光芯片1发出三种不同颜色光线，并通过不同颜色光线的混合，能够实现显示器件全彩显示的效果。
需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的实施方式的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
应当理解的是，本申请的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本申请所附权利要求的保护范围。本领域的一般技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于本发明所涵盖的范围。

Claims (10)

1.一种发光芯片制造方法，其特征在于，包括：
在衬底的第一表面上制作至少三排芯粒，每排所述芯粒中的多个所述芯粒彼此间隔设置，每个所述芯粒均包括电性连接的外延层和引脚，所述外延层连接于所述第一表面与所述引脚之间；
在所述衬底的第二表面上分别制作至少两排量子点膜层，相邻两排的所述量子点膜层的颜色不同，且相邻两排的所述量子点膜层的颜色还区别于所述芯粒的颜色，所述第二表面与所述第一表面相背，每排所述量子点膜层在所述第一表面上的投影，均覆盖于一排所述芯粒；
切割所述衬底和所述量子点膜层，以形成多列发光芯片，其中，每列所述发光芯片中包括有至少三个所述发光芯片，且各个所述发光芯片的颜色各不相同。
2.根据权利要求1所述的发光芯片制造方法，其特征在于，所述在所述衬底的第二表面上分别制作至少两排量子点膜层，包括：
在所述第二表面上制作至少两组电极，每组所述电极均对应一排所述芯粒的位置设置，且每组所述电极均包括第一电极和第二电极，一排所述芯粒在所述第二表面上的投影，位于同组的所述第一电极和所述第二电极之间；
在不同颜色的量子点溶液中分别对不同组的所述电极通电以形成电场，并通过电沉积在所述第二表面形成所述至少两排所述量子点膜层。
3.根据权利要求2所述的发光芯片制造方法，其特征在于，所述在所述第二表面上制作至少两组电极，包括：
在所述第二表面上制作连接部，所述连接部用于连通各组所述电极中的所述第一电极；
所述在不同颜色的量子点溶液中分别对不同组的所述电极通电以形成电场，包括：
在不同颜色的所述量子点溶液中对所述连接部、以及不同组的所述电极中所述第二电极通电以形成电场。
4.根据权利要求3所述的发光芯片制造方法，其特征在于，所述在所述第二表面上制作至少两组电极，包括：
在所述第二表面上制作至少两组所述电极，且各组所述电极之间的间隔距离大于或等于0.05mm。
5.根据权利要求2所述的发光芯片制造方法，其特征在于，所述在所述第二表面上制作至少两组电极，包括：
在所述第二表面上制作至少两组所述电极，其中，各排所述芯粒在所述第二表面上的投影远离所述第二电极的侧边，与所述第一电极靠近所述第二电极的侧边对齐。
6.根据权利要求2所述的发光芯片制造方法，其特征在于，所述在所述第二表面上制作至少两组电极，包括：
在所述第二表面上制作至少两组所述电极，各组所述电极中的所述第一电极和所述第二电极之间的间距，为所述芯粒在至少三排所述芯粒排布方向上宽度的1.5倍～10倍。
7.根据权利要求2所述的发光芯片制造方法，其特征在于，所述在所述第二表面上制作至少两组电极，包括：
在所述第二表面上制作至少两组所述电极，并在任意相邻的两组所述电极之间制作绝缘膜层，所述绝缘膜层用于使各组所述电极之间形成独立电场。
8.根据权利要求1-7任一项所述的发光芯片制造方法，其特征在于，所述在所述衬底的第二表面上分别制作至少两排量子点膜层，包括：
在所述衬底的第二表面上分别制作至少两排所述量子点膜层，其中，所述量子点膜层在至少三排所述芯粒排布方向上的宽度，为所述芯粒在至少三排所述芯粒排布方向上宽度的1.2倍～1.3倍。
9.根据权利要求1-7任一项所述的发光芯片制造方法，其特征在于，所述在所述衬底的第二表面上分别制作至少两排量子点膜层，包括：
在所述衬底的第二表面上分别制作至少三排所述量子点膜层，每排所述量子点膜层的位置与一排所述芯粒对应。
10.一种发光芯片，其特征在于，包括衬底、芯粒和量子点膜层，所述衬底包括相背的第一表面和第二表面，所述芯粒设于所述第一表面上，所述量子点膜层设于所述第二表面上，且所述量子点膜层在所述第一表面上的投影覆盖所述芯粒，所述量子点膜层用于转换所述芯粒发出光线的颜色。
CN202210937921.5A 2022-08-05 2022-08-05 发光芯片制造方法及发光芯片 Pending CN117558837A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210937921.5A CN117558837A (zh) 2022-08-05 2022-08-05 发光芯片制造方法及发光芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210937921.5A CN117558837A (zh) 2022-08-05 2022-08-05 发光芯片制造方法及发光芯片

Publications (1)

Publication Number Publication Date
CN117558837A true CN117558837A (zh) 2024-02-13

Family

ID=89809782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210937921.5A Pending CN117558837A (zh) 2022-08-05 2022-08-05 发光芯片制造方法及发光芯片

Country Status (1)

Country Link
CN (1) CN117558837A (zh)

Similar Documents

Publication Publication Date Title
CN110620127B (zh) 一种显示装置及单色微型发光二极管的制作方法
CN107195654B (zh) 一种全彩半导体发光微显示器及其制造工艺
US11735695B2 (en) Light emitting diode devices with current spreading layer
US11923401B2 (en) III-nitride multi-wavelength LED arrays
CN113725249B (zh) 一种芯片结构、制作方法和显示装置
US20210288222A1 (en) Light Emitting Diode Devices With Common Electrode
EP3926680B1 (en) Method for transferring light-emitting diodes for display, and display device
US11942507B2 (en) Light emitting diode devices
KR20230093340A (ko) 식각 정지 층을 갖는 iii-질화물 다중 파장 led 어레이들
US11784286B2 (en) Light emitting diode devices with defined hard mask opening
CN115020439A (zh) 一种用于小间距的led显示屏制作方法及led显示屏
CN114300602A (zh) 一种全彩Micro-LED及其制备方法和显示装置
CN114759057A (zh) Micro LED显示芯片制备方法及Micro LED显示芯片
US11848402B2 (en) Light emitting diode devices with multilayer composite film including current spreading layer
CN116230733B (zh) 一种Micro LED芯片及其制备方法
CN210516746U (zh) 发光元件
KR20220119118A (ko) Iii-질화물 다중 파장 led 어레이들
CN117558837A (zh) 发光芯片制造方法及发光芯片
US11742377B2 (en) Light emitting diode chip, display device and method for manufacturing the same
CN115020440A (zh) 一种用于小间距高亮度的led显示屏制作方法及led显示屏
CN117352625B (zh) MicroLED微显示芯片及制备方法
CN213519957U (zh) Micro-LED芯片结构及Micro-LED发光组件
CN117810241A (zh) 发光单元封装件及其制备方法、显示面板
CN115458550A (zh) 阵列片、显示模组及制备方法
CN117480623A (zh) 一种发光芯片及其制备方法、发光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination