CN117558735A - 阵列基板和显示面板 - Google Patents
阵列基板和显示面板 Download PDFInfo
- Publication number
- CN117558735A CN117558735A CN202410036219.0A CN202410036219A CN117558735A CN 117558735 A CN117558735 A CN 117558735A CN 202410036219 A CN202410036219 A CN 202410036219A CN 117558735 A CN117558735 A CN 117558735A
- Authority
- CN
- China
- Prior art keywords
- line
- lines
- wire
- array substrate
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 98
- 239000002184 metal Substances 0.000 claims description 51
- 238000007667 floating Methods 0.000 claims description 21
- 238000012546 transfer Methods 0.000 claims description 5
- 230000002146 bilateral effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种阵列基板和显示面板，阵列基板包括衬底、以及集成驱动芯片、多条数据线和多条扫描线，阵列基板还包括多条第一连接线、多条第二连接线和多条第三连接线；第三连接线与扫描线不同层，第一连接线一端与集成驱动芯片连接，另一端与数据线连接，第二连接线的一端与集成驱动芯片连接，另一端与扫描线的一端连接，第三连接线的一端与集成驱动芯片连接，另一端与扫描线的另一端连接，每条扫描线均与一条第二连接线和一第三连接线连接；第二连接线全部位于非显示区域内；第三连接线部分位于扇出区，另一部分位于显示区域内。通过上述设计，在实现双边驱动的结构基础上，兼容减小非显示区域面积和防止信号之间的干扰。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板和显示面板。
背景技术
随着数字技术的发展，越来越多显示设备走入人们的生活，例如电子纸（Electronic Paper，EP）。电子纸显示面板能够在断电情况下长时间保持显示，并且具有轻、薄、功耗低、工艺简单等优点，因此越来越受到人们的青睐。
现有的电子纸显示面板的边框较窄，甚至是无边框，在阵列基板工艺中，无法实现双边驱动，从而在扫描线被被静电击伤后容易出现断线问题，因此如何使得电子纸显示面板在实现双边驱动结构基础上还能实现兼容减小边框面积和防止信号之间的干扰。
发明内容
本申请的目的是提供一种阵列基板和显示面板，在实现双边驱动的基础上兼容减小非显示区域面积和防止信号之间的干扰。
本申请公开了一种阵列基板，所述阵列基板划分为显示区域和非显示区域，所述阵列基板还包括衬底、以及设置在所述衬底上的至少一个集成驱动芯片、多条数据线和多条扫描线，且所述集成驱动芯片位于所述非显示区域中，多条所述数据线和多条所述扫描线均位于所述显示区域内纵横交错排布，且均与所述集成驱动芯片连接；所述集成驱动芯片位于所述数据线的长度方向上，所述阵列基板还包括多条第一连接线、多条第二连接线和多条第三连接线；所述第三连接线与所述扫描线不同层，所述第一连接线一端与集成驱动芯片连接，另一端与所述数据线连接，所述第二连接线的一端与所述集成驱动芯片连接，另一端与所述扫描线的一端连接，所述第三连接线的一端与所述集成驱动芯片连接，另一端与所述扫描线的另一端连接，每条所述扫描线均与一条所述第二连接线和一所述第三连接线连接；
所述非显示区域包括扇出区，所述扇出区位于所述集成驱动芯片与所述显示区域之间，所述第二连接线全部位于所述非显示区域内；所述第三连接线部分位于所述扇出区，另一部分位于显示区域内。
可选的，所述第三连接线包括扇出部分和面内部分，所述扇出部分的两端分别与所述集成驱动芯片和所述面内部分连接，所述面内部分通过转接孔与对应的所述扫描线连接，所述扇出部分位于所述扇出区，所述面内部分位于所述显示区域；
每条所述第三连接线的面内部分长度相等，所述第三连接线的面内部分与所述数据线的长度相同；
所述阵列基板还包括浮接线，所述浮接线设置在所述衬底上，并位于所述显示区域中，且所述浮接线与所述数据线平行；所述浮接线位于相邻的两根所述数据线之间，且所述浮接线与相邻的所述数据线之间的距离为d2；
所述第三连接线的面内部分与所述数据线平行设置，且所述面内部分位于相邻的两根所述数据线之间，且所述面内部分与相邻所述数据线之间的距离为d3，所述d2等于d3；
其中，相邻两根所述数据线之间仅设置所述浮接线或仅设置所述第三连接线的所述面内部分。
可选的，多条所述第三连接线的所述面内部分在所述显示区域内等距排布。
可选的，所述阵列基板包括两个所述集成驱动芯片，分别为第一子集成驱动芯片和第二子集成驱动芯片，多条所述第二连接线分为第二左侧连接线和第二右侧连接线；多条所述第三连接线分为第三左侧连接线和第三右侧连接线；
所述第二右侧连接线一端与所述第二子集成驱动芯片连接，另一端与奇数行所述扫描线的一端连接；所述第三左侧连接线一端与所述第一子集成驱动芯片连接，另一端与奇数行所述扫描线的另一端连接；每条奇数行所述扫描线均与一条所述第二右侧连接线和一条所述第三左侧连接线连接；
所述第二左侧连接线一端与所述第一子集成驱动芯片连接，另一端与偶数行所述扫描线的一端连接；所述第三右侧连接线一端与所述第二子集成驱动芯片连接，另一端与偶数行所述扫描线的另一端连接；
每条偶数行所述扫描线均与一条所述第二左侧连接线和一条所述第三右侧连接线连接。
可选的，与上一奇数行所述扫描线连接的所述第三左侧连接线的长度，大于与该奇数行所述扫描线连接的所述第三左侧连接线的长度；
与上一偶数行所述扫描线连接的所述第三右侧连接线的长度，大于与该偶数行所述扫描线连接的所述第三右侧连接线中的长度。
可选的，与当前行的所述扫描线的两端连接的所述第二连接线的长度与所述第三连接线的长度之和为d1；
与其它任意行的所述扫描线的两端连接的所述第二连接线的长度与所述第三连接线的长度之和为d2；所述d1与所述d2之间的差值为0-0.5mm。
可选的，所述第三连接线包括扇出部分和面内部分，所述扇出部分的两端分别与所述集成驱动芯片和所述面内部分连接，所述面内部分通过转接孔与对应的所述扫描线连接，所述扇出部分位于所述扇出区，所述面内部分位于所述显示区域；
所述第三连接线的所述扇出部分位于相邻的两个所述第一连接线之间；所述第三连接线的所述面内部分位于相邻的两根所述数据线之间。
可选的，所述第三连接线与所述第一连接线不同层，且所述第三连接线的所述扇出部分在所述衬底上的投影与所述第一连接线在所述衬底上的投影重叠；
所述第三连接线的所述面内部分在所述衬底上的投影与所述数据线在所述衬底上的投影重叠。
可选的，所述阵列基板包括依次沉积在所述衬底上的第一金属层、第一绝缘层、第二金属层、第二绝缘层、第三金属层和第三绝缘层；
所述第三连接线位于所述第一金属层中，所述扫描线位于所述第二金属层中，所述第二连接线位于所述第二金属层中，所述数据线位于所述第三金属层中，所述第一连接线位于所述第三金属层中；
且所述阵列基板还包括多个金属线段，所述金属线段位于所述第二金属层中，所述金属线段位于相邻的两根所述扫描线之间，且不与所述扫描线连接；且所述第三连接线在所述衬底上的投影与所述金属线段在所述衬底上的投影重叠。
本申请还公开了一种显示面板，所述显示面板包括对置基板和上述所述的阵列基板，所述对置基板与所述阵列基板对立设置。
相对于现有的阵列基板扫描线的两边的连接线均位于非显示区域的方案来说，本申请通过将扫描线另一部分的连接线即第三连接线设置在所述扇出区和显示区内，可以减小阵列基板非显示区域的大小，从而实现无边框效果；通过将扫描线部分的连接线即第二连接线设置在所述非显示区域，从而避免全部连接线均位扇出区和显示区域减少与第一连接线之间的干扰问题，保证信号正常传递。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是本申请的一实施例的一种显示面板的示意图；
图2是本申请的第一实施例的一种阵列基板的示意图；
图3是本申请的第一实施例的一种第三连接线的连接的示意图；
图4是本申请的第一实施例的一种第二连接线的示意图；
图5是本申请的第二实施例的一种阵列基板的示意图；
图6是本申请的第二实施例的一种第三连接线的示意图；
图7是本申请的第二实施例的一种第三连接线在第一连接线下方的示意图；
图8是本申请的第二实施例的一种第三连接线在第一连接线下方的截面示意图；
图9是本申请的第二实施例的一种金属线段的示意图；
图10是本申请的第二实施例的一种金属线段的截面示意图。
其中，10、显示面板；20、对置基板；30、阵列基板；31、显示区域；32、非显示区域；33、扇出区；100、衬底；110、第一金属层；120、第一绝缘层；130、第二金属层；140、第二绝缘层；150、第三金属层；160、第三绝缘层；200、集成驱动芯片；210、第一子集成驱动芯片；220、第二子集成驱动芯片；310、数据线；320、扫描线；400、第一连接线；500、第二连接线；510、第二左侧连接线；520、第二右侧连接线；600、第三连接线；610、扇出部分；620、面内部分；630、第三左侧连接线；640、第三右侧连接线；700、浮接线；800、金属线段；810、主体部、820、第一侧壁；830、第二侧壁；900、转接孔。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面参考附图和可选的实施例对本申请作详细说明。
图1是本申请的一实施例的一种显示面板的示意图，如图1所示，本申请公开了一种显示面板10，所述显示面板10包括对置基板20和阵列基板30，所述对置基板20与所述阵列基板30对立设置。
所述显示面板10包括如电子纸显示面板10、TN（Twisted Nematic，扭曲向列型）显示面板10、IPS（In-Plane Switching，平面转换型）显示面板10、VA（Vertical Alignment，垂直配向型）显示面板10、MVA（Multi-Domain Vertical Alignment，多象限垂直配向型）显示面板10，当然，也可以是其他类型的显示面板10，如OLED（Organic Light-EmittingDiode，有机发光二极管）显示面板10，在此不做限定。
本申请还公开了一种阵列基板30，所述阵列基板30可用于上述所述的显示面板10中，针对所述阵列基板30，本申请提供了如下设计，并具体通过几个实施例进行介绍：
实施例1：
图2是本申请的第一实施例的一种阵列基板的示意图，图3是本申请的第一实施例的一种第三连接线的连接的示意图，如图2-3所示，本实施例公开了一种阵列基板30，所述阵列基板30划分为显示区域31和非显示区域32，所述非显示区域32环绕所述显示区域31设置，所述阵列基板30还包括衬底100、以及设置在所述衬底100上的至少一个集成驱动芯片200、多条数据线310和多条扫描线320，且所述集成驱动芯片200位于所述非显示区域32中，多条所述数据线310和多条所述扫描线320均位于所述显示区域31内纵横交错排布，且均与所述集成驱动芯片200连接；所述集成驱动芯片200位于所述数据线310的长度方向上的一侧。
所述阵列基板30还包括多条第一连接线400、多条第二连接线500和多条第三连接线600；所述第三连接线600与所述扫描线320不同层，所述第一连接线400一端与集成驱动芯片200连接，另一端与所述数据线310连接，所述第二连接线500的一端与所述集成驱动芯片200连接，另一端与所述扫描线320的一端连接，所述第三连接线600的一端与所述集成驱动芯片200连接，另一端与所述扫描线320的另一端连接，每条所述扫描线320均与一条所述第二连接线500和一所述第三连接线600连接。
所述非显示区域32包括扇出区33，所述扇出区33位于所述集成驱动芯片200与所述显示区域31之间，所述第一连接线400位于所述扇出区33，所述第二连接线500全部位于所述非显示区域32内；每条所述第三连接线600部分位于所述扇出区33，另一部分位于显示区域31内。
其中，可以的是全部所述第二连接线500与对应的所述扫描线320的左侧部分连接，全部所述第三连接线600与对应的所述扫描线320的右侧部分连接，或者全部所述第二连接线500与对应的所述扫描线320的右侧部分连接，全部所述第三连接线600与对应的所述扫描线320的左侧部分连接。
所述集成驱动芯片200，将与数据线310连接的源极驱动芯片和扫描线320连接的栅极驱动芯片集成在了一起，所述集成驱动芯片200上同时具备源极驱动芯片引脚和栅极驱动芯片引脚，所述数据线310和所述扫描线320均与所述集成驱动芯片200连接。
阵列基板30还包括主动开关、所述主动开关还包括栅极40、源极41、漏极42、共电极43和像素电极44，所述栅极40与所述扫描线320连接，所述源极41与所述数据线310连接，所述漏极42一侧与所述像素电极44连接，另一侧通过半导体层与所述源极41连接，所述共电极43与所述漏极42之间形成存储电容。
相对于现有的阵列基板30扫描线320的两边的连接线均位于非显示区域32的方案来说，本申请通过将扫描线320另一部分的连接线即第三连接线600设置在所述扇出区33和显示区内，可以减小阵列基板30非显示区域32的大小，从而实现无边框效果；通过将扫描线320部分的连接线即第二连接线500设置在所述非显示区域32，从而避免全部连接线均位扇出区33和显示区域31减少与第一连接线400之间的干扰问题，保证信号正常传递。
双边驱动指扫描线320的两边均与所述集成驱动芯片200连接，所述第三连接线600包括扇出部分610和面内部分620，所述扇出部分610的两端分别与所述集成驱动芯片200和所述面内部分620连接，所述面内部分620通过转接孔900与对应的所述扫描线320连接，所述扇出部分610位于所述扇出区33，所述面内部分620位于所述显示区域31；每条所述第三连接线600的面内部分620长度相等，所述第三连接线600的面内部分620与所述数据线310的长度相同。
所述阵列基板30还包括浮接线700，所述浮接线700设置在所述衬底100上，并位于所述显示区域31中，且所述浮接线700与所述数据线310平行；所述浮接线700位于相邻的两根所述数据线310之间，且所述浮接线700与相邻的所述数据线310之间的距离为d2。
所述第三连接线600的面内部分620与所述数据线310平行设置，且所述面内部分620位于相邻的两根所述数据线310之间，且所述面内部分620与相邻所述数据线310之间的距离为d3，所述d2等于d3。其中，相邻两根所述数据线310之间仅设置所述浮接线700或仅设置所述第三连接线600的所述面内部分620。
本申请将第三连接线600的所述面内部分620设置得和数据线310的长度相同，并且在相邻两根数据线310之间没有设置第三连接线600的所述面内部分620的位置设置了浮接线700，而且所述面内部分620、数据线310和浮接线700均是等距排布设置的，以保证显示区域31内的电场的均一性，避免影响显示效果。
优选的，多条所述第三连接线600的所述面内部分620在所述显示区域31内等距排布。由于第三连接线600需要将集成驱动芯片200内的数据传输至扫描线320上，将具有数据传输的面内部分620在显示区域31内等距排布，可以进一步的提高显示区域31内的电场的均一性。
其中，还可以的是，部分所述第二连接线500与所述扫描线320的左侧部分连接，另一部分所述第二连接线500与所述扫描线320的右侧部分连接，部分所述第三连接线600与所述扫描线320的左侧部分连接，另一部分所述第三连接线600与所述扫描线320的右侧部分连接，具体的如下。
图4是本申请的第一实施例的一种第二连接线的示意图，如图4所示，奇数行所述扫描线320的左端与所述第三连接线600连接，奇数行所述扫描线320的右端与所述第二连接线500连接；偶数行所述扫描线320的左端与所述第二连接线500连接，偶数行所述扫描线320的右端与所述第三连接线600连接；或者，偶数行所述扫描线320的左端与所述第三连接线600连接，偶数行所述扫描线320的右端与所述第二连接线500连接；奇数行所述扫描线320的左端与所述第二连接线500连接，奇数行所述扫描线320的右端与所述第三连接线600连接。
从而使得在扫描线320的左右两边的非显示区域32内的第二连接线500的数量相等，从而减小非显示区域32上第二连接线500的密集程度，减小非显示区域32的面积大小。
实施例2：
图5是本申请的第二实施例的一种阵列基板的示意图，如图5所示，与第一实施例不同的是，本实施例包括两个所述集成驱动芯片200，且两个所述集成驱动芯片200均位于所述数据线310的长度方向的同一侧的左右两边。
即所述阵列基板30包括两个所述集成驱动芯片200，分别为第一子集成驱动芯片210和第二子集成驱动芯片220，多条所述第二连接线500分为第二左侧连接线510和第二右侧连接线520；多条所述第三连接线600分为第三左侧连接线630和第三右侧连接线640。
所述第二右侧连接线520一端与所述第二子集成驱动芯片220连接，另一端与奇数行所述扫描线320的一端连接；所述第三左侧连接线630一端与所述第一子集成驱动芯片210连接，另一端与奇数行所述扫描线320的另一端连接；每条奇数行所述扫描线320均与一条所述第二右侧连接线520和一条所述第三左侧连接线630连接。
所述第二左侧连接线510一端与所述第一子集成驱动芯片210连接，另一端与偶数行所述扫描线320的一端连接；所述第三右侧连接线640一端与所述第二子集成驱动芯片220连接，另一端与偶数行所述扫描线320的另一端连接；每条偶数行所述扫描线320均与一条所述第二左侧连接线510和一条所述第三右侧连接线640连接。
相对于传统的双边驱动的方案，不需要在扫描线320的左右两边非显示区域32均设置与扫描线320数量相同的连接线，以所述扫描线320的数量为1080根为例，在扫描线320的左边的非显示区域32的只需要设置540根连接线，在扫描线320的右侧的非显示区域32中也只需要设置540根连接线。从而极大的减小显示面板10非显示区域32的面积。
而且，第三左侧连接线630的两端分别与所述奇数行扫描线320的左端和左边的第一子集成驱动芯片210连接，第二右侧连接线520的两端分别与所述奇数行扫描线320的右端和右边的第二子集成驱动芯片220连接；第三右侧连接线640的两端分别与所述偶数行扫描线320的右端和右边的第二子集成驱动芯片220连接，第二左侧连接线510的两端分别与所述偶数数行扫描线320的左端和左边的第一子集成驱动芯片210连接；
从而使得与奇数行的扫描线320的左端连接的第三左侧连接线630可以更短，且可以尽可能的连接在所述奇数行扫描线320的左端，与奇数行扫描线320的右端连接的第二右侧连接线520可以更短，且直接与所述奇数行的扫描线320的右端连接；与偶数行扫描线320的左端连接的第二连接线500可以更短，且直接与偶数行扫描线320的左端连接，与偶数行扫描线320的右端连接的第三连接线600可以更短，可以尽可能连接在偶数行扫描线320的右端。
其中，与上一奇数行所述扫描线320连接的所述第三左侧连接线630的长度，大于与该奇数行所述扫描线320连接的所述第三左侧连接线630的长度；与上一偶数行所述扫描线320连接的所述第三右侧连接线640的长度，大于与该偶数行所述扫描线320连接的所述第三右侧连接线640中的长度。
即在相邻的两个奇数行或者偶数行扫描线320上，从上至下与扫描线320连接的第三连接线600的线段长度依次降低。以奇数行扫描线320为例，沿着远离所述集成驱动芯片200的方向上，与扫描线320连接的第二连接线500的线长逐渐变长，因此通过，沿着远离所述集成驱动芯片200的方向上，与扫描线320连接的第三连接线600的线长是逐渐减小的，来平衡由于第二连接线500的长度差异带来的阻抗差异的问题。
进一步的，与当前行的所述扫描线320的两端连接的所述第二连接线500的长度与所述第三连接线600的长度之和为d1；与其它任意行的所述扫描线320的两端连接的所述第二连接线500的长度与所述第三连接线600的长度之和为d2；所述d1与所述d2之间的差值为0-0.5mm。即保证每条扫描线320两边连接的第二连接线500的长度和第三连接线600的长度之和相差值在0-0.5mm之间，避免在远离集成驱动芯片200位置的扫描线320出现电压不足的问题。
其中，所述第二左侧连接线510均与所述第一子集成驱动芯片210的左侧连接，所述第三左侧连接线630均与所述第一子集成驱动芯片210的右侧连接；所述第二右侧连接线520均与所述第二子集成驱动芯片220的右侧连接，所述第三右侧连接线640均与所述第二子集成驱动芯片220的左侧连接；部分所述第一连接线400与第一子集成驱动芯片210连接，并与所述第一子集成驱动芯片210的中部连接；另一部分所述第一连接线400与第二子集成驱动芯片220连接，并与所述第二子集成驱动芯片220的中部连接。
当然，为了减少第三连接线600和第一连接线400在扇出区33的跨线问题，本申请还做了进一步的改进，即将第三连接线600设置在了相邻的两根第一连接线400之间。
图6是本申请的第二实施例的一种第三连接线的示意图，如图6所示，所述第三连接线600包括扇出部分610和面内部分620，所述扇出部分610的两端分别与所述集成驱动芯片200和所述面内部分620连接，所述面内部分620通过转接孔900与对应的所述扫描线320连接，所述扇出部分610位于所述扇出区33，所述面内部分620位于所述显示区域31。
所述第三连接线600的所述扇出部分610位于相邻的两个所述第一连接线400之间；所述第三连接线600的所述面内部分620位于相邻的两根所述数据线310之间。使得第三连接线600的扇出部分610不与第一连接线400交叠，降低由于数据线310和扫描线320上不同讯号间的耦合电容，进一步提升显示效果。
此时由于第三连接线600和第一连接线400不会出现交叠的情况，因此所述第三连接线600与第一连接线400可以是同层设置。
当然也可以是所述第三连接线600与第一连接线400也可以是不同层设置的，图7是本申请的第二实施例的一种第三连接线在第一连接线下方的示意图，图8是本申请的第二实施例的一种第三连接线在第一连接线下方的截面示意图，如图7-8所示，在所述第一连接线400和所述第三连接线600不同层时，还可以将第三连接线600设置在所述第一连接线400的下面，具体的：所述第三连接线600与所述第二连接线500不同层，且所述第三连接线600的所述扇出部分610在所述衬底100上的投影与所述第二连接线500在所述衬底100上的投影重叠；所述第三连接线600的所述面内部分620在所述衬底100上的投影与所述数据线310在所述衬底100上的投影重叠。
此时所述第三连接线600远离扫描线320的一端在与集成驱动芯片200连接时，只需要在对应连接的焊点上引出一条连接线即可，通过将第三连接线600设置在所述第一连接线400的下方，可以抬高扇出区33第一连接线400的高度，使得相邻的两根第一连接线400之间形成的沟槽更深，在所述阵列基板30上涂布配向液时，沟槽对配向液的引流效果更好。
而且最主要的是还可以使得第三连接线600可以尽可能的与扫描线320的端部连接，避免出现端部的扫描线320断线导致无法传输的信号的情况出现，提高阵列基板30的可靠性。
示例性的即所述阵列基板30包括依次沉积在所述衬底100上的第一金属层110、第一绝缘层120、第二金属层130、第二绝缘层140、第三金属层150和第三绝缘层160；所述第三连接线600位于所述第一金属层110中，所述扫描线320位于所述第二金属层130中，所述第二连接线500位于所述第二金属层130中，所述数据线310位于所述第三金属层150中，所述第一连接线400位于所述第三金属层150中。
为了避免由于第一连接线400和第三连接线600的上下重叠导致的寄生电容的情况，本申请还增加了金属线段800，图9是本申请的第二实施例的一种金属线段的示意图，图10是本申请的第二实施例的一种金属线段的截面示意图，如图9-10所示，本实施例还在所述阵列基板30设置了多个金属线段800，每根金属线段800均是不连接的，所述金属线段800位于所述第二金属层130中，所述金属线段800位于相邻的两根所述扫描线320之间，且不与所述扫描线320连接；且所述第三连接线600在所述衬底100上的投影与所述金属线段800在所述衬底100上的投影重叠。
所述金属线段800充当了屏蔽电极的作用，从而避免了第一连接线400和第三连接线600的扇出部分610之间产生寄生电容，也避免了第三连接线600的面内部分620和数据线310之间产生寄生电容的问题，保证信号的传输不受影响。
进一步的，所述金属线段800包括主体部810、第一侧壁820和第二侧壁830，所述第一侧壁820和所述第二侧壁830分别连接在所述主体部810宽度方向两侧，所述金属线段800沿着宽度方向的截面呈冂字形，所述第一绝缘层120对应所述金属线段800宽度方向上的两侧分别设置有第一通槽和第二通槽，所述第一侧壁820位于所述第一通槽中，所述第二侧壁830位于所述第二通槽中，所述第一侧板与所述第二侧壁830之间的间距大于所述数据线310的线宽，也大于所述第一连接线400的线宽。从而隔绝所述第三连接线600与第一连接线400以及数据线310，以避免产生侧向的电容。
需要说明的是,本申请的发明构思可以形成非常多的实施例，但是申请文件的篇幅有限，无法一一列出，因而，在不相冲突的前提下,以上描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例，各实施例或技术特征组合之后，将会增强原有的技术效果。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。
Claims (10)
1.一种阵列基板，所述阵列基板划分为显示区域和非显示区域，所述阵列基板还包括衬底、以及设置在所述衬底上的至少一个集成驱动芯片、多条数据线和多条扫描线，且所述集成驱动芯片位于所述非显示区域中，多条所述数据线和多条所述扫描线均位于所述显示区域内纵横交错排布，且均与所述集成驱动芯片连接；其特征在于，所述阵列基板还包括多条第一连接线、多条第二连接线和多条第三连接线；所述第三连接线与所述扫描线不同层，所述第一连接线一端与集成驱动芯片连接，另一端与所述数据线连接；所述第二连接线的一端与所述集成驱动芯片连接，另一端与所述扫描线的一端连接；所述第三连接线的一端与所述集成驱动芯片连接，另一端与所述扫描线的另一端连接；每条所述扫描线均与一条所述第二连接线和一所述第三连接线连接；
所述非显示区域包括扇出区，所述扇出区位于所述集成驱动芯片与所述显示区域之间，所述第二连接线全部位于所述非显示区域内；每条所述第三连接线部分位于所述扇出区，另一部分位于显示区域内。
2.根据权利要求1所述的阵列基板，其特征在于，所述第三连接线包括扇出部分和面内部分，所述扇出部分的两端分别与所述集成驱动芯片和所述面内部分连接，所述面内部分通过转接孔与对应的所述扫描线连接，所述扇出部分位于所述扇出区，所述面内部分位于所述显示区域；
每条所述第三连接线的面内部分长度相等，所述第三连接线的面内部分与所述数据线的长度相同；
所述阵列基板还包括浮接线，所述浮接线设置在所述衬底上，并位于所述显示区域中，且所述浮接线与所述数据线平行；所述浮接线位于相邻的两根所述数据线之间，且所述浮接线与相邻的所述数据线之间的距离为d2；
所述第三连接线的面内部分与所述数据线平行设置，且所述面内部分位于相邻的两根所述数据线之间，且所述面内部分与相邻所述数据线之间的距离为d3，所述d2等于d3；
其中，相邻两根所述数据线之间仅设置所述浮接线或仅设置所述第三连接线的所述面内部分。
3.根据权利要求2所述的阵列基板，其特征在于，多条所述第三连接线的所述面内部分在所述显示区域内等距排布。
4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括两个所述集成驱动芯片，分别为第一子集成驱动芯片和第二子集成驱动芯片，多条所述第二连接线分为第二左侧连接线和第二右侧连接线；多条所述第三连接线分为第三左侧连接线和第三右侧连接线；
所述第二右侧连接线一端与所述第二子集成驱动芯片连接，另一端与奇数行所述扫描线的一端连接；所述第三左侧连接线一端与所述第一子集成驱动芯片连接，另一端与奇数行所述扫描线的另一端连接；每条奇数行所述扫描线均与一条所述第二右侧连接线和一条所述第三左侧连接线连接；
所述第二左侧连接线一端与所述第一子集成驱动芯片连接，另一端与偶数行所述扫描线的一端连接；所述第三右侧连接线一端与所述第二子集成驱动芯片连接，另一端与偶数行所述扫描线的另一端连接；
每条偶数行所述扫描线均与一条所述第二左侧连接线和一条所述第三右侧连接线连接。
5.根据权利要求4所述的阵列基板，其特征在于，与上一奇数行所述扫描线连接的所述第三左侧连接线的长度，大于与该奇数行所述扫描线连接的所述第三左侧连接线的长度；
与上一偶数行所述扫描线连接的所述第三右侧连接线的长度，大于与该偶数行所述扫描线连接的所述第三右侧连接线中的长度。
6.根据权利要求5所述的阵列基板，其特征在于，与当前行的所述扫描线的两端连接的所述第二连接线的长度与所述第三连接线的长度之和为d1；
与其它任意行的所述扫描线的两端连接的所述第二连接线的长度与所述第三连接线的长度之和为d2；所述d1与所述d2之间的差值为0-0.5mm。
7.根据权利要求4所述的阵列基板，其特征在于，所述第三连接线包括扇出部分和面内部分，所述扇出部分的两端分别与所述集成驱动芯片和所述面内部分连接，所述面内部分通过转接孔与对应的所述扫描线连接，所述扇出部分位于所述扇出区，所述面内部分位于所述显示区域；
所述第三连接线的所述扇出部分位于相邻的两个所述第一连接线之间；所述第三连接线的所述面内部分位于相邻的两根所述数据线之间。
8.根据权利要求2所述的阵列基板，其特征在于，所述第三连接线与所述第一连接线不同层，且所述第三连接线的所述扇出部分在所述衬底上的投影与所述第一连接线在所述衬底上的投影重叠；
所述第三连接线的所述面内部分在所述衬底上的投影与所述数据线在所述衬底上的投影重叠。
9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板包括依次沉积在所述衬底上的第一金属层、第一绝缘层、第二金属层、第二绝缘层、第三金属层和第三绝缘层；
所述第三连接线位于所述第一金属层中，所述扫描线位于所述第二金属层中，所述第二连接线位于所述第二金属层中，所述数据线位于所述第三金属层中，所述第一连接线位于所述第三金属层中；
且所述阵列基板还包括多个金属线段，所述金属线段位于所述第二金属层中，所述金属线段位于相邻的两根所述扫描线之间，且不与所述扫描线连接；且所述第三连接线在所述衬底上的投影与所述金属线段在所述衬底上的投影重叠。
10.一种显示面板，其特征在于，所述显示面板包括对置基板和如权利要求1-9中任意一项所述的阵列基板，所述对置基板与所述阵列基板对立设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410036219.0A CN117558735B (zh) | 2024-01-10 | 2024-01-10 | 阵列基板和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410036219.0A CN117558735B (zh) | 2024-01-10 | 2024-01-10 | 阵列基板和显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117558735A true CN117558735A (zh) | 2024-02-13 |
| CN117558735B CN117558735B (zh) | 2024-05-03 |
Family
ID=89815044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410036219.0A Active CN117558735B (zh) | 2024-01-10 | 2024-01-10 | 阵列基板和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117558735B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105093757A (zh) * | 2015-09-02 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、显示装置 |
| CN107680976A (zh) * | 2017-10-30 | 2018-02-09 | 上海天马微电子有限公司 | 一种阵列基板、显示面板及电子设备 |
| CN108766979A (zh) * | 2018-05-25 | 2018-11-06 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
| CN117037672A (zh) * | 2023-08-25 | 2023-11-10 | 义乌清越光电技术研究院有限公司 | 显示面板及显示装置 |
-
2024
- 2024-01-10 CN CN202410036219.0A patent/CN117558735B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105093757A (zh) * | 2015-09-02 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、显示装置 |
| CN107680976A (zh) * | 2017-10-30 | 2018-02-09 | 上海天马微电子有限公司 | 一种阵列基板、显示面板及电子设备 |
| CN108766979A (zh) * | 2018-05-25 | 2018-11-06 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
| CN117037672A (zh) * | 2023-08-25 | 2023-11-10 | 义乌清越光电技术研究院有限公司 | 显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117558735B (zh) | 2024-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102243838B (zh) | 显示设备 | |
| US8350792B2 (en) | Display device | |
| US8665192B2 (en) | Liquid crystal display device | |
| US8203682B2 (en) | Display substrate, method of manufacturing the same and display panel having the display substrate | |
| KR100846918B1 (ko) | 표시 장치 | |
| CN114497151A (zh) | 一种显示面板 | |
| KR20090011156A (ko) | 표시 장치 | |
| TW200417800A (en) | Liquid crystal display device | |
| JP2012103343A (ja) | 液晶表示パネル、及び液晶表示装置 | |
| CN102394247A (zh) | 薄膜晶体管元件及显示面板的像素结构与驱动电路 | |
| CN114280861B (zh) | 阵列基板及显示装置 | |
| EP2889912B1 (en) | Organic light emitting diode display device | |
| US8643017B2 (en) | Active device array substrate | |
| KR102582755B1 (ko) | 화소 구조, 어레이 기판 및 표시 패널 | |
| KR101482479B1 (ko) | 어레이 기판 및 액정 디스플레이 패널 | |
| CN210294739U (zh) | 一种显示面板和显示装置 | |
| CN111308807A (zh) | 液晶显示面板 | |
| US20210408050A1 (en) | Array substrate and display panel | |
| CN117558735B (zh) | 阵列基板和显示面板 | |
| CN110473883B (zh) | 阵列基板及oled显示装置 | |
| KR20180003161A (ko) | 액정 표시 장치 | |
| US11081504B2 (en) | Display device | |
| CN106908986B (zh) | 像素结构及其显示面板 | |
| JP2008164740A (ja) | 液晶表示装置 | |
| CN219958043U (zh) | 反射型显示屏及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |