CN117558318A - 地址信号传输电路、地址信号传输方法以及存储系统 - Google Patents

地址信号传输电路、地址信号传输方法以及存储系统 Download PDF

Info

Publication number
CN117558318A
CN117558318A CN202210940310.6A CN202210940310A CN117558318A CN 117558318 A CN117558318 A CN 117558318A CN 202210940310 A CN202210940310 A CN 202210940310A CN 117558318 A CN117558318 A CN 117558318A
Authority
CN
China
Prior art keywords
address
signal
address signal
inversion
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210940310.6A
Other languages
English (en)
Inventor
冀康灵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210940310.6A priority Critical patent/CN117558318A/zh
Priority to EP22924597.2A priority patent/EP4345822A1/en
Priority to PCT/CN2022/116645 priority patent/WO2024026965A1/zh
Priority to US18/163,323 priority patent/US20240046972A1/en
Priority to TW112128378A priority patent/TW202407550A/zh
Publication of CN117558318A publication Critical patent/CN117558318A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Bus Control (AREA)
  • Power Sources (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本公开实施例提供一种地址信号传输电路、地址信号传输方法以及存储系统，地址信号传输电路包括：传输控制模块，连接地址总线，接收来自所述地址总线的地址信号，获取第一地址信号与第二地址信号，并基于所述第一地址信号和所述第二地址信号生成并输出翻转标识信号，其中，所述第一地址信号为前次接收的地址信号，所述第二地址信号为当前接收的地址信号；选择模块，连接所述地址总线，接收来自所述地址总线的地址信号，并响应于所述翻转标识信号确定是否翻转所述第二地址信号，并相应输出所述第二地址信号或者地址反相信号中的一者，其中，所述选择模块翻转所述第二地址信号得到所述地址反相信号。本公开实施例至少有利于节省功耗。

Description

地址信号传输电路、地址信号传输方法以及存储系统
技术领域
本公开实施例涉及半导体技术领域，特别涉及一种地址信号传输电路、地址信号传输方法以及存储系统。
背景技术
半导体存储器包括静态随机存取存储器(Static Random-Access Memory，简称SRAM)、动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)、同步动态随机存取内存(Synchronous Dynamic Random Access Memory，简称SDRAM)、只读存储器(ReadOnly Memory，简称ROM)、闪存等。
在固态技术协会(Joint Electron Device Engineering Council，JEDEC)的DRAM协议中，对DRAM的速度、省电都有具体要求。如何使DRAM更省电的同时，亦能保证信号的完整性以及数据/地址传输的可靠性，是行业内亟待解决的问题之一。
发明内容
本公开实施例涉及一种地址信号传输电路、地址信号传输方法以及存储系统，至少有利于降低地址信号传输的功耗。
根据本公开一些实施例中，本公开实施例一方面提供一种地址信号传输电路，包括：传输控制模块，连接地址总线，接收来自所述地址总线的地址信号，获取第一地址信号与第二地址信号，并基于所述第一地址信号和所述第二地址信号生成并输出翻转标识信号，其中，所述第一地址信号为前次接收的地址信号，所述第二地址信号为当前接收的地址信号；选择模块，连接所述地址总线，接收来自所述地址总线的地址信号，并响应于所述翻转标识信号确定是否翻转所述第二地址信号，并相应输出所述第二地址信号或者地址反相信号中的一者，其中，所述选择模块翻转所述第二地址信号得到所述地址反相信号。
在一些实施例中，所述传输控制模块还用于，获取所述第一地址信号与所述第二地址信号中地址数据的变化位数，并基于所述变化位数与预设值之间的关系，生成所述翻转标识信号，其中，所述地址数据的比特位数为N，所述预设值满足：M＝N/2+1，M为所述预设值，N为正整数；所述选择模块还用于，若所述变化位数大于或等于所述预设值，则所述选择模块翻转所述第二地址信号得到地址反相信号，并输出所述地址反相信号，若所述变化位数小于所述预设值，则所述选择模块直接输出所述第二地址信号。
在一些实施例中，所述传输控制模块包括：锁存单元，连接所述地址总线，用于锁存并输出接收到的地址信号；比较判断单元，连接所述地址总线，用于获取所述第二地址信号，以及连接所述锁存单元，用于获取前次锁存的所述第一地址信号，根据所述第一地址信号以及所述第二地址信号获取所述变化位数，并比较所述变化位数与所述预设值之间的大小，以生成所述翻转标识信号。
在一些实施例中，所述锁存单元包括锁存器，所述锁存器锁存并输出接收到的地址信号；所述传输控制模块还包括：延时单元，连接在所述地址总线与所述锁存器之间，用于控制地址总线上的地址信号传输至所述锁存器的时刻。
在一些实施例中，所述锁存单元包括寄存器，所述寄存器的时钟控制端接收时钟信号，所述寄存器连接所述地址总线，用于响应于所述时钟信号的触发沿锁存并输出接收到的地址信号。
在一些实施例中，所述比较判断单元包括：第一比较单元，连接所述地址总线以及所述锁存单元，用于获取所述变化位数；第二比较单元，连接所述第一比较单元，用于接收所述变化位数并比较所述变化位数与所述预设值之间的大小，并生成所述翻转标识信号。
在一些实施例中，若所述变化位数大于或等于所述预设值，则所述比较判断单元生成具有第一电平的所述翻转标识信号；若所述变化位数小于所述预设值，则所述比较判断单元生成具有第二电平的翻转标识信号，其中，具有所述第一电平的所述翻转标识信号有效，具有所述第二电平的所述翻转标识信号无效。
在一些实施例中，所述选择模块响应于具有第一电平的所述翻转标识信号，将所述第二地址信号翻转后得到所述地址反相信号并输出所述地址反相信号；所述选择模块响应于具有第二电平的所述翻转标识信号，将所述第二地址信号直接输出。
在一些实施例中，所述选择模块包括：N个子选择模块，每一所述子选择模块接收所述第二地址信号中的一位地址数据，每一所述子选择模块均与所述传输控制模块连接，每一所述子选择模块均响应于所述翻转标识信号确定是否翻转所述第二地址信号中对应的一位地址数据。
在一些实施例中，每一所述子选择模块包括：第一反相单元，接收所述第二地址信号中对应的一位地址数据，并响应于具有所述第一电平的所述翻转标识信号，翻转所述一位地址数据得到一位地址反相数据，输出所述一位地址反相数据；第一传输单元，接收所述一位地址数据，并响应于具有所述第二电平的所述翻转标识信号，输出所述一位地址数据。
在一些实施例中，所述第一反相单元包括：第一开关以及第一反相器，所述第一开关连接在所述地址总线与所述第一反相器的输入端之间，所述第一开关响应于具有所述第一电平的所述翻转标识信号导通，所述第一开关响应于具有所述第二电平的所述翻转标识信号截止。
在一些实施例中，所述第一反相单元包括：第一开关以及第一反相器，所述第一开关连接所述第一反相器的输出端，所述第一反相器的输入端连接所述地址总线；所述第一开关响应于具有所述第一电平的所述翻转标识信号导通，响应于具有所述第二电平的所述翻转标识信号截止。
在一些实施例中，所述第一传输单元包括：第一传输门，所述第一传输门的输入端接收所述一位地址数据，控制端接收所述翻转标识信号，所述第一传输门响应于具有所述第一电平的所述翻转标识信号截止，响应于具有所述第二电平的所述翻转标识信号导通以输出所述一位地址数据。
在一些实施例中，还包括：延时模块，所述延时模块连接在所述选择模块与所述地址总线之间，用于控制所述第二地址信号传输至所述选择模块的时刻，以使所述选择模块在接收到所述第二地址信号之前接收所述翻转标识信号。
在一些实施例中，还包括：地址接收模块，所述地址接收模块接收所述选择模块输出的所述第二地址信号或者所述地址反相信号，并响应于所述翻转标识信号，输出目标地址信号；其中，所述目标地址信号与所述选择模块接收到的所述第二地址信号相同。
在一些实施例中，所述地址接收模块包括：N个地址接收子模块，每一所述地址接收子模块接收所述第二地址信号中的一位地址数据或者所述地址反相信号中的一位地址反相数据，每一所述地址接收子模块均响应于所述翻转标识信号，确定是否翻转接收到的所述第二地址信号或者所述地址反相信号中对应的一位地址数据。
在一些实施例中，每一所述地址接收子模块包括：第二反相单元，接收所述地址反相信号中的一位地址反相数据，并响应于具有第一电平的所述翻转标识信号，翻转所述一位地址反相数据得到对应的所述一位地址数据；第二传输单元，接收所述第二地址信号中的一位地址数据，并响应于具有第二电平的所述翻转标识信号，输出所述一位地址数据。
在一些实施例中，所述选择模块响应于第一使能控制信号接收所述第二地址信号，所述地址接收模块响应于第二使能控制信号接收所述第二地址信号。
在一些实施例中，还包括：地址解码模块，连接在所述地址接收模块的输出端，用于对所述目标地址信号进行地址解码处理。
在一些实施例中，还包括：地址信号传输模块，连接在所述选择模块与所述地址接收模块之间，用于传输所述第二地址信号或者所述地址反相信号；标识信号传输模块，连接在所述传输控制模块与所述地址接收模块之间，用于传输所述翻转标识信号。
根据本公开一些实施例，本公开实施例另一方面还提供一种信号传输方法，包括：接收地址信号，获取第一地址信号与第二地址信号，并基于所述第一地址信号和所述第二地址信号生成并输出翻转标识信号，其中，所述第一地址信号为前次接收的地址信号，所述第二地址信号为当前接收的地址信号；响应于所述翻转标识信号确定是否翻转所述第二地址信号，并相应输出所述第二地址信号或者地址反相信号中的一者，其中，所述地址反相信号为翻转所述第二地址信号得到。
在一些实施例中，所述基于所述第一地址信号和所述第二地址信号生成并输出翻转标识信号，包括：获取所述第一地址信号与所述第二地址信号中地址数据的变化位数，并基于所述变化位数与预设值之间的关系，生成所述翻转标识信号，其中，所述地址数据的比特位数为N，所述预设值满足：M＝N/2+1，M为所述预设值，N为正整数；所述响应于所述翻转标识信号确定是否翻转所述第二地址信号，包括：若所述变化位数大于或等于所述预设值，则响应于所述翻转标识信号翻转所述第二地址信号得到地址反相信号，输出所述地址反相信号；若所述变化位数小于所述预设值，则响应于所述翻转标识信号输出所述第二地址信号。
根据本公开一些实施例，本公开实施例又一方面还提供一种存储系统，包括前述的地址信号传输电路。
本公开实施例提供的技术方案至少具有以下优点：
本公开实施例提供的地址信号传输电路的技术方案中，基于前次接收的地址信号(即第一地址信号)和当前接收的地址信号(即第二地址信号)，生成翻转标识信号，并响应于翻转标识信号确定是否翻转第二地址信号，并相应输出第二地址信号或者地址反相信号，其中，地址反相信号为翻转第二地址信号得到。本公开实施例中，可以根据传输地址信号的不同性能需求，基于第一地址信号和第二地址信号生成翻转标识信号，以灵活选择是直接输出第二地址信号还是翻转第二地址信号得到地址反相信号后再输出地址反相信号，如此，可以满足地址信号传输的省电、功耗低、传输速度快、信号完整度高等不同的需求。
另外，在一些实施例中，若地址总线前后传输的地址信号中地址数据的变化位数大于或等于预设值，则对当前接收的地址信号中的地址数据取反，得到地址反相信号，该地址反相信号中的大部分地址数据与前次传输的地址信号中的地址数据相同，这样，地址信号传输模块中大部分电路可以保持前次传输的状态而无需进行翻转，从而可以有效的节省地址信号传输模块的传输功耗。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的地址信号传输电路的一种框图；
图2至图4为本公开实施例提供的地址信号传输电路的几种不同框图；
图5为本公开实施例提供的地址信号传输电路中第一反相单元的一种电路结构示意图；
图6为本公开实施例提供的地址信号传输电路中第一反相单元的另一种电路结构示意图；
图7为本公开实施例提供的地址信号传输电路的另一种框图；
图8为本公开实施例提供的地址信号传输电路中地址信号传输子模块以及标识信号传输模块的一种结构示意图；
图9为本公开实施例提供的地址信号传输电路的再一种框图；
图10为本公开实施例提供的地址信号传输方法的流程示意图；
图11为本公开实施例提供的地址信号传输方法中各信号的时序图。
具体实施方式
图1为本公开实施例提供的地址信号传输电路的一种框图。
参考图1，本公开实施例提供的地址信号传输电路包括：传输控制模块101，连接地址总线ADD，接收来自地址总线ADD的地址信号，获取第一地址信号与第二地址信号，并基于第一地址信号和第二地址信号生成并输出翻转标识信号ABI，其中，第一地址信号为前次接收的地址信号，第二地址信号为当前接收的地址信号；选择模块102，连接地址总线ADD，接收来自地址总线ADD的地址信号，并响应于翻转标识信号ABI确定是否翻转第二地址信号，并相应输出第二地址信号或者地址反相信号中的一者，其中，选择模块102翻转第二地址信号得到地址反相信号。
具体地，若选择模块102响应于翻转标识信号ABI翻转第二地址信号得到地址反相信号，则选择模块102相应将输出地址反相信号；若选择模块012响应于翻转标识信号ABI不翻转第二地址信号，则选择模块102相应将直接输出第二地址信号。本公开实施例中，可以基于前次接收的地址信号(即第一地址信号)和当前接收的地址信号(即第二地址信号)来生成翻转标识信号ABI，且该翻转标识信号ABI用于控制选择模块102是直接输出第二地址信号，还是翻转第二地址信号得到地址反相信号后再输出地址反相信号，如此，可以根据前后次传输的地址信号灵活生成有效或者无效的翻转标识信号ABI，响应于有效的翻转标识信号ABI翻转当前传输的地址信号得到地址反相信号并继续进行传输，响应于无效的翻转标识信号ABI直接继续第二地址信号，以满足地址信号传输电路的不同传输需求，如地址信号传输电路传输地址信号所需的功耗小、传输速率快或者传输准确性高等。
在一些实施例中，传输控制模块101可以基于第一地址信号与第二地址信号的差异，生成翻转标识信号ABI，其中，差异可以为第一地址信号与第二地址信号中地址数据的变化位数。相应的，传输控制模块101还可以用于，获取第一地址信号与第二地址信号中地址数据的变化位数，并基于变化位数与预设值之间的关系，生成翻转标识信号ABI。相应的，选择模块102还用于，若变化位数大于或等于预设值，则选择模块102翻转第二地址信号得到地址反相信号，并输出地址反相信号，若变化位数小于预设值，则选择模块102直接输出第二地址信号；其中，地址信号中地址数据的比特位数为N，预设值满足：M＝N/2+1，M为预设值，N为正整数。
若变化位数大于或等于预设值，且不对第二地址信号进行翻转，而是直接传输第二地址信号，则传输地址信号的地址信号传输模块中的大部分电路需要进行翻转，以保证地址信号传输模块中前次传输“0”的电路转变为当前传输“1”的电路，或者地址信号传输模块中前次传输“1”的电路转变为当前传输“0”的电路，这样，地址信号传输模块会消耗较大的功耗。可以理解的是，前述的“0”，指的是地址信号中的地址数据为低电平数据，前述的“1”指的是地址信号中的地址数据为高电平数据。地址信号传输模块包括多级门级电路以及驱动电路，若地址信号传输模块前后次传输的地址数据发生变化，即在低电平数据与高电平数据之间变化，则地址信号传输模块中所有的门级电路以及驱动电路可能均需要电平翻转，进而产生较大的翻转电流以及功耗。而本公开实施例中，若变化位数大于或等于预设值，则对第二地址信号中的地址数据取反，得到地址反相信号，该地址反相信号中的大部分地址数据与第一地址信号中的地址数据相同，这样，地址信号传输模块中大部分电路可以保持前次传输的状态而无需进行翻转，从而尽可能的减小翻转电流，进而可以有效的节省地址信号传输模块的传输功耗。
以下将结合附图对本公开实施例提供的地址信号传输电路进行详细说明。
地址信号传输电路可以应用于存储系统中。在一些实施例中，存储系统可以为DRAM存储系统。在另一些实施例中，存储系统还可以为SRAM存储系统、SDRAM存储系统、ROM存储系统或者闪存存储系统。
存储系统包括多个存储单元阵列，且存储单元阵列可以包括多个存储区，每个存储区可以包括2X条字线，存储单元阵列可以包括2Y条位线。其中，地址总线ADD传输的地址信号可以表征存储区(BANK)地址、行地址(ROW_ADD)或者列地址(COL_ADD)，也就是说，可以通过地址信号指示进行存储操作的存储区，通过地址信号指示选中的行地址(即选中的字线)，通过地址信号指示选中的列地址(即选中的位线)。
地址信号中地址数据的比特位数为N，可以理解的是，N由地址信号表征的具体地址信号确定，相应的，当N发生变化时，预设值M也随着N的变化而变化，满足M＝N/2+1即可。
具体地，在一些实施例中，地址总线ADD传输的地址信号表征存储区地址，则以存储单元阵列包括4个存储区为例，地址总线ADD传输的地址信号中地址数据的比特位数为2；例如，若地址总线ADD传输的地址信号设置为“00”，则选中第一个存储区进行存储操作；若地址总线ADD传输的地址信号设置为“01”，则选中第二个存储区进行存储操作；若地址总线ADD传输的地址信号设置为“10”，则选中第三个存储区进行存储操作；若地址总线ADD传输的地址信号设置为“11”，则选中第四个存储区进行存储操作。以存储单元阵列包括8个存储区为例，地址总线ADD传输的地址信号中地址数据的比特位数为3；以存储单元阵列包括64个存储区为例，地址总线ADD传输的地址信号中地址数据的比特位数为6。
在一些实施例中，地址总线ADD传输的地址信号表征行地址，每一存储区包括2X条字线，因此指示选中的字线的地址信号中地址数据的比特位数可以为X。在另一些实施例中，地址总线ADD传输的地址信号表征列地址，每一存储区包括2Y条位线，因此指示选中的位线的地址信号中地址数据的比特位数可以为Y。
传输控制模块101用于生成翻转标识信号ABI，该翻转标识信号ABI为脉冲信号，即翻转标识信号ABI具有第一电平以及第二电平，同一时刻的翻转标识信号ABI仅具有第一电平或者第二电平中的一者，且第一电平与第二电平不同，具有第一电平的翻转标识信号ABI有效，具有第二电平的翻转标识信号ABI无效。翻转标识信号ABI有效，则选择模块102响应于有效的翻转标识信号ABI翻转第二地址信号，得到地址反相信号；翻转标识信号ABI无效，则选择模块102接收该无效的翻转标识信号ABI以及第二地址信号，并输出第二地址信号。可以理解的是，ABI指的是Address Bus Inversion。
具体地，在一些实施例中，第一电平可以为高电平，第二电平可以为低电平，可以理解的是，此处的“高”和“低”为相比较相对而言的，相应的，翻转标识信号ABI为高电平有效信号，即，翻转标识信号ABI为“1”有效，翻转标识信号ABI为“0”无效。在另一些实施例中，第一电平可以为低电平，第二电平可以为高电平，相应的，翻转标识信号ABI为低电平有效信号，即，翻转标识信号ABI为“0”有效，翻转标识信号ABI为“1”无效。可以理解的是，可以根据实际电路设计，选择翻转标识信号ABI为高电平有效信号或者低电平有效信号，保证满足变化位数大于或等于预设值期间，翻转标识信号ABI有效即可，即保证变化位数大于或等于预设值期间，选择模块102响应于有效的翻转标识信号ABI翻转当前接收的地址信号得到地址反相信号。
图2至图4为本公开实施例提供的地址信号传输电路的几种不同框图。参考图2至图4，在一些实施例中，传输控制模块101可以包括：锁存单元111，连接地址总线ADD，用于锁存并输出地址信号；比较判断单元121，连接地址总线ADD，用于获取第二地址信号，以及连接锁存单元111，用于获取前次锁存的第一地址信号，根据第一地址信号和第二地址信号获取变化位数，并比较变化位数与预设值之间的大小，以生成翻转标识信号ABI。可以理解的是，锁存单元111锁存每次传输的地址信号，对于来自地址总线ADD当前传输的地址信号来说，比较判断单元121接收来自地址总线ADD的第二地址信号，且锁存单元111前次锁存的地址信号即第一地址信号也会输出至比较判断单元121.
地址信号中的每个比特的地址数据以并行传输的方式传输至传输控制模块101以及选择模块102，例如，第一地址信号以并行方式传输至传输控制模块101，第一地址信号可以以并行方式传输至锁存单元111；第二地址信号以并行方式传输至传输控制模块101以及选择模块102，第二地址信号可以以并行方式传输至比较判断单元121和选择模块102。具体地，地址总线ADD包括多根地址线add，地址线add的数量与地址信号中地址数据的比特位数保持一致，即地址总线ADD包括N根地址线add，每根地址线add传输地址信号中的一位地址数据。每根地址线add均与选择模块102连接，且均与传输控制模块101中的锁存单元111连接。
锁存单元111连接所有的地址线add，并锁存来自相应地址线的前次传输的一位地址数据。比较判断单元121连接所有的地址线add，接收来自相应地址线add当前传输的一位地址数据，且锁存单元111还会将地址线add前次传输的一位地址数据传输至比较判断单元121，以供比较判断单元121比较相应的地址线add当前传输的一位地址数据和前次传输的一位地址数据是否发生变化。
可以理解的是，当前传输的一位地址数据和前次传输的一位地址数据是否发生变化，可以指，前次传输的一位地址数据为“0”，当前传输的一位地址数据为“1”，也可以指，前次传输的一位地址数据为“1”，当前传输的一位地址数据为“0”。换句话说，当前传输的一位地址数据和前次传输的一位地址数据发生变化，可以理解为地址数据由高电平变为低电平，或者由低电平变为高电平。
在一些实施例中，参考图2，锁存单元111可以包括寄存器，寄存器的时钟控制端接收时钟信号CLK，寄存器连接地址总线ADD，用于响应于时钟信号CLK的触发沿锁存并输出接收到的地址信号。其中，寄存器可以为D触发器，时钟信号CLK的触发沿可以为时钟信号CLK的上升沿或者下降沿，锁存单元111受时钟信号CLK的控制来锁存并输出接收到的地址信号。可以理解的是，对于地址总线ADD当前传输的地址信号对应的时期而言，锁存单元111受时钟信号CLK的控制向比较判断单元121输出第一地址信号。
在另一些实施例中，参考图4，锁存单元111可以包括锁存器(latch)，锁存器锁存并输出接收到的地址信号；相应的，传输控制模块101还可以包括：延时单元131，连接在地址总线ADD与锁存器之间，用于控制地址总线上的地址信号传输至锁存器的时刻。延时单元131的作用包括，对来自地址总线ADD的地址信号进行延时处理，以使锁存单元111可以输出前次锁存的地址信号，即锁存并输出第一地址信号。
比较判断单元121在获取变化位数后，比较变化位数与预设值之间的大小，以生成翻转标识信号。具体地，若变化位数大于或等于N/2+1，则比较判断单元121生成具有第一电平的翻转标识信号ABI，具有第一电平的翻转标识信号即为有效的翻转标识信号ABI；若变化位数小于N/2+1，则比较判断单元121生成具有第二电平的翻转标识信号ABI，具有第二电平的翻转标识信号ABI即为无效的翻转标识信号ABI。例如，地址信号中地址数据的比特位数为6，则变化位数大于或等于4时，生成有效的翻转标识信号ABI，当变化位数小于4时，则生成无效的翻转标识信号ABI。举例来说，第一地址信号为“111000”，第二地址信号为“110111”，相应变化位数为4，则生成具有第一电平的翻转标识信号ABI；第一地址信号为“111000”，第二地址信号为“111011”，相应变化位数为2，则生成具有第二电平的翻转标识信号ABI。
在一些实施例中，比较判断单元121可以包括：第一比较单元10，连接地址总线ADD以及锁存单元111，用于获取变化位数；第二比较单元20，连接第一比较单元10，用于接收变化位数并比较变化位数与预设值之间的大小，并生成翻转标识信号ABI。第一比较单元10接收来自锁存单元111输出的第一地址信号，接收来自地址总线ADD的第二地址信号，并比较第一地址信号和第二地址信号中地址数据的变化位数。第一比较单元10可以为计数器，计数器的初始计数值为0，每根地址线add前次传输的一位地址数据与当前传输的一位地址数据不同，则计数器的计数值加1，所有根地址线add输出的一位地址数据的变化均反映到计数器的计数值上，计数器的最终计数值即为变化位数。可以理解的是，预设值可以预先存储在第二比较单元20内，预设值也可以由额外的寄存器向第二比较单元20提供。另外，根据地址信号中地址数据的比特位数的不同，相应的预设值也不同，例如表征行地址的地址信号的位数可以与表征列地址的地址信号的位数不同，相对应的预设值也不同。在一些实施例中，锁存单元111可以响应于第一控制时钟向比较判断单元121输出第一地址信号，地址总线ADD可以响应于第二控制时钟向比较判断单元121提供第二地址信号，且第一控制时钟与第二控制时钟可以为同一时钟信号。
在一些实施例中，选择模块102在接收到第二地址信号之前，接收翻转标识信号ABI。如此，选择模块102在接收第二地址信号之前，先基于翻转标识信号ABI进行相应操作，例如响应于有效的翻转标识信号ABI配置取反功能，以便于翻转第二地址信号，响应于无效的翻转标识信号ABI配置传输功能，以便于直接输出第二地址信号，参考图4，地址信号传输电路还可以包括：延时模块100，延时模块100连接在选择模块102与地址总线ADD之间，用于延时向选择模块102传输的第二地址信号。延时模块100起到缓冲电路的作用，可以包括偶数个串联的反相器，设置延时模块100有助于保证第二地址信号达到选择模块102之前选择模块102已经接收到翻转标识信号ABI，从而有效避免选择模块102对第二地址信号误操作，避免选择模块102采用对第一地址信号的处理方式来处理第二地址信号，以保证选择模块102对不同时刻接收到的地址信号均能响应于相应的翻转标识信号ABI进行正确的操作，提高地址信号传输的准确性。
具体地，以选择模块102对第一地址信号的处理方式为翻转该第一地址信号为例，即第一地址信号对应的前次的翻转标识信号ABI有效，若第二地址信号预先传输至选择模块102，第二地址信号对应的当前的翻转标识信号ABI后传输至选择模块102，则选择模块102仍将响应于前次的有效翻转标识信号ABI对第二地址信号进行翻转，此种情况下，若当前的翻转标识信号ABI无效，则选择模块102存在将不应翻转的第二地址信号进行翻转的误操作。
在另一些实施例中，也可以通过使能控制信号控制选择模块102接收到第二地址信号的时刻，如此，地址信号传输电路也可以无需设置延时模块。具体地，选择模块102可以响应于第一使能控制信号接收第二地址信号，在第一使能控制信号有效的情况下，选择模块102才会接收第二地址信号，通过这种方式，也能够实现控制第二地址信号传输至选择模块102的时刻，这样，保证选择模块101先接收到与第二地址信号对应的翻转标识信号ABI之后，再接收对应的第二地址信号，有利于进一步保证地址信号传输的正确性。如前所述，选择模块102响应于具有第一电平的翻转标识信号ABI，将第二地址信号翻转后得到地址反相信号并输出地址反相信号；选择模块102响应于具有第二电平的翻转标识信号ABI，将第二地址信号直接输出。当变化位数大于或等于预设值时，翻转标识信号ABI有效，选择模块102将第二地址信号中所有地址数据取反，以得到地址反相信号；当变化位数小于预设值时，选择模块102直接传输第二地址信号。
参考图3，选择模块102可以包括：N个子选择模块112，每一子选择模块112均与传输控制模块101连接，每一子选择模块112接收第二地址信号中的一位地址数据，每一子选择模块112均响应于翻转标识信号ABI确定是否翻转第二地址信号中对应的一位地址数据。此处的“对应”指的是，子选择模块112与该子选择模块112接收的一位地址数据相对应。
具体地，每一子选择模块112连接地址总线ADD(参考图2)中的一地址线add，接收该地址线add传输的地址信号中的一位地址数据。例如，地址总线ADD传输的地址信号为D<7:0>，即地址信号中地址数据的比特位数为8，若8根地址线add前后传输的地址数据发生变化的地址线add根数大于或等于5，则传输控制模块101输出有效的翻转标识信号ABI，选择模块102中每一子选择模块112接收当前的8位地址信号D<7:0>中的一位地址数据，并将该8位地址信号D<7:0>中的每位地址数据均取反即翻转地址信号，得到地址反相信号；若8根地址线add中传输地址数据发生变化的地址线数量小于5，则传输控制模块101输出无效的翻转标识信号ABI，选择模块102中每一子选择模块112接收当前的8位地址信号D<7:0>中的一位地址数据，并分别输出8位地址信号D<7:0>中的一位地址数据。
参考图3，子选择模块112可以包括：第一反相单元1121，接收第二地址信号中对应的一位地址数据，并响应于具有第一电平的翻转标识信号ABI，翻转一位地址数据得到一位地址反相数据，并输出一位地址反相数据，一位地址反相数据用于构成地址反相信号；第一传输单元1122，接收一位地址数据，并响应于具有第二电平的翻转标识信号ABI，输出一位地址数据。
第一反相单元1121的输入端连接一根地址线add，控制端连接传输控制模块101以接收翻转标识信号ABI，且在翻转标识信号ABI有效即具有第一电平期间，第一反相单元112翻转接收到的一位地址数据，即对该一位地址数据取反得到一位地址反相数据，所有第一反相单元1121输出的一位地址反相数据共同构成地址反相信号；在翻转标识信号ABI无效即具有第二电平期间，第一反相单元112截止。第一传输单元1122的输入端与第一反相单元1121的输入端连接同一根地址线add，第一传输单元1122的控制端连接传输控制模块101以接收翻转标识信号ABI，且在翻转标识信号ABI无效即具有第二电平期间，第一传输单元1122的输出端输出来自地址线add的一位地址数据；在翻转标识信号ABI有效即具有第一电平期间，第一传输单元1122截止。
图5为第一反相单元的一种电路结构示意图，在一些实施例中，结合参考图3及图5，第一反相单元1121可以包括：第一开关20以及第一反相器21，第一开关20连接在地址总线ADD与第一反相器21的输入端之间，第一开关20响应于具有第一电平的翻转标识信号ABI导通，第一开关20响应于具有第二电平的翻转标识信号ABI截止。具体地，第一开关20连接地址总线ADD中的一根地址线add。第一开关20连接在地址线add与第一反相器21之间，这样，在翻转标识信号ABI无效期间，第一反相器21不工作，有利于减小功耗。其中，第一开关20可以包括NMOS管或者PMOS管。
图6为第一反相单元的另一种电路结构示意图，在另一些实施例中，结合参考图3及图6，第一反相单元1121可以包括：第一开关20以及第一反相器21，第一开关20连接第一反相器21的输出端，第一反相器21的输入端连接地址总线ADD；第一开关20响应于具有第一电平的翻转标识信号ABI导通，响应于具有第二电平的翻转标识信号ABI截止。具体地，第一开关20连接地址总线ADD中的一根地址线add。
可以理解的是，在其他实施例中，第一反相单元也可以由其他合适的电路构成，只需要满足在翻转标识信号有效期间对接收的一位地址数据取反，且在翻转标识信号无效期间不工作即可。
在一些实施例中，第一传输单元1122可以包括：第一传输门，第一传输门的输入端接收一位地址数据，控制端接收翻转标识信号ABI，第一传输门响应于具有第一电平的翻转标识信号ABI截止，响应于具有第二电平的翻转标识信号ABI导通以输出一位地址数据。
可以理解的是，在其他实施例中，第一传输单元也可以由其他合适的电路构成，只需要满足在翻转标识信号有效期间截止，且在翻转标识信号无效期间直接输出接收到的一位地址数据即可。
图7为本公开实施例提供的地址信号传输电路的另一种框图，参考图7，地址信号传输电路还包括：地址接收模块103，地址接收模块103接收选择模块102输出的第二地址信号或者地址反相信号，并响应于翻转标识信号ABI，输出目标地址信号，其中，目标地址信号与选择模块101接收到的第二地址信号相同。也就是说，无论第二地址信号在传输过程中是否发生了翻转，地址接收模块103输出的目的地址信号均为第二地址信号。
具体地，若选择模块101直接输出第二地址信号，则地址接收模块103响应于无效的翻转标识信号ABI直接输出该第二地址信号；若选择模块101输出地址反相信号，则地址接收信号103响应于有效的翻转标识信号ABI翻转该地址反相信号，该地址反相信号中的每一个地址反相信号均进行取反，以得到选择模块101接收到的第二地址信号，并输出该第二地址信号。
继续参考图7，地址接收模块103可以包括：N个地址接收子模块113，每一地址接收子模块113接收第二地址信号中的一位地址数据或者地址反相信号中的一位地址反相数据，每一地址接收子模块113均响应于翻转标识信号ABI，确定是否翻转接收到的第二地址信号或者地址反相信号中对应的一位地址数据。
具体地，地址接收子模块113接收相应的子选择模块112输出的地址信号中的一位地址数据或者一位地址反相数据。
在一些实施例中，每一地址接收子模块113可以包括：第二反相单元1131，接收地址反相信号中的一位地址反相数据，并响应于具有第一电平的翻转标识信号ABI，翻转一位地址反相数据得到对应的一位地址数据，一位地址数据与选择模块102接收到的对应的地址数据相同；第二传输单元1132，接收第二地址信号中的一位地址数据，并响应于具有第二电平的翻转标识信号ABI，输出一位地址数据。
有关第二反相单元1131以及第二传输单元1132的具体电路实现方式，可参考前述第一反相单元1121以及第一传输单元1122的具体电路实现方式，在此不再赘述。可以理解的是，若第一反相单元1121工作，则第二反相单元1131工作，第一传输单元1122以及第二传输单元1132均截止；若第一反相单元1121以及第二反相单元1131均截止，则第一传输单元1122以及第二传输单元1122均工作。
另外，为保证第二反相单元1131以及第二传输单元1132响应于与第二地址信号相对应的翻转标识信号ABI进行工作，地址接收模块103在接收到第二地址信号或者地址反相信号之前，先接收到翻转标识信号ABI，如此，有利于进一步保证地址数据传输的准确性。
参考图7，地址信号传输电路还可以包括：地址信号传输模块104，连接在选择模块102与地址接收模块103之间，用于传输第二地址信号或者地址反相信号；标识信号传输模块105，连接在传输控制模块101与地址接收模块103之间，用于传输翻转标识信号ABI。
具体地，地址信号传输模块104包括N个地址信号传输子模块114，每一地址信号传输子模块114用于传输相应的一位地址数据或者一位地址反相数据。
图8为本公开实施例提供的地址信号传输电路中地址信号传输子模块以及标识信号传输模块的一种结构示意图，在一些实施例中，参考图8，地址信号子传输模块114可以包括多级的第一门级电路，还可以包括第一驱动电路，第一门级电路可以包括反相器；标识信号传输模块105可以包括多级的第二门级电路，还可以包括第二驱动电路，第二门级电路可以包括反相器。标识信号传输模块105的传输速率可以不同于地址信号子传输模块114的传输速率，这样，有利于保证翻转标识信号ABI先于第二地址信号/地址反相信号达到地址接收模块103，以便于让地址接收模块103响应于翻转标识信号ABI做好相应的电路调整之后，再接收第二地址信号或者地址反相信号，或者翻转标识信号ABI与第二地址信号/地址反相信号同时达到地址接收模块103，避免第二地址信号和翻转标识信号ABI达到时间不一致导致的地址接收错误。具体地，相应的电路调整指的是，若选择模块102输出的为第二地址信号，则地址接收模块103响应于无效的翻转标识信号ABI以使第二传输单元1132导通而第二反相单元1131截止；若选择模块102输出的为地址反相信号，则地址接收模块103响应于有效的翻转标识信号ABI以使第二反相单元1131导通而第二传输单元1132截止。
地址信号传输子模块114包括传输数据“0”和数据“1”的电路，若前次传输和当前传输的地址数据不同，则地址信号传输子模块114需要翻转电路，以在传输数据“0”与数据“1”的电路之间进行切换，翻转电路的动作会带来较大的传输功耗。具体地，第一门级电路以及第一驱动电路可能均需要翻转电平，这会带来较大的翻转电流，造成较大的传输功耗。本公开实施例中，若地址总线ADD中前后传输的地址数据发生变化的地址线add的根数(定义发生变化的地址线add的根数为m，即变化位数为m)大于或等于预设值，即前述提到的变化位数(即m)大于或等于预设值，则地址信号中所有地址数据均取反，如此，需翻转电路的地址信号传输子模块114的数量n为n＝N-m，其中m≥N/2+a，1≤a＜N/2；若变化位数大于或等于预设值，且地址信号中的地址数据不翻转即不取反，则需翻转电路的地址信号传输子模块的数量n0为n0＝m；据此可知，本公开实施例中，若变化位数大于或等于预设值，需翻转电路的信号传输子模块114的数量减少了2a，使得信号传输模块104传输地址信号的功耗得到减小。
参考图7，地址信号传输电路还可以包括：地址解码模块106，连接在地址接收模块103的输出端，用于对目标地址信号进行地址解码处理。
地址解码模块106基于接收到的目标地址信号进行相应的操作。例如，若地址信号指示字线，则根据目标地址信号选中相应的字线；若地址信号指示位线，则根据目标地址信号选中相应的位线；若地址信号指示存储区，则根据目标地址信号选中相应的存储区。
图9为本公开实施例提供的地址信号传输电路的再一种框图，在一些实施例中，参考图9，选择模块102可以响应于第一使能控制信号EN1接收第二地址信号，地址接收模块103可以响应于第二使能控制信号EN2接收第二地址信号。具体地，在第二地址信号以及与该第二地址信号对应的翻转标识信号ABI均到达选择模块102之后，选择模块102响应于有效的第一使能控制信号EN1正常工作，即选择模块102在第一使能控制信号EN1有效期间，基于翻转标识信号ABI是有效还是无效，以对应翻转第二地址信号或者直接输出第二地址信号。在第二地址信号或者地址反相信号中的一者与翻转标识信号ABI均到达地址接收模块103之后，地址接收模块103响应于有效的第二使能控制信号EN2正常工作，即地址接收模块103在第二使能控制信号EN2有效期间，基于翻转标识信号ABI是有效还是无效，以对应翻转地址反相信号得到目标地址信号，或者直接输出第二地址信号。这样，有利于进一步保证地址数据传输的正确性。
具体地，结合参考图3以及图9，第一反相单元1121和/或第一传输单元1122还可以响应于第一使能控制信号EN1正常工作。其中，第一反相单元1121正常工作指的是，在有效的翻转标识信号ABI以及有效的第一使能控制信号EN1均到达第一反相单元1121后，第一反相单元1121才会翻转第二地址信号；第一传输单元1122正常工作指的是，在无效的翻转标识信号ABI以及有效的第一使能控制信号EN1均到达第一传输单元122后，第一传输单元1122才会直接输出第二地址信号。
结合参考图7以及图9，第二反相单元1131和/或第二传输单元1132还可以响应于第二使能控制信号EN2正常工作。其中，第二反相单元1131正常工作指的是，在有效的翻转标识信号ABI以及有效的第二使能控制信号EN2均到达第二反相单元1131后，第二反相单元1131才会翻转地址反相信号；第二传输单元1132正常工作指的是，在无效的翻转标识信号ABI以及有效的第二使能控制信号EN2均到达第二传输单元1132后，第二传输单元1132才会直接输出第二地址信号。
地址信号传输电路还可以包括：地址寄存器(address register)，地址寄存器中寄存地址信号，当需要用到地址信号时，地址寄存器中的地址信号传输至地址总线，以供地址总线继续传输地址信号。
由前述分析可知，本公开实施例提供的地址信号传输电路，有利于节省地址信号传输的功耗。
相应的，本公开实施例还提供一种地址信号传输方法，该地址信号传输方法可以采用上述实施例提供的地址信号传输电路实现。以下将对本公开实施例提供的地址信号传输方法进行详细说明，前述实施例的说明同样适用与地址信号传输方法的实施例中。图10为本公开实施例提供的地址信号传输方法的流程示意图，图11为本公开实施例提供的地址信号传输方法中各信号的时序图。
参考图10，步骤S1，接收地址信号，获取第一地址信号与第二地址信号，并基于第一地址信号和第二地址信号生成并输出翻转标识信号，其中，第一地址信号为前次接收的地址信号，第二地址信号为当前接收的地址信号。
翻转标识信号可以基于第一地址信号与第二地址信号的差异生成，如此，可以根据不同的需求灵活选择生成的翻转标识信号，以使地址信号传输过程中满足不同的需求，不同的需求可以是传输功耗小、传输速率快或者传输正确性高等。
在一些实施例中，基于第一地址信号和第二地址信号生成并输出翻转标识信号的方法可以包括：获取第一地址信号与第二地址信号中地址数据的变化位数，并基于变化位数与预设值之间的关系，生成翻转标识信号，其中，地址数据的比特位数为N，预设值满足：M＝N/2+1，N为正整数。
具体地，地址信号中的各地址数据可以以并行方式传输。有关翻转标识信号的说明，可参考前述实施例的详细描绘，以下将不做赘述。
继续参考图10，步骤S2，响应于翻转标识信号确定是否翻转第二地址信号，并相应输出第二地址信号或者地址反相信号中的一者，其中，地址反相信号为翻转第二地址信号得到。
翻转标识信号包括无效和有效两个状态。若翻转标识信号为有效，则在地址信号传输过程中将翻转第二地址信号得到地址反相信号，且继续传输地址反相信号；若翻转标识信号为无效，则在地址信号传输过程中将直接传输第二地址信号。
在一些实施例中，响应于翻转标识信号确定是否翻转第二地址信号，可以包括：若变化位数大于或等于预设值，则响应于翻转标识信号翻转第二地址信号得到地址反相信号，输出地址反相信号，若变化位数小于预设值，则响应于翻转标识信号输出第二地址信号。具体地，如图11所示，示出了来自地址总线的地址信号(即第二地址信号)、锁存单元输出的地址信号(即第一地址信号)以及翻转标识信号ABI的时序图，可以理解的是，在同一时刻锁存单元输出的地址信号为地址总线前次提供的地址信号。其中，以锁存单元在时钟信号CLK的上升沿触发下输出第一地址信号为例，图11还示意出了锁存单元的时钟信号CLK的时序图。地址总线依次传输地址信号A0、A1以及A2，A1与A0相比地址数据的变化位数大于或等于预设值，则相应翻转标识信号ABI有效；A2与A1相比地址数据的变化位数小于预设值，则相应翻转标识信号ABI无效。以A0、A1以及A2为Add[7:0]为例，A1与A0相比地址数据的变化位数大于或等于5，A2与A1相比地址数据的变化位数小于5。
由于当前接收到的地址信号(即第二地址信号)被翻转，得到地址反相信号，该地址反相信号与前次传输的地址信号(即第一地址信号)相比具有实际变化位数，且实际变化位数小于前述得到的变化位数，因此在继续传输该地址反相信号的传输路径上，与直接传输该第二地址信号相比，本公开实施例需翻转电路的传输路径的数量得到减少，从而有利于降低地址信号传输的功耗。
可以理解的是，在实际需要使用到第二地址信号的地方，可以对地址反相信号进行再次取反，从而得到目标地址信号。例如，在地址信号的传输路径的末端，可以响应于有效的翻转标识信号翻转地址反相信号，以得到目标地址信号，该目标地址信号与选择模块接收到的第二地址信号相同。
相应的，本公开实施例还提供一种存储系统，该存储系统包括前述实施例提供的地址信号传输电路。
该存储系统以为DRAM存储系统，例如为DDR5 DRAM存储系统或者DDR4 DRAM存储系统。在其他实施例中，存储系统还可以为SRAM存储系统、SDRAM存储系统、ROM存储系统或者闪存存储系统。
存储系统包括存储单元阵列，且存储单元阵列可以包括多个存储区，每个存储区可以包括2X条字线，存储单元阵列可以包括2Y条位线。其中，地址总线传输的地址信号可以表征存储区地址、行地址或者列地址，也就是说，可以通过地址信号指示进行存储操作的存储区，通过地址信号指示选中的行地址(即选中的字线)，通过地址信号指示选中的列地址(即选中的位线)。
由前述分析可知，本公开实施例提供的存储系统可以节省传输地址信号的功耗。
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

Claims (23)

1.一种地址信号传输电路，其特征在于，包括：
传输控制模块，连接地址总线，接收来自所述地址总线的地址信号，获取第一地址信号与第二地址信号，并基于所述第一地址信号和所述第二地址信号生成并输出翻转标识信号，其中，所述第一地址信号为前次接收的地址信号，所述第二地址信号为当前接收的地址信号；
选择模块，连接所述地址总线，接收来自所述地址总线的地址信号，并响应于所述翻转标识信号确定是否翻转所述第二地址信号，并相应输出所述第二地址信号或者地址反相信号中的一者，其中，所述选择模块翻转所述第二地址信号得到所述地址反相信号。
2.如权利要求1所述的地址信号传输电路，其特征在于，
所述传输控制模块还用于，获取所述第一地址信号与所述第二地址信号中地址数据的变化位数，并基于所述变化位数与预设值之间的关系，生成所述翻转标识信号，其中，所述地址数据的比特位数为N，所述预设值满足：M＝N/2+1，M为所述预设值，N为正整数；所述选择模块还用于，若所述变化位数大于或等于所述预设值，则所述选择模块翻转所述第二地址信号得到地址反相信号，并输出所述地址反相信号，若所述变化位数小于所述预设值，则所述选择模块直接输出所述第二地址信号。
3.如权利要求2所述的地址信号传输电路，其特征在于，所述传输控制模块包括：
锁存单元，连接所述地址总线，用于锁存并输出接收到的地址信号；
比较判断单元，连接所述地址总线，用于获取所述第二地址信号，以及连接所述锁存单元，用于获取前次锁存的所述第一地址信号，根据所述第一地址信号以及所述第二地址信号获取所述变化位数，并比较所述变化位数与所述预设值之间的大小，以生成所述翻转标识信号。
4.如权利要求3所述的地址信号传输电路，其特征在于，所述锁存单元包括锁存器，所述锁存器锁存并输出接收到的地址信号；所述传输控制模块还包括：延时单元，连接在所述地址总线与所述锁存器之间，用于控制地址总线上的地址信号传输至所述锁存器的时刻。
5.如权利要求3所述的地址信号传输电路，其特征在于，所述锁存单元包括寄存器，所述寄存器的时钟控制端接收时钟信号，所述寄存器连接所述地址总线，用于响应于所述时钟信号的触发沿锁存并输出接收到的地址信号。
6.如权利要求3所述的地址信号传输电路，其特征在于，所述比较判断单元包括：
第一比较单元，连接所述地址总线以及所述锁存单元，用于获取所述变化位数；
第二比较单元，连接所述第一比较单元，用于接收所述变化位数并比较所述变化位数与所述预设值之间的大小，并生成所述翻转标识信号。
7.如权利要求3所述的地址信号传输电路，其特征在于，若所述变化位数大于或等于所述预设值，则所述比较判断单元生成具有第一电平的所述翻转标识信号；若所述变化位数小于所述预设值，则所述比较判断单元生成具有第二电平的翻转标识信号，其中，具有所述第一电平的所述翻转标识信号有效，具有所述第二电平的所述翻转标识信号无效。
8.如权利要求7所述的地址信号传输电路，其特征在于，所述选择模块响应于具有第一电平的所述翻转标识信号，将所述第二地址信号翻转后得到所述地址反相信号并输出所述地址反相信号；所述选择模块响应于具有第二电平的所述翻转标识信号，将所述第二地址信号直接输出。
9.如权利要求8所述的地址信号传输电路，其特征在于，所述选择模块包括：N个子选择模块，每一所述子选择模块接收所述第二地址信号中的一位地址数据，每一所述子选择模块均与所述传输控制模块连接，每一所述子选择模块均响应于所述翻转标识信号确定是否翻转所述第二地址信号中对应的一位地址数据。
10.如权利要求9所述的地址信号传输电路，其特征在于，每一所述子选择模块包括：
第一反相单元，接收所述第二地址信号中对应的一位地址数据，并响应于具有所述第一电平的所述翻转标识信号，翻转所述一位地址数据得到一位地址反相数据，输出所述一位地址反相数据；
第一传输单元，接收所述一位地址数据，并响应于具有所述第二电平的所述翻转标识信号，输出所述一位地址数据。
11.如权利要求10所述的地址信号传输电路，其特征在于，所述第一反相单元包括：
第一开关以及第一反相器，所述第一开关连接在所述地址总线与所述第一反相器的输入端之间，所述第一开关响应于具有所述第一电平的所述翻转标识信号导通，所述第一开关响应于具有所述第二电平的所述翻转标识信号截止。
12.如权利要求10所述的地址信号传输电路，其特征在于，所述第一反相单元包括：
第一开关以及第一反相器，所述第一开关连接所述第一反相器的输出端，所述第一反相器的输入端连接所述地址总线；
所述第一开关响应于具有所述第一电平的所述翻转标识信号导通，响应于具有所述第二电平的所述翻转标识信号截止。
13.如权利要求10所述的地址信号传输电路，其特征在于，所述第一传输单元包括：
第一传输门，所述第一传输门的输入端接收所述一位地址数据，控制端接收所述翻转标识信号，所述第一传输门响应于具有所述第一电平的所述翻转标识信号截止，响应于具有所述第二电平的所述翻转标识信号导通以输出所述一位地址数据。
14.如权利要求1所述的地址信号传输电路，其特征在于，还包括：
延时模块，所述延时模块连接在所述选择模块与所述地址总线之间，用于控制所述第二地址信号传输至所述选择模块的时刻，以使所述选择模块在接收到所述第二地址信号之前接收所述翻转标识信号。
15.如权利要求1所述的地址信号传输电路，其特征在于，还包括：地址接收模块，所述地址接收模块接收所述选择模块输出的所述第二地址信号或者所述地址反相信号，并响应于所述翻转标识信号，输出目标地址信号；其中，所述目标地址信号与所述选择模块接收到的所述第二地址信号相同。
16.如权利要求15所述的地址信号传输电路，其特征在于，所述地址接收模块包括：N个地址接收子模块，每一所述地址接收子模块接收所述第二地址信号中的一位地址数据或者所述地址反相信号中的一位地址反相数据，每一所述地址接收子模块均响应于所述翻转标识信号，确定是否翻转接收到的所述第二地址信号或者所述地址反相信号中对应的一位地址数据。
17.如权利要求16所述的地址信号传输电路，其特征在于，每一所述地址接收子模块包括：第二反相单元，接收所述地址反相信号中的一位地址反相数据，并响应于具有第一电平的所述翻转标识信号，翻转所述一位地址反相数据得到对应的所述一位地址数据；
第二传输单元，接收所述第二地址信号中的一位地址数据，并响应于具有第二电平的所述翻转标识信号，输出所述一位地址数据。
18.如权利要求15所述的地址信号传输电路，其特征在于，所述选择模块响应于第一使能控制信号接收所述第二地址信号，所述地址接收模块响应于第二使能控制信号接收所述第二地址信号。
19.如权利要求15所述的地址信号传输电路，其特征在于，还包括：地址解码模块，连接在所述地址接收模块的输出端，用于对所述目标地址信号进行地址解码处理。
20.如权利要求15所述的地址信号传输电路，其特征在于，还包括：
地址信号传输模块，连接在所述选择模块与所述地址接收模块之间，用于传输所述第二地址信号或者所述地址反相信号；
标识信号传输模块，连接在所述传输控制模块与所述地址接收模块之间，用于传输所述翻转标识信号。
21.一种地址信号传输方法，其特征在于，包括：
接收地址信号，获取第一地址信号与第二地址信号，并基于所述第一地址信号和所述第二地址信号生成并输出翻转标识信号，其中，所述第一地址信号为前次接收的地址信号，所述第二地址信号为当前接收的地址信号；
响应于所述翻转标识信号确定是否翻转所述第二地址信号，并相应输出所述第二地址信号或者地址反相信号中的一者，其中，所述地址反相信号为翻转所述第二地址信号得到。
22.如权利要求21所述的地址信号传输方法，其特征在于，
所述基于所述第一地址信号和所述第二地址信号生成并输出翻转标识信号，包括：
获取所述第一地址信号与所述第二地址信号中地址数据的变化位数，并基于所述变化位数与预设值之间的关系，生成所述翻转标识信号，其中，所述地址数据的比特位数为N，所述预设值满足：M＝N/2+1，M为所述预设值，N为正整数；
所述响应于所述翻转标识信号确定是否翻转所述第二地址信号，包括：
若所述变化位数大于或等于所述预设值，则响应于所述翻转标识信号翻转所述第二地址信号得到地址反相信号，输出所述地址反相信号；
若所述变化位数小于所述预设值，则响应于所述翻转标识信号输出所述第二地址信号。
23.一种存储系统，其特征在于，包括如权利要求1-20任一项所述的地址信号传输电路。
CN202210940310.6A 2022-08-05 2022-08-05 地址信号传输电路、地址信号传输方法以及存储系统 Pending CN117558318A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210940310.6A CN117558318A (zh) 2022-08-05 2022-08-05 地址信号传输电路、地址信号传输方法以及存储系统
EP22924597.2A EP4345822A1 (en) 2022-08-05 2022-09-01 Address signal transmission circuit, address signal transmission method, and storage system
PCT/CN2022/116645 WO2024026965A1 (zh) 2022-08-05 2022-09-01 地址信号传输电路、地址信号传输方法以及存储系统
US18/163,323 US20240046972A1 (en) 2022-08-05 2023-02-02 Address signal transmission circuit, address signal transmission method and storage system
TW112128378A TW202407550A (zh) 2022-08-05 2023-07-28 位址訊號傳輸電路、位址訊號傳輸方法以及儲存系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210940310.6A CN117558318A (zh) 2022-08-05 2022-08-05 地址信号传输电路、地址信号传输方法以及存储系统

Publications (1)

Publication Number Publication Date
CN117558318A true CN117558318A (zh) 2024-02-13

Family

ID=87863381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210940310.6A Pending CN117558318A (zh) 2022-08-05 2022-08-05 地址信号传输电路、地址信号传输方法以及存储系统

Country Status (3)

Country Link
CN (1) CN117558318A (zh)
TW (1) TW202407550A (zh)
WO (1) WO2024026965A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526461B1 (ko) * 2004-03-26 2005-11-08 주식회사 하이닉스반도체 메모리장치의 어드레스 래치회로
KR100933667B1 (ko) * 2007-11-02 2009-12-23 주식회사 하이닉스반도체 버스 반전 기술을 적용한 반도체 메모리 장치
CN103514934B (zh) * 2013-10-15 2017-01-04 中国科学院微电子研究所 地址转变信号探测电路
US9940982B2 (en) * 2015-06-09 2018-04-10 SK Hynix Inc. Memory device having bank interleaving access
CN114822633A (zh) * 2022-05-30 2022-07-29 长鑫存储技术有限公司 一种刷新地址产生电路

Also Published As

Publication number Publication date
WO2024026965A1 (zh) 2024-02-08
TW202407550A (zh) 2024-02-16

Similar Documents

Publication Publication Date Title
US8284592B2 (en) Semiconductor memory device and method of updating data stored in the semiconductor memory device
US20030158981A1 (en) Memory bus polarity indicator system and method for reducing the affects of simultaneous switching outputs (SSO) on memory bus timing
US7405981B2 (en) Circuit for data bit inversion
US7800407B1 (en) Multiple voltage mode pre-charging and selective level shifting
US6078527A (en) Pipelined dual port integrated circuit memory
JP2659436B2 (ja) 半導体記憶装置
US4982366A (en) Static semiconductor memory with readout inhibit means
US20030198099A1 (en) Refresh circuit having variable restore time according to operating mode of semiconductor memory device and refresh method of the same
US20210247928A1 (en) Read operation circuit, semiconductor memory, and read operation method
US6552957B2 (en) Semiconductor integrated circuit having a signal receiving circuit
JP4685997B2 (ja) パイプラインド・デュアル・ポート集積回路メモリ
JPH07211077A (ja) 半導体記憶装置
CN117558318A (zh) 地址信号传输电路、地址信号传输方法以及存储系统
US11880597B2 (en) Read operation circuit, semiconductor memory, and read operation method
US6944069B2 (en) Semiconductor memory device having column select line driving scheme for reducing skew between column select lines and column select line driving method thereof
US6396746B2 (en) Semiconductor memory device
EP4345822A1 (en) Address signal transmission circuit, address signal transmission method, and storage system
US6294939B1 (en) Device and method for data input buffering
CN106710624B (zh) 一种dram锤压侦测电路及方法
US11875053B2 (en) Read operation circuit, semiconductor memory, and read operation method
US11928067B2 (en) Read operation circuit, semiconductor memory, and read operation method
US11803319B2 (en) Write operation circuit, semiconductor memory and write operation method
US20210247929A1 (en) Write operation circuit, semiconductor memory and write operation method
TWI786005B (zh) 介面變換器和擬多埠儲存裝置
WO2024146129A1 (zh) 地址比较电路以及存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination