TW202407550A - 位址訊號傳輸電路、位址訊號傳輸方法以及儲存系統 - Google Patents

位址訊號傳輸電路、位址訊號傳輸方法以及儲存系統 Download PDF

Info

Publication number
TW202407550A
TW202407550A TW112128378A TW112128378A TW202407550A TW 202407550 A TW202407550 A TW 202407550A TW 112128378 A TW112128378 A TW 112128378A TW 112128378 A TW112128378 A TW 112128378A TW 202407550 A TW202407550 A TW 202407550A
Authority
TW
Taiwan
Prior art keywords
address
signal
address signal
flip
module
Prior art date
Application number
TW112128378A
Other languages
English (en)
Inventor
冀康靈
Original Assignee
大陸商長鑫存儲技術有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長鑫存儲技術有限公司 filed Critical 大陸商長鑫存儲技術有限公司
Publication of TW202407550A publication Critical patent/TW202407550A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Power Sources (AREA)
  • Dc Digital Transmission (AREA)
  • Bus Control (AREA)

Abstract

一種位址訊號傳輸電路、位址訊號傳輸方法以及儲存系統，位址訊號傳輸電路包括：傳輸控制模組連接位址匯流排，接收來自所述位址匯流排的位址訊號，獲取第一與第二位址訊號，並基於第一和第二位址訊號產生並輸出翻轉標識訊號，其中第一位址訊號為前次接收的位址訊號，第二位址訊號為當前接收的位址訊號；選擇模組連接所述位址匯流排，接收來自位址匯流排的位址訊號，響應於所述翻轉標識訊號決定是否翻轉第二位址訊號，並相應輸出第二位址訊號或位址反相訊號中的一者，其中選擇模組翻轉第二位址訊號得到位址反相訊號。本公開有利於節省功耗。

Description

位址訊號傳輸電路、位址訊號傳輸方法以及儲存系統
本公開實施例涉及半導體技術領域，特別涉及一種位址訊號傳輸電路、位址訊號傳輸方法以及儲存系統。
半導體記憶體包括靜態隨機存取記憶體（Static Random-Access Memory，簡稱SRAM）、動態隨機存取記憶體（Dynamic Random Access Memory，簡稱DRAM）、同步動態隨機存取內存（Synchronous Dynamic Random Access Memory，簡稱SDRAM）、唯讀記憶體（Read Only Memory，簡稱ROM）、快閃記憶體等。
在固態技術協會（Joint Electron Device Engineering Council，JEDEC）的動態隨機存取記憶體協議中，對動態隨機存取記憶體的速度、省電都有具體要求。如何使動態隨機存取記憶體更省電的同時，亦能保證訊號的完整性以及資料/位址傳輸的可靠性，是行業內亟待解決的問題之一。
本公開實施例涉及一種位址訊號傳輸電路、位址訊號傳輸方法以及儲存系統，至少有利於降低位址訊號傳輸的功耗。
根據本公開一些實施例中，本公開實施例一方面提供一種位址訊號傳輸電路，包括：傳輸控制模組，連接位址匯流排，接收來自所述位址匯流排的位址訊號，獲取第一位址訊號與第二位址訊號，並基於所述第一位址訊號和所述第二位址訊號產生並輸出翻轉標識訊號，其中，所述第一位址訊號為前次接收的位址訊號，所述第二位址訊號為當前接收的位址訊號；選擇模組，連接所述位址匯流排，接收來自所述位址匯流排的位址訊號，並響應於所述翻轉標識訊號決定是否翻轉所述第二位址訊號，並相應輸出所述第二位址訊號或者位址反相訊號中的一者，其中，所述選擇模組翻轉所述第二位址訊號得到所述位址反相訊號。
在一些實施例中，所述傳輸控制模組還用於，獲取所述第一位址訊號與所述第二位址訊號中位址資料的變化位數，並基於所述變化位數與預設值之間的關係，產生所述翻轉標識訊號，其中，所述位址資料的位元數為N，所述預設值滿足：M=N/2+1，M為所述預設值，N為正整數；所述選擇模組還用於，若所述變化位數大於或等於所述預設值，則所述選擇模組翻轉所述第二位址訊號得到位址反相訊號，並輸出所述位址反相訊號，若所述變化位數小於所述預設值，則所述選擇模組直接輸出所述第二位址訊號。
在一些實施例中，所述傳輸控制模組包括：鎖存單元，連接所述位址匯流排，用於鎖存並輸出接收到的位址訊號；比較判斷單元，連接所述位址匯流排，用於獲取所述第二位址訊號，以及連接所述鎖存單元，用於獲取前次鎖存的所述第一位址訊號，根據所述第一位址訊號以及所述第二位址訊號獲取所述變化位數，並比較所述變化位數與所述預設值之間的大小，以產生所述翻轉標識訊號。
在一些實施例中，所述鎖存單元包括鎖存器，所述鎖存器鎖存並輸出接收到的位址訊號；所述傳輸控制模組還包括：延時單元，連接在所述位址匯流排與所述鎖存器之間，用於控制位址匯流排上的位址訊號傳輸至所述鎖存器的時刻。
在一些實施例中，所述鎖存單元包括寄存器，所述寄存器的時脈控制端接收時脈訊號，所述寄存器連接所述位址匯流排，用於響應於所述時脈訊號的觸發緣鎖存並輸出接收到的位址訊號。
在一些實施例中，所述比較判斷單元包括：第一比較單元，連接所述位址匯流排以及所述鎖存單元，用於獲取所述變化位數；第二比較單元，連接所述第一比較單元，用於接收所述變化位數並比較所述變化位數與所述預設值之間的大小，並產生所述翻轉標識訊號。
在一些實施例中，若所述變化位數大於或等於所述預設值，則所述比較判斷單元產生具有第一電平的所述翻轉標識訊號；若所述變化位數小於所述預設值，則所述比較判斷單元產生具有第二電平的翻轉標識訊號，其中，具有所述第一電平的所述翻轉標識訊號有效，具有所述第二電平的所述翻轉標識訊號無效。
在一些實施例中，所述選擇模組響應於具有第一電平的所述翻轉標識訊號，將所述第二位址訊號翻轉後得到所述位址反相訊號並輸出所述位址反相訊號；所述選擇模組響應於具有第二電平的所述翻轉標識訊號，將所述第二位址訊號直接輸出。
在一些實施例中，所述選擇模組包括：N個子選擇模組，每一所述子選擇模組接收所述第二位址訊號中的一位位址資料，每一所述子選擇模組均與所述傳輸控制模組連接，每一所述子選擇模組均響應於所述翻轉標識訊號決定是否翻轉所述第二位址訊號中對應的一位位址資料。
在一些實施例中，每一所述子選擇模組包括：第一反相單元，接收所述第二位址訊號中對應的一位位址資料，並響應於具有所述第一電平的所述翻轉標識訊號，翻轉所述一位位址資料得到一位位址反相資料，輸出所述一位位址反相資料；第一傳輸單元，接收所述一位位址資料，並響應於具有所述第二電平的所述翻轉標識訊號，輸出所述一位位址資料。
在一些實施例中，所述第一反相單元包括：第一開關以及第一反相器，所述第一開關連接在所述位址匯流排與所述第一反相器的輸入端之間，所述第一開關響應於具有所述第一電平的所述翻轉標識訊號導通，所述第一開關響應於具有所述第二電平的所述翻轉標識訊號截止。
在一些實施例中，所述第一反相單元包括：第一開關以及第一反相器，所述第一開關連接所述第一反相器的輸出端，所述第一反相器的輸入端連接所述位址匯流排；所述第一開關響應於具有所述第一電平的所述翻轉標識訊號導通，響應於具有所述第二電平的所述翻轉標識訊號截止。
在一些實施例中，所述第一傳輸單元包括：第一傳輸門，所述第一傳輸門的輸入端接收所述一位位址資料，控制端接收所述翻轉標識訊號，所述第一傳輸門響應於具有所述第一電平的所述翻轉標識訊號截止，響應於具有所述第二電平的所述翻轉標識訊號導通以輸出所述一位位址資料。
在一些實施例中，還包括：延時模組，所述延時模組連接在所述選擇模組與所述位址匯流排之間，用於控制所述第二位址訊號傳輸至所述選擇模組的時刻，以使所述選擇模組在接收到所述第二位址訊號之前接收所述翻轉標識訊號。
在一些實施例中，還包括：位址接收模組，所述位址接收模組接收所述選擇模組輸出的所述第二位址訊號或者所述位址反相訊號，並響應於所述翻轉標識訊號，輸出目標位址訊號；其中，所述目標位址訊號與所述選擇模組接收到的所述第二位址訊號相同。
在一些實施例中，所述位址接收模組包括：N個位址接收子模組，每一所述位址接收子模組接收所述第二位址訊號中的一位位址資料或者所述位址反相訊號中的一位位址反相資料，每一所述位址接收子模組均響應於所述翻轉標識訊號，決定是否翻轉接收到的所述第二位址訊號或者所述位址反相訊號中對應的一位位址資料。
在一些實施例中，每一所述位址接收子模組包括：第二反相單元，接收所述位址反相訊號中的一位位址反相資料，並響應於具有第一電平的所述翻轉標識訊號，翻轉所述一位位址反相資料得到對應的所述一位位址資料；第二傳輸單元，接收所述第二位址訊號中的一位位址資料，並響應於具有第二電平的所述翻轉標識訊號，輸出所述一位位址資料。
在一些實施例中，所述選擇模組響應於第一致能控制訊號接收所述第二位址訊號，所述位址接收模組響應於第二致能控制訊號接收所述第二位址訊號。
在一些實施例中，還包括：位址解碼模組，連接在所述位址接收模組的輸出端，用於對所述目標位址訊號進行位址解碼處理。
在一些實施例中，還包括：位址訊號傳輸模組，連接在所述選擇模組與所述位址接收模組之間，用於傳輸所述第二位址訊號或者所述位址反相訊號；標識訊號傳輸模組，連接在所述傳輸控制模組與所述位址接收模組之間，用於傳輸所述翻轉標識訊號。
根據本公開一些實施例，本公開實施例另一方面還提供一種訊號傳輸方法，包括：接收位址訊號，獲取第一位址訊號與第二位址訊號，並基於所述第一位址訊號和所述第二位址訊號產生並輸出翻轉標識訊號，其中，所述第一位址訊號為前次接收的位址訊號，所述第二位址訊號為當前接收的位址訊號；響應於所述翻轉標識訊號決定是否翻轉所述第二位址訊號，並相應輸出所述第二位址訊號或者位址反相訊號中的一者，其中，所述位址反相訊號為翻轉所述第二位址訊號得到。
在一些實施例中，所述基於所述第一位址訊號和所述第二位址訊號產生並輸出翻轉標識訊號，包括：獲取所述第一位址訊號與所述第二位址訊號中位址資料的變化位數，並基於所述變化位數與預設值之間的關係，產生所述翻轉標識訊號，其中，所述位址資料的位元數為N，所述預設值滿足：M=N/2+1，M為所述預設值，N為正整數；所述響應於所述翻轉標識訊號決定是否翻轉所述第二位址訊號，包括：若所述變化位數大於或等於所述預設值，則響應於所述翻轉標識訊號翻轉所述第二位址訊號得到位址反相訊號，輸出所述位址反相訊號；若所述變化位數小於所述預設值，則響應於所述翻轉標識訊號輸出所述第二位址訊號。
根據本公開一些實施例，本公開實施例又一方面還提供一種儲存系統，包括前述的位址訊號傳輸電路。
本公開實施例提供的技術方案至少具有以下優點：
本公開實施例提供的位址訊號傳輸電路的技術方案中，基於前次接收的位址訊號（即第一位址訊號）和當前接收的位址訊號（即第二位址訊號），產生翻轉標識訊號，並響應於翻轉標識訊號決定是否翻轉第二位址訊號，並相應輸出第二位址訊號或者位址反相訊號，其中，位址反相訊號為翻轉第二位址訊號得到。本公開實施例中，可以根據傳輸位址訊號的不同性能需求，基於第一位址訊號和第二位址訊號產生翻轉標識訊號，以靈活選擇是直接輸出第二位址訊號還是翻轉第二位址訊號得到位址反相訊號後再輸出位址反相訊號，如此，可以滿足位址訊號傳輸的省電、功耗低、傳輸速度快、訊號完整度高等不同的需求。
另外，在一些實施例中，若位址匯流排前後傳輸的位址訊號中位址資料的變化位數大於或等於預設值，則對當前接收的位址訊號中的位址資料取反，得到位址反相訊號，該位址反相訊號中的大部分位址資料與前次傳輸的位址訊號中的位址資料相同，這樣，位址訊號傳輸模組中大部分電路可以保持前次傳輸的狀態而無需進行翻轉，從而可以有效的節省位址訊號傳輸模組的傳輸功耗。
圖1為本公開實施例提供的位址訊號傳輸電路的一種方塊圖。參考圖1，本公開實施例提供的位址訊號傳輸電路包括：傳輸控制模組101，連接位址匯流排ADD，接收來自位址匯流排ADD的位址訊號，獲取第一位址訊號與第二位址訊號，並基於第一位址訊號和第二位址訊號產生並輸出翻轉標識訊號ABI，其中，第一位址訊號為前次接收的位址訊號，第二位址訊號為當前接收的位址訊號；選擇模組102，連接位址匯流排ADD，接收來自位址匯流排ADD的位址訊號，並響應於翻轉標識訊號ABI決定是否翻轉第二位址訊號，並相應輸出第二位址訊號或者位址反相訊號中的一者，其中，選擇模組102翻轉第二位址訊號得到位址反相訊號。
具體地，若選擇模組102響應於翻轉標識訊號ABI翻轉第二位址訊號得到位址反相訊號，則選擇模組102相應將輸出位址反相訊號；若選擇模組012響應於翻轉標識訊號ABI不翻轉第二位址訊號，則選擇模組102相應將直接輸出第二位址訊號。本公開實施例中，可以基於前次接收的位址訊號（即第一位址訊號）和當前接收的位址訊號（即第二位址訊號）來產生翻轉標識訊號ABI，且該翻轉標識訊號ABI用於控制選擇模組102是直接輸出第二位址訊號，還是翻轉第二位址訊號得到位址反相訊號後再輸出位址反相訊號，如此，可以根據前後次傳輸的位址訊號靈活產生有效或者無效的翻轉標識訊號ABI，響應於有效的翻轉標識訊號ABI翻轉當前傳輸的位址訊號得到位址反相訊號並繼續進行傳輸，響應於無效的翻轉標識訊號ABI直接繼續第二位址訊號，以滿足位址訊號傳輸電路的不同傳輸需求，如位址訊號傳輸電路傳輸位址訊號所需的功耗小、傳輸速率快或者傳輸準確性高等。
在一些實施例中，傳輸控制模組101可以基於第一位址訊號與第二位址訊號的差異，產生翻轉標識訊號ABI，其中，差異可以為第一位址訊號與第二位址訊號中位址資料的變化位數。相應的，傳輸控制模組101還可以用於，獲取第一位址訊號與第二位址訊號中位址資料的變化位數，並基於變化位數與預設值之間的關係，產生翻轉標識訊號ABI。相應的，選擇模組102還用於，若變化位數大於或等於預設值，則選擇模組102翻轉第二位址訊號得到位址反相訊號，並輸出位址反相訊號，若變化位數小於預設值，則選擇模組102直接輸出第二位址訊號；其中，位址訊號中位址資料的位元數為N，預設值滿足：M=N/2+1，M為預設值，N為正整數。
若變化位數大於或等於預設值，且不對第二位址訊號進行翻轉，而是直接傳輸第二位址訊號，則傳輸位址訊號的位址訊號傳輸模組中的大部分電路需要進行翻轉，以保證位址訊號傳輸模組中前次傳輸「0」的電路轉變為當前傳輸「1」的電路，或者位址訊號傳輸模組中前次傳輸「1」的電路轉變為當前傳輸「0」的電路，這樣，位址訊號傳輸模組會消耗較大的功耗。可以理解的是，前述的「0」，指的是位址訊號中的位址資料為低電平資料，前述的「1」指的是位址訊號中的位址資料為高電平資料。位址訊號傳輸模組包括多級門級電路以及驅動電路，若位址訊號傳輸模組前後次傳輸的位址資料發生變化，即在低電平資料與高電平資料之間變化，則位址訊號傳輸模組中所有的門級電路以及驅動電路可能均需要電平翻轉，進而產生較大的翻轉電流以及功耗。而本公開實施例中，若變化位數大於或等於預設值，則對第二位址訊號中的位址資料取反，得到位址反相訊號，該位址反相訊號中的大部分位址資料與第一位址訊號中的位址資料相同，這樣，位址訊號傳輸模組中大部分電路可以保持前次傳輸的狀態而無需進行翻轉，從而盡可能的減小翻轉電流，進而可以有效的節省位址訊號傳輸模組的傳輸功耗。
以下將結合圖式對本公開實施例提供的位址訊號傳輸電路進行詳細說明。
位址訊號傳輸電路可以應用於儲存系統中。在一些實施例中，儲存系統可以為DRAM儲存系統。在另一些實施例中，儲存系統還可以為SRAM儲存系統、SDRAM儲存系統、ROM儲存系統或者快閃記憶體儲存系統。
儲存系統包括多個儲存單元陣列，且儲存單元陣列可以包括多個儲存區，每個儲存區可以包括2X條字元線，儲存單元陣列可以包括2Y條位元線。其中，位址匯流排ADD傳輸的位址訊號可以表徵儲存區（BANK）位址、行位址（ROW_ADD）或者列位址（COL_ADD），也就是說，可以通過位址訊號指示進行儲存操作的儲存區，通過位址訊號指示選中的行位址（即選中的字元線），通過位址訊號指示選中的列位址（即選中的位元線）。
位址訊號中位址資料的位元數為N，可以理解的是，N由位址訊號表徵的具體位址訊號確定，相應的，當N發生變化時，預設值M也隨著N的變化而變化，滿足M=N/2+1即可。
具體地，在一些實施例中，位址匯流排ADD傳輸的位址訊號表徵儲存區位址，則以儲存單元陣列包括4個儲存區為例，位址匯流排ADD傳輸的位址訊號中位址資料的位元數為2；例如，若位址匯流排ADD傳輸的位址訊號設置為「00」，則選中第一個儲存區進行儲存操作；若位址匯流排ADD傳輸的位址訊號設置為「01」，則選中第二個儲存區進行儲存操作；若位址匯流排ADD傳輸的位址訊號設置為「10」，則選中第三個儲存區進行儲存操作；若位址匯流排ADD傳輸的位址訊號設置為「11」，則選中第四個儲存區進行儲存操作。以儲存單元陣列包括8個儲存區為例，位址匯流排ADD傳輸的位址訊號中位址資料的位元數為3；以儲存單元陣列包括64個儲存區為例，位址匯流排ADD傳輸的位址訊號中位址資料的位元數為6。
在一些實施例中，位址匯流排ADD傳輸的位址訊號表徵行位址，每一儲存區包括2X條字元線，因此指示選中的字元線的位址訊號中位址資料的位元數可以為X。在另一些實施例中，位址匯流排ADD傳輸的位址訊號表徵列位址，每一儲存區包括2Y條位元線，因此指示選中的位元線的位址訊號中位址資料的位元數可以為Y。
傳輸控制模組101用於產生翻轉標識訊號ABI，該翻轉標識訊號ABI為脈衝訊號，即翻轉標識訊號ABI具有第一電平以及第二電平，同一時刻的翻轉標識訊號ABI僅具有第一電平或者第二電平中的一者，且第一電平與第二電平不同，具有第一電平的翻轉標識訊號ABI有效，具有第二電平的翻轉標識訊號ABI無效。翻轉標識訊號ABI有效，則選擇模組102響應於有效的翻轉標識訊號ABI翻轉第二位址訊號，得到位址反相訊號；翻轉標識訊號ABI無效，則選擇模組102接收該無效的翻轉標識訊號ABI以及第二位址訊號，並輸出第二位址訊號。可以理解的是，ABI指的是Address Bus Inversion。
具體地，在一些實施例中，第一電平可以為高電平，第二電平可以為低電平，可以理解的是，此處的「高」和「低」為相比較相對而言的，相應的，翻轉標識訊號ABI為高電平有效訊號，即，翻轉標識訊號ABI為「1」有效，翻轉標識訊號ABI為「0」無效。在另一些實施例中，第一電平可以為低電平，第二電平可以為高電平，相應的，翻轉標識訊號ABI為低電平有效訊號，即，翻轉標識訊號ABI為「0」有效，翻轉標識訊號ABI為「1」無效。可以理解的是，可以根據實際電路設計，選擇翻轉標識訊號ABI為高電平有效訊號或者低電平有效訊號，保證滿足變化位數大於或等於預設值期間，翻轉標識訊號ABI有效即可，即保證變化位數大於或等於預設值期間，選擇模組102響應於有效的翻轉標識訊號ABI翻轉當前接收的位址訊號得到位址反相訊號。
圖2至圖4為本公開實施例提供的位址訊號傳輸電路的幾種不同方塊圖。參考圖2至圖4，在一些實施例中，傳輸控制模組101可以包括：鎖存單元111，連接位址匯流排ADD，用於鎖存並輸出位址訊號；比較判斷單元121，連接位址匯流排ADD，用於獲取第二位址訊號，以及連接鎖存單元111，用於獲取前次鎖存的第一位址訊號，根據第一位址訊號和第二位址訊號獲取變化位數，並比較變化位數與預設值之間的大小，以產生翻轉標識訊號ABI。可以理解的是，鎖存單元111鎖存每次傳輸的位址訊號，對於來自位址匯流排ADD當前傳輸的位址訊號來說，比較判斷單元121接收來自位址匯流排ADD的第二位址訊號，且鎖存單元111前次鎖存的位址訊號即第一位址訊號也會輸出至比較判斷單元121。
位址訊號中的每個比特的位址資料以並行傳輸的方式傳輸至傳輸控制模組101以及選擇模組102，例如，第一位址訊號以並行方式傳輸至傳輸控制模組101，第一位址訊號可以以並行方式傳輸至鎖存單元111；第二位址訊號以並行方式傳輸至傳輸控制模組101以及選擇模組102，第二位址訊號可以以並行方式傳輸至比較判斷單元121和選擇模組102。具體地，位址匯流排ADD包括多根位址線add，位址線add的數量與位址訊號中位址資料的位元數保持一致，即位址匯流排ADD包括N根位址線add，每根位址線add傳輸位址訊號中的一位位址資料。每根位址線add均與選擇模組102連接，且均與傳輸控制模組101中的鎖存單元111連接。
鎖存單元111連接所有的位址線add，並鎖存來自相應位址線的前次傳輸的一位位址資料。比較判斷單元121連接所有的位址線add，接收來自相應位址線add當前傳輸的一位位址資料，且鎖存單元111還會將位址線add前次傳輸的一位位址資料傳輸至比較判斷單元121，以供比較判斷單元121比較相應的位址線add當前傳輸的一位位址資料和前次傳輸的一位位址資料是否發生變化。
可以理解的是，當前傳輸的一位位址資料和前次傳輸的一位位址資料是否發生變化，可以指，前次傳輸的一位位址資料為「0」，當前傳輸的一位位址資料為「1」，也可以指，前次傳輸的一位位址資料為「1」，當前傳輸的一位位址資料為「0」。換句話說，當前傳輸的一位位址資料和前次傳輸的一位位址資料發生變化，可以理解為位址資料由高電平變為低電平，或者由低電平變為高電平。
在一些實施例中，參考圖2，鎖存單元111可以包括寄存器，寄存器的時脈控制端接收時脈訊號CLK，寄存器連接位址匯流排ADD，用於響應於時脈訊號CLK的觸發緣鎖存並輸出接收到的位址訊號。其中，寄存器可以為D觸發器，時脈訊號CLK的觸發緣可以為時脈訊號CLK的上升緣或者下降緣，鎖存單元111受時脈訊號CLK的控制來鎖存並輸出接收到的位址訊號。可以理解的是，對於位址匯流排ADD當前傳輸的位址訊號對應的時期而言，鎖存單元111受時脈訊號CLK的控制向比較判斷單元121輸出第一位址訊號。
在另一些實施例中，參考圖4，鎖存單元111可以包括鎖存器（latch），鎖存器鎖存並輸出接收到的位址訊號；相應的，傳輸控制模組101還可以包括：延時單元131，連接在位址匯流排ADD與鎖存器之間，用於控制位址匯流排上的位址訊號傳輸至鎖存器的時刻。延時單元131的作用包括，對來自位址匯流排ADD的位址訊號進行延時處理，以使鎖存單元111可以輸出前次鎖存的位址訊號，即鎖存並輸出第一位址訊號。
比較判斷單元121在獲取變化位數後，比較變化位數與預設值之間的大小，以產生翻轉標識訊號。具體地，若變化位數大於或等於N/2+1，則比較判斷單元121產生具有第一電平的翻轉標識訊號ABI，具有第一電平的翻轉標識訊號即為有效的翻轉標識訊號ABI；若變化位數小於N/2+1，則比較判斷單元121產生具有第二電平的翻轉標識訊號ABI，具有第二電平的翻轉標識訊號ABI即為無效的翻轉標識訊號ABI。例如，位址訊號中位址資料的位元數為6，則變化位數大於或等於4時，產生有效的翻轉標識訊號ABI，當變化位數小於4時，則產生無效的翻轉標識訊號ABI。舉例來說，第一位址訊號為「111000」，第二位址訊號為「110111」，相應變化位數為4，則產生具有第一電平的翻轉標識訊號ABI；第一位址訊號為「111000」，第二位址訊號為「111011」，相應變化位數為2，則產生具有第二電平的翻轉標識訊號ABI。
在一些實施例中，比較判斷單元121可以包括：第一比較單元10，連接位址匯流排ADD以及鎖存單元111，用於獲取變化位數；第二比較單元20，連接第一比較單元10，用於接收變化位數並比較變化位數與預設值之間的大小，並產生翻轉標識訊號ABI。第一比較單元10接收來自鎖存單元111輸出的第一位址訊號，接收來自位址匯流排ADD的第二位址訊號，並比較第一位址訊號和第二位址訊號中位址資料的變化位數。第一比較單元10可以為計數器，計數器的初始計數值為0，每根位址線add前次傳輸的一位位址資料與當前傳輸的一位位址資料不同，則計數器的計數值加1，所有根位址線add輸出的一位位址資料的變化均反映到計數器的計數值上，計數器的最終計數值即為變化位數。可以理解的是，預設值可以預先儲存在第二比較單元20內，預設值也可以由額外的寄存器向第二比較單元20提供。另外，根據位址訊號中位址資料的位元數的不同，相應的預設值也不同，例如表徵行位址的位址訊號的位數可以與表徵列位址的位址訊號的位數不同，相對應的預設值也不同。在一些實施例中，鎖存單元111可以響應於第一控制時脈向比較判斷單元121輸出第一位址訊號，位址匯流排ADD可以響應於第二控制時脈向比較判斷單元121提供第二位址訊號，且第一控制時脈與第二控制時脈可以為同一時脈訊號。
在一些實施例中，選擇模組102在接收到第二位址訊號之前，接收翻轉標識訊號ABI。如此，選擇模組102在接收第二位址訊號之前，先基於翻轉標識訊號ABI進行相應操作，例如響應於有效的翻轉標識訊號ABI配置取反功能，以便於翻轉第二位址訊號，響應於無效的翻轉標識訊號ABI配置傳輸功能，以便於直接輸出第二位址訊號，參考圖4，位址訊號傳輸電路還可以包括：延時模組100，延時模組100連接在選擇模組102與位址匯流排ADD之間，用於延時向選擇模組102傳輸的第二位址訊號。延時模組100起到緩衝電路的作用，可以包括偶數個串聯的反相器，設置延時模組100有助於保證第二位址訊號達到選擇模組102之前選擇模組102已經接收到翻轉標識訊號ABI，從而有效避免選擇模組102對第二位址訊號誤操作，避免選擇模組102採用對第一位址訊號的處理方式來處理第二位址訊號，以保證選擇模組102對不同時刻接收到的位址訊號均能響應於相應的翻轉標識訊號ABI進行正確的操作，提高位址訊號傳輸的準確性。
具體地，以選擇模組102對第一位址訊號的處理方式為翻轉該第一位址訊號為例，即第一位址訊號對應的前次的翻轉標識訊號ABI有效，若第二位址訊號預先傳輸至選擇模組102，第二位址訊號對應的當前的翻轉標識訊號ABI後傳輸至選擇模組102，則選擇模組102仍將響應於前次的有效翻轉標識訊號ABI對第二位址訊號進行翻轉，此種情況下，若當前的翻轉標識訊號ABI無效，則選擇模組102存在將不應翻轉的第二位址訊號進行翻轉的誤操作。
在另一些實施例中，也可以通過致能控制訊號控制選擇模組102接收到第二位址訊號的時刻，如此，位址訊號傳輸電路也可以無需設置延時模組。具體地，選擇模組102可以響應於第一致能控制訊號接收第二位址訊號，在第一致能控制訊號有效的情況下，選擇模組102才會接收第二位址訊號，通過這種方式，也能夠實現控制第二位址訊號傳輸至選擇模組102的時刻，這樣，保證選擇模組102先接收到與第二位址訊號對應的翻轉標識訊號ABI之後，再接收對應的第二位址訊號，有利於進一步保證位址訊號傳輸的正確性。如前所述，選擇模組102響應於具有第一電平的翻轉標識訊號ABI，將第二位址訊號翻轉後得到位址反相訊號並輸出位址反相訊號；選擇模組102響應於具有第二電平的翻轉標識訊號ABI，將第二位址訊號直接輸出。當變化位數大於或等於預設值時，翻轉標識訊號ABI有效，選擇模組102將第二位址訊號中所有位址資料取反，以得到位址反相訊號；當變化位數小於預設值時，選擇模組102直接傳輸第二位址訊號。
參考圖3，選擇模組102可以包括：N個子選擇模組112，每一子選擇模組112均與傳輸控制模組101連接，每一子選擇模組112接收第二位址訊號中的一位位址資料，每一子選擇模組112均響應於翻轉標識訊號ABI決定是否翻轉第二位址訊號中對應的一位位址資料。此處的「對應」指的是，子選擇模組112與該子選擇模組112接收的一位位址資料相對應。
具體地，每一子選擇模組112連接位址匯流排ADD（參考圖2）中的一位址線add，接收該位址線add傳輸的位址訊號中的一位位址資料。例如，位址匯流排ADD傳輸的位址訊號為D＜7:0＞，即位址訊號中位址資料的位元數為8，若8根位址線add前後傳輸的位址資料發生變化的位址線add根數大於或等於5，則傳輸控制模組101輸出有效的翻轉標識訊號ABI，選擇模組102中每一子選擇模組112接收當前的8位位址訊號D＜7:0＞中的一位位址資料，並將該8位位址訊號D＜7:0＞中的每位位址資料均取反即翻轉位址訊號，得到位址反相訊號；若8根位址線add中傳輸位址資料發生變化的位址線數量小於5，則傳輸控制模組101輸出無效的翻轉標識訊號ABI，選擇模組102中每一子選擇模組112接收當前的8位位址訊號D＜7:0＞中的一位位址資料，並分別輸出8位位址訊號D＜7:0＞中的一位位址資料。
參考圖3，子選擇模組112可以包括：第一反相單元1121，接收第二位址訊號中對應的一位位址資料，並響應於具有第一電平的翻轉標識訊號ABI，翻轉一位位址資料得到一位位址反相資料，並輸出一位位址反相資料，一位位址反相資料用於構成位址反相訊號；第一傳輸單元1122，接收一位位址資料，並響應於具有第二電平的翻轉標識訊號ABI，輸出一位位址資料。
第一反相單元1121的輸入端連接一根位址線add，控制端連接傳輸控制模組101以接收翻轉標識訊號ABI，且在翻轉標識訊號ABI有效即具有第一電平期間，第一反相單元112翻轉接收到的一位位址資料，即對該一位位址資料取反得到一位位址反相資料，所有第一反相單元1121輸出的一位位址反相資料共同構成位址反相訊號；在翻轉標識訊號ABI無效即具有第二電平期間，第一反相單元112截止。第一傳輸單元1122的輸入端與第一反相單元1121的輸入端連接同一根位址線add，第一傳輸單元1122的控制端連接傳輸控制模組101以接收翻轉標識訊號ABI，且在翻轉標識訊號ABI無效即具有第二電平期間，第一傳輸單元1122的輸出端輸出來自位址線add的一位位址資料；在翻轉標識訊號ABI有效即具有第一電平期間，第一傳輸單元1122截止。
圖5為第一反相單元的一種電路結構示意圖，在一些實施例中，結合參考圖3及圖5，第一反相單元1121可以包括：第一開關20以及第一反相器21，第一開關20連接在位址匯流排ADD與第一反相器21的輸入端之間，第一開關20響應於具有第一電平的翻轉標識訊號ABI導通，第一開關20響應於具有第二電平的翻轉標識訊號ABI截止。具體地，第一開關20連接位址匯流排ADD中的一根位址線add。第一開關20連接在位址線add與第一反相器21之間，這樣，在翻轉標識訊號ABI無效期間，第一反相器21不工作，有利於減小功耗。其中，第一開關20可以包括NMOS管或者PMOS管。
圖6為第一反相單元的另一種電路結構示意圖，在另一些實施例中，結合參考圖3及圖6，第一反相單元1121可以包括：第一開關20以及第一反相器21，第一開關20連接第一反相器21的輸出端，第一反相器21的輸入端連接位址匯流排ADD；第一開關20響應於具有第一電平的翻轉標識訊號ABI導通，響應於具有第二電平的翻轉標識訊號ABI截止。具體地，第一開關20連接位址匯流排ADD中的一根位址線add。
可以理解的是，在其他實施例中，第一反相單元也可以由其他合適的電路構成，只需要滿足在翻轉標識訊號有效期間對接收的一位位址資料取反，且在翻轉標識訊號無效期間不工作即可。
在一些實施例中，第一傳輸單元1122可以包括：第一傳輸門，第一傳輸門的輸入端接收一位位址資料，控制端接收翻轉標識訊號ABI，第一傳輸門響應於具有第一電平的翻轉標識訊號ABI截止，響應於具有第二電平的翻轉標識訊號ABI導通以輸出一位位址資料。
可以理解的是，在其他實施例中，第一傳輸單元也可以由其他合適的電路構成，只需要滿足在翻轉標識訊號有效期間截止，且在翻轉標識訊號無效期間直接輸出接收到的一位位址資料即可。
圖7為本公開實施例提供的位址訊號傳輸電路的另一種方塊圖，參考圖7，位址訊號傳輸電路還包括：位址接收模組103，位址接收模組103接收選擇模組102輸出的第二位址訊號或者位址反相訊號，並響應於翻轉標識訊號ABI，輸出目標位址訊號，其中，目標位址訊號與選擇模組101接收到的第二位址訊號相同。也就是說，無論第二位址訊號在傳輸過程中是否發生了翻轉，位址接收模組103輸出的目的位址訊號均為第二位址訊號。
具體地，若選擇模組101直接輸出第二位址訊號，則位址接收模組103響應於無效的翻轉標識訊號ABI直接輸出該第二位址訊號；若選擇模組101輸出位址反相訊號，則位址接收訊號103響應於有效的翻轉標識訊號ABI翻轉該位址反相訊號，該位址反相訊號中的每一個位址反相訊號均進行取反，以得到選擇模組101接收到的第二位址訊號，並輸出該第二位址訊號。
繼續參考圖7，位址接收模組103可以包括：N個位址接收子模組113，每一位址接收子模組113接收第二位址訊號中的一位位址資料或者位址反相訊號中的一位位址反相資料，每一位址接收子模組113均響應於翻轉標識訊號ABI，決定是否翻轉接收到的第二位址訊號或者位址反相訊號中對應的一位位址資料。
具體地，位址接收子模組113接收相應的子選擇模組112輸出的位址訊號中的一位位址資料或者一位位址反相資料。
在一些實施例中，每一位址接收子模組113可以包括：第二反相單元1131，接收位址反相訊號中的一位位址反相資料，並響應於具有第一電平的翻轉標識訊號ABI，翻轉一位位址反相資料得到對應的一位位址資料，一位位址資料與選擇模組102接收到的對應的位址資料相同；第二傳輸單元1132，接收第二位址訊號中的一位位址資料，並響應於具有第二電平的翻轉標識訊號ABI，輸出一位位址資料。
有關第二反相單元1131以及第二傳輸單元1132的具體電路實現方式，可參考前述第一反相單元1121以及第一傳輸單元1122的具體電路實現方式，在此不再贅述。可以理解的是，若第一反相單元1121工作，則第二反相單元1131工作，第一傳輸單元1122以及第二傳輸單元1132均截止；若第一反相單元1121以及第二反相單元1131均截止，則第一傳輸單元1122以及第二傳輸單元1122均工作。
另外，為保證第二反相單元1131以及第二傳輸單元1132響應於與第二位址訊號相對應的翻轉標識訊號ABI進行工作，位址接收模組103在接收到第二位址訊號或者位址反相訊號之前，先接收到翻轉標識訊號ABI，如此，有利於進一步保證位址資料傳輸的準確性。
參考圖7，位址訊號傳輸電路還可以包括：位址訊號傳輸模組104，連接在選擇模組102與位址接收模組103之間，用於傳輸第二位址訊號或者位址反相訊號；標識訊號傳輸模組105，連接在傳輸控制模組101與位址接收模組103之間，用於傳輸翻轉標識訊號ABI。
具體地，位址訊號傳輸模組104包括N個位址訊號傳輸子模組114，每一位址訊號傳輸子模組114用於傳輸相應的一位位址資料或者一位位址反相資料。
圖8為本公開實施例提供的位址訊號傳輸電路中位址訊號傳輸子模組以及標識訊號傳輸模組的一種結構示意圖，在一些實施例中，參考圖8，位址訊號子傳輸模組114可以包括多級的第一門級電路，還可以包括第一驅動電路，第一門級電路可以包括反相器；標識訊號傳輸模組105可以包括多級的第二門級電路，還可以包括第二驅動電路，第二門級電路可以包括反相器。標識訊號傳輸模組105的傳輸速率可以不同於位址訊號子傳輸模組114的傳輸速率，這樣，有利於保證翻轉標識訊號ABI先於第二位址訊號/位址反相訊號達到位址接收模組103，以便於讓位址接收模組103響應於翻轉標識訊號ABI做好相應的電路調整之後，再接收第二位址訊號或者位址反相訊號，或者翻轉標識訊號ABI與第二位址訊號/位址反相訊號同時達到位址接收模組103，避免第二位址訊號和翻轉標識訊號ABI達到時間不一致導致的位址接收錯誤。具體地，相應的電路調整指的是，若選擇模組102輸出的為第二位址訊號，則位址接收模組103響應於無效的翻轉標識訊號ABI以使第二傳輸單元1132導通而第二反相單元1131截止；若選擇模組102輸出的為位址反相訊號，則位址接收模組103響應於有效的翻轉標識訊號ABI以使第二反相單元1131導通而第二傳輸單元1132截止。
位址訊號傳輸子模組114包括傳輸資料「0」和資料「1」的電路，若前次傳輸和當前傳輸的位址資料不同，則位址訊號傳輸子模組114需要翻轉電路，以在傳輸資料「0」與資料「1」的電路之間進行切換，翻轉電路的動作會帶來較大的傳輸功耗。具體地，第一門級電路以及第一驅動電路可能均需要翻轉電平，這會帶來較大的翻轉電流，造成較大的傳輸功耗。本公開實施例中，若位址匯流排ADD中前後傳輸的位址資料發生變化的位址線add的根數（定義發生變化的位址線add的根數為m，即變化位數為m）大於或等於預設值，即前述提到的變化位數（即m）大於或等於預設值，則位址訊號中所有位址資料均取反，如此，需翻轉電路的位址訊號傳輸子模組114的數量n為n=N-m，其中m≥N/2+a，1≤a＜N/2；若變化位數大於或等於預設值，且位址訊號中的位址資料不翻轉即不取反，則需翻轉電路的位址訊號傳輸子模組的數量n0為n0=m；據此可知，本公開實施例中，若變化位數大於或等於預設值，需翻轉電路的訊號傳輸子模組114的數量減少了2a，使得位址訊號傳輸模組104傳輸位址訊號的功耗得到減小。
參考圖7，位址訊號傳輸電路還可以包括：位址解碼模組106，連接在位址接收模組103的輸出端，用於對目標位址訊號進行位址解碼處理。
位址解碼模組106基於接收到的目標位址訊號進行相應的操作。例如，若位址訊號指示字元線，則根據目標位址訊號選中相應的字元線；若位址訊號指示位元線，則根據目標位址訊號選中相應的位元線；若位址訊號指示儲存區，則根據目標位址訊號選中相應的儲存區。
圖9為本公開實施例提供的位址訊號傳輸電路的再一種方塊圖，在一些實施例中，參考圖9，選擇模組102可以響應於第一致能控制訊號EN1接收第二位址訊號，位址接收模組103可以響應於第二致能控制訊號EN2接收第二位址訊號。具體地，在第二位址訊號以及與該第二位址訊號對應的翻轉標識訊號ABI均到達選擇模組102之後，選擇模組102響應於有效的第一致能控制訊號EN1正常工作，即選擇模組102在第一致能控制訊號EN1有效期間，基於翻轉標識訊號ABI是有效還是無效，以對應翻轉第二位址訊號或者直接輸出第二位址訊號。在第二位址訊號或者位址反相訊號中的一者與翻轉標識訊號ABI均到達位址接收模組103之後，位址接收模組103響應於有效的第二致能控制訊號EN2正常工作，即位址接收模組103在第二致能控制訊號EN2有效期間，基於翻轉標識訊號ABI是有效還是無效，以對應翻轉位址反相訊號得到目標位址訊號，或者直接輸出第二位址訊號。這樣，有利於進一步保證位址資料傳輸的正確性。
具體地，結合參考圖3以及圖9，第一反相單元1121和/或第一傳輸單元1122還可以響應於第一致能控制訊號EN1正常工作。其中，第一反相單元1121正常工作指的是，在有效的翻轉標識訊號ABI以及有效的第一致能控制訊號EN1均到達第一反相單元1121後，第一反相單元1121才會翻轉第二位址訊號；第一傳輸單元1122正常工作指的是，在無效的翻轉標識訊號ABI以及有效的第一致能控制訊號EN1均到達第一傳輸單元122後，第一傳輸單元1122才會直接輸出第二位址訊號。
結合參考圖7以及圖9，第二反相單元1131和/或第二傳輸單元1132還可以響應於第二致能控制訊號EN2正常工作。其中，第二反相單元1131正常工作指的是，在有效的翻轉標識訊號ABI以及有效的第二致能控制訊號EN2均到達第二反相單元1131後，第二反相單元1131才會翻轉位址反相訊號；第二傳輸單元1132正常工作指的是，在無效的翻轉標識訊號ABI以及有效的第二致能控制訊號EN2均到達第二傳輸單元1132後，第二傳輸單元1132才會直接輸出第二位址訊號。
位址訊號傳輸電路還可以包括：位址寄存器（address register），位址寄存器中寄存位址訊號，當需要用到位址訊號時，位址寄存器中的位址訊號傳輸至位址匯流排，以供位址匯流排繼續傳輸位址訊號。
由前述分析可知，本公開實施例提供的位址訊號傳輸電路，有利於節省位址訊號傳輸的功耗。
相應的，本公開實施例還提供一種位址訊號傳輸方法，該位址訊號傳輸方法可以採用上述實施例提供的位址訊號傳輸電路實現。以下將對本公開實施例提供的位址訊號傳輸方法進行詳細說明，前述實施例的說明同樣適用與位址訊號傳輸方法的實施例中。圖10為本公開實施例提供的位址訊號傳輸方法的流程示意圖，圖11為本公開實施例提供的位址訊號傳輸方法中各訊號的時序圖。
參考圖10，步驟S1，接收位址訊號，獲取第一位址訊號與第二位址訊號，並基於第一位址訊號和第二位址訊號產生並輸出翻轉標識訊號，其中，第一位址訊號為前次接收的位址訊號，第二位址訊號為當前接收的位址訊號。
翻轉標識訊號可以基於第一位址訊號與第二位址訊號的差異產生，如此，可以根據不同的需求靈活選擇產生的翻轉標識訊號，以使位址訊號傳輸過程中滿足不同的需求，不同的需求可以是傳輸功耗小、傳輸速率快或者傳輸正確性高等。
在一些實施例中，基於第一位址訊號和第二位址訊號產生並輸出翻轉標識訊號的方法可以包括：獲取第一位址訊號與第二位址訊號中位址資料的變化位數，並基於變化位數與預設值之間的關係，產生翻轉標識訊號，其中，位址資料的位元數為N，預設值滿足：M=N/2+1，N為正整數。
具體地，位址訊號中的各位址資料可以以並行方式傳輸。有關翻轉標識訊號的說明，可參考前述實施例的詳細描繪，以下將不做贅述。
繼續參考圖10，步驟S2，響應於翻轉標識訊號決定是否翻轉第二位址訊號，並相應輸出第二位址訊號或者位址反相訊號中的一者，其中，位址反相訊號為翻轉第二位址訊號得到。
翻轉標識訊號包括無效和有效兩個狀態。若翻轉標識訊號為有效，則在位址訊號傳輸過程中將翻轉第二位址訊號得到位址反相訊號，且繼續傳輸位址反相訊號；若翻轉標識訊號為無效，則在位址訊號傳輸過程中將直接傳輸第二位址訊號。
在一些實施例中，響應於翻轉標識訊號決定是否翻轉第二位址訊號，可以包括：若變化位數大於或等於預設值，則響應於翻轉標識訊號翻轉第二位址訊號得到位址反相訊號，輸出位址反相訊號，若變化位數小於預設值，則響應於翻轉標識訊號輸出第二位址訊號。具體地，如圖11所示，示出了來自位址匯流排的位址訊號（即第二位址訊號）、鎖存單元輸出的位址訊號（即第一位址訊號）以及翻轉標識訊號ABI的時序圖，可以理解的是，在同一時刻鎖存單元輸出的位址訊號為位址匯流排前次提供的位址訊號。其中，以鎖存單元在時脈訊號CLK的上升緣觸發下輸出第一位址訊號為例，圖11還示意出了鎖存單元的時脈訊號CLK的時序圖。位址匯流排依次傳輸位址訊號A0、A1以及A2，位址訊號A1與A0相比位址資料的變化位數大於或等於預設值，則相應翻轉標識訊號ABI有效；位址訊號A2與A1相比位址資料的變化位數小於預設值，則相應翻轉標識訊號ABI無效。以位址訊號A0、A1以及A2為Add[7:0]為例，位址訊號A1與A0相比位址資料的變化位數大於或等於5，位址訊號A2與A1相比位址資料的變化位數小於5。
由於當前接收到的位址訊號（即第二位址訊號）被翻轉，得到位址反相訊號，該位址反相訊號與前次傳輸的位址訊號（即第一位址訊號）相比具有實際變化位數，且實際變化位數小於前述得到的變化位數，因此在繼續傳輸該位址反相訊號的傳輸路徑上，與直接傳輸該第二位址訊號相比，本公開實施例需翻轉電路的傳輸路徑的數量得到減少，從而有利於降低位址訊號傳輸的功耗。
可以理解的是，在實際需要使用到第二位址訊號的地方，可以對位址反相訊號進行再次取反，從而得到目標位址訊號。例如，在位址訊號的傳輸路徑的末端，可以響應於有效的翻轉標識訊號翻轉位址反相訊號，以得到目標位址訊號，該目標位址訊號與選擇模組接收到的第二位址訊號相同。
相應的，本公開實施例還提供一種儲存系統，該儲存系統包括前述實施例提供的位址訊號傳輸電路。
該儲存系統以為DRAM儲存系統，例如為DDR5 DRAM儲存系統或者DDR4 DRAM儲存系統。在其他實施例中，儲存系統還可以為SRAM儲存系統、SDRAM儲存系統、ROM儲存系統或者快閃記憶體儲存系統。
儲存系統包括儲存單元陣列，且儲存單元陣列可以包括多個儲存區，每個儲存區可以包括2X條字元線，儲存單元陣列可以包括2Y條位元線。其中，位址匯流排傳輸的位址訊號可以表徵儲存區位址、行位址或者列位址，也就是說，可以通過位址訊號指示進行儲存操作的儲存區，通過位址訊號指示選中的行位址（即選中的字元線），通過位址訊號指示選中的列位址（即選中的位元線）。
由前述分析可知，本公開實施例提供的儲存系統可以節省傳輸位址訊號的功耗。
本領域具通常知識者可以理解，上述各實施方式是實現本公開的具體實施例，而在實際應用中，可以在形式上和細節上對其作各種改變，而不偏離本公開實施例的精神和範圍。任何本領域技術人員，在不脫離本公開實施例的精神和範圍內，均可作各自更動與修改，因此本公開實施例的保護範圍應當以權利要求限定的範圍為准。
100:延時模組 101:傳輸控制模組 102:選擇模組 103:位址接收模組 104:位址訊號傳輸模組 105:標識訊號傳輸模組 106:位址解碼模組 111:鎖存單元 112:子選擇模組 1121:第一反相單元 1122:第一傳輸單元 113:位址接收子模組 1131:第二反相單元 1132:第二傳輸單元 114:位址訊號傳輸子模組 121:比較判斷單元 131:延時單元 20:第二比較單元 21:第一反相器 ABI:翻轉標識訊號 ADD:位址匯流排 add:位址線 CLK:時脈訊號 EN1:第一致能控制訊號 EN2:第二致能控制訊號 A0~A2:位址訊號 S1~S2:步驟
一個或多個實施例通過與之對應的圖式中的圖片進行示例性說明，這些示例性說明並不構成對實施例的限定，圖式中具有相同參考數字標號的元件表示為類似的元件，除非有特別申明，圖式中的圖不構成比例限制；為了更清楚地說明本公開實施例或傳統技術中的技術方案，下面將對實施例中所需要使用的圖式作簡單地介紹，顯而易見地，下面描述中的圖式僅僅是本公開的一些實施例，對於本領域具通常知識者來講，在不付出進步性努力的前提下，還可以根據這些圖式獲得其他的圖式。
圖1為本公開實施例提供的位址訊號傳輸電路的一種方塊圖；
圖2至圖4為本公開實施例提供的位址訊號傳輸電路的幾種不同方塊圖；
圖5為本公開實施例提供的位址訊號傳輸電路中第一反相單元的一種電路結構示意圖；
圖6為本公開實施例提供的位址訊號傳輸電路中第一反相單元的另一種電路結構示意圖；
圖7為本公開實施例提供的位址訊號傳輸電路的另一種方塊圖；
圖8為本公開實施例提供的位址訊號傳輸電路中位址訊號傳輸子模組以及標識訊號傳輸模組的一種結構示意圖；
圖9為本公開實施例提供的位址訊號傳輸電路的再一種方塊圖；
圖10為本公開實施例提供的位址訊號傳輸方法的流程示意圖；
圖11為本公開實施例提供的位址訊號傳輸方法中各訊號的時序圖。
101:傳輸控制模組
102:選擇模組
ABI:翻轉標識訊號
ADD:位址匯流排

Claims (10)

  1. 一種位址訊號傳輸電路，其特徵在於，包括：一傳輸控制模組，連接一位址匯流排，接收來自所述位址匯流排的位址訊號，獲取一第一位址訊號與一第二位址訊號，並基於所述第一位址訊號和所述第二位址訊號產生並輸出一翻轉標識訊號，其中，所述第一位址訊號為前次接收的一位址訊號，所述第二位址訊號為當前接收的一位址訊號；以及一選擇模組，連接所述位址匯流排，接收來自所述位址匯流排的位址訊號，並響應於所述翻轉標識訊號決定是否翻轉所述第二位址訊號，並相應輸出所述第二位址訊號或者一位址反相訊號中的一者，其中，所述選擇模組翻轉所述第二位址訊號得到所述位址反相訊號。
  2. 如請求項1所述的位址訊號傳輸電路，其特徵在於，所述傳輸控制模組更用於，獲取所述第一位址訊號與所述第二位址訊號中一位址資料的一變化位數，並基於所述變化位數與一預設值之間的關係，產生所述翻轉標識訊號，其中，所述位址資料的一位元數為N，所述預設值滿足：M=N/2+1，M為所述預設值，N為一正整數；所述選擇模組還用於，若所述變化位數大於或等於所述預設值，則所述選擇模組翻轉所述第二位址訊號得到所述位址反相訊號，並輸出所述位址反相訊號，若所述變化位數小於所述預設值，則所述選擇模組直接輸出所述第二位址訊號。
  3. 如請求項2所述的位址訊號傳輸電路，其特徵在於，所述傳輸控制模組包括：一鎖存單元，連接所述位址匯流排，用於鎖存並輸出接收到的位址訊號；一比較判斷單元，連接所述位址匯流排，用於獲取所述第二位址訊號，以及連接所述鎖存單元，用於獲取前次鎖存的所述第一位址訊號，根據所述第一位址訊號以及所述第二位址訊號獲取所述變化位數，並比較所述變化位數與所述預設值之間的大小，以產生所述翻轉標識訊號，所述鎖存單元包括一鎖存器，所述鎖存器鎖存並輸出接收到的位址訊號；所述傳輸控制模組還包括：一延時單元，連接在所述位址匯流排與所述鎖存器之間，用於控制所述位址匯流排上的位址訊號傳輸至所述鎖存器的時刻，或者，所述鎖存單元包括一寄存器，所述寄存器的時脈控制端接收時脈訊號，所述寄存器連接所述位址匯流排，用於響應於所述時脈訊號的觸發緣鎖存並輸出接收到的位址訊號，所述比較判斷單元包括：一第一比較單元，連接所述位址匯流排以及所述鎖存單元，用於獲取所述變化位數；一第二比較單元，連接所述第一比較單元，用於接收所述變化位數並比較所述變化位數與所述預設值之間的大小，並產生所述翻轉標識訊號。
  4. 如請求項3所述的位址訊號傳輸電路，其特徵在於，若所述變化位數大於或等於所述預設值，則所述比較判斷單元產生具有一第一電平的所述翻轉標識訊號；若所述變化位數小於所述預設值，則所述比較判斷單元產生具有一第二電平的翻轉標識訊號，其中，具有所述第一電平的所述翻轉標識訊號有效，具有所述第二電平的所述翻轉標識訊號無效，所述選擇模組響應於具有所述第一電平的所述翻轉標識訊號，將所述第二位址訊號翻轉後得到所述位址反相訊號並輸出所述位址反相訊號；所述選擇模組響應於具有所述第二電平的所述翻轉標識訊號，將所述第二位址訊號直接輸出，所述選擇模組包括：N個子選擇模組，每一所述子選擇模組接收所述第二位址訊號中的一位位址資料，每一所述子選擇模組均與所述傳輸控制模組連接，每一所述子選擇模組均響應於所述翻轉標識訊號決定是否翻轉所述第二位址訊號中對應的所述一位位址資料，優選地，每一所述子選擇模組包括：一第一反相單元，接收所述第二位址訊號中對應的所述一位位址資料，並響應於具有所述第一電平的所述翻轉標識訊號，翻轉所述一位位址資料得到一位位址反相資料，輸出所述一位位址反相資料；一第一傳輸單元，接收所述一位位址資料，並響應於具有所述第二電平的所述翻轉標識訊號，輸出所述一位位址資料，所述第一反相單元包括：一第一開關以及一第一反相器，所述第一開關連接在所述位址匯流排與所述第一反相器的輸入端之間，所述第一開關響應於具有所述第一電平的所述翻轉標識訊號導通，所述第一開關響應於具有所述第二電平的所述翻轉標識訊號截止，或者所述第一反相單元包括：第一開關以及第一反相器，所述第一開關連接所述第一反相器的輸出端，所述第一反相器的輸入端連接所述位址匯流排；所述第一開關響應於具有所述第一電平的所述翻轉標識訊號導通，響應於具有所述第二電平的所述翻轉標識訊號截止。
  5. 如請求項4所述的位址訊號傳輸電路，其特徵在於，當每一所述子選擇模組包括所述第一反相單元和所述第一傳輸單元時，所述第一傳輸單元包括：一第一傳輸門，所述第一傳輸門的輸入端接收所述一位位址資料，所述第一傳輸門的控制端接收所述翻轉標識訊號，所述第一傳輸門響應於具有所述第一電平的所述翻轉標識訊號截止，響應於具有所述第二電平的所述翻轉標識訊號導通以輸出所述一位位址資料。
  6. 如請求項1所述的位址訊號傳輸電路，其特徵在於，還包括：一延時模組，所述延時模組連接在所述選擇模組與所述位址匯流排之間，用於控制所述第二位址訊號傳輸至所述選擇模組的時刻，以使所述選擇模組在接收到所述第二位址訊號之前接收所述翻轉標識訊號；或者還包括：一位址接收模組，所述位址接收模組接收所述選擇模組輸出的所述第二位址訊號或者所述位址反相訊號，並響應於所述翻轉標識訊號，輸出一目標位址訊號；其中，所述目標位址訊號與所述選擇模組接收到的所述第二位址訊號相同。
  7. 如請求項6所述的位址訊號傳輸電路，其特徵在於，當所述位址訊號傳輸電路包括所述位址接收模組時，所述位址接收模組包括：N個位址接收子模組，每一所述位址接收子模組接收所述第二位址訊號中的一位位址資料或者所述位址反相訊號中的一位位址反相資料，每一所述位址接收子模組均響應於所述翻轉標識訊號，決定是否翻轉接收到的所述第二位址訊號或者所述位址反相訊號中對應的一位位址資料，每一所述位址接收子模組包括：一第二反相單元，接收所述位址反相訊號中的一位位址反相資料，並響應於具有一第一電平的所述翻轉標識訊號，翻轉所述一位位址反相資料得到對應的所述一位位址資料；一第二傳輸單元，接收所述第二位址訊號中的一位位址資料，並響應於具有一第二電平的所述翻轉標識訊號，輸出所述一位位址資料。
  8. 如請求項6所述的位址訊號傳輸電路，其特徵在於，當所述位址訊號傳輸電路包括所述位址接收模組時，所述選擇模組響應於一第一致能控制訊號接收所述第二位址訊號，所述位址接收模組響應於一第二致能控制訊號接收所述第二位址訊號；所述位址訊號傳輸電路還包括：一位址解碼模組，連接在所述位址接收模組的輸出端，用於對所述目標位址訊號進行位址解碼處理；所述位址訊號傳輸電路還包括：一位址訊號傳輸模組，連接在所述選擇模組與所述位址接收模組之間，用於傳輸所述第二位址訊號或者所述位址反相訊號；一標識訊號傳輸模組，連接在所述傳輸控制模組與所述位址接收模組之間，用於傳輸所述翻轉標識訊號。
  9. 一種位址訊號傳輸方法，其特徵在於，包括：接收位址訊號，獲取一第一位址訊號與一第二位址訊號，並基於所述第一位址訊號和所述第二位址訊號產生並輸出一翻轉標識訊號，其中，所述第一位址訊號為前次接收的一位址訊號，所述第二位址訊號為當前接收的一位址訊號；響應於所述翻轉標識訊號決定是否翻轉所述第二位址訊號，並相應輸出所述第二位址訊號或者一位址反相訊號中的一者，其中，所述位址反相訊號為翻轉所述第二位址訊號得到，所述基於所述第一位址訊號和所述第二位址訊號產生並輸出所述翻轉標識訊號，包括：獲取所述第一位址訊號與所述第二位址訊號中一位址資料的一變化位數，並基於所述變化位數與一預設值之間的關係，產生所述翻轉標識訊號，其中，所述位址資料的一位元數為N，所述預設值滿足：M=N/2+1，M為所述預設值，N為一正整數；所述響應於所述翻轉標識訊號決定是否翻轉所述第二位址訊號，包括：若所述變化位數大於或等於所述預設值，則響應於所述翻轉標識訊號翻轉所述第二位址訊號得到一位址反相訊號，輸出所述位址反相訊號；若所述變化位數小於所述預設值，則響應於所述翻轉標識訊號輸出所述第二位址訊號。
  10. 一種儲存系統，其特徵在於，包括如請求項1-8任一項所述的位址訊號傳輸電路。
TW112128378A 2022-08-05 2023-07-28 位址訊號傳輸電路、位址訊號傳輸方法以及儲存系統 TW202407550A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210940310.6A CN117558318A (zh) 2022-08-05 2022-08-05 地址信号传输电路、地址信号传输方法以及存储系统
CN2022109403106 2022-08-05

Publications (1)

Publication Number Publication Date
TW202407550A true TW202407550A (zh) 2024-02-16

Family

ID=87863381

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112128378A TW202407550A (zh) 2022-08-05 2023-07-28 位址訊號傳輸電路、位址訊號傳輸方法以及儲存系統

Country Status (3)

Country Link
CN (1) CN117558318A (zh)
TW (1) TW202407550A (zh)
WO (1) WO2024026965A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526461B1 (ko) * 2004-03-26 2005-11-08 주식회사 하이닉스반도체 메모리장치의 어드레스 래치회로
KR100933667B1 (ko) * 2007-11-02 2009-12-23 주식회사 하이닉스반도체 버스 반전 기술을 적용한 반도체 메모리 장치
CN103514934B (zh) * 2013-10-15 2017-01-04 中国科学院微电子研究所 地址转变信号探测电路
US9940982B2 (en) * 2015-06-09 2018-04-10 SK Hynix Inc. Memory device having bank interleaving access
CN114822633A (zh) * 2022-05-30 2022-07-29 长鑫存储技术有限公司 一种刷新地址产生电路

Also Published As

Publication number Publication date
CN117558318A (zh) 2024-02-13
WO2024026965A1 (zh) 2024-02-08

Similar Documents

Publication Publication Date Title
US9829537B2 (en) Stack type semiconductor apparatus and system including the stack type semiconductor apparatus
US9166579B2 (en) Methods and apparatuses for shifting data signals to match command signal delay
CN114270439B (zh) 存储器装置锁存器电路系统
US11475928B2 (en) Read operation circuit, semiconductor memory, and read operation method
EP2590172A2 (en) Semiconductor device including multiple-input logic circuit with operation rate balanced with driving ability
JP4685997B2 (ja) パイプラインド・デュアル・ポート集積回路メモリ
US20210247926A1 (en) Write operation circuit, semiconductor memory, and write operation method
US6552957B2 (en) Semiconductor integrated circuit having a signal receiving circuit
JP2013073664A (ja) 半導体装置
WO2024026965A1 (zh) 地址信号传输电路、地址信号传输方法以及存储系统
US11762579B2 (en) Read operation circuit, semiconductor memory, and read operation method
US11244709B2 (en) Write operation circuit, semiconductor memory, and write operation method
EP4345822A1 (en) Address signal transmission circuit, address signal transmission method, and storage system
JP2848314B2 (ja) 半導体記憶装置
EP3926630B1 (en) Read operation circuit, semiconductor memory and read operation method
US11803319B2 (en) Write operation circuit, semiconductor memory and write operation method
US11928341B2 (en) Sleep control method and sleep control circuit
US20180293132A1 (en) Semiconductor device
EP3929924B1 (en) Write operation circuit, semiconductor memory and write operation method
US11875053B2 (en) Read operation circuit, semiconductor memory, and read operation method
WO2023159685A1 (zh) 休眠控制方式和休眠控制电路
US11928067B2 (en) Read operation circuit, semiconductor memory, and read operation method
US11527274B1 (en) Memory array circuits including word line circuits for improved word line signal timing and related methods
Xin et al. A Low-Power Protocol Processor Based on NAND-Type TCAMs for Networked Sensors