CN117544150A - 一种高边采样电路及电源系统 - Google Patents

Abstract

本发明提出一种高边采样电路及电源系统，第一开关单元导通时第一采样输出端连接第二采样端、第二采样输出端连接第一采样端，第二开关单元导通时第一采样输出端连接第一采样端、第二采样输出端连接第二采样端；驱动模块驱动第一开关单元和第二开关单元交替导通；第一保护模块在第一采样端和第二采样端之间的差模电压超过预设差值电压时，下拉驱动电压；第二保护模块在第一采样端和第二采样端的共模电压发生跳变时，控制驱动电压与共模电压成正相关变化。本发明提出的高边采样电路在差模电压过大或共模电压跳变时对采样的开关单元进行保护，防止开关单元受损。同时，开关单元组合使用高压管和标压管，防止开关单元关断时产生较大的漏电流。

Description

一种高边采样电路及电源系统

技术领域

本发明属于电力电子技术领域，具体涉及一种高边采样电路及电源系统。

背景技术

在电气领域，相对于低边电流采样，高边电流采样可以检测偶然短路引起的高负载电流，并且不增加接地路径中的电阻。因此，高边电流采样得以广泛的应用。但是，在设计高边电流采样电路时，为了满足采样需求往往会选择高压管，一方面这会使采样电路占用的面积过大，另一方面还会在高压管关断时产生较大的漏电电流。同时，现有技术中高边电流采样电路也并未考虑到在差模电压过大和共模电压跳变时，对采样电路进行保护，防止采样电路发生损害而无法正常工作。

发明内容

为了解决现有技术中的高边采样电路存在上述多种问题，本发明提出一种高边采样电路及电源系统，高边采样电路包括：

采样开关模块，包括第一开关单元和第二开关单元，所述第一开关单元导通时第一采样输出端连接第二采样端、第二采样输出端连接第一采样端，所述第二开关单元导通时第一采样输出端连接第一采样端、第二采样输出端连接第二采样端；

驱动模块，提供驱动电压以驱动所述第一开关单元和所述第二开关单元交替导通；

第一保护模块，用于在所述第一采样端和所述第二采样端之间的差模电压超过预设差值电压时，下拉所述驱动电压。

进一步的，还包括第二保护模块，用于在所述第一采样端和所述第二采样端之间的共模电压发生跳变时，控制所述驱动电压与所述共模电压成正相关变化。

优选的，所述驱动模块包括第一充放电单元和第二充放电单元，所述第一充放电单元的输入端连接所述第一采样端、输出端连接所述第一开关单元的控制端，所述第二充放电单元的输入端连接所述第二采样端、输出端连接所述第二开关单元的控制端。

优选的，所述第一保护模块包括低压选择单元、超压保护单元，所述低压选择单元的输出端连接所述超压保护单元，

所述低压选择单元选择第一采样端电压和第二采样端电压中的最小值作为输出；

所述超压保护单元，用于在当采样电压与所述低压选择单元的输出电压之间的差模电压大于所述预设差值电压时，控制所述驱动电压下拉至所述低压选择单元的输出电压，所述采样电压表征第一采样端电压和第二采样端电压中的最大值。

优选的，所述第二保护模块包括第一跳变保护单元和第二跳变保护单元，

所述共模电压从第一电平跳变到第二电平时，所述第二电平大于所述第一电平，所述第一跳变保护单元控制所述驱动电压上拉至所述第二电平；

所述共模电压从第二电平跳变到第一电平时，所述第二跳变保护单元控制所述驱动电压下拉至所述第一电平。

优选的，所述低压选择单元包括连接所述第一采样端和低压节点的第一选择路径、连接所述第二采样端和低压节点的第二选择路径，所述低压选择单元与所述超压保护单元的连接点为所述低压节点，

当所述第一采样端电压小于所述第二采样端电压时，所述第一选择路径导通；

当所述第一采样端电压大于所述第二采样端电压时，所述第二选择路径导通。

优选的，所述超压保护单元包括第一驱动路径、第二驱动路径、第一下拉路径和第二下拉路径，所述低压选择单元与所述超压保护单元的连接点为低压节点，

所述第一下拉路径连接在所述低压节点和所述驱动模块的输出端之间，所述第一驱动路径根据所述第一采样端和所述低压节点之间的差值电压产生第一驱动信号，以控制所述第一下拉路径导通；

所述第二下拉路径连接在所述低压节点和所述驱动模块的输出端之间，所述第二驱动路径根据所述第二采样端和所述低压节点之间的差值电压产生第二驱动信号，以控制所述第二下拉路径导通。

优选的，所述第一选择路径包括第一MOS管，所述第二选择路径包括第二MOS管，所述第一MOS管的栅极连接所述第二采样端、漏极连接所述第一采样端、源极连接所述低压节点，所述第二MOS管的栅极连接所述第一采样端、漏极连接所述第二采样端、源极连接所述低压节点，所述第一MOS管和所述第二MOS管为高压管。

优选的，所述第一驱动路径包括第三MOS管、第一下拉路径包括第五MOS管，第二驱动路径包括第四MOS管、第二下拉路径包括第六MOS管，所述第三MOS管的栅极和漏极连接所述第一采样端、源极连接所述低压节点，所述第五MOS管的栅极连接所述第三MOS管的源极、源极连接所述低压节点、漏极连接所述驱动模块的输出端，所述第四MOS管的栅极和漏极连接所述第二采样端、源极连接所述低压节点，所述第六MOS管的栅极连接所述第四MOS管的源极、源极连接所述低压节点、漏极连接所述驱动模块的输出端，所述第五MOS管和所述第六MOS管为高压管。

优选的，所述第一跳变保护单元包括第七MOS管和第八MOS管，所述第七MOS管中体二极管的正极连接所述第一采样端、负极连接所述驱动模块中第一充放电单元的输出端，所述第八MOS管中体二极管的正极连接所述第二采样端、负极连接所述驱动模块中第二充放电单元的输出端，所述第一充放电单元驱动所述第一开关单元导通，所述第二充放电单元驱动所述第二开关单元导通。

优选的，所述第二跳变单元包括第九MOS管、第十MOS管、第一RC延时电路和第二RC延时电路，所述第九MOS管的源极连接所述第一采样端、漏极连接所述驱动模块中第一充放电单元的输出端、栅极连接所述第一RC延时电路，所述第十MOS管的源极连接所述第二采样端、漏极连接所述驱动模块中第二充放电单元的输出端、栅极连接所述第二RC延时电路，所述第一充放电单元驱动所述第一开关单元导通，所述第二充放电单元驱动所述第二开关单元导通。

优选的，所述第一充放电单元包括第一电容和第七MOS管，所述第二充放电单元包括第二电容和第八MOS管，所述第七MOS管的漏极连接所述第一电容的正极、源极连接所述第一采样端、栅极连接所述第八MOS管的漏极，所述第八MOS管的漏极连接所述第二电容的正极、源极连接所述第二采样端、栅极连接所述第七MOS管的漏极。

优选的，所述第一开关单元包括第一开关管和第二开关管，所述第二开关单元包括第三开关管和第四开关管，所述第一开关管的漏极连接所述第二采样端、源极连接第一采样输出端、栅极连接所述驱动模块中第一充放电单元的输出端，所述第二开关管的漏极连接所述第一采样端、源极连接第二采样输出端、栅极连接所述驱动模块中第一充放电单元的输出端，所述第三开关管的漏极连接所述第一采样端、源极连接第一采样输出端、栅极连接所述驱动模块中第二充放电单元的输出端，所述第四开关管的漏极连接所述第二采样端、源极连接第二采样输出端、栅极连接所述驱动模块中第二充放电单元的输出端，所述第一开关管至所述第四开关管为高压管。

优选的，所述第一开关单元还包括第五开关管和第六开关管，所述第二开关单元还包括第七开关管和第八开关管，所述第五开关管的漏极连接所述第一开关管的源极、源极连接所述第一采样输出端、栅极连接所述第一开关管的栅极，所述第六开关管的漏极连接所述第二开关管的源极、源极连接所述第二采样输出端、栅极连接所述第二开关管的栅极，所述第七开关管的漏极连接所述第三开关管的源极、源极连接所述第一采样输出端、栅极连接所述第三开关管的栅极，所述第八开关管的漏极连接所述第四开关管的源极、源极连接所述第二采样输出端、栅极连接所述第四开关管的栅极，所述第五开关管至所述第八开关管为标压管。

一种电源系统，包括上文所述的高边采样电路。

本发明提出的高边采样电路对差模电压过大、共模电压跳变的情况都设置了保护，能有效防止差模电压过大或共模电压跳变时对第一开关单元和第二开关单元中的高压管造成损坏。

附图说明

图1为高边采样和低边采样的示意图；

图2为本发明提出的高边采样电路的结构框图；

图3为第一保护模块的结构框图；

图4为第一保护模块进一步细化的结构框图；

图5为驱动模块的结构框图；

图6为第二保护模块的结构框图；

图7为低压选择单元的具体电路结构；

图8为驱动模块的具体电路结构；

图9为第二保护模块的具体电路结构；

图10为第一保护模块的具体电路结构

图11为采样开关模块的具体电路结构；

图12为高边采样电路的具体电路结构。

具体实施方式

如图1所示，相对于低边采样，高边采样可以检测短路引起的高负载电流，且高边采样也不会增加接地路径中的电阻，因此高边采样在电气领域中有着广泛的应用。为了满足高边采样的需求，在设计高边采样电路时往往会使用高压管。但是，使用高压管会占据较大的面积，且高压管在关断时也会产生较大的漏电流。此外，高边采样电路也必须要能够处理输入差模电压过大和输入共模电压跳变时，对高压管的保护，防止高压管受损。

因此，本发明提出一种高边采样电路以解决上述高边采样电路面临的种种问题，如图2所示，本发明提出的高边采样电路包括：

采样开关模块，采样开关模块包括第一开关单元和第二开关单元，在采样过程中第一开关单元和第二开关单元交替导通。其中，第一开关单元导通时第一采样输出端连接第二采样端、第二采样输出端连接第一采样端；第二开关单元导通时第一采样输出端连接第一采样端、第二采样输出端连接第二采样端。需要说明的是，第一采样端、第二采样端连接在高边采样电阻的两端，第一采样输出端、第二采样输出端为高边采样电路的输出端，输出所采集的高边电压/电流信息。

驱动模块，驱动模块用以提供驱动电压以驱动第一开关单元和第二开关单元交替导通；

第一保护模块，用于在第一采样端和第二采样端之间的差模电压超过预设差值电压时，下拉驱动电压；

第二保护模块，用于在第一采样端和第二采样端之间的共模电压发生跳变时，控制驱动电压与共模电压成正相关变化。

综上可知，本发明提出的高边采样电路对差模电压过大、共模电压跳变的情况都设置了保护，能有效防止差模电压过大或共模电压跳变时对第一开关单元和第二开关单元中的高压管造成损坏。

具体的，如图3、图5、图6和图11所示，在本发明中，驱动模块包括第一充放电单元和第二充放电单元，第一充放电单元的输入端连接第一采样端、输出端连接第一开关单元的控制端，第一充放电单元为第一开关单元提供第一驱动电压；第二充放电单元的输入端连接第二采样端、输出端连接第二开关单元的控制端，第二充放电单元为第二开关单元提供第二驱动电压。第一开关单元包括第一开关管S1和第二开关管S2，第二开关单元包括第二第三开关管S3和第四开关管S4，第一开关管S1、第二开关管S2、第三开关管S3和第四开关管S4均为高压管。其中，第一开关管S1的漏极连接第二采样端、源极连接第一采样输出端、栅极连接第一充放电单元的输出端；第二开关管S2的漏极连接第一采样端、源极连接第二采样输出端、栅极连接第一充放电单元的输出端。第三开关管S3的漏极连接第一采样端、源极连接第一采样输出端、栅极连接第二充放电单元的输出端；第四开关管S4的漏极连接第二采样端、源极连接第二采样输出端、栅极连接第二充放电单元的输出端。目前大部分采用BCD工艺的MOS管来说，MOS管的漏极相对于源极能承受高压，因此第一开关管S1、第四开关管S4的漏极连接第二采样端、第三开关管S3和第二开关管S4的漏极连接第一采样端，能避免在交替导通的过程中被高压击穿。第一保护模块包括低压选择单元、超压保护单元，超压保护单元连接低压选择单元的输出端、第一采样端和第二采样端，超压保护单元同时比较第一采样端电压与低压选择单元的输出电压、第二采样端电压与低压选择单元的输出电压，当第一采样端电压、第二采样端电压中的最大值与低压选择单元的输出电压之间的差值电压大于预设差值电压时，即表示第一采样端和第二采样端之间的差模电压超过预设差值电压，此时超压保护单元会控制第一驱动电压和第二驱动电压下拉至低压选择单元的输出电压，所以第一开关管S1、第二开关管S2、第三开关管S3和第四开关管S4的栅源电压就会被下拉，防止在第一采样端和第二采样端之间的差模电压过大时第一开关管S1和第二开关管S2（或第三开关管S3和第四开关管S4）的栅极与源极之间承受高压而损坏。第二保护模块包括第一跳变保护单元和第二跳变保护单元，当第一采样端和第二采样端之间的共模电压从第一电平跳变到第二电平（第二电平的电压大于第一电平的电压）时，第一跳变保护单元控制第一驱动电压和第二驱动电压上拉至第二电平；当第一采样端和第二采样端之间的共模电压从第二电平跳变到第一电平（第二电平的电压大于第一电平的电压）时，第二跳变保护单元控制第一驱动电压和第二驱动电压下拉至第一电平。因此，在第一采样端和第二采样端之间的共模电压发生跳变时，第一开关管S1、第二开关管S2、第三开关管S3和第四开关管S4的栅极电压会变化至跳变后的共模电压，第一开关管S1和第二开关管S2（或第三开关管S3和第四开关管S4）的栅极与漏极之间不会因承受高压而损坏。同时，控制驱动电压随着共模电压变化，还能避免驱动模块中的MOS管因漏源（或栅源或栅漏）之间出现较大电压而损坏。

进一步的，下面结合具体电路结构对本发明提出的高边采样电路进行阐述说明，具体的，

如图11和12所示，第一开关单元包括第一开关管S1和第二开关管S2，第二开关单元包括第二第三开关管S3和第四开关管S4，第一开关管S1、第二开关管S2、第三开关管S3和第四开关管S4均为高压管。其中，第一开关管S1的漏极连接第二采样端INN、源极连接第一采样输出端OUT_P；第二开关管S2的漏极连接第一采样端INP、源极连接第二采样输出端OUT_N。第三开关管S3的漏极连接第一采样端INP、源极连接第一采样输出端OUT_P；第四开关管S4的漏极连接第二采样端INN、源极连接第二采样输出端OUT_N。当第一开关单元导通时，处于采样相位期间，输入信号被采样到采样电容上；当第二开关单元导通时，处于积分相位期间，输入电压的极性方向，将电荷传输给积分电容。

进一步的，为了避免第一开关管S1、第二开关管S2、第三开关管S3和第四开关管S4关断时存在较大的漏电流，第一开关单元还包括第五开关管S5和第六开关管S6，第二开关单元还包括第七开关管S7和第八开关管S8，第五开关管S5至第七开关管S7为标压管，标压管是指任意两个端子之间可以承受的电压在0-5V范围内的MOS管。其中，第五开关管S5的漏极连接第一开关管S1的源极、源极连接第一采样输出端OUT_P、栅极连接第一电容CPP的正极，第六开关管S6的漏极连接第二开关管S2的源极、源极连接第二采样输出端OUT_N、栅极连接第一电容CPP的正极，第七开关管S7的漏极连接第三开关管S3的源极、源极连接第一采样输出端OUT_P、栅极连接第二电容CPN的正极，第八开关管S8的漏极连接第四开关管S4的源极、源极连接第二采样输出端OUT_N、栅极连接第二电容CPN的正极。采样高压管和标压管串联的设置，能有效避免关断时产生的漏电流。

如图8和图12所示，第一充放电单元包括第一电容CPP和MOS管M7，第二充放电单元包括第二电容CPN和MOS管M8，MOS管M7的漏极连接第一电容CPP的正极、源极连接第一采样端INP、栅极连接MOS管M8的漏极，MOS管M8的漏极连接第二电容CPN的正极、源极连接第二采样端INN、栅极连接MOS管M7的漏极，第一电容CPP和第二电容CPN的负极连接有时钟驱动电路，第一电容CPP的正极VCPP连接第一开关管S1、第二开关管S2的栅极，第二电容CPN的正极VCPN连接第三开关管S3、第四开关管S4的栅极。初始状态下，第一采样端INP通过MOS管M7的体二极管向第一电容CPP充电，第二采样端INN通过MOS管M8的体二极管向第二电容C1充电，第一电容CPP的电压接近于第一采样端INP的电压，第二电容CPN的电压接近于第二采样端INN的电压。若需要第一充放电单元驱动第一开关管S1和第二开关管S2导通，则时钟驱动电路会发送第一时钟信号使得第一电容CPP的电压抬升以驱动第一开关管S1、第二开关管S2导通；若需要第二充放电单元驱动第三开关管S3和第四开关管S4导通，则时钟驱动电路会发送第二时钟信号使得第二电容CPN的电压抬升以驱动第三开关管S3、第四开关管S4导通。

如图4所示，低压选择单元包括第一选择路径和第二选择路径，并设置低压选择单元与超压保护单元的连接点为低压节点。第一选择路径连接在第一采样端和低压节点之间，第二选择路径连接在第二采样端和低压节点之间。当第一采样端电压小于第二采样端电压时，第一选择路径导通，低压节点的电压近似为第一采样端的电压；当第一采样端电压大于第二采样端电压时，第二选择路径导通，低压节点的电压近似为第二采样端的电压。超压保护单元包括第一驱动路径、第二驱动路径、第一下拉路径和第二下拉路径。其中，第一下拉路径连接在低压节点和第一充放电单元的输出端、第二充放电单元的输出端之间，第一驱动路径连接在第一采样端和低压节点之间。当第一采样端和低压节点之间的差模电压大于预设差值电压时，第一驱动路径会产生第一驱动信号以控制第一下拉路径导通，从而使得第一驱动电压和第二驱动电压下拉至低压节点的电压。第二下拉路径连接在低压节点和第一充放电单元的输出端、第二充放电单元的输出端之间，第二驱动路径连接在第二采样端和低压节点之间。当第二采样端和低压节点之间的差模电压大于预设差值电压时，第二驱动路径会产生第二驱动信号以控制第二下拉路径导通，从而使得第一驱动电压和第二驱动电压下拉至低压节点的电压。在本实施例中，之所以将第一保护模块设置为第一选择路径、第二选择路径、第一驱动路径、第二驱动路径的结构，是因为高边采样电路在采样时可以直接连接在第一采样端和第二采样端，无需提前确定第一采样端和第二采样端的电位高低，且第一采样端（第二采样端）可以连接在高边采样电阻的任意一端，使用灵活。具体的，如图7、图10和图12所示，第一选择路径包括MOS管M1，第二选择路径包括MOS管M2，MOS管M1和MOS管M2为高压管。MOS管M1的栅极连接第二采样端INN、漏极连接第一采样端INP、源极连接低压节点VLOW，MOS管M2的栅极连接第一采样端INP、漏极连接第二采样端INN、源极连接低压节点VLOW。当第一采样端电压大于第二采样端电压时，MOS管M2导通，低压节点VLOW的电压近似于第二采样端的电压；当第一采样端电压小于第二采样端电压时，MOS管M1导通，低压节点VLOW的电压近似于第一采样端电压。第一驱动路径包括MOS管M3，第一下拉路径包括MOS管M5，MOS管M5为高压管，MOS管M3的栅极和漏极连接第一采样端INP、源极连接低压节点VLOW，MOS管M5的栅极连接MOS管M3的源极、源极连接低压节点VLOW、漏极连接第一电容CPP和第二电容CPN的正极。当第一采样端与低压节点之间的差模电压大于预设差值电压时，MOS管M3导通使得MOS管M5的栅极电压升高，进而控制MOS管M5导通使得第一电容CPP、第二电容CPN的正极电压下拉至低压节点的电压。第二驱动路径包括MOS管M4、第二下拉路径包括MOS管M6，MOS管M6为高压管，MOS管M4的栅极和漏极连接第二采样端INN、源极连接低压节点VLOW，MOS管M6的栅极连接MOS管M4的源极、源极连接低压节点VLOW、漏极连接第一电容CPP和第二电容CPN的正极。当第二采样端与低压节点之间的差模电压大于预设差值电压时，MOS管M4导通使得MOS管M6的栅极电压升高，进而控制MOS管M6导通使得第一电容CPP、第二电容CPN的正极电压下拉至低压节点的电压。

如图9和图12所示，第一跳变保护单元包括MOS管M7和MOS管M8，当第一采样端和第二采样端之间的共模电压从低电平状态跳变到高电平状态时，第一采样端通过MOS管M7的体二极管使得第一电容CPP的电压上拉至接近第一采样端的电压，第二采样端通过MOS管M8的体二极管使得第二电容CPN的电压上拉至接近第二采样端的电压。第二跳变保护单元包括MOS管M9和第一RC电路、MOS管M10和第二RC延时电路，MOS管M9的源极连接第一采样端INP、漏极连接第一电容CPP的正极、栅极连接第一RC延时电路，第一RC延时电路连接在接地端和第一采样端INP之间。MOS管M10的源极连接第二采样端INN、漏极连接第二电容CPN的正极、栅极连接第二RC延时电路，第二RC延时电路连接在第二采样端INN和接地端之间。当第一采样端和第二采样端之间的共模电压从高电平状态跳转到低电平状态时，MOS管M9和MOS管M10源极的电压也跳变到低电平状态、MOS管M9和MOS管M10的栅极因为RC延时电路而未发生跳变，因此MOS管M9和MOS管M10导通，第一电容CPP和第二电容CPN的电压被下拉至接近低电平状态的共模电压。

综上所述，本发明提出的高边采样电路在采样端共模电压跳变、差模电压过大的情况下都对采样开关管进行了保护，防止采样开关管受损。且在设置保护电路时通过合理的设计有意减少高压管的使用，从而有效减小高边采样电路所占据的面积。此外，考虑到采样开关管在关断时会产生较大的漏电流，本发明提出使用高压管和标压管串联形成采样开关管，以减少漏电流的产生。

进一步的，本发明还提出一种电源系统，该电源系统使用上文提出的高边采样电路进行电流/电压的采样。

Claims (15)

1.一种高边采样电路，其特征在于，包括：

采样开关模块，包括第一开关单元和第二开关单元，所述第一开关单元导通时第一采样输出端连接第二采样端、第二采样输出端连接第一采样端，所述第二开关单元导通时第一采样输出端连接第一采样端、第二采样输出端连接第二采样端；

驱动模块，提供驱动电压以驱动所述第一开关单元和所述第二开关单元交替导通；

第一保护模块，用于在所述第一采样端和所述第二采样端之间的差模电压超过预设差值电压时，下拉所述驱动电压。

2.如权利要求1所述的高边采样电路，其特征在于，还包括第二保护模块，用于在所述第一采样端和所述第二采样端之间的共模电压发生跳变时，控制所述驱动电压与所述共模电压成正相关变化。

3.如权利要求1所述的高边采样电路，其特征在于，所述驱动模块包括第一充放电单元和第二充放电单元，所述第一充放电单元的输入端连接所述第一采样端、输出端连接所述第一开关单元的控制端，所述第二充放电单元的输入端连接所述第二采样端、输出端连接所述第二开关单元的控制端。

4.如权利要求1所述的高边采样电路，其特征在于，所述第一保护模块包括低压选择单元、超压保护单元，所述低压选择单元的输出端连接所述超压保护单元，

所述低压选择单元选择第一采样端电压和第二采样端电压中的最小值作为输出；

所述超压保护单元，用于在当采样电压与所述低压选择单元的输出电压之间的差模电压大于所述预设差值电压时，控制所述驱动电压下拉至所述低压选择单元的输出电压，所述采样电压表征第一采样端电压和第二采样端电压中的最大值。

5.如权利要求2所述的高边采样电路，其特征在于，所述第二保护模块包括第一跳变保护单元和第二跳变保护单元，

所述共模电压从第一电平跳变到第二电平时，所述第二电平大于所述第一电平，所述第一跳变保护单元控制所述驱动电压上拉至所述第二电平；

所述共模电压从第二电平跳变到第一电平时，所述第二跳变保护单元控制所述驱动电压下拉至所述第一电平。

6.如权利要求4所述高边采样电路，其特征在于，所述低压选择单元包括连接所述第一采样端和低压节点的第一选择路径、连接所述第二采样端和低压节点的第二选择路径，所述低压选择单元与所述超压保护单元的连接点为所述低压节点，

当所述第一采样端电压小于所述第二采样端电压时，所述第一选择路径导通；

当所述第一采样端电压大于所述第二采样端电压时，所述第二选择路径导通。

7.如权利要求4所述的高边采样电路，其特征在于，所述超压保护单元包括第一驱动路径、第二驱动路径、第一下拉路径和第二下拉路径，所述低压选择单元与所述超压保护单元的连接点为低压节点，

所述第一下拉路径连接在所述低压节点和所述驱动模块的输出端之间，所述第一驱动路径根据所述第一采样端和所述低压节点之间的差值电压产生第一驱动信号，以控制所述第一下拉路径导通；

所述第二下拉路径连接在所述低压节点和所述驱动模块的输出端之间，所述第二驱动路径根据所述第二采样端和所述低压节点之间的差值电压产生第二驱动信号，以控制所述第二下拉路径导通。

8.如权利要求6所述的高边采样电路，其特征在于，所述第一选择路径包括第一MOS管，所述第二选择路径包括第二MOS管，所述第一MOS管的栅极连接所述第二采样端、漏极连接所述第一采样端、源极连接所述低压节点，所述第二MOS管的栅极连接所述第一采样端、漏极连接所述第二采样端、源极连接所述低压节点，所述第一MOS管和所述第二MOS管为高压管。

9.如权利要求7所述的高边采样电路，其特征在于，所述第一驱动路径包括第三MOS管、第一下拉路径包括第五MOS管，第二驱动路径包括第四MOS管、第二下拉路径包括第六MOS管，所述第三MOS管的栅极和漏极连接所述第一采样端、源极连接所述低压节点，所述第五MOS管的栅极连接所述第三MOS管的源极、源极连接所述低压节点、漏极连接所述驱动模块的输出端，所述第四MOS管的栅极和漏极连接所述第二采样端、源极连接所述低压节点，所述第六MOS管的栅极连接所述第四MOS管的源极、源极连接所述低压节点、漏极连接所述驱动模块的输出端，所述第五MOS管和所述第六MOS管为高压管。

10.如权利要求5所述的高边采样电路，其特征在于，所述第一跳变保护单元包括第七MOS管和第八MOS管，所述第七MOS管中体二极管的正极连接所述第一采样端、负极连接所述驱动模块中第一充放电单元的输出端，所述第八MOS管中体二极管的正极连接所述第二采样端、负极连接所述驱动模块中第二充放电单元的输出端，所述第一充放电单元驱动所述第一开关单元导通，所述第二充放电单元驱动所述第二开关单元导通。

11.如权利要求5所述的高边采样电路，其特征在于，所述第二跳变单元包括第九MOS管、第十MOS管、第一RC延时电路和第二RC延时电路，所述第九MOS管的源极连接所述第一采样端、漏极连接所述驱动模块中第一充放电单元的输出端、栅极连接所述第一RC延时电路，所述第十MOS管的源极连接所述第二采样端、漏极连接所述驱动模块中第二充放电单元的输出端、栅极连接所述第二RC延时电路，所述第一充放电单元驱动所述第一开关单元导通，所述第二充放电单元驱动所述第二开关单元导通。

12.如权利要求3所述的高边采样电路，其特征在于，所述第一充放电单元包括第一电容和第七MOS管，所述第二充放电单元包括第二电容和第八MOS管，所述第七MOS管的漏极连接所述第一电容的正极、源极连接所述第一采样端、栅极连接所述第八MOS管的漏极，所述第八MOS管的漏极连接所述第二电容的正极、源极连接所述第二采样端、栅极连接所述第七MOS管的漏极。

13.如权利要求1所述的高边采样电路，其特征在于，所述第一开关单元包括第一开关管和第二开关管，所述第二开关单元包括第三开关管和第四开关管，所述第一开关管的漏极连接所述第二采样端、源极连接第一采样输出端、栅极连接所述驱动模块中第一充放电单元的输出端，所述第二开关管的漏极连接所述第一采样端、源极连接第二采样输出端、栅极连接所述驱动模块中第一充放电单元的输出端，所述第三开关管的漏极连接所述第一采样端、源极连接第一采样输出端、栅极连接所述驱动模块中第二充放电单元的输出端，所述第四开关管的漏极连接所述第二采样端、源极连接第二采样输出端、栅极连接所述驱动模块中第二充放电单元的输出端，所述第一开关管至所述第四开关管为高压管。

14.如权利要求13所述的高边采样电路，其特征在于，所述第一开关单元还包括第五开关管和第六开关管，所述第二开关单元还包括第七开关管和第八开关管，所述第五开关管的漏极连接所述第一开关管的源极、源极连接所述第一采样输出端、栅极连接所述第一开关管的栅极，所述第六开关管的漏极连接所述第二开关管的源极、源极连接所述第二采样输出端、栅极连接所述第二开关管的栅极，所述第七开关管的漏极连接所述第三开关管的源极、源极连接所述第一采样输出端、栅极连接所述第三开关管的栅极，所述第八开关管的漏极连接所述第四开关管的源极、源极连接所述第二采样输出端、栅极连接所述第四开关管的栅极，所述第五开关管至所述第八开关管为标压管。

15.一种电源系统，其特征在于，包括权利要求1-14任意一项所述的高边采样电路。