CN117543751A - 芯片的供电电路、芯片供电系统以及移动设备 - Google Patents
芯片的供电电路、芯片供电系统以及移动设备 Download PDFInfo
- Publication number
- CN117543751A CN117543751A CN202311348237.4A CN202311348237A CN117543751A CN 117543751 A CN117543751 A CN 117543751A CN 202311348237 A CN202311348237 A CN 202311348237A CN 117543751 A CN117543751 A CN 117543751A
- Authority
- CN
- China
- Prior art keywords
- switching tube
- power supply
- chip
- cut
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002159 abnormal effect Effects 0.000 claims abstract description 18
- 230000001276 controlling effect Effects 0.000 claims description 13
- 230000005669 field effect Effects 0.000 claims description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims description 12
- 150000004706 metal oxides Chemical class 0.000 claims description 12
- 230000001105 regulatory effect Effects 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000003750 conditioning effect Effects 0.000 claims description 5
- 230000011664 signaling Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 13
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000005856 abnormality Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0063—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
本申请涉及一种芯片的供电电路、芯片供电系统以及移动设备，该芯片的供电电路包括：第一开关管、第二开关管以及信号调节组件；第一开关管用于控制电源与芯片的供电输入端的截止或导通；第二开关管用于根据芯片的供电输出端的输出电压截止或导通，以使第一开关管截止或导通；信号调节组件用于在电源与供电输入端截止后，根据供电输出端的输出电压生成控制信号，以使第二开关管根据控制信号导通。通过本申请，解决了充电芯片异常后无法自动恢复供电的问题，实现了芯片的自动初始化。
Description
技术领域
本申请涉及设备供电技术领域，特别是涉及一种芯片的供电电路、芯片供电系统以及移动设备。
背景技术
目前，市场中的移动设备通常都带有充电芯片，若充电芯片出现异常，则无法为移动设备中的负载供电，需要对充电芯片进行初始化后才能恢复，对充芯片进行初始化即为将充电芯片与电源断开连接后再重新连接，使充电芯片恢复至正常供电状态。
现有技术中，通常是用户手动将电源与充电芯片断开后再连接，从而实现充电芯片的初始化，通过用户手动实现充电芯片初始化的方式不仅体验感较差，而且容易由于用户的误操作导致移动设备损坏。
针对相关技术中存在充电芯片异常后无法自动恢复供电的问题，目前还没有提出有效的解决方案。
发明内容
在本实施例中提供了一种芯片的供电电路、芯片供电系统以及移动设备，以解决相关技术中充电芯片异常后无法自动恢复供电的问题。
第一个方面，在本实施例中提供了一种芯片的供电电路，所述芯片的供电电路包括：第一开关管、第二开关管以及信号调节组件；
所述第一开关管的第一端与电源连接，所述第一开关管的第二端与所述芯片的供电输入端连接，所述第一开关管用于控制所述电源与所述供电输入端的截止或导通；
所述第一开关管的第三端与所述第二开关管的第一端连接，所述第二开关管的第二端与所述芯片的供电输出端连接，所述第二开关管的第三端接地；所述第二开关管用于根据所述供电输出端的输出电压截止或导通，以使所述第一开关管截止或导通；
所述信号调节组件的第一端与所述电源连接，所述信号调节组件的第二端与所述供电输出端连接，所述信号调节组件的第三端与所述第二开关管的第二端连接；所述信号调节组件用于在所述电源与所述供电输入端截止后，根据所述供电输出端的输出电压生成控制信号，以使所述第二开关管根据所述控制信号截止。
在其中的一些实施例中，当所述芯片异常时，所述供电输出端的输出电压为低电平信号，所述第二开关管用于根据所述低电平信号截止，并控制所述第一开关管截止，以使所述电源与所述供电输入端截止；
在所述电源与所述供电输入端截止后，所述信号调节组件根据所述供电输出端输出的低电平信号生成控制信号，所述控制信号为高电平信号；
所述第二开关管还用于根据所述高电平信号导通，并控制所述第一开关管导通，以使所述电源与所述供电输入端导通。
在其中的一些实施例中，所述信号调节组件包括第三开关管以及第四开关管；
所述第三开关管的第一端与所述供电输出端连接，所述第三开关管的第二端与所述第四开关管的第一端连接，第三开关的第三端接地；
所述第四开关管的第二端与所述电源连接，所述第四开关管的第三端与所述供电输出端连接；
所述第三开关管用于根据供电输出端的输出电压确定所述电源与所述供电输入端的截止或导通，并在所述电源与所述供电输入端的截止后，控制所述第四开关管的第二端与所述第四开关管的第三端导通，以使导通后的所述第四开关管根据所述供电输出端的输出电压生成控制信号。
在其中的一些实施例中，所述第三开关管用于根据所述低电平信号控制所述第四开关管的第二端与所述第四开关管的第三端导通；
所述第四开关管的第二端与所述第四开关管的第三端导通后，所述第四开关管的第三端输出高电平信号。
在其中的一些实施例中，所述第一开关管为P型开关管，所述第二开关管为N型开关管。
在其中的一些实施例中，所述第一开关管为P型金属-氧化物半导体场效应晶体管，所述第二开关管为N型金属-氧化物半导体场效应晶体管；
所述第一开关管的第一端为漏极，所述第一开关管的第二端为源极，所述第一开关管的第三端为栅极；
所述第二开关管的第一端为漏极，所述第二开关管的第二端为栅极，所述第二开关管的第三端为源极。
在其中的一些实施例中，所述第三开关管为P型开关管，所述第四开关管为N型开关管。
在其中的一些实施例中，所述第三开关管为P型金属-氧化物半导体场效应晶体管，所述第四开关管为N型金属-氧化物半导体场效应晶体管；
所述第三开关管的第一端为栅极，所述第三开关管的第二端为源极，所述第三开关管的第三端为漏极；
所述第四开关管的第一端为栅极，所述第四开关管的第二端为漏极，所述第四开关管的第三端为源极。
第二个方面，在本实施例中提供了一种芯片供电系统，包括电源以及上述第一方面任一实施例所述的芯片的供电电路，所述电源与所述第一开关管的第一端连接。
第三个方面，在本实施例中提供了一种移动设备，包括负载、芯片以及上述第二方面所述的芯片供电系统，所述负载与所述芯片的供电输出端连接。
与相关技术相比，在本实施例中提供的芯片的供电电路，当芯片异常时，芯片输出端的输出电压较低，从而通过第一开关管与第二开关管实现芯片的断电，进而在芯片断电后，通过信号调节组件生成控制信号，并将控制信号传输至第二开关管的第二端，使第二开关管根据控制信号导通，进而导通的第二开关控制第一开关管导通，实现了芯片断电后的供电复位，即实现了芯片的自动初始化过程。
本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是本申请实施例提供的一种芯片的供电电路的结构示意图；
图2是本申请实施例提供的另一种芯片的供电电路的结构示意图；
图3是本申请实施例提供的第三种芯片的供电电路的结构示意图；
图4是本申请实施例提供的一种芯片供电自动复位的流程图。
具体实施方式
为更清楚地理解本申请的目的、技术方案和优点，下面结合附图和实施例，对本申请进行了描述和说明。
除另作定义外，本申请所涉及的技术术语或者科学术语应具有本申请所属技术领域具备一般技能的人所理解的一般含义。在本申请中的“一”、“一个”、“一种”、“该”、“这些”等类似的词并不表示数量上的限制，它们可以是单数或者复数。在本申请中所涉及的术语“包括”、“包含”、“具有”及其任何变体，其目的是涵盖不排他的包含；例如，包含一系列步骤或模块(单元)的过程、方法和系统、产品或设备并未限定于列出的步骤或模块(单元)，而可包括未列出的步骤或模块(单元)，或者可包括这些过程、方法、产品或设备固有的其他步骤或模块(单元)。在本申请中所涉及的“连接”、“相连”、“耦接”等类似的词语并不限定于物理的或机械连接，而可以包括电气连接，无论是直接连接还是间接连接。在本申请中所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。通常情况下，字符“/”表示前后关联的对象是一种“或”的关系。在本申请中所涉及的术语“第一”、“第二”、“第三”等，只是对相似对象进行区分，并不代表针对对象的特定排序。
目前，市场中的移动设备通常都带有充电芯片，若充电芯片出现异常，则无法为移动设备中的负载供电，需要对充电芯片进行初始化后才能恢复，对充芯片进行初始化即为将充电芯片与电源断开连接后再重新连接，使充电芯片恢复至正常供电状态。
现有技术中，通常是用户手动将电源与充电芯片断开后再连接，从而实现充电芯片的初始化，通过用户手动实现充电芯片初始化的方式不仅体验感较差，而且容易由于用户的误操作导致移动设备损坏。
因此，如何在充电芯片出现异常后自动实现供电恢复，是一个需要解决的问题。
在本申请实施例中提供了一种芯片的供电电路，该芯片的供电电路可以应用在移动设备中，图1是本申请实施例提供的一种芯片的供电电路的结构示意图，如图1所示，该芯片可以为供电芯片，芯片包括供电输入端101以及供电输出端102，芯片的供电电路10包括第一开关管103、第二开关管104以及信号调节组件105。
其中，第一开关管103的第一端与电源106连接，第一开关管103的第二端与芯片的供电输入端101连接，第一开关管用于控制电源106与供电输入端101的截止或导通。
具体的，当第一开关管导通时，电源与供电输入端导通，从而使电源为芯片供电，当第一开关管截止时，电源106与供电输入端101截止，从而使电源停止为芯片供电。
第一开关管103的第三端与第二开关管104的第一端连接，第二开关管104的第二端与芯片的供电输出端102连接，第二开关管104的第三端接地；第二开关管用于根据供电输出端的输出电压截止或导通，以使第一开关管截止或导通。
示例性的，当供电输出端的输出电压大于或等于预设电压时，第二开关管导通，进而导通的第二开关管控制第一开关管导通。当供电输出端的输出电压小于预设电压时，第二开关管截止，进而截止的第二开关控制第一开关管截止。
需要说明的是，预设电压的数值通常较小，当供电输出端的输出电压小于预设电压时，表示芯片出现异常，预设电压可以是1V，也可以是0.5V，也可以是其他数值，在此不做限制。
信号调节组件105的第一端与电源106连接，信号调节组件105的第二端与供电输出端102连接，信号调节组件105的第三端与第二开关管104的第二端连接；信号调节组件105用于在电源与供电输入端截止后，根据供电输出端102的输出电压生成控制信号，以使第二开关管根据控制信号导通。
示例性地，信号调节组件可以根据供电输出端的输出电压的大小，确定出电源与供电输入端是否截止，即当供电输出端的输出电压小于预设电压时，电源与供电输入端截止，此时，电源停止向芯片供电，进而信号调节组件根据生成控制信号，并将控制信号传输至第二开关管的第二端，从而使第二开关管根据控制信号导通。
进一步地，当第二开关管导通后，第一开关管也导通，从而使电源与供电输入端导通，从而使电源与供电输入端截止后自动恢复，实现了芯片异常后的自动恢复。
在上述实现过程中，当芯片异常时，芯片输出端的输出电压较低，从而通过第一开关管与第二开关管实现芯片的断电，进而在芯片断电后，通过信号调节组件生成控制信号，并将控制信号传输至第二开关管的第二端，使第二开关管根据控制信号导通，进而使第一开关管导通，实现了芯片断电后的供电复位，即实现了芯片的自动初始化过程。
在其中的一些实施例中，当芯片异常时，供电输出端的输出电压为低电平信号，第二开关管用于根据低电平信号截止，并控制第一开关管截止，以使电源与供电输入端截止。
在电源与供电输入端截止后，信号调节组件根据供电输出端输出的低电平信号生成控制信号，控制信号为高电平信号。
第二开关管还用于根据高电平信号导通，并控制第一开关管导通，以使电源与供电输入端导通。
示例性地，芯片可以通过供电输出端102对移动设备中的其他设备进行供电或控制。当芯片异常后，则供电输出端的输出电压较低，即为低电平信号，第二开关管根据低电平信号截止，进而使第一开关管截止，此时电源与供电输入端自动断开连接，实现了芯片异常时的断电。
在电源与供电输入端截止后，信号调节组件根据供电输出端的输出的低电平信号生成高电平信号，并将高电平信号传输至第二开关管，从而使第二开关管根据高电平信号导通，并控制第一开关管导通，以使电源与供电输入端导通，实现了芯片断电后的自动复位。
在上述实现过程中，在芯片异常时，供电输出端输出低电平信号，从而使第一开关管和第二开关管根据低电平信号截止，实现芯片异常时的自动断电，并在芯片自动断电后，信号调节组件根据低电平信号输出高电平信号，并将高电平信号传输至第二开关管，使第二开关管根据高电平信号导通，导通后的第二开关管控制第一开关管导通，从而实现了芯片断电后的自动复位。
在其中的一些实施例中，信号调节组件包括第三开关管以及第四开关管。
第三开关管的第一端与供电输出端连接，第三开关管的第二端与第四开关管的第一端连接，第三开关的第三端接地。
第四开关管的第二端与电源连接，第四开关管的第三端与供电输出端连接。
第三开关管用于根据供电输出端的输出电压确定电源与供电输入端的截止或导通，并在电源与供电输入端的截止后，控制第四开关管的第二端与第四开关管的第三端导通，以使导通后的第四开关管根据供电输出端的输出电压生成控制信号。
图2是本申请实施例提供的另一种芯片的供电电路的结构示意图，如图2所示，信号调节组件105包括第三开关管1051以及第四开关管1052，第三开关管1051的第一端与供电输出端102连接，第三开关管1051的第二端与第四开关管1052的第一端连接，第三开关管1051的第三端接地。
第四开关管1052的第二端与电源106连接，第四开关管1052的第三端与供电输出端102连接。
第三开关管可以根据供电输出端的输出电压确定电源与供电输入端的截止或导通，具体的，当供电输出端的输出电压大于或等于预设电压时，第三开关管导通，导通的第三开关管控制第四开关管截止，即导通的第三开关管控制第四开关管的第二端与第四开关管的第三端截止。
当供电输出端的输出电压低于预设电压时，电源与供电输入端截止，第三开关管截止，从而控制第四开关管导通，即截止的第三开关管控制第四开关管的第二端与第四开关管的第三端导通，从而使导通后的第四开关管生成控制信号，并将控制信号传输至第二开关管，以使第二开关管导通，导通的第二开关控制第一开关导通，从而使电源与供电输入端导通。
在上述实现过程中，通过第三开关管确定电源与供电输入端的连接状态，并在电源与供电输入端导通时，控制第四开关管截止，在电源与供电输入端截止时，控制第四开关导通，使导通后的第四开关管生成控制信号，进而使第二开关管根据控制信号导通，并控制第一开关管导通，从而实现了芯片供电的自动复位。
在其中的一些实施例中，第三开关管用于根据低电平信号控制第四开关管的第二端与第四开关管的第三端导通。
第四开关管的第二端与第四开关管的第三端导通后，第四开关管的第三端输出高电平信号。
示例性地，当芯片异常时，供电输出端输出低电平信号，第三开关管截止，并控制第四开关管的第二端与第四开关管的第三端导通。
第四开关管的第二端与第四开关管的第三端导通后，电源通过第四开关管将电信号传输至供电输出端，从而使供电输出端产生高电平信号，由于第二开关管与供电输出端连接，则第二开关管检测到高电平信号后导通，导通后的第二开关管控制第一开关管导通，即电源与供电输入端导通。
当芯片恢复供电后，供电输出端输出高电平信号，第三开关管检测到高电平信号后导通，从而控制第四开关管截止。
在上述实现过程中，当供电输出端输出低电平信号后，第三开关管截止，并控制第四开关管导通，进而通过导通后的第四开关管产生高电平信号，并将高电平信号传输至供电输出端，进一步地，通过供电输出端的高电平信号实现电源与供电输入端的自动复位。
在其中的一些实施例中，第一开关管为P型开关管，第二开关管为N型开关管。
在其中的一些实施例中，第一开关管为P型金属-氧化物半导体场效应晶体管，第二开关管为N型金属-氧化物半导体场效应晶体管。
第一开关管的第一端为漏极，第一开关管的第二端为源极，第一开关管的第三端为栅极。
第二开关管的第一端为漏极，第二开关管的第二端为栅极，第二开关管的第三端为源极。
示例性地，图3是本申请实施例提供的第三种芯片的供电电路的结构示意图，如图3所示，第一开关管103为P型开关管，第二开关管104为N型开关管。
具体的，第一开关管103为P型mos管，第二开关管104为N型mos管。第一开关管103的第一端为漏极，与电源106连接，第一开关管103的第二端为源极，与供电输入端101连接，第一开关管103的第三端为栅极。
第二开关管104的第一端为漏极，与第一开关管103的栅极连接，第二开关管104的第二端为栅极，与供电输出端连接，第二开关管104的第三端为源极并接地。当芯片异常时，供电输出端输出低电平信号，从而使第二开关管104截止，进而控制第一开关管103截止，实现了电源与供电输入端的断开，从而实现了芯片的自动断电。
在其中的一些实施例中，第三开关管为P型开关管，第四开关管为N型开关管。
在其中的一些实施例中，第三开关管为P型金属-氧化物半导体场效应晶体管，第四开关管为N型金属-氧化物半导体场效应晶体管。
第三开关管的第一端为栅极，第三开关管的第二端为源极，第三开关管的第三端为漏极。
第四开关管的第一端为栅极，第四开关管的第二端为漏极，第四开关管的第三端为源极。
示例性地，如图3所示，第三开关管1051为P型开关管，第四开关管1052为N型开关管。
具体的，第三开关管1051为P型mos管，第四开关管1052为N型mos管。
第三开关管1051的第一端为栅极，与供电输出端102连接，第三开关管1051的第二端为源极，与第四开关管1052的第一端连接，第三开关管1051的第三端为漏极并接地。
第四开关管1052的第一端为栅极，第四开关管1052的第二端为漏极，与电源106连接，第四开关管1052的第三端为源极，与供电输出端102连接。
当第一开关管断电后，第三开关管根据供电输出端的低电平信号断开，从而控制第四开关管闭合，当第四开关管闭合后，电源通过第四开关管给供电输出端供电，进而使供电输出端的电平信号被拉高，供电输出端拉高的电平信号使第二开关管导通，并控制第一开关管导通，实现了芯片的自动初始化，并使芯片重新工作。
图4是本申请实施例提供的一种芯片供电自动复位的流程图，如图4所示，该流程图包括：
步骤S401：芯片异常，供电输出端输出低电平信号，第二开关管断开，第一开关管断开。
具体的，当芯片异常时，供电输出端没电，则输出低电平信号，这时第二开关管断开会被关断掉，第一开关管由于第二开关管不导通，也被关断，从而断开电源和芯片之间的通路。
步骤S402：第一开关管断开后，第三开关管断开，第四开关管导通。
进一步地，供电输出端没电后，第三开关管被断开，从而控制第四开关管导通。
步骤S403：第四开关管导通后，供电输出端变为高电平信号。
具体的，当第四开关管导通后，供电输出端由于电源的供电，电平信号被拉高。
步骤S404：高电平信号使第二开关管导通，从而控制第一开关管导通。
进一步地，高电平信号使第二开关管导通，从而控制第一开关管导通，即重新导通电源与供电输入端的连接，实现芯片的初始化，使芯片重新恢复工作。
需要说明的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
本申请实施例还提供了一种芯片供电系统，该供电系统包括：电源以及上述任一项实施例所述的芯片的供电电路，电源与第一开关管的第一端连接，通过该芯片供电系统，可以为移动设备供电，并实现移动设备中芯片的自动初始化。
本申请实施例还提供了一种移动设备，包括负载、芯片以及上述任一项实施例所述的芯片供电系统，负载与芯片的供电输出端连接，从而使该移动设备能够自动实现芯片的初始化。
需要说明的是，本申请所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等)，均为经用户授权或者经过各方充分授权的信息和数据。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-OnlyMemory，ROM)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(ReRAM)、磁变存储器(Magnetoresistive Random Access Memory，MRAM)、铁电存储器(Ferroelectric Random Access Memory，FRAM)、相变存储器(Phase Change Memory，PCM)、石墨烯存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器等。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。
Claims (10)
1.一种芯片的供电电路，其特征在于，所述芯片的供电电路包括：第一开关管、第二开关管以及信号调节组件；
所述第一开关管的第一端与电源连接，所述第一开关管的第二端与所述芯片的供电输入端连接，所述第一开关管用于控制所述电源与所述供电输入端的截止或导通；
所述第一开关管的第三端与所述第二开关管的第一端连接，所述第二开关管的第二端与所述芯片的供电输出端连接，所述第二开关管的第三端接地；所述第二开关管用于根据所述供电输出端的输出电压截止或导通，以使所述第一开关管截止或导通；
所述信号调节组件的第一端与所述电源连接，所述信号调节组件的第二端与所述供电输出端连接，所述信号调节组件的第三端与所述第二开关管的第二端连接；所述信号调节组件用于在所述电源与所述供电输入端截止后，根据所述供电输出端的输出电压生成控制信号，以使所述第二开关管根据所述控制信号导通。
2.根据权利要求1所述的芯片的供电电路，其特征在于，当所述芯片异常时，所述供电输出端的输出电压为低电平信号，所述第二开关管用于根据所述低电平信号截止，并控制所述第一开关管截止，以使所述电源与所述供电输入端截止；
在所述电源与所述供电输入端截止后，所述信号调节组件根据所述供电输出端输出的低电平信号生成控制信号，所述控制信号为高电平信号；
所述第二开关管还用于根据所述高电平信号导通，并控制所述第一开关管导通，以使所述电源与所述供电输入端导通。
3.根据权利要求2所述的芯片的供电电路，其特征在于，所述信号调节组件包括第三开关管以及第四开关管；
所述第三开关管的第一端与所述供电输出端连接，所述第三开关管的第二端与所述第四开关管的第一端连接，第三开关的第三端接地；
所述第四开关管的第二端与所述电源连接，所述第四开关管的第三端与所述供电输出端连接；
所述第三开关管用于根据供电输出端的输出电压确定所述电源与所述供电输入端的截止或导通，并在所述电源与所述供电输入端的截止后，控制所述第四开关管的第二端与所述第四开关管的第三端导通，以使导通后的所述第四开关管根据所述供电输出端的输出电压生成控制信号。
4.根据权利要求3所述的芯片的供电电路，其特征在于，所述第三开关管用于根据所述低电平信号控制所述第四开关管的第二端与所述第四开关管的第三端导通；
所述第四开关管的第二端与所述第四开关管的第三端导通后，所述第四开关管的第三端输出高电平信号。
5.根据权利要求1所述的芯片的供电电路，其特征在于，所述第一开关管为P型开关管，所述第二开关管为N型开关管。
6.根据权利要求5所述的芯片的供电电路，其特征在于，所述第一开关管为P型金属-氧化物半导体场效应晶体管，所述第二开关管为N型金属-氧化物半导体场效应晶体管；
所述第一开关管的第一端为漏极，所述第一开关管的第二端为源极，所述第一开关管的第三端为栅极；
所述第二开关管的第一端为漏极，所述第二开关管的第二端为栅极，所述第二开关管的第三端为源极。
7.根据权利要求3所述的芯片的供电电路，其特征在于，所述第三开关管为P型开关管，所述第四开关管为N型开关管。
8.根据权利要求7所述的芯片的供电电路，其特征在于，所述第三开关管为P型金属-氧化物半导体场效应晶体管，所述第四开关管为N型金属-氧化物半导体场效应晶体管；
所述第三开关管的第一端为栅极，所述第三开关管的第二端为源极，所述第三开关管的第三端为漏极；
所述第四开关管的第一端为栅极，所述第四开关管的第二端为漏极，所述第四开关管的第三端为源极。
9.一种芯片供电系统，其特征在于，包括电源以及权利要求1至8中任一项所述的芯片的供电电路，所述电源与所述第一开关管的第一端连接。
10.一种移动设备，其特征在于，包括负载、芯片以及权利要求9所述的芯片供电系统，所述负载与所述芯片的供电输出端连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311348237.4A CN117543751A (zh) | 2023-10-17 | 2023-10-17 | 芯片的供电电路、芯片供电系统以及移动设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311348237.4A CN117543751A (zh) | 2023-10-17 | 2023-10-17 | 芯片的供电电路、芯片供电系统以及移动设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117543751A true CN117543751A (zh) | 2024-02-09 |
Family
ID=89785057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311348237.4A Pending CN117543751A (zh) | 2023-10-17 | 2023-10-17 | 芯片的供电电路、芯片供电系统以及移动设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117543751A (zh) |
-
2023
- 2023-10-17 CN CN202311348237.4A patent/CN117543751A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI640990B (zh) | 升壓保護電路 | |
| CN107667326B (zh) | 双存储器平台中的功率管理 | |
| CN106356097B (zh) | 一种防止数据丢失的保护方法和装置 | |
| US8942027B1 (en) | Memory storage circuit and method of driving memory storage circuit | |
| US9122636B2 (en) | Hard power fail architecture | |
| US9728253B2 (en) | Sense circuit for RRAM | |
| US20130334885A1 (en) | Power source and power source control circuit | |
| US20150091615A1 (en) | Embedded Non-volatile Memory Circuit for Implementing Logic Functions Across Periods of Power Disruption | |
| US20180337676A1 (en) | Semiconductor apparatus including a power gating circuit and a repair method of the semiconductor apparatus | |
| CN114421585A (zh) | 并联电源系统控制方法、装置、设备及存储介质 | |
| CN117543751A (zh) | 芯片的供电电路、芯片供电系统以及移动设备 | |
| US11205488B2 (en) | Apparatuses and methods for transistor protection by charge sharing | |
| CN108762455A (zh) | 一种芯片上电复位电路 | |
| CN112017715B (zh) | 阻变存储器及其保护电路 | |
| WO2004012198A1 (ja) | 複合記憶回路及び同複合記憶回路を有する半導体装置 | |
| JP7028756B2 (ja) | レコーダおよび終了方法 | |
| CN104199752A (zh) | 一种故障恢复电路及装置 | |
| CN104979014A (zh) | 电阻式存储器件 | |
| KR20160148390A (ko) | 메모리 시스템 | |
| US12021411B2 (en) | Auxiliary power management device and electronic system including the same | |
| CN105678198A (zh) | 一种电子设备及其控制方法 | |
| TWI744095B (zh) | 記憶體電路及記憶體編程方法 | |
| US20220209573A1 (en) | Auxiliary power management device and electronic system including the same | |
| US9632551B2 (en) | Circuitry and methods for switching power | |
| CN116301293A (zh) | 省电控制电路、方法、电子设备及服务器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |