CN117528950A - Led电路板的制备方法以及电路板 - Google Patents

Abstract

本申请提供了一种LED电路板的制备方法以及电路板，涉及印刷电路技术领域，用以改善锡膏图案化的精度以及Pitch值受钢网的限制而无法进一步提高的问题。该LED电路板的制备方法包括：提供一基板；在基板的一表面上沉积锡膏，以形成锡膏层；对所述锡膏层进行图案化，以形成图案化的锡膏焊盘；在所述锡膏焊盘上形成器件。

Description

LED电路板的制备方法以及电路板

技术领域

本申请涉及印刷电路技术领域，尤其涉及一种LED电路板的制备方法以及电路板。

背景技术

目前Mini/Micro-LED发展成为未来显示技术的热点之一，和目前的LCD、OLED显示器件相比，具有反应快、高色域、低能耗等优势。但技术难点多且复杂，对于高速转移技术便是其中重要的一个技术瓶颈。目前，转移技术中包含在基板上图案化锡膏，具体方式是采用钢网印刷，该种方式会存在一定的问题。如：采用钢网印刷，图案化的锡膏层受到钢网孔径大小的限制，锡膏图案化的精度以及Pitch值的缩小均会受到钢网限制。

发明内容

有鉴于此，本申请提供一种LED电路板的制备方法以及电路板，用以改善锡膏图案化的精度以及Pitch值的降低程度受钢网的限制而无法进一步提高的问题。

而本申请为解决上述技术问题所采用的技术方案为：

第一方面，本申请提供了一种LED电路板的制备方法，所述LED电路板的制备方法包括：

提供一基板；

在所述基板的一表面上沉积锡膏，以形成锡膏层；

对所述锡膏层进行图案化，以形成图案化的锡膏焊盘；

在所述锡膏焊盘上形成器件。

在本申请部分实施例中，所述锡膏层覆盖整个所述表面。

在本申请部分实施例中，采用物理气相沉积的方式在所述表面上沉积锡膏，以形成所述锡膏层。

在本申请部分实施例中，所述对所述锡膏层进行图案化，以形成图案化的锡膏焊盘，包括：采用LDI制程对所述锡膏层进行图案化，以形成图案化的锡膏焊盘。

在本申请部分实施例中，所述锡膏层的厚度为5um至30um。

在本申请部分实施例中，所述锡膏层背离所述基板的表面平行于所述基板。

在本申请部分实施例中，所述对所述锡膏层进行图案化，以形成图案化的锡膏焊盘，包括：

对所述锡膏层进行防焊曝光处理；

对曝光处理后的锡膏层进行显影处理；

对显影处理后的锡膏层进行刻蚀，以图案化为若干个锡膏焊盘。

在本申请部分实施例中，所述在所述锡膏焊盘上形成器件，包括：采用表面贴装技术，将所述器件贴装于所述锡膏焊盘上。

在本申请部分实施例中，所述锡膏焊盘形成有若干个，若干个所述锡膏焊盘呈矩阵排布。

第二方面，本申请提供了一种电路板，所述电路板通过如第一方面所述的LED电路板的制备方法所制得。

综上，由于采用了上述技术方案，本申请至少包括如下有益效果：

本申请所提供的一种LED电路板的制备方法以及电路板，主要通过在基板上沉积锡膏形成锡膏层，再对该锡膏层进行图案化，形成锡膏焊盘，器件形成与锡膏焊盘上。通过这一方式形成锡膏焊盘相较于采用钢网，利用钢网的孔径形成锡膏焊盘而言，该种方式形成的锡膏焊盘精度更高，相邻两锡膏焊盘之间的距离能够做到更小，而不受钢网孔径大小的限制。通过对锡膏层进行图案化，能够较大程度地提高相邻锡膏焊盘之间的精度，从而做到尽可能地减小Pitch值，使电路板能够做到更小。对于电路板尺寸做得更小，精度更高的发展而言，本申请所提供的制备方法因不受铜网自身结构的限制，扩大了电路板尺寸做得更小，精度更高的上限。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面描述中的附图仅仅涉及本申请的一些实施例，而非对本申请的限制，其中：

图1为本申请实施例所提供的一种LED电路板的结构示意图；

图2为本申请实施例所提供的一种LED电路板的制作过程示意图；

图3为本申请实施例所提供的一种LED电路板的制备方法的流程示意图。

附图标记说明：

1、基板；2、锡膏层；21、锡膏焊盘；3、器件。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下获得的所有其他实施例，都属于本申请所保护的范围。

在本申请的描述中，需要理解的是，词语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义为两个或两个以上，除非另有明确具体的限定。

在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为示例性”的任何实施例不一定被解释为比其他实施例更优选或更具优势。为使本领域任何技术人员能够实现和使用本申请，给出了以下描述。在以下描述，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其他实例中，不会对已知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理的最广范围相一致。

为便于理解本申请的方案，在此对附图中标号所使用的样条曲线以及箭头进行说明：对于不带箭头的样条曲线所指示的部件为实体部件，即具有实体结构的部件；对于带有箭头的样条曲线所指示的部件为虚体部件，即没有实体结构的部件。

目前随着MiniLED(尺寸在100微米量级的LED芯片)和MircoLED(尺寸在50微米量级的LED芯片)的发展，MiniLED电路板和MircoLED电路板(二者可统称为小尺寸LED电路板)上设计的Pitch值越来越小。而目前在高精度、高速转移技术上，仍存在一定的技术瓶颈。转移技术大致分为①锡膏或者助焊剂图案化；②芯片(LED&驱动器件)转移到基板；③SPI检查；④回流焊4个步骤。其中锡膏图案化的精度决定了可支持的最小LED尺寸，进一步影响Pitch的大小，从而决定Mini LED或者MircoLED的Pitch值的下限范围，因此高精度锡膏工艺在Mini LED和MircoLED整个制备过程过程中都显得尤为重要。

对应的，目前对于锡膏图案化，通常采取如下方式：

利用钢网印刷使锡膏图案化(锡膏中含有助焊剂)至基板上，实现锡膏的高精度，然后回流焊，使锡膏融化、固化，起到精准连接器件与基板的目的，从而实现更小的Pitch值。Pitch值是指相邻两焊盘中，其中一焊盘的中心到另一相邻焊盘的中心的距离。但该种方式，需要采用到钢网，利用钢网进行锡膏的印刷图案化，便不可避免的会受到钢网自身结构的影响限制。具体地，钢网上形成的若干网孔相邻距离以及若干网孔自身孔径的大小均没办法做到足够小，导致电路板的Pitch值下限值因钢网自身结构的原因，而无法突破至更小的Pitch值。在基板上形成锡膏的方式，目前MiniLED电路板的Pitch值一般在0.3um至1.0mm之间，MircoLED电路板的Pitch值一般小于或者等于0.3mm。举例说明：若pitch值为0.4mm的Mini-LED直显，采用34*58um的Micro-LED芯片，其两个焊盘之间的间距小于20um。这种情况下，若采用钢网的方式对锡膏图案化，可行性便不高。因为受钢网自身结构的限制，锡膏精度主要取决于钢网开孔精度，一般钢网的开孔精度约为10um至20um左右，所以若需要制作Pitch值较低的电路板，显然钢网的方式便不太适合。

基于上述问题，请参见图1至图3，本申请提供了一种LED电路板的制备方法，该制备方法包括：

S1、提供一基板1；

S2、在基板1的一表面上沉积锡膏，以形成锡膏层2；

S3、对锡膏层2进行图案化，以形成图案化的锡膏焊盘21；

S4、在锡膏焊盘21上形成器件3。

本申请所提供的技术方案，主要是通过在基板1上沉积锡膏，以形成锡膏层2，作为后续器件3连接的基础层。随后，对形成的锡膏层2进行图案，根据实际情况的需要，使锡膏层2形成实际情况所需要的锡膏焊盘21。对于锡膏焊盘21，其数量不做限定，根据实际情况而定。在本实施例中，锡膏焊盘21形成有若干个，对于若干个锡膏焊盘21的排布方式，不做限定，根据实际情况的需要而进行排列即可。最后，在所形成的锡膏焊盘21上形成器件3，使器件3能与对应的锡膏焊盘21连接。这里的器件3不做限定，其可以是发光器件3，如灯珠；也可以是电阻等，以及对于器件3的数量和种类也不做限定。

在一些实施例中，对于在基板1上形成的锡膏层2，形成过程是直接基于基板1进行整面沉积形成。锡膏层2覆盖基板1朝向锡膏层2的表面的整面区域，即基板1朝向锡膏层2的一侧表面上全部被锡膏所覆盖。在基板1整面形成锡膏层2相较于仅在基板1的一部分区域形成锡膏层2而言，在制备过程中，沉积锡膏更加方便，以及对于保证锡膏层2均匀厚度的精度也更容易。

在一些实施例中，对于锡膏层2的成型，本实施例采用的是PVD制程的方式，这里的PVD制程是指物理气相沉积(Physical Vapor Deposition，PVD)，具体指在电场作用下，形成的等离子体中，块体材料被溅射出来，而沉积在工件表面，形成一定厚度的薄膜。简而言之，锡膏便是通过PVD设备溅射至基板1上，从而在基板1上形成一层薄膜，本实施例中称该薄膜为锡膏层2。利用PVD设备对锡膏进行溅射沉积，有利于控制沉积在基板1上的锡膏层2的厚度，尽可能使位于基板1上的锡膏层2的厚度分布均匀，使后面在锡膏上形成的各器件3能够形成在同等厚度的锡膏层2上，有利于提高电路板的光学均一性，避免后续使用该电路板的显示面板出现显示不均的情况。

在一些实施例中，对于基板1的制作，本实施例采用Array制程制作。对于Array制程，属于现有技术，在此不再过多描述。在基板1形成后，会在基板1朝向锡膏层2一侧的表面上图案化，以形成一定的线路。对于图案化后的基板1，在基板1上沉积锡膏，在有图案线路的区域和无图案线路的区域，会形成不同厚度的锡膏，部分锡膏会用于覆盖或者填充图案线路。但为确保后续与锡膏层2连接的若干器件3之间的光学均一性，在本实施例中，在沉积锡膏层2时，使锡膏层2背离基板1的表面处于同一水平面。

在一些实施例中，对于锡膏层2的厚度，可控制在5um至30um之间，具体成型的厚度，根据实际情况而定，在此不做限定。在本实施例中，锡膏层2的厚度为10um、15um、20um、30um均可。

在一些实施例中，对于前述的对锡膏层2图案化，以形成图案化的锡膏焊盘21，包括：采用LDI制程对锡膏层2进行图案化，以形成图案化的锡膏焊盘21。所谓的LDI制程是指激光直接成像制程，即通过激光对锡膏层2进行刻蚀，从而刻蚀出所需要的目标图案，形成锡膏焊盘21。利用LDI制程对锡膏层进行图案化，不会受光刻机或者钢网自身结构的限制，能够进一步缩小Pitch值，得到尺寸更小、精度更高的电路板。

当然，在一些实施例中，对于锡膏层的图案化过程，还可以采取以下方案：

对锡膏层2进行防焊曝光处理；

对曝光处理后的锡膏层2进行显影处理；

对显影处理后的锡膏层2进行刻蚀，以图案化为若干个锡膏焊盘21。

首先对锡膏层2进行防焊曝光处理，防焊处理的目的是将基板1上的所有线路及铜面都覆盖住，防止造成短路，并节省焊锡的用量。对于曝光处理，采用的是LDI曝光方式，LDI是指激光直接成像技术，曝光过程中的参数如下：PE值设定30μm；曝光能量：1000-1200mj/cm2(IC面)，800-1000mj/cm2(灯珠面)。采用LDI曝光方式应用在防焊曝光工序上，可以省去曝光过程中的底片工序，节省装卸底片时间和成本，以及减少了因底片涨缩引发的偏差；并可直接将CAM资料成像在电路板上，省去CAM制作工序；另外还可提高图像解析度和生产良率。

其次，对于显影处理，主要是为了把需要的位置利用影像转移显漏出来；最后对显影处理后的锡膏层2进行刻蚀，即将显影处理后不需要的锡膏剥离掉，以形成若干彼此分离且相邻的锡膏焊盘21。这里的锡膏焊盘21直接通过锡膏层2成型，相较于部分现有技术中，在已成型的焊盘上沉积锡膏而言，本申请中的锡膏焊盘21成型更加简单且精度更高，避免了在若干焊盘上沉积锡膏的过程以及风险。

需要说明的是，对于上述两种图案化的方式，具体采取何种方式，不做限定，工作人员可根据实际情况进行选择。

在一些实施例中，对于在锡膏焊盘21上形成器件3，所采用的技术为表面贴装技术(Surface Mounting Technology，SMT)。具体过程为：在基板1上划定出多个贴片区，每个贴片区内均包含有一定数量的锡膏焊盘21；然后选取需要进行贴片的器件3，如LED灯珠，再选取需要被贴片的贴片区；在贴片区和待贴片器件3均选取好后，移动基板1或者待贴片器件3，或者两者朝向彼此移动，不做限定，将待贴片器件3贴装于对应的贴片区中的锡膏焊盘21上。在器件3贴装于锡膏焊盘21时，需要确保器件3的引脚与锡膏焊盘21粘合，并且下压器件3，使锡膏焊盘21上的锡膏增大与器件3的接触面积，充分使锡膏与器件3粘合。后续，若干待贴片器件3与锡膏焊盘21之间的贴装均重复上述过程即可。

通过PVD工艺和LDI工艺，在基板1上形成若干锡膏焊盘21，对于若干锡膏焊盘21的排布方式，根据实际情况选择。为便于理解若干锡膏焊盘21的排布方式具有多样性，下面对锡膏焊盘21的排布进行简单举例说明：

第一种，在锡膏层2图案化过程中，剥离部分锡膏，使锡膏层2成型为若干呈矩阵排布的锡膏焊盘21，该种排布方式，较为规则，在对锡膏层2图案化过程中，较为简单，且对于相邻锡膏焊盘21之间的精度也更容易把控；

第二种，对锡膏层2首先进行分区，如一区、二区、三区、四区以及五区等，然后对每一区内的锡膏层2进行图案化，每一区内图案化后的若干锡膏焊盘21可呈阵列排布，也可呈不规则排布，不做限定。每一区之间的排布也可呈阵列排布，或者非阵列排布，不做限定。

第三种，在锡膏层2图案化过程中，剥离部分锡膏，使锡膏层2成型为若相邻排布的锡膏焊盘21，且相邻锡膏焊盘21之间呈错位排列。

以上，仅为若干锡膏焊盘21排列方式的部分举例，其排列方式无法穷举，在此便不做过多描述。对于锡膏焊盘21具体采用何种排列方式，需要根据实际情况，如后续器件3的排布以及器件3的种类进行选择，不做限定。

本申请还提供了一种电路板，该电路板由上述任一实施例种所述的LED电路板的制备方法所制得，其具有与前述制备方法所制作出的电路板相同的有益效果，能够实现拥有更小Pitch值的电路板。

上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述详细披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。

同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一个替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。

同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个申请实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。

针对本申请引用的每个专利、专利申请、专利申请公开物和其他材料，如文章、书籍、说明书、出版物、文档等，特此将其全部内容并入本申请作为参考，但与本申请内容不一致或产生冲突的申请历史文件除外，对本申请权利要求最广范围有限制的文件(当前或之后附加于本申请中的)也除外。需要说明的是，如果本申请附属材料中的描述、定义、和/或术语的使用与本申请内容有不一致或冲突的地方，以本申请的描述、定义和/或术语的使用为准。

Claims (10)

1.一种LED电路板的制备方法，其特征在于，包括：

提供一基板；

在所述基板的一表面上沉积锡膏，以形成锡膏层；

对所述锡膏层进行图案化，以形成图案化的锡膏焊盘；

在所述锡膏焊盘上形成器件。

2.根据权利要求1所述的LED电路板的制备方法，其特征在于，所述锡膏层覆盖整个所述表面。

3.根据权利要求1所述的LED电路板的制备方法，其特征在于，采用物理气相沉积的方式在所述表面上沉积锡膏，以形成所述锡膏层。

4.根据权利要求1所述的LED电路板的制备方法，其特征在于，所述对所述锡膏层进行图案化，以形成图案化的锡膏焊盘，包括：采用LDI制程对所述锡膏层进行图案化，以形成图案化的锡膏焊盘。

5.根据权利要求1所述的LED电路板的制备方法，其特征在于，所述锡膏层的厚度为5um至30um。

6.根据权利要求1所述的LED电路板的制备方法，其特征在于，所述锡膏层背离所述基板的表面平行于所述基板。

7.根据权利要求1所述的LED电路板的制备方法，其特征在于，所述对所述锡膏层进行图案化，以形成图案化的锡膏焊盘，包括：

对所述锡膏层进行防焊曝光处理；

对曝光处理后的锡膏层进行显影处理；

对显影处理后的锡膏层进行刻蚀，以图案化为若干个锡膏焊盘。

8.根据权利要求1至7任一项所述的LED电路板的制备方法，其特征在于，所述在所述锡膏焊盘上形成器件，包括：采用表面贴装技术，将所述器件贴装于所述锡膏焊盘上。

9.根据权利要求8所述的LED电路板的制备方法，其特征在于，所述锡膏焊盘形成有若干个，若干个所述锡膏焊盘呈矩阵排布。

10.一种电路板，其特征在于，所述电路板通过如权利要求1至9任一项所述的LED电路板的制备方法所制得。