CN117528307A - 一种pdm麦克风数据传输系统 - Google Patents

一种pdm麦克风数据传输系统 Download PDF

Info

Publication number
CN117528307A
CN117528307A CN202311675940.6A CN202311675940A CN117528307A CN 117528307 A CN117528307 A CN 117528307A CN 202311675940 A CN202311675940 A CN 202311675940A CN 117528307 A CN117528307 A CN 117528307A
Authority
CN
China
Prior art keywords
pdm
data
signal
channel data
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311675940.6A
Other languages
English (en)
Inventor
李晓宇
葛健
曹宏
刘加
刘德广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Huacong Zhijia Technology Co ltd
Original Assignee
Beijing Huacong Zhijia Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Huacong Zhijia Technology Co ltd filed Critical Beijing Huacong Zhijia Technology Co ltd
Priority to CN202311675940.6A priority Critical patent/CN117528307A/zh
Publication of CN117528307A publication Critical patent/CN117528307A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/08—Mouthpieces; Microphones; Attachments therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本发明涉及数字音频采集技术领域，尤其是指一种PDM麦克风数据传输系统。本发明所述的PDM麦克风数据传输系统，通过FPGA先分别对PDM_LEFT和PDM_RIGHT这两个信号进行采样，并找出左、右声道数据在信号中的位置，FPGA可以检测该脉冲信号的上升沿和下降沿时刻，并以其中间时刻作为数据的采样点，之后每间隔一个时钟周期T对左声道数据或右声道数据进行采样。这样无论PDM麦克风和FPGA之间的导线有多长，信号传输延时有多大，FPGA总能准确地采样PDM数据信号，并传输至PDM接收设备，解决了现有技术中随着PDM麦克风与接收设备之间的距离增大，信号传输时间变长，接收设备是否能采样到正确的数据信号与信号在导线上的传输时间呈周期性规律的问题。

Description

一种PDM麦克风数据传输系统
技术领域
本发明涉及数字音频采集技术领域，尤其是指一种PDM麦克风数据传输系统。
背景技术
PDM麦克风是基于MEMS(Microelectro Mechanical Systems，即微机电系统)传感器制造，使用PDM(Pulse Density Modulation，即脉冲密度调制)方式传输的麦克风。
如图1所示，PDM方式传输只需要两根线(时钟和数据)即可传输左、右两个声道的数据。主设备(图中为接收设备)给两个从设备(图中为麦克风)提供时钟，从设备分别在时钟的上升沿(左声道)和下降沿(右声道)将数据输出到数据线上，主设备分别在时钟的下降沿和上升沿进行左声道和右声道的数据采样。
PDM_CLK的时钟周期为T,信号的上升沿和下降沿时间为tedge。PDM_LEFT为左声道麦克风数据信号，其在PDM_CLK的上升沿后经过一段时间tdv输出并保持信号到下一个下降沿后经过一段时间tdz输出高阻态，输出并保持信号的时长为T/2-tedge；PDM_RIGHT为右声道麦克风数据信号，其在PDM_CLK的下降沿后经过一段时间tdv输出并保持信号到下一个上升沿后经过一段时间tdz输出高阻态，输出有效信号的时长T/2-tedge。直接将左右声道的输出信号连在一起(即PDM_DATA信号)，则PDM_DATA信号线上交替出现左、右声道的数据。
PDM接收设备在PDM_CLK的下降沿采样左声道数据，在PDM_CLK的上升沿采样右声道数据。在左、右声道采样点之前信号的建立时间为tsetup，之后信号的保持时间为thold。接收设备会要求tsetup与thold的最小值保证数据可以被正确采集。
理想情况下认为tdv＝tdz＝tsetup＝thold＝(T/2–tedge)/2。因为PDM麦克风主要应用于手机、平板等小型设备，主设备到从设备之间距离很短，信号在导线上的传输时间可以忽略不计。
由于PDM传输方式为主设备输出时钟信号到从设备，从设备再根据时钟信号输出数据信号到主设备，所以信号传输的距离为主设备到从设备距离的2倍。随着主设备与从设备间距离增大信号在导线上传输的时间就不能忽略并且可能导致主设备接收数据时采样出错；并且，我们发现，随着PDM麦克风与接收设备之间的距离增大，信号传输时间变长，接收设备是否能采样到正确的数据信号与信号在导线上的传输时间呈周期性规律。
举例说明，假设信号上升沿与下降沿的时间tedge为5ns，信号建立时间tsetup的最小值tminsetup为10ns，信号保持时间thold的最小值tminhold为5ns,PDM_CLK的频率为3.072MHz(即周期T为1/3.072MHz＝326ns)；
设n为大于等于0的整数，可以得到以下结论：
当信号在导线上的传输时间大于0并且小于nT+(T/2-tedge)/2-tminhold＝326n+74(ns)时可以采样到正确的数据信号；
当信号在导线上的传输时间大于nT/2+(T/2-tedge)/2-tminhold＝163n+74(ns)并且小于nT/2+(T/2-tedge)/2+tedge+tminsetup＝163n+94(ns)时无法采样到稳定的数据信号；
当信号在导线上的传输时间大于nT+(T/2-tedge)/2+tedge+tminsetup＝326n+94(ns)并且小于nT+T/2+(T/2–tedge)/2-tminhold＝326n+237(ns)时采样到的左、右声道数据交换；
当信号在导线上的传输时间大于nT+T/2+(T/2–tedge)/2+tedge+tminsetup＝326n+257(ns)并且小于nT+T＝326n+326(ns)时可以采样到正确的数据信号。
假设电信号在导线中的传播速度为光速(3.0*10^8m/s，即0.3m/ns)时,因为信号传输的距离为主设备到从设备距离的2倍可得到以下结论：
当主设备与从设备之间的距离大于0并且小于(326n+74)*0.3/2＝48.9n+11.1(m)时采样到正确的数据信号；
当主设备与从设备之间的距离大于(163n+74)*0.3/2＝24.45n–11.1(m)并且小于(163n+94)*0.3/2＝24.45n+14.1(m)时无法采样到稳定的数据信号；
当主设备与从设备之间的距离大于(236n+94)*0.3/2＝48.9n–14.1(m)并且小于(236n+237)*0.3/2＝48.9n+35.55(m)时采样到左、右声道交换的数据；
当主设备与从设备之间的距离大于(236n+257)*0.3/2＝48.9n–38.55(m)并且小于(326n+326)*0.3/2＝48.9n+48.9(m)时采样到正确的数据信号。
举例说明，当n取0时，可得到以下结论：
当主设备与从设备之间的距离大于0并且小于11.1(m)时采样到正确的数据信号；
当主设备与从设备之间的距离大于11.1(m)并且小于14.1(m)时无法采样到稳定的数据信号；
当主设备与从设备之间的距离大于14.1(m)并且小于35.55(m)时采样到左、右声道交换的数据；
当主设备与从设备之间的距离大于38.55(m)并且小于48.9(m)时采样到正确的数据信号。
发明内容
为此，本发明所要解决的技术问题在于克服现有技术中随着PDM麦克风与接收设备之间的距离增大，信号传输时间变长，接收设备采样到的数据信号不准确的问题。
为解决上述技术问题，本发明提供了一种PDM麦克风数据传输系统，包括：
第一PDM麦克风，用于在时钟信号的上升沿发送左声道数据；
第二PDM麦克风，用于在时钟信号的下降沿发送右声道数据；
FPGA芯片，其左声道数据输入端与所述第一PDM麦克风数据输出端连接，其右声道数据输入端与所述第二PDM麦克风数据输出端连接，用于分别对所述左声道数据和右声道数据进行采样，并发送至PDM接收设备；
PDM接收设备，其数据输入端与所述FPGA芯片的数据输出端连接。
优选地，所述第一PDM麦克风与所述第二PDM麦克风的时钟信号输入端与所述FPGA芯片的时钟信号输出端连接，所述FPGA芯片的时钟信号输入端与所述PDM接收设备的时钟信号输出端连接。
优选地，所述左声道数据、所述右声道数据和所述时钟信号的传输方式包括导线传输、LVDS信号传输和光信号传输。
优选地，所述PDM麦克风数据传输系统还包括：
第一电阻，用于将所述左声道数据接地；
第二电阻，用于将所述右声道数据接地。
优选地，所述左声道数据为时钟信号上升沿经过第一时间后输出的左声道数据，并在时钟信号下降沿后经过第二时间后输出为低电平。
优选地，所述右声道数据为时钟信号下降沿经过第一时间后输出的右声道数据，并在时钟信号上升沿后经过第二时间后输出为低电平。
优选地，所述FPGA芯片用于检测时钟信号的上升沿和下降沿时刻，并以其中间时刻作为数据采样点，每间隔一个时钟周期对左声道数据或右声道数据进行采样。
优选地，所述FPGA芯片用于在时钟信号的下一个时钟周期的上升沿，经过第一时间后，将左声道数据传输至PDM接收设备。
优选地，所述FPGA芯片用于在时钟信号的下一个时钟周期的下降沿，经过第一时间后，将右声道数据传输至PDM接收设备。
优选地，所述第一时间tdv＝tsetup＝thold＝(T/2–tedge)/2，其中，T为时钟周期，tedge为信号的上升沿或下降沿时间，tsetup为在左声道或右声道采样点之前信号的建立时间，thold为在左声道或右声道采样点之后信号的保持时间。
本发明的上述技术方案相比现有技术具有以下优点：
本发明所述的PDM麦克风数据传输系统，通过FPGA先分别对PDM_LEFT和PDM_RIGHT这两个信号进行采样，并找出左、右声道数据在信号中的位置，FPGA可以检测该脉冲信号的上升沿和下降沿时刻，并以其中间时刻作为数据的采样点，之后每间隔一个时钟周期T对左声道数据或右声道数据进行采样。这样无论PDM麦克风和FPGA之间的导线有多长，信号传输延时有多大，FPGA总能准确地采样PDM数据信号，并传输至PDM接收设备，解决了现有技术中随着PDM麦克风与接收设备之间的距离增大，信号传输时间变长，接收设备是否能采样到正确的数据信号与信号在导线上的传输时间呈周期性规律的问题。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中：
图1是现有技术的PDM麦克风数据传输系统的结构示意图；
图2是本发明所提供的一种PDM麦克风数据传输系统的结构示意图；
图3是信号时序示意图；
图4为信号延时情况示意图；
图5为FPGA采样示意图；
图6为FPGA经过处理后输出的信号时序图。
具体实施方式
本发明的核心是提供一种PDM麦克风数据传输系统，随着PDM麦克风与接收设备之间的距离增大，信号传输时间变长，接收设备总能采样到正确的数据信号。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图2，在图1的基础上将PDM麦克风与PDM接收设备之间插入FPGA芯片，FPGA芯片距离PDM接收设备很近，两者之间的信号传输时间可以忽略不计，并且将连接两个麦克风的PDM_DATA信号拆分成了PDM_LEFT和PDM_RIGHT两个信号，图2为本发明所提供的一种PDM麦克风数据传输系统的结构示意图；具体包括：
第一PDM麦克风，用于在时钟信号的上升沿发送左声道数据；
第二PDM麦克风，用于在时钟信号的下降沿发送右声道数据；
FPGA芯片，其左声道数据输入端与所述第一PDM麦克风数据输出端连接，其右声道数据输入端与所述第二PDM麦克风数据输出端连接，用于分别对所述左声道数据和右声道数据进行采样，并发送至PDM接收设备；
PDM接收设备，其数据输入端与所述FPGA芯片的数据输出端连接。
所述第一PDM麦克风与所述第二PDM麦克风的时钟信号输入端与所述FPGA芯片的时钟信号输出端连接，所述FPGA芯片的时钟信号输入端与所述PDM接收设备的时钟信号输出端连接。
所述左声道数据、所述右声道数据和所述时钟信号的传输方式包括导线传输、LVDS信号传输和光信号传输。
基于以上实施例，本发明所述的PDM麦克风数据传输系统还包括：
第一电阻，用于将所述左声道数据接地；
第二电阻，用于将所述右声道数据接地。
所述左声道数据为时钟信号上升沿经过第一时间后输出的左声道数据，并在时钟信号下降沿后经过第二时间后输出为低电平；所述右声道数据为时钟信号下降沿经过第一时间后输出的右声道数据，并在时钟信号上升沿后经过第二时间后输出为低电平：
在PDM_LEFT信号中只有在PDM_CLK上升沿后经过一段时间tdv输出的左声道数据，原本在PDM_CLK下降沿后经过一段时间tdz输出高阻态，由于下拉电阻的作用现在输出为低电平。同样在PDM_RIGHT信号中只有在PDM_CLK下降沿后经过一段时间输出右声道数据，由于下拉电阻的作用在PDM_CLK上升沿后经过一段时间tdz输出低电平。图3为此时的信号时序示意图。当数据为0时信号为持续低电平，当数据为1时信号为一个持续时间接近半个时钟周期(T/2–tedge)的高电平脉冲。
基于以上实施例，随着PDM麦克风和FPGA之间的距离增加，信号在导线上的传输时间增大，FPGA接收到的信号可能会出现如图4所示的信号延时情况，当FPGA在PDM_CLK的下降沿或上升沿对左声道或右声道采样时，如果采样点落在如图4所示的两块阴影部分或两块阴影部分中间的区域时将无法采样到稳定的数据信号或采样值为0，即无法采样到正确的数据信号。
这时就需要FPGA先分别对PDM_LEFT和PDM_RIGHT这两个信号进行采样，并找出左、右声道数据在信号中的位置。如图5所示，以左声道数据为例，因为数据为1时信号为一个持续时间接近半个时钟周期的高电平脉冲，FPGA可以检测该脉冲信号的上升沿和下降沿时刻，并以其中间时刻作为数据的采样点，之后每间隔一个时钟周期T对左声道数据进行采样。右声道也用同时的方式进行数据采样。这样无论PDM麦克风和FPGA之间的导线有多长，信号传输延时有多大，FPGA总能准确地采样PDM数据信号。
然后FPGA在PDM_CLK的下一个时钟周期的上升沿后经过一段时间tdv将PDM_LEFT的数据输出到PDM_DATA信号线上，并在下降沿后经过一段时间tdv将PDM_RIGHT的数据输出到PDM_DATA信号线上，此处取tdv＝(T/2–tedge)/2，则输出的PDM信号时序接近理想，如下图6所示。因为FPGA与PDM接收设备间距离很近信号在导线上的传输时间可以忽略不计，所以tdv＝tsetup＝thold＝(T/2–tedge)/2，PDM接收设备对数据进行采样的时序图也接近理想。
本发明所述的PDM麦克风数据传输系统，通过FPGA先分别对PDM_LEFT和PDM_RIGHT这两个信号进行采样，并找出左、右声道数据在信号中的位置，FPGA可以检测该脉冲信号的上升沿和下降沿时刻，并以其中间时刻作为数据的采样点，之后每间隔一个时钟周期T对左声道数据或右声道数据进行采样。这样无论PDM麦克风和FPGA之间的导线有多长，信号传输延时有多大，FPGA总能准确地采样PDM数据信号，并传输至PDM接收设备，解决了现有技术中随着PDM麦克风与接收设备之间的距离增大，信号传输时间变长，接收设备是否能采样到正确的数据信号与信号在导线上的传输时间呈周期性规律的问题。
显然，上述实施例仅仅是为清楚地说明所作的举例，并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (10)

1.一种PDM麦克风数据传输系统，其特征在于，包括：
第一PDM麦克风，用于在时钟信号的上升沿发送左声道数据；
第二PDM麦克风，用于在时钟信号的下降沿发送右声道数据；
FPGA芯片，其左声道数据输入端与所述第一PDM麦克风数据输出端连接，其右声道数据输入端与所述第二PDM麦克风数据输出端连接，用于分别对所述左声道数据和右声道数据进行采样，并发送至PDM接收设备；
PDM接收设备，其数据输入端与所述FPGA芯片的数据输出端连接。
2.根据权利要求1所述的PDM麦克风数据传输系统，其特征在于，所述第一PDM麦克风与所述第二PDM麦克风的时钟信号输入端与所述FPGA芯片的时钟信号输出端连接，所述FPGA芯片的时钟信号输入端与所述PDM接收设备的时钟信号输出端连接。
3.根据权利要求1所述的PDM麦克风数据传输系统，其特征在于，所述左声道数据、所述右声道数据和所述时钟信号的传输方式包括导线传输、LVDS信号传输和光信号传输。
4.根据权利要求1所述的PDM麦克风数据传输系统，其特征在于，还包括：
第一电阻，用于将所述左声道数据接地；
第二电阻，用于将所述右声道数据接地。
5.根据权利要求4所述的PDM麦克风数据传输系统，其特征在于，所述左声道数据为时钟信号上升沿经过第一时间后输出的左声道数据，并在时钟信号下降沿后经过第二时间后输出为低电平。
6.根据权利要求4所述的，其特征在于，所述右声道数据为时钟信号下降沿经过第一时间后输出的右声道数据，并在时钟信号上升沿后经过第二时间后输出为低电平。
7.根据权利要求1所述的PDM麦克风数据传输系统，其特征在于，所述FPGA芯片用于检测时钟信号的上升沿和下降沿时刻，并以其中间时刻作为数据采样点，每间隔一个时钟周期对左声道数据或右声道数据进行采样。
8.根据权利要求1所述的PDM麦克风数据传输系统，其特征在于，所述FPGA芯片用于在时钟信号的下一个时钟周期的上升沿，经过第一时间后，将左声道数据传输至PDM接收设备。
9.根据权利要求1所述的PDM麦克风数据传输系统，其特征在于，所述FPGA芯片用于在时钟信号的下一个时钟周期的下降沿，经过第一时间后，将右声道数据传输至PDM接收设备。
10.根据权利要求8或9所述的PDM麦克风数据传输系统，其特征在于，所述第一时间tdv＝tsetup＝thold＝(T/2–tedge)/2，其中，T为时钟周期，tedge为信号的上升沿或下降沿时间，tsetup为在左声道或右声道采样点之前信号的建立时间，thold为在左声道或右声道采样点之后信号的保持时间。
CN202311675940.6A 2023-12-07 2023-12-07 一种pdm麦克风数据传输系统 Pending CN117528307A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311675940.6A CN117528307A (zh) 2023-12-07 2023-12-07 一种pdm麦克风数据传输系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311675940.6A CN117528307A (zh) 2023-12-07 2023-12-07 一种pdm麦克风数据传输系统

Publications (1)

Publication Number Publication Date
CN117528307A true CN117528307A (zh) 2024-02-06

Family

ID=89766414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311675940.6A Pending CN117528307A (zh) 2023-12-07 2023-12-07 一种pdm麦克风数据传输系统

Country Status (1)

Country Link
CN (1) CN117528307A (zh)

Similar Documents

Publication Publication Date Title
US6269127B1 (en) Serial line synchronization method and apparatus
US7881415B2 (en) Communication protocol method and apparatus for a single wire device
CN109032498B (zh) 一种多fpga的多通道采集系统的波形量化同步方法
US20050135465A1 (en) Device with improved serial communication
EP4142203A1 (en) Multi-channel signal synchronization system, circuit, and method
CN109901115B (zh) 雷达数据的传输装置和雷达系统
CN117528307A (zh) 一种pdm麦克风数据传输系统
US4288869A (en) Half-duplex/simplex digital signal converter
US7386080B2 (en) High-speed data sampler for optical interconnect
CN216118413U (zh) 一种时间测量电路
JPH0744530B2 (ja) 高速光バス
CN110750479A (zh) 基于同步422标准的数据采样方法
CN113534888A (zh) 一种基于fpga的多张vpx板卡时间同步方法和装置
JP2003264454A (ja) 高速差動データサンプリング回路
JP7366303B1 (ja) シリアル通信インターフェース装置
JP2005337844A (ja) 光サンプリング装置
Lusardi et al. Multi-channel time-to-digital converter for MTCA. 4 standard in FPGA
CN215378885U (zh) 一种时钟输入和输出零延时电路、封装芯片和电子设备
CN113645167B (zh) 传输数字音频和电源信号的方法、系统、设备及存储介质
CN221225412U (zh) 电子设备
US7103071B1 (en) Communication protocol for the broadcast of first/last event detection over a single communication channel
JP3230308B2 (ja) リング型ｌａｎ
KR100983053B1 (ko) 광수신 데이터 병렬화 장치 및 그 제조 방법
EP4162610A1 (fr) Procede de synchronisation de convertisseurs de type analogique-numerique ou numerique-analogique, et systeme correspondant
JP3277038B2 (ja) 光伝送装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination