CN117526941A - 一种采样芯片测试装置及方法 - Google Patents
一种采样芯片测试装置及方法 Download PDFInfo
- Publication number
- CN117526941A CN117526941A CN202311488003.XA CN202311488003A CN117526941A CN 117526941 A CN117526941 A CN 117526941A CN 202311488003 A CN202311488003 A CN 202311488003A CN 117526941 A CN117526941 A CN 117526941A
- Authority
- CN
- China
- Prior art keywords
- module
- tested
- chip
- sampling
- standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 246
- 238000012360 testing method Methods 0.000 title claims abstract description 128
- 238000000034 method Methods 0.000 title claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 30
- 238000010998 test method Methods 0.000 claims description 4
- 230000009286 beneficial effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000011056 performance test Methods 0.000 description 3
- 230000001427 coherent effect Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种采样芯片测试装置及方法。该装置包括信号发生模块、第一开关模块、多个第一功分模块、标准采样芯片和控制模块;第一开关模块与多个第一功分模块的输入端连接,第一开关模块用于根据控制模块的控制信号,控制信号发生模块与选中第一功分模块连接;第一功分模块分别与标准采样芯片和一待测采样芯片连接;控制模块与标准采样芯片和多个待测采样芯片连接,控制模块用于接收标准采样芯片采集的标准信号和的待测采样芯片采集的多个待测信号,并确定选中第一功分模块对应的待测采样芯片的一致性值,并根据多个一致性值确定选中第一功分模块对应的待测采样芯片的变化率。本发明的技术方案可以提升对多个待测采样芯片测试的准确度。
Description
技术领域
本发明涉及采样芯片测试技术领域,尤其涉及一种采样芯片测试装置及方法。
背景技术
在电路运行时,需要对电路中的参数进行采样,例如电流参数和压参数等。在采样时,一般用采样芯片进行采集。采样芯片包括模拟数字转换器(Analog to DigitalConverter,ADC)芯片。
采样芯片的幅度增益是采样芯片的重要性能指标,容易受到制造工艺的影响,导致同批次生产的采样芯片的幅度增益是不同,而在一些含有多通道采样电路的设备中,比如雷达设备,对采样芯片的性能具有严格的要求,两路同样的模拟信号通过不同采样芯片采集通道后,如果幅度增益的一致性不好,那么无论对后级的相关处理还是波束合成处理都会造成更大的误差,从而降低了设备的可靠性。
但是现有的对采样芯片的测试,无法准确对多个不同采样芯片的一致性进行测试。
发明内容
本发明提供了一种采样芯片测试装置及方法,以解决无法准确对多个不同采样芯片的一致性进行测试的问题。
根据本发明的一方面,提供了一种采样芯片测试装置,采样芯片测试装置包括:信号发生模块、第一开关模块、多个第一功分模块、标准采样芯片和控制模块;
所述第一开关模块与所述信号发生模块连接,所述第一开关模块与多个所述第一功分模块的输入端连接,所述第一开关模块与所述控制模块连接,所述第一开关模块用于根据所述控制模块的控制信号,控制所述信号发生模块与选中第一功分模块连接;
所述第一功分模块的两个输出端分别与所述标准采样芯片和一待测采样芯片连接,所述第一功分模块用于在与所述信号发生模块连接时,将所述信号发生模块提供的测试信号发送至所述标准采样芯片与待测采样芯片;
所述控制模块与所述信号发生模块连接,所述控制模块用于控制所述信号发生模块输出的测试信号的幅度;
所述控制模块与所述标准采样芯片和多个所述待测采样芯片连接,所述控制模块用于接收所述标准采样芯片采集的标准信号和所述选中第一功分模块对应的待测采样芯片采集的多个待测信号,并根据所述标准信号和多个所述待测信号确定所述选中第一功分模块对应的待测采样芯片的一致性值,并根据多个所述一致性值确定所述选中第一功分模块对应的待测采样芯片的变化率。
可选地,所述测试装置还包括第二开关模块;
所述第二开关模块与多个所述第一功分模块的第一输出端连接,所述第二开关模块与所述标准采样芯片连接,所述第二开关模块与所述控制模块连接,所述第二开关模块用于根据所述控制模块的控制信号控制所述标准采样芯片与选中第一功分模块连接。
可选地,所述测试装置还包括时钟模块和第二功分模块;
所述第二功分模块与所述时钟模块连接,所述第二功分模块分别与所述标准采样芯片和多个所述待测采样芯片连接,所述时钟模块用于根据所述测试信号的频率输出预设频率的时钟信号,以使所述预设频率为所述测试信号的频率的整数倍。
可选地,所述第一功分模块包括一分二功分器;
所述一分二功分器的输入端与所述信号发生模块电连接,所述一分二功分器的第一输出端与所述标准采样芯片电连接,所述一分二功分器的第二输出端与所述待测采样芯片电连接。
可选地,所述第二功分模块包括一分多功分器;
所述一分多功分器的输入端与所述时钟模块电连接,所述一分多功分器第一输出端与所述标准采样芯片电连接,所述一分多功分器的第二输出端与多个所述待测采样芯片电连接。
可选地,所述第一开关模块包括多个第一开关;
所述第一开关的第一端与所述信号发生模块电连接,所述第一开关的第二端与所述第一功分模块电连接,所述第一开关的控制端与所述控制模块电连接;
所述第二开关模块包括多个第二开关;
所述第二开关的第一端与所述第一功分模块电连接,所述第二开关的第二端与所述标准采样芯片电连接,所述第二开关的控制端与所述控制模块电连接。
可选地,所述测试装置还包括屏蔽外壳,所述信号发生模块、所述第一开关模块、所述多个第一功分模块、所述标准采样芯片和所述控制模块位于所述屏蔽外壳内。
根据本发明的另一方面,提供了一种采样芯片测试方法,所述测试方法由本发明任一实施例所述的采样芯片测试装置实现,所述测试装置包括:信号发生模块、第一开关模块、多个第一功分模块、标准采样芯片和控制模块;所述第一开关模块与所述信号发生模块连接,所述第一开关模块与多个所述第一功分模块的输入端连接,所述第一开关模块与所述控制模块连接,所述第一功分模块的两个输出端分别与所述标准采样芯片和一待测采样芯片连接,所述控制模块与所述信号发生模块连接,所述控制模块与所述标准采样芯片与多个所述待测采样芯片连接;所述测试方法由所述测试装置执行;所述测试方法包括:
向所述第一开关模块发送包含选中功分模块信息的控制信号,以使所述第一开关模块根据所述控制模块的控制信号,控制所述信号发生模块与所述选中第一功分模块连接;
接收所述标准采样芯片采集的标准信号和所述选中第一功分模块对应的待测采样芯片采集的多个待测信号,并根据所述标准信号和多个所述待测信号确定所述选中第一功分模块对应的待测采样芯片的一致性值,并根据多个所述一致性值确定所述选中第一功分模块对应的待测采样芯片的变化率。
可选地,根据所述标准信号和多个所述待测信号确定所述选中第一功分模块对应的待测采样芯片的一致性值,包括:
计算所述标准信号的第一幅值与多个所述待测信号的第二幅值,根据所述第一幅值和多个所述第二幅值得到多个所述一致性值;
根据多个所述一致性值确定所述选中第一功分模块对应的待测采样芯片的变化率,包括:
计算所有所述一致性值的平均值;
将每一所述一致性值与所述平均值的差值作为所述待测采样芯片的变化量,并根据多个所述变化量得到所述变化率。
可选地,在根据所述标准信号和多个所述待测信号确定所述选中第一功分模块对应的待测采样芯片的一致性值,并根据多个所述一致性值确定所述选中第一功分模块对应的待测采样芯片的变化率之后,还包括:
在所述一致性值处于第一预设范围内、且所述变化率处于第二预设范围内时,确定对应的待测采样芯片正常。
本发明实施例的技术方案,采样芯片测试装置包括:信号发生模块、第一开关模块、多个第一功分模块、标准采样芯片和控制模块,第一功分模块可以将一路测试信号分为两路输出,两路测试信号分别传输至标准采样芯片和待测采样芯片,使得输入至标准采样芯片和待测采样芯片的测试信号相同,有利于提升测试的准确度。控制模块通过控制第一开关模块的导通状态,可以控制信号发生模块与不同的第一功分模块连接,实现对不同待测采样芯片的测试,进而实现对多个待测采样芯片进行性能测试。控制模块可以接收标准采样芯片采集的标准信号和选中第一功分模块对应的待测采样芯片采集的多个待测信号,并根据标准信号和多个待测信号确定选中第一功分模块对应的待测采样芯片的一致性值,并根据多个一致性值确定选中第一功分模块对应的待测采样芯片的变化率。如此,可以保证多个待测采样芯片接收的测试信号一致,有利于提高多个待测采样芯片一致性检测的准确度。并且,在测试时,可以无需多次更换待测采样芯片,有利于提高测试效率。
应当理解,本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征,也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种采样芯片测试装置的电路结构示意图;
图2是本发明实施例提供的又一种采样芯片测试装置的电路结构示意图;
图3是本发明实施例提供的又一种采样芯片测试装置的电路结构示意图;
图4是本发明实施例提供的一种采样芯片测试方法的流程图;
图5是本发明实施例提供的又一种采样芯片测试方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本实施例提供了一种采样芯片测试装置,图1是本发明实施例提供的一种采样芯片测试装置的电路结构示意图,参考图1,采样芯片测试装置包括:信号发生模块110、第一开关模块120、多个第一功分模块130、标准采样芯片140和控制模块150;第一开关模块120与信号发生模块110连接,第一开关模块120与多个第一功分模块130的输入端连接,第一开关模块120与控制模块150连接,第一开关模块120用于根据控制模块150的控制信号,控制信号发生模块110与选中第一功分模块连接;第一功分模块130的两个输出端分别与标准采样芯片140和一待测采样芯片200连接,第一功分模块130用于在与信号发生模块110连接时,将信号发生模块110提供的测试信号发送至标准采样芯片140与待测采样芯片200;控制模块150与信号发生模块110连接,控制模块150用于控制信号发生模块110输出的测试信号的幅度;控制模块150与标准采样芯片140和多个待测采样芯片200连接,控制模块150用于接收标准采样芯片采集的标准信号和选中第一功分模块对应的待测采样芯片采集的多个待测信号,并根据标准信号和多个待测信号确定选中第一功分模块对应的待测采样芯片的一致性值,并根据多个一致性值确定选中第一功分模块对应的待测采样芯片的变化率。
其中,信号发生模块110可以输出测试所需的测试信号,测试信号例如为模拟信号。第一功分模块130可以将一路测试信号分为两路,两路测试信号分别传输至标准采样芯片140和待测采样芯片200,使得输入至标准采样芯片140和待测采样芯片200的测试信号相同,有利于提升测试的准确度。标准采样芯片140例如为测试合格的芯片。标准采样芯片140和待测采样芯片200可以将模拟信号(测试信号)转换为数字量,便于控制模块150获取标准采样芯片140输出的标准信号,并接收待测采样芯片200输出的待测信号。控制模块150例如包括上位机或单片机等控制器件。控制模块150可以将标准信号和待测信号进行傅里叶变换,计算出标准信号和待测信号的幅值,有利于计算待测采样芯片140的幅值一致性。
具体地,通过设置第一开关模块120和多个第一功分模块130,控制模块150可以向第一开关模块120发出控制信号,控制信号中包含选中第一功分模块的信息,即控制选中第一功分模块对应的线路导通,使得第一开关模块120与选中第一功分模块连接,选中第一功分模块可以将测试信号传输至对应的待测采样芯片200和标准采样芯片140,待测采样芯片200和标准采样芯片140进行采样和输出,使得控制模块150获取接收标准采样芯片140采集的标准信号和选中第一功分模块对应的待测采样芯片采集的待测信号。根据标准信号的幅值和待测信号的幅值,可以计算待测采样芯片200的一致性值,从而对待测采样芯片200的一致性进行测试。在得到一个一致性值后,继续控制信号发生模块110输出测试信号,重复上述过程,得到多个一致性值。根据多个一致性值可以计算选中第一功分模块对应的待测采样芯片的变化率,实现对待测采样芯片的变化率的测试。在计算出一个待测采样芯片200的一致性值和变化率后,控制模块150向第一开关模块120发出控制信号,控制下一个待测采样芯片200与信号发生模块110连接,得到下一个待测采样芯片200的一致性值和变化率,如此重复,可以得到多个待测采样芯片200的一致性值和变化率,实现对多个待测采样芯片200进行性能测试。
如此,可以保证多个待测采样芯片200接收的测试信号一致,有利于提高多个待测采样芯片200一致性检测的准确度。并且,在测试时,可以无需多次更换待测采样芯片,有利于提高测试效率。
本实施例的技术方案,采样芯片测试装置包括:信号发生模块、第一开关模块、多个第一功分模块、标准采样芯片和控制模块,第一功分模块可以将一路测试信号分为两路输出,两路测试信号分别传输至标准采样芯片和待测采样芯片,使得输入至标准采样芯片和待测采样芯片的测试信号相同,有利于提升测试的准确度。控制模块通过控制第一开关模块的导通状态,可以控制信号发生模块与不同的第一功分模块连接,实现对不同待测采样芯片的测试,进而实现对多个待测采样芯片进行性能测试。控制模块可以接收标准采样芯片采集的标准信号和选中第一功分模块对应的待测采样芯片采集的多个待测信号,并根据标准信号和多个待测信号确定选中第一功分模块对应的待测采样芯片的一致性值,并根据多个一致性值确定选中第一功分模块对应的待测采样芯片的变化率。如此,可以保证多个待测采样芯片接收的测试信号一致,有利于提高多个待测采样芯片一致性检测的准确度。并且,在测试时,可以无需多次更换待测采样芯片,有利于提高测试效率。
在上述技术方案的基础上,图2是本发明实施例提供的又一种采样芯片测试装置的电路结构示意图,可选地,参考图2,测试装置还包括第二开关模块160;第二开关模块160与多个第一功分模块130的第一输出端连接,第二开关模块160与标准采样芯片140连接,第二开关模块160与控制模块150连接,第二开关模块160用于根据控制模块150的控制信号控制标准采样芯片140与选中第一功分模块连接。
具体地,控制模块150根据需要测试的待测采样芯片200,确定需要用到的第一功分模块130,即确定选中第一功分模块,信号发生模块110通过选中第一功分模块输出测试信号。因此,要控制第二开关模块160的导通状态,使得标准采样芯片140与选中第一功分模块连接,使得标准采样芯片140可以接收到测试信号,便于进行测试。如此,使得标准采样芯片140每次都与参与测试的待测采样芯片200通过同一个第一功分模块130获取测试信号,可以避免第一功分模块130性能不同引起的测试误差,有利于提升测试的准确度。
可选地,参考图2,测试装置还包括时钟模块170和第二功分模块180;第二功分模块180与时钟模块170连接,第二功分模块180分别与标准采样芯片140和多个待测采样芯片200连接,时钟模块170用于根据测试信号的频率输出预设频率的时钟信号,以使预设频率为测试信号的频率的整数倍。
具体地,通过设置时钟模块170,并且时钟模块170输出的时钟信号的频率为测试信号的频率的整数倍,从而实现相干采样,可以避免控制模块150再进行傅里叶变换时,频谱泄露,有利于进一步提升测试的准确度。控制模块150在进行数据处理时,可以按照相干采样要求删除一定的采样点数对应的数据,再进行快速傅里叶变换,有利于准确计算标准信号与待测信号的幅值,进而提升一致性值和变化率计算的准确度。
并且,通过设置第二功分模块180,第二功分模块180可以将一路时钟信号分为多路输出,一路传输至标准采样芯片140,为标准采样芯片140提供时钟信号,并为每一个待测采样芯片200提供时钟信号,有利于保证标准采样芯片140和每个待测采样芯片200接收到的时钟信号的一致性,有利于进一步提升测试的准确度。
可选地,参考图2,第一功分模块130包括一分二功分器131;一分二功分器131的输入端与信号发生模块110电连接,一分二功分器131的第一输出端与标准采样芯片140电连接,一分二功分器131的第二输出端与待测采样芯片200电连接。
具体地,一分二功分器131可以将一路测试信号,分为两路测试信号输出,并且一分二功分器131是具有低失真度的器件,使得一分二功分器131输出的两路测试信号更加接近,有利于提升幅值一致性值计算的准确度和可靠性。
可选地,参考图2,第二功分模块180包括一分多功分器181;一分多功分器181的输入端与时钟模块170电连接,一分多功分器181第一输出端与标准采样芯片140电连接,一分多功分器181的第二输出端与多个待测采样芯片200电连接。
具体地,一分多功分器181可以将输入的一路时钟信号,分为多路时钟信号输出,并且一分多功分器181是具有低失真度的器件,使得一分多功分器181输出的多路时钟信号更加接近,从而使得标准采样芯片140与多个待测采样芯片200的采样频率趋于一致,有利于提升幅值一致性值计算的准确度和可靠性。
在上述技术方案的基础上,图3是本发明实施例提供的又一种采样芯片测试装置的电路结构示意图,可选地,参考图3,第一开关模块120包括多个第一开关121;第一开关121的第一端与信号发生模块110电连接,第一开关121的第二端与第一功分模块130电连接,第一开关121的控制端与控制模块150电连接;第二开关模块160包括多个第二开关161;第二开关161的第一端与第一功分模块130电连接,第二开关161的第二端与标准采样芯片140电连接,第二开关161的控制端与控制模块150电连接。
具体地,通过设置多个第一开关121,控制模块150根据需要测试的待测采样芯片200对应的第一功分模块130,确定选中第一功分模块130,并控制选中第一功分模块130对应的第一开关导通,其他第一开关断开,从而使得需要测试的待测采样芯片200获取到测试信号。如此,通过控制不同的第一开关导通,就可以使得不同的第一功分模块130与信号发生模块110连接,从而使得不同的待测采样芯片200获取到测试信号,实现采样,进而实现对多个待测采样芯片200的测试。
可选地,参考图3,测试装置还包括屏蔽外壳100,信号发生模块110、第一开关模块120、多个第一功分模块130、标准采样芯片140和控制模块150位于屏蔽外壳100内。待测采样芯片200也位于屏蔽外壳100内。第二开关模块160、时钟模块170和第二功分模块180也位于屏蔽外壳100内。
具体地,通过设置屏蔽外壳100,屏蔽外壳100可以屏蔽电磁信号,从而可以避免标准采样芯片140和待测采样芯片200在采样过程中受到环境噪声的干扰,保证传输至标准采样芯片140和待测采样芯片200的测试信号一致,使得计算得到的一致性值和变化率更加准确,有利于提升测试的准确度。
本实施例还提供了一种采样芯片测试方法,该测试方法由上述任意实施方案提供的采样芯片测试装置实现,该测试方法由上述的控制模块执行。图4是本发明实施例提供的一种采样芯片测试方法的流程图,参考图4,采样芯片测试方法包括:
S101、向第一开关模块发送包含选中功分模块信息的控制信号,以使第一开关模块根据控制模块的控制信号,控制信号发生模块与选中第一功分模块连接。
具体地,控制模块根据需要测试的待测采样芯片对应的第一功分模块,确定选中第一功分模块,控制模块向第一开关模块发出控制信号,控制第一开关模块的导通状态,使得信号发生模块与选中第一功分模块连接,从而使得需要测试的待测采样芯片获取测试信号。
S102、接收标准采样芯片采集的标准信号和选中第一功分模块对应的待测采样芯片采集的多个待测信号,并根据标准信号和多个待测信号确定选中第一功分模块对应的待测采样芯片的一致性值,并根据多个一致性值确定选中第一功分模块对应的待测采样芯片的变化率。
具体地,控制模块可以对标准采样芯片采集的标准信号和选中第一功分模块对应的待测采样芯片采集的待测信号进行傅里叶变换,从而计算出标准信号的幅值和待测信号的幅值,根据标准信号的幅值和待测信号的幅值,可以计算待测采样芯片的一致性值,从而对待测采样芯片的一致性进行测试。在得到一个一致性值后,继续控制信号发生模块输出测试信号,重复上述过程,得到多个一致性值。根据多个一致性值可以计算选中第一功分模块对应的待测采样芯片的变化率,实现对待测采样芯片的变化率的测试。
本发明实施例所提供的采样芯片测试方法可由本发明任意实施例所提供的采样芯片测试装置实现,本发明实施例所提供的采样芯片测试方法具备采样芯片测试装置相同的有益效果。
在上述技术方案的基础上,图5是本发明实施例提供的又一种采样芯片测试方法的流程图,可选地,如图5所示,采样芯片测试方法包括:
S201、向第一开关模块发送包含选中功分模块信息的控制信号,以使第一开关模块根据控制模块的控制信号,控制信号发生模块与选中第一功分模块连接。
S202、接收标准采样芯片采集的标准信号和选中第一功分模块对应的待测采样芯片采集的多个待测信号。
S203、计算标准信号的第一幅值与多个待测信号的第二幅值,根据第一幅值和多个第二幅值得到多个一致性值。
具体地,控制模块可以对标准采样芯片采集的标准信号和选中第一功分模块对应的待测采样芯片采集的待测信号进行傅里叶变换,从而计算出标准信号的第一幅值和待测信号的第二幅值。第一幅值例如为A1,第二幅值例如为A2,一致性值为ΔG,则一致性值为如此可以得到一个一致性值,实现对待测采样芯片的一致性测试。通过多次获取一个待测采样芯片的待测信号,可以得到用一个待测采样芯片的多个一致性值。
S204、计算所有一致性值的平均值。
具体地,计算一个待测采样芯片对应的所有一致性值的平均值,便于根据平均值计算待测采样芯片的变化率。如此,便于确定待测采样芯片的一致性值和变化率是否符合要求,即确定待测采样芯片是否合格。
S205、将每一一致性值与平均值的差值作为待测采样芯片的变化量,并根据多个变化量得到变化率。
具体地,计算每个一致性值与平均值的差值,从而得到待测采样芯片的多个变化量,根据多个变化量可以计算出待测采样芯片的变化率,实现对待测采样芯片的变化率测试。
在上述各技术方案的基础上,可选地,在根据标准信号和多个待测信号确定选中第一功分模块对应的待测采样芯片的一致性值,并根据多个一致性值确定选中第一功分模块对应的待测采样芯片的变化率之后,还包括:
在一致性值处于第一预设范围内、且变化率处于第二预设范围内时,确定对应的待测采样芯片正常。
具体地,第一预设范围为合格的采样芯片对应的一致性值的范围,当对采样芯片的准确度要求较高时,第一预设范围可以较窄,即第一预设范围中包含的值较少;当对采样芯片的准确度要求较低时,第一预设范围可以较宽,即第一预设范围中包含的值较多。第二预设范围为合格的采样芯片对应的变化率的范围,当采样芯片的准确度要求较高时,第二预设范围可以较窄,即第二预设范围中包含的值较少;当对采样芯片的准确度要求较低时,第二预设范围可以较宽,即第二预设范围中包含的值较多。通过判断待测采样芯片的一致性值是否在第一预设范围内,并判断待测采样芯片的变化率是否在第二预设范围内,可以确定待测采样芯片是否正常,即确定待测采样芯片是否正常。在一致性值处于第一预设范围内、且变化率处于第二预设范围内时,确定对应的待测采样芯片正常;若一致性处于第一预设范围内、变化率未处于第二预设范围内,则对应的待测采样芯片异常;若一致性未处于第一预设范围内、变化率处于第二预设范围内,则对应的待测采样芯片异常;若一致性未处于第一预设范围内、变化率未处于第二预设范围内,则对应的待测采样芯片异常。如此,实现对待测采样芯片的测试,确定待测采样芯片是否合格,便于筛选出合格的待测采样芯片,便于保证待测采样芯片应用时的稳定性和可靠性。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本发明的技术方案所期望的结果,本文在此不进行限制。
上述具体实施方式,并不构成对本发明保护范围的限制。本领域技术人员应该明白的是,根据设计要求和其他因素,可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等,均应包含在本发明保护范围之内。
Claims (10)
1.一种采样芯片测试装置,其特征在于,包括:信号发生模块、第一开关模块、多个第一功分模块、标准采样芯片和控制模块;
所述第一开关模块与所述信号发生模块连接,所述第一开关模块与多个所述第一功分模块的输入端连接,所述第一开关模块与所述控制模块连接,所述第一开关模块用于根据所述控制模块的控制信号,控制所述信号发生模块与选中第一功分模块连接;
所述第一功分模块的两个输出端分别与所述标准采样芯片和一待测采样芯片连接,所述第一功分模块用于在与所述信号发生模块连接时,将所述信号发生模块提供的测试信号发送至所述标准采样芯片与待测采样芯片;
所述控制模块与所述信号发生模块连接,所述控制模块用于控制所述信号发生模块输出的测试信号的幅度;
所述控制模块与所述标准采样芯片和多个所述待测采样芯片连接,所述控制模块用于接收所述标准采样芯片采集的标准信号和所述选中第一功分模块对应的待测采样芯片采集的多个待测信号,并根据所述标准信号和多个所述待测信号确定所述选中第一功分模块对应的待测采样芯片的一致性值,并根据多个所述一致性值确定所述选中第一功分模块对应的待测采样芯片的变化率。
2.根据权利要求1所述的采样芯片测试装置,其特征在于,所述测试装置还包括第二开关模块;
所述第二开关模块与多个所述第一功分模块的第一输出端连接,所述第二开关模块与所述标准采样芯片连接,所述第二开关模块与所述控制模块连接,所述第二开关模块用于根据所述控制模块的控制信号控制所述标准采样芯片与选中第一功分模块连接。
3.根据权利要求1所述的采样芯片测试装置,其特征在于,所述测试装置还包括时钟模块和第二功分模块;
所述第二功分模块与所述时钟模块连接,所述第二功分模块分别与所述标准采样芯片和多个所述待测采样芯片连接,所述时钟模块用于根据所述测试信号的频率输出预设频率的时钟信号,以使所述预设频率为所述测试信号的频率的整数倍。
4.根据权利要求1所述的采样芯片测试装置,其特征在于,所述第一功分模块包括一分二功分器;
所述一分二功分器的输入端与所述信号发生模块电连接,所述一分二功分器的第一输出端与所述标准采样芯片电连接,所述一分二功分器的第二输出端与所述待测采样芯片电连接。
5.根据权利要求3所述的采样芯片测试装置,其特征在于,所述第二功分模块包括一分多功分器;
所述一分多功分器的输入端与所述时钟模块电连接,所述一分多功分器第一输出端与所述标准采样芯片电连接,所述一分多功分器的第二输出端与多个所述待测采样芯片电连接。
6.根据权利要求2所述的采样芯片测试装置,其特征在于,所述第一开关模块包括多个第一开关;
所述第一开关的第一端与所述信号发生模块电连接,所述第一开关的第二端与所述第一功分模块电连接,所述第一开关的控制端与所述控制模块电连接;
所述第二开关模块包括多个第二开关;
所述第二开关的第一端与所述第一功分模块电连接,所述第二开关的第二端与所述标准采样芯片电连接,所述第二开关的控制端与所述控制模块电连接。
7.根据权利要求1所述的采样芯片测试装置,其特征在于,所述测试装置还包括屏蔽外壳,所述信号发生模块、所述第一开关模块、所述多个第一功分模块、所述标准采样芯片和所述控制模块位于所述屏蔽外壳内。
8.一种采样芯片测试方法,其特征在于,所述测试方法由权利要求1-7任一项所述的采样芯片测试装置实现,所述测试装置包括:信号发生模块、第一开关模块、多个第一功分模块、标准采样芯片和控制模块;所述第一开关模块与所述信号发生模块连接,所述第一开关模块与多个所述第一功分模块的输入端连接,所述第一开关模块与所述控制模块连接,所述第一功分模块的两个输出端分别与所述标准采样芯片和一待测采样芯片连接,所述控制模块与所述信号发生模块连接,所述控制模块与所述标准采样芯片与多个所述待测采样芯片连接;所述测试方法由所述测试装置执行;所述测试方法包括:
向所述第一开关模块发送包含选中功分模块信息的控制信号,以使所述第一开关模块根据所述控制模块的控制信号,控制所述信号发生模块与所述选中第一功分模块连接;
接收所述标准采样芯片采集的标准信号和所述选中第一功分模块对应的待测采样芯片采集的多个待测信号,并根据所述标准信号和多个所述待测信号确定所述选中第一功分模块对应的待测采样芯片的一致性值,并根据多个所述一致性值确定所述选中第一功分模块对应的待测采样芯片的变化率。
9.根据权利要求8所述的方法,其特征在于,根据所述标准信号和多个所述待测信号确定所述选中第一功分模块对应的待测采样芯片的一致性值,包括:
计算所述标准信号的第一幅值与多个所述待测信号的第二幅值,根据所述第一幅值和多个所述第二幅值得到多个所述一致性值;
根据多个所述一致性值确定所述选中第一功分模块对应的待测采样芯片的变化率,包括:
计算所有所述一致性值的平均值;
将每一所述一致性值与所述平均值的差值作为所述待测采样芯片的变化量,并根据多个所述变化量得到所述变化率。
10.根据权利要求8所述的方法,其特征在于,在根据所述标准信号和多个所述待测信号确定所述选中第一功分模块对应的待测采样芯片的一致性值,并根据多个所述一致性值确定所述选中第一功分模块对应的待测采样芯片的变化率之后,还包括:
在所述一致性值处于第一预设范围内、且所述变化率处于第二预设范围内时,确定对应的待测采样芯片正常。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311488003.XA CN117526941A (zh) | 2023-11-08 | 2023-11-08 | 一种采样芯片测试装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311488003.XA CN117526941A (zh) | 2023-11-08 | 2023-11-08 | 一种采样芯片测试装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117526941A true CN117526941A (zh) | 2024-02-06 |
Family
ID=89756131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311488003.XA Pending CN117526941A (zh) | 2023-11-08 | 2023-11-08 | 一种采样芯片测试装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117526941A (zh) |
-
2023
- 2023-11-08 CN CN202311488003.XA patent/CN117526941A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9755766B2 (en) | Front end module for automatic test equipment | |
US20050238094A1 (en) | Method and an apparatus for measuring phase noise | |
CN101701988B (zh) | 一体化便携式多通道相位相干信号分析仪 | |
US10897317B2 (en) | Methods and apparatuses for measuring the distance to a passive intermodulation source | |
EP0107050A2 (en) | Signal generator for digital spectrum analyzer | |
CN110031811B (zh) | 多通道宽频带信号相参特性快速校准系统 | |
US7649930B2 (en) | Filter equalization using magnitude measurement data | |
Mor et al. | Estimation of charge, energy and polarity of noisy partial discharge pulses | |
JP2016514397A (ja) | 複数のデータパケット信号送受信機を同時に試験するためのシステム及び方法 | |
CN114355152A (zh) | 多通道射频芯片测试装置以及测试方法 | |
CN104391284B (zh) | 一种数控超噪比的噪声源及其实现方法 | |
CN117526941A (zh) | 一种采样芯片测试装置及方法 | |
CN110441621B (zh) | 噪声系数的测量方法、装置、设备和存储介质 | |
CN109710172B (zh) | 多通道高速模数转换芯片的参数配置方法、装置和系统 | |
CN107276693B (zh) | 终端射频前端测试方法、设备及系统 | |
CN114257244A (zh) | Adc芯片测试电路、方法、测试设备以及存储介质 | |
CN114217263A (zh) | 一种多通道幅相一致状态检测系统及方法 | |
CN113810129A (zh) | 一种5g nr测试方法、装置、终端及存储介质 | |
CN113783633B (zh) | 一种多频带噪声的模拟装置及方法 | |
JP2022537121A (ja) | デジタルパルスに基づく波形の発生 | |
CN104535920A (zh) | Bist的测试电路和测试方法 | |
CN116388897B (zh) | 一种全数字超宽带测频测向系统及其使用方法 | |
CN115085828B (zh) | 相位移相精度测试方法和装置 | |
CN111010243A (zh) | 一种电台音频信号选择性性能测试方法、测试系统 | |
CN220105530U (zh) | 一种时间测量和电压信号采集装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |