CN117524981A - 一种显示面板的制备方法及显示面板 - Google Patents

一种显示面板的制备方法及显示面板 Download PDF

Info

Publication number
CN117524981A
CN117524981A CN202310757357.3A CN202310757357A CN117524981A CN 117524981 A CN117524981 A CN 117524981A CN 202310757357 A CN202310757357 A CN 202310757357A CN 117524981 A CN117524981 A CN 117524981A
Authority
CN
China
Prior art keywords
layer
channel
ohmic contact
gap
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310757357.3A
Other languages
English (en)
Inventor
卢马才
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN202310757357.3A priority Critical patent/CN117524981A/zh
Publication of CN117524981A publication Critical patent/CN117524981A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种显示面板的制备方法及显示面板，先形成沟道层，在沟道层上形成初始欧姆接触层，然后形成覆盖初始欧姆接触层的牺牲层，并形成覆盖部分所述牺牲层的光阻，光阻具有对应所述初始欧姆接触层上方的端部。接着对光阻和暴露的部分牺牲层进行等离子工艺，使牺牲层暴露的表面变质成为掩模层，且光阻的表面被灰化形成与掩模层间隔的第一间隙。最后，基于第一间隙对初始欧姆接触进行刻蚀，以形成贯穿初始欧姆接触层的第二间隙，第二间隙暴露出的部分沟道层为沟道层的沟道，之后去除牺牲层和所述光阻。本申请通过等离子体工艺形成特征尺寸非常小的第一间隙，进而能形成长度非常小的沟道，因此可大幅提升沟道层中沟道的电流通过能力。

Description

一种显示面板的制备方法及显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板的制备方法及显示面板。
背景技术
随着市场的需求变化，面板逐渐向高解析度、窄方向发展，像素的尺寸越来越小，产品的设计&驱动留给工艺的工艺窗口越来越小，对薄膜晶体管(Thin Film Transistor,TFT)结构和工艺提出更高的器件要求。
大尺寸高端显示器的驱动背板大多为非晶硅薄膜晶体管或氧化物薄膜晶体管，由于曝光机解析度限制(解析度大于2um)，晶体管沟道宽度最小为约4um，极大限制了沟道的电流通过能力。
发明内容
本申请的目的在于提供一种显示面板的制备方法及显示面板，旨在提升沟道层中沟道的电流通过能力。
一方面，本申请提供一种显示面板的制备方法，所述显示面板的制备方法至少包括：
形成沟道层；
在所述沟道层上形成初始欧姆接触层；
形成覆盖所述初始欧姆接触层的牺牲层；
形成覆盖部分所述牺牲层的光阻，所述光阻具有对应所述初始欧姆接触层上方的端部；
对所述光阻和暴露的部分所述牺牲层进行等离子工艺，使所述牺牲层暴露的表面变质成为掩模层，且所述光阻的表面被灰化形成与所述掩模层间隔的第一间隙；
基于所述第一间隙对所述初始欧姆接触进行刻蚀，以形成贯穿所述初始欧姆接触层的第二间隙，所述第二间隙暴露出的部分所述沟道层为所述沟道层的沟道；以及
去除所述牺牲层和所述光阻。
在一些实施例中，所述沟道的长度等于所述第二间隙靠近所述沟道层的一端在第一方向的宽度，所述第一方向平行于所述沟道层。
在一些实施例中，所述第二间隙靠近所述沟道层的一端在所述第一方向的宽度小于1微米。
在一些实施例中，所述第二间隙靠近所述沟道层的一端在所述第一方向的宽度为100～300纳米。
在一些实施例中，所述显示面板的制备方法还包括：
提供基板；
在所述基板上形成栅极；
在所述基板上形成覆盖所述栅极的栅绝缘层；
其中，所述沟道层形成在所述栅绝缘层上，且对应所述栅极的上方。
在一些实施例中，所述牺牲层的材料包括氮化硅，所述掩模层的材料包括氧化硅。
在一些实施例中，所述初始欧姆接触层被所述第二间隙贯穿而形成欧姆接触层，所述欧姆接触层包括被所述第二间隙分隔的第一欧姆接触层和第二欧姆接触层。
在一些实施例中，所述显示面板的制备方法还包括：
分别在所述第一欧姆接触层和第二欧姆接触层上形成源极和漏极；
形成覆盖所述源极、漏极和欧姆接触层的钝化层，所述钝化层包括暴露部分所述漏极的开孔；
在所述钝化层上形成像素电极，所述像素电极通过所述开孔与所述漏极连接。
在一些实施例中，所述沟道层包括像素区和与所述像素区相邻的非像素区，所述第二欧姆接触层从所述非像素区延伸至所述像素区；所述显示面板的制备方法还包括：
去除位于所述像素区的所述第二欧姆接触层；
对位于所述像素区的部分所述沟道层进行导体化，以形成像素电极。
另一方面，本申请提供一种显示面板，所述显示面板至少包括：
沟道层；
欧姆接触层，位于所述沟道层上，所述欧姆接触层包括暴露部分所述沟道层的第二间隙，所述第二间隙暴露出的部分所述沟道层为所述沟道层的沟道；
其中，所述沟道的长度等于所述第二间隙靠近所述沟道层的一端在第一方向的宽度，且所述沟道的长度小于1微米，所述第一方向平行于所述沟道层。
本申请的有益效果是：提供一种显示面板的制备方法及显示面板，先形成沟道层，在沟道层上形成初始欧姆接触层，然后形成覆盖初始欧姆接触层的牺牲层，并形成覆盖部分所述牺牲层的光阻，光阻具有对应所述初始欧姆接触层上方的端部。接着对光阻和暴露的部分牺牲层进行等离子工艺，使牺牲层暴露的表面变质成为掩模层，且光阻的表面被灰化形成与掩模层间隔的第一间隙。最后，基于第一间隙对初始欧姆接触进行刻蚀，以形成贯穿初始欧姆接触层的第二间隙，第二间隙暴露出的部分沟道层为沟道层的沟道，之后去除牺牲层和所述光阻。本申请通过等离子体工艺形成特征尺寸非常小的第一间隙，进而可以通过刻蚀形成特征尺寸非常小的第二间隙。由于第二间隙暴露出的部分所述沟道层为所述沟道层的沟道，因而能形成长度非常小的沟道，因此可大幅提升沟道层中沟道的电流通过能力。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1是本申请一些实施例提供的显示面板的制备方法的流程示意图；
图2a-2i是本申请一些实施例提供的显示面板在制备过程中的结构示意图；
图3a-3c是本申请一些实施例提供的显示面板在制备过程中的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图1，图1是本申请一些实施例提供的显示面板的制备方法的流程示意图。请同时参阅图2a-2i，图2a-2i是本申请一些实施例提供的显示面板在制备过程中的结构示意图。该显示面板的制备方法至少可以包括以下步骤S1-S7。
步骤S1：形成沟道层10。
如图2a所示，在形成沟道层10之前，该显示面板的制备方法还包括：1)提供基板20；2)在所述基板20上形成栅极21；3)在所述基板20上形成覆盖所述栅极21的栅绝缘层22。可以在栅绝缘层22上通过图案化工艺形成沟道层10，沟道层10对应在栅极21的上方。基板20可以包括玻璃基板和柔性基板其中之一或其组合，栅极21的材料可以为Mo或Mo/Al或Mo/Cu或Mo/Cu/IZO或IZO/Cu/IZO或Mo/Cu/ITO或Ni/Cu/Ni或MoTiNi/Cu/MoTiNi或NiCr/Cu/NiCr或CuNb等。栅绝缘层22的材料可为SiOx，SiNx，Al2O3/SiNx/SiOx，SiOx/SiNx/SiOx等。沟道层10的材料可以包括半导体氧化物或非晶硅。
步骤S2：在所述沟道层10上形成初始欧姆接触层30a。
如图2b所示，可以采用图案化刻蚀工艺形成位于沟道层10上的初始欧姆接触层30a，初始欧姆接触层30a的材料可以为MoTi，MoTiNi，MoW，IZO，ITO等导体。
步骤S3：形成覆盖所述初始欧姆接触层30a的牺牲层40。
步骤S4：形成覆盖部分所述牺牲层40的光阻50，所述光阻50具有对应所述初始欧姆接触层30a上方的端部51。
步骤S5：对所述光阻50和暴露的部分所述牺牲层40进行等离子工艺，使所述牺牲层40暴露的表面变质成为掩模层40b，且所述光阻50的表面被灰化形成与所述掩模层40b间隔的第一间隙52。
具体的，1)如图2c所示，形成覆盖所述初始欧姆接触层30a的牺牲层40，牺牲层40的材料包括氮化硅。
2)如图2c所示，形成覆盖部分所述牺牲层40的光阻50，所述光阻50具有对应所述初始欧姆接触层30a上方的端部51。可以先在牺牲层40上涂布一层光阻，然后采用光刻工艺使光阻50只覆盖部分牺牲层40，且其端部51位于初始欧姆接触层30a上方的范围内，因为光阻50的端部51在后续工艺中需要用来定位欧姆接触层30中第二间隙31的位置。
3)如图2c和图2d所示，对所述光阻50和暴露的部分所述牺牲层40进行等离子工艺，使所述牺牲层40暴露的表面变质成为掩模层40b，且所述光阻50的表面被灰化形成与所述掩模层40b间隔的第一间隙52。所述第一间隙52靠近所述初始欧姆接触层30a的一端，在所述第一方向(X)的宽度d3小于1微米。等离子体工艺通过氧气轰击牺牲层40未被光阻50覆盖的表面，以及光阻50的表面。牺牲层40可以为氮化硅，在氧气的轰击下会变质成为氧化硅，氧化硅可以作为刻蚀工艺的掩模层40b(掩模层40b下方成为牺牲层40a)。等离子体工艺可以使得光阻50的表面被灰化，即表面被削减一部分成为光阻50a，因此光阻50的端部51会向远离掩模层40b的方向移动，与掩模层40b之间形成非常小的第一间隙52。
其中，等离子体工艺的能量可以为1000w/m2～10000w/m2，压力可以为10mT～200mT，氩气和氧气的占比可以为1/10～10，时间可以为10s～120s。
步骤S6：基于所述第一间隙52对初始欧姆接触层30a进行刻蚀，以形成贯穿所述初始欧姆接触层30a的第二间隙31，所述第二间隙31暴露出的部分所述沟道层10为所述沟道层10的沟道11。
如图2e所示，可以利用光阻50a与掩模层40b之间的第一间隙52，依次对第一间隙52下方的牺牲层40a和初始欧姆接触层30a进行刻蚀形成第二间隙31，所述初始欧姆接触层30a被所述第二间隙31贯穿而形成欧姆接触层30。其中，掩模层40b相对于牺牲层40a的选择比小于1，因此刻蚀工艺对掩模层40b的消耗较小，进而可以控制第二间隙31的特征尺寸。由于第一间隙52靠近所述初始欧姆接触层30a的一端，在所述第一方向(X)的宽度d3小于1微米，因此基于第一间隙52刻蚀形成的第二间隙31靠近所述沟道层10的一端，在第一方向(X)的宽度d2也小于1微米，第二间隙31的宽度d2等于沟道层10中沟道11的长度d1。
在一些实施例中，沟道11的长度d1小于300纳米。
在其中一些实施例中，沟道11的长度d1为100～300纳米。
步骤S7：去除所述牺牲层40a和所述光阻50a。
如图2f所示，在所述刻蚀工艺之后去除所述光阻50a、掩模层40b和牺牲层40a。
在一些实施例中，所述欧姆接触层30包括被所述第二间隙31分隔的第一欧姆接触层301和第二欧姆接触层302。显示面板的制备方法还可以包括：1)如图2g所示，分别在所述第一欧姆接触层301和第二欧姆接触层302上形成源极61和漏极62；2)如图2h所示，形成覆盖所述源极61、漏极62和欧姆接触层30的钝化层70，所述钝化层70包括暴露部分所述漏极62的开孔71；3)如图2i所示，在所述钝化层70上形成像素电极80，所述像素电极80通过所述开孔71与所述漏极62连接。
请参阅图3a-3c，图3a-3c是本申请一些实施例提供的显示面板在制备过程中的结构示意图。为了便于理解和简要说明，本实施例与上述实施例的相同的结构使用相同的标号。本实施例与上述实施例的不同之处在于像素电极80的制备方法，具体的，与上述实施例中图2f不同的是，如图3a所示，沟道层10包括像素区P1和与所述像素区P1相邻的非像素区P2，所述欧姆接触层30包括被所述第二间隙31分隔的第一欧姆接触层301和第二欧姆接触层302，所述第二欧姆接触层302从所述非像素区P2延伸至所述像素区P1。
如图3b所示，该显示面板的制备方法还可以包括：1)去除位于所述像素区P1的所述第二欧姆接触层302；2)对位于所述像素区P1的部分所述沟道层10进行导体化，以形成像素电极80。
如图3c所示，该显示面板的制备方法还可以包括：分别在所述第一欧姆接触层301和第二欧姆接触层302上形成源极61和漏极62；形成覆盖所述源极61、漏极62、欧姆接触层30和像素电极80的钝化层70；在所述钝化层70上形成公共电极90。
本申请实施例提供的显示面板的制备方法，先形成沟道层10，然后在沟道层10上形成初始欧姆接触层30a，然后形成覆盖初始欧姆接触层30a的牺牲层40，并形成覆盖部分所述牺牲层40的光阻50，光阻50具有对应所述初始欧姆接触层30a上方的端部51。接着对光阻50和暴露的部分牺牲层40进行等离子工艺，使牺牲层40暴露的表面变质成为掩模层40b，且光阻50的表面被灰化形成与掩模层40b间隔的第一间隙52。最后，基于第一间隙52对初始欧姆接触30a进行刻蚀，以形成贯穿初始欧姆接触层30a的第二间隙31，第二间隙31暴露出的部分沟道层10为沟道层10的沟道11，之后去除牺牲层40a和所述光阻50a。本申请通过等离子体工艺形成特征尺寸非常小的第一间隙52，进而可以通过刻蚀形成特征尺寸非常小的第二间隙31。由于第二间隙31暴露出的部分所述沟道层10为所述沟道层10的沟道11，因而能形成长度非常小的沟道，因此可大幅提升沟道层10中沟道11的电流通过能力。由于显示面板中驱动电路中的晶体管包括该沟道层10，沟道11的长度d1减小可大幅减小驱动电路的面积。
本申请一些实施例还提供一种显示面板，请参阅图2i，该显示面板至少包括沟道层10和位于所述沟道层10上的欧姆接触层30，所述欧姆接触层30包括暴露部分所述沟道层10的第二间隙31以在所述沟道层10中形成对应所述第二间隙31的沟道11。也就是说，第二间隙31暴露出的部分所述沟道层10为所述沟道层10的沟道11。其中，所述沟道11的长度d1等于所述第二间隙31靠近所述沟道层10的一端在第一方向(X)的宽度d2，所述沟道11的长度d1小于1微米，所述第一方向(X)平行于所述沟道层10。由于沟道11的长度d1小于1微米，因此可以可大幅提升沟道层10中沟道11的电流通过能力，还可大幅减小驱动电路的面积。
该显示面板可以应用于各种显示器，例如液晶显示器(Liquid Crystal Display,LCD)、有机发光二极管显示器(Organic Light-Emitting Diode,OLED)和微型发光二极管显示器(Micro-Light-Emitting Diode,Micro-LED)等。更大范围，该显示面板可以应用于各种电子设备，例如可穿戴设备如智能手环、智能手表、VR(Virtual Reality，即虚拟现实)等设备，移动电话机，电子书和电子报纸，电视机，个人便携电脑，可折叠以及可卷曲OLED等柔性OLED显示及照明设备。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种显示面板的制备方法，其特征在于，所述显示面板的制备方法至少包括：
形成沟道层；
在所述沟道层上形成初始欧姆接触层；
形成覆盖所述初始欧姆接触层的牺牲层；
形成覆盖部分所述牺牲层的光阻，所述光阻具有对应所述初始欧姆接触层上方的端部；
对所述光阻和暴露的部分所述牺牲层进行等离子工艺，使所述牺牲层暴露的表面变质成为掩模层，且所述光阻的表面被灰化形成与所述掩模层间隔的第一间隙；
基于所述第一间隙对所述初始欧姆接触进行刻蚀，以形成贯穿所述初始欧姆接触层的第二间隙，所述第二间隙暴露出的部分所述沟道层为所述沟道层的沟道；以及
去除所述牺牲层和所述光阻。
2.根据权利要求1所述的显示面板的制备方法，其特征在于，所述沟道的长度等于所述第二间隙靠近所述沟道层的一端在第一方向的宽度，所述第一方向平行于所述沟道层。
3.根据权利要求2所述的显示面板的制备方法，其特征在于，所述第二间隙靠近所述沟道层的一端在所述第一方向的宽度小于1微米。
4.根据权利要求3所述的显示面板的制备方法，其特征在于，所述第二间隙靠近所述沟道层的一端在所述第一方向的宽度为100～300纳米。
5.根据权利要求1所述的显示面板的制备方法，其特征在于，所述显示面板的制备方法还包括：
提供基板；
在所述基板上形成栅极；
在所述基板上形成覆盖所述栅极的栅绝缘层；
其中，所述沟道层形成在所述栅绝缘层上，且对应所述栅极的上方。
6.根据权利要求1所述的显示面板的制备方法，其特征在于，所述牺牲层的材料包括氮化硅，所述掩模层的材料包括氧化硅。
7.根据权利要求1所述的显示面板的制备方法，其特征在于，所述初始欧姆接触层被所述第二间隙贯穿而形成欧姆接触层，所述欧姆接触层包括被所述第二间隙分隔的第一欧姆接触层和第二欧姆接触层。
8.根据权利要求7所述的显示面板的制备方法，其特征在于，所述显示面板的制备方法还包括：
分别在所述第一欧姆接触层和第二欧姆接触层上形成源极和漏极；
形成覆盖所述源极、漏极和欧姆接触层的钝化层，所述钝化层包括暴露部分所述漏极的开孔；
在所述钝化层上形成像素电极，所述像素电极通过所述开孔与所述漏极连接。
9.根据权利要求7所述的显示面板的制备方法，其特征在于，所述沟道层包括像素区和与所述像素区相邻的非像素区，所述第二欧姆接触层从所述非像素区延伸至所述像素区；所述显示面板的制备方法还包括：
去除位于所述像素区的所述第二欧姆接触层；
对位于所述像素区的部分所述沟道层进行导体化，以形成像素电极。
10.一种显示面板，其特征在于，所述显示面板至少包括：
沟道层；
欧姆接触层，位于所述沟道层上，所述欧姆接触层包括暴露部分所述沟道层的第二间隙，所述第二间隙暴露出的部分所述沟道层为所述沟道层的沟道；
其中，所述沟道的长度等于所述第二间隙靠近所述沟道层的一端在第一方向的宽度，且所述沟道的长度小于1微米，所述第一方向平行于所述沟道层。
CN202310757357.3A 2023-06-25 2023-06-25 一种显示面板的制备方法及显示面板 Pending CN117524981A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310757357.3A CN117524981A (zh) 2023-06-25 2023-06-25 一种显示面板的制备方法及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310757357.3A CN117524981A (zh) 2023-06-25 2023-06-25 一种显示面板的制备方法及显示面板

Publications (1)

Publication Number Publication Date
CN117524981A true CN117524981A (zh) 2024-02-06

Family

ID=89753762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310757357.3A Pending CN117524981A (zh) 2023-06-25 2023-06-25 一种显示面板的制备方法及显示面板

Country Status (1)

Country Link
CN (1) CN117524981A (zh)

Similar Documents

Publication Publication Date Title
KR102080065B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP5599026B2 (ja) 薄膜トランジスタの製造方法
US7948570B2 (en) Thin film transistor array substrate and manufacturing method thereof
US9613986B2 (en) Array substrate and its manufacturing method, display device
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
US20160005799A1 (en) Thin film transistor, tft array substrate, manufacturing method thereof and display device
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
US11087985B2 (en) Manufacturing method of TFT array substrate
CN107302030B (zh) 显示设备
US10008516B2 (en) LTPS TFT array substrate, its manufacturing method, and display device
KR101901045B1 (ko) 박막 트랜지스터 및 그 준비 방법, 어레이 기판, 및 디스플레이 장치
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
KR20190077570A (ko) 어레이 기판, 그 제조 방법 및 표시 장치
US7785992B2 (en) Array substrate for flat display device and method for fabricating the same
KR102318054B1 (ko) Tft 기판 및 이의 제조 방법
US8785264B2 (en) Organic TFT array substrate and manufacture method thereof
CN114089571B (zh) 阵列基板及制作方法和显示面板
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
US9741861B2 (en) Display device and method for manufacturing the same
US7179697B2 (en) Method of fabricating an electronic device
CN111129033B (zh) 阵列基板及其制备方法
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
US20190043897A1 (en) Method for fabricating array substrate, array substrate and display device
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
CN117524981A (zh) 一种显示面板的制备方法及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination