CN117497555A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN117497555A
CN117497555A CN202310917130.0A CN202310917130A CN117497555A CN 117497555 A CN117497555 A CN 117497555A CN 202310917130 A CN202310917130 A CN 202310917130A CN 117497555 A CN117497555 A CN 117497555A
Authority
CN
China
Prior art keywords
layer
light emitting
emitting element
display device
planarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310917130.0A
Other languages
English (en)
Inventor
张永仁
李素荣
金贤坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN117497555A publication Critical patent/CN117497555A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种显示装置及其制造方法。根据本公开的一个方面，一种显示装置包括：基板，在基板中限定有多个子像素；发光元件，发光元件设置在所述多个子像素中的每个子像素上；以及第一连接电极，第一连接电极围绕设置在所述发光元件的下部处的第一半导体层；第二连接电极，第二连接电极与所述发光元件的顶表面接触；第一平坦化层，第一平坦化层设置在所述第一连接电极和所述第二连接电极之间并且具有比所述发光元件的第一半导体层小的厚度；以及第二平坦化层，第二平坦化层设置在所述第一平坦化层和所述第二连接电极之间。

Description

显示装置及其制造方法
技术领域
本公开涉及一种显示装置及其制造方法，更具体地，涉及使用发光二极管(LED)的显示装置及其制造方法。
背景技术
用于计算机的监视器、电视机或蜂窝电话等的显示装置包括有机发光显示(OLED)装置、液晶显示(LCD)装置、LED显示器、Mini-LED显示器、电泳显示器等。OLED是自发光装置，而LCD需要单独的光源。
显示装置具有广泛的各种应用，包括移动装置、可穿戴设备、电子书阅读器、便携式多媒体播放器、个人数字助理以及计算机的监视器和电视机等。正在研究具有大显示面积以及减小的体积和重量的显示装置。
近来，包括LED的显示装置作为下一代显示装置正引起关注。LED由无机材料而不是有机材料制成，因此具有优异的可靠性和比LCD或OLED更长的使用寿命。此外，LED可以快速地接通和关断，具有高发光效率，具有稳健的耐冲击性且稳定，并且可以显示高亮度图像。
背景部分中提供的描述不应仅仅因为其在背景部分中提及或与背景部分相关联而被假定为现有技术。背景部分可以包括描述主题技术的一个或更多个方面的信息。
发明内容
本公开要实现的目的是提供一种显示装置及其制造方法，在该显示装置中，发光元件的第一连接电极和第一半导体层可以自对准。
本公开要实现的另一目的是提供一种显示装置及其制造方法，在该显示装置中，发光元件的第二连接电极和第二半导体层可以自对准。
本公开要实现的又一目的是提供一种可以使短路缺陷减少或最小化的显示装置及其制造方法。短路缺陷可能由于由工艺误差引起的第一连接电极和第二连接电极之间的未对准而发生。
本公开要实现的又一目的是提供一种具有提高的光效率的显示装置及其制造方法。
本公开要实现的又一目的是提供一种显示装置及其制造方法，在该显示装置中，发光元件的底切结构与第一连接电极分离。在显示装置中，可以使所述第一连接电极的断开最小化。
本公开的目的不限于上述目的，并且本领域技术人员可以通过以下描述清楚地理解上文未提及的其他目的。
根据本公开的一个方面，一种显示装置包括其中限定有多个子像素的基板。此外，所述显示装置包括设置在所述多个子像素中的每个子像素上的发光元件，以及围绕设置在所述发光元件的下部处的第一半导体层的第一连接电极。此外，所述显示装置包括与所述发光元件的顶表面接触的第二连接电极。此外，所述显示装置包括设置在所述第一连接电极和所述第二连接电极之间并且具有比所述发光元件的第一半导体层小的厚度的第一平坦化层。此外，所述显示装置包括设置在所述第一平坦化层和所述第二连接电极之间的第二平坦化层。具有比所述第一半导体层小的厚度的所述第一平坦化层可以用于使所述发光元件的第一半导体层与所述第一连接电极自对准。
根据本公开的另一方面，一种制造显示装置的方法包括将发光元件转移到粘合层上的工艺和在发光元件上形成金属层的工艺。此外，所述方法包括在所述发光元件和所述金属层上形成具有比所述发光元件的第一半导体层小的厚度的第一平坦化层的工艺。此外，所述方法包括通过蚀刻从所述第一平坦化层暴露的金属层来形成第一连接电极的工艺。具有比所述第一半导体层小的厚度的所述第一平坦化层可以用于仅部分地蚀刻设置在所述第一平坦化层上的围绕发光层和第二半导体层的金属层。因此，所述第一连接电极和所述第一半导体层可以自对准，并且可以使短路缺陷最小化。
示例性实施方式的其他详细内容包括在具体实施方式和附图中。
根据本公开，所述第一平坦化层形成为具有比所述第一半导体层小的厚度。因此，可以通过自对准所述第一连接电极和所述第一半导体层来形成所述第一连接电极。
根据本公开，通过对所述第二平坦化层执行灰化工艺而使所述发光元件的所述第二连接电极和所述第二半导体层自对准。因此，可以形成所述第二连接电极。
根据本公开，仅对所述第二平坦化层执行灰化工艺直到暴露所述第二半导体层的顶表面为止。因此，可以使由对准误差引起的第二连接电极的短路缺陷最小化。
根据本公开，所述第一连接电极和所述第二连接电极可以容易地自对准。
根据本公开，所述第一连接电极和所述第二连接电极中的每一个在所述发光元件的所述第一半导体层和所述第二半导体层上自对准。因此，可以使由对准误差引起的第一连接电极和第二连接电极的短路缺陷最小化。
根据本公开，反射电极形成在所述发光元件的下部。因此，可以提高光提取效率。
根据本公开，填充所述发光元件的下部处的底切结构。因此，可以使所述第一连接电极的断开缺陷最小化。
根据本公开的效果不限于以上示例的内容，并且在本说明书中包括更多的各种效果。
将理解，前述一般描述和以下详细描述都是说明性和示例性的，并且旨在提供对要求保护的发明构思的进一步说明。
附图说明
包括附图以提供对本公开的进一步理解，并且附图被并入并构成本申请的一部分，附图示出了本公开的实施方式，并且于说明书一起用于解释本公开的原理。从下面结合附图进行的详细描述中，将更加清楚地理解本公开的上述及其他方面、特征及其他优点，在附图中：
图1是根据本公开的示例性实施方式的显示装置的示意性平面图。
图2和图3是根据本公开的示例性实施方式的显示装置的截面图；
图4A至图4E是用于解释根据本公开的示例性实施方式的制造显示装置的方法的工艺图；
图5是根据本公开的另一示例性实施方式的显示装置的截面图；
图6A至图6E是用于解释根据本公开的另一示例性实施方式的制造显示装置的方法的工艺图；
图7是根据本公开的又一示例性实施方式的显示装置的截面图；
图8A至图8D是用于解释根据本公开的又一示例性实施方式的制造显示装置的方法的工艺图；
图9是根据本公开的另一示例性实施方式的显示装置的截面图；以及
图10是根据本公开的另一示例性实施方式的显示装置的截面图。
在整个附图和具体实施方式中，除非另有描述，否则相同的附图标记应被理解为指代相同的元件、特征和结构。为了清楚、例示和便利性，这些元件的相对尺寸和描述可能被夸大。
具体实施方式
现在将详细参考本公开的实施方式，其示例可以在附图中示出。在以下描述中，当对与本文献相关的已知功能或配置的详细描述被确定为不必要地模糊发明构思的主旨时，将省略其详细描述。所描述的处理步骤和/或操作进程为示例；然而，步骤和/或操作的顺序并不限于本文阐述的顺序，并且可以如本领域已知的那样改变，必须以特定顺序发生的步骤和/或操作除外。在以下说明中使用的各个元件的名称仅是为了便于撰写说明书而选择的，并且因此可能不同于在实际产品中使用的名称。
通过参照在下文中详细描述的示例性实施方式和附图，本公开的优点和特点以及实现这些优势和特点的方法将变得清楚。然而，本公开不限于本文中公开的示例性实施方式，而是将被实现为各种形式。通过仅示例的方式来提供例示性实施方式，使得本领域普通技术人员能够完全理解本公开所公开的内容和本公开的范围。附图中所例示的用于描述本公开的示例性实施方式的形状、尺寸、比率、角度、数量等等仅仅是示例，并且本公开不限于此。相同的附图标记在整个说明书中通常表示相同的元件。进一步地，在本公开的下面的描述中，为了避免不必要地模糊本公开的主题，可以将已知相关技术的详细说明省略掉。本文中使用的诸如“包括”、“具有”和“由……组成”的术语一般意在允许添加其它组件，除非该术语与术语“仅”一起使用。除非另有明文规定，否则对任何单数的引用都可以包括复数。
即使没有明确说明，组件也被解释为包括普通的误差范围。
本文中作为“示例”描述的任何实现方式并不必须被解释为相对于其它实现方式是优选的或有利的。
当使用在本公开中描述的术语“包括”、“具有”和“包含”时，可以添加另一部件，除非使用了诸如“仅”的更具限制性的术语。单数形式的术语可以包括复数形式，除非另有相反指示。
当使用诸如“在……上”、“在……上方”、“在……下面”和“靠近……”的术语来描述两个部件之间的位置关系时，除非这些术语与术语“紧接着”或“直接”一起使用，否则一个或更多个部件可以定位在该两个部件之间。
当元件或层设置在另一元件或层“上”时，该元件或层可直接位于该另一元件上或或层上，或者又一层或又一元件可插置其间。
诸如“下方”、“下部”、“上方”、“上部”等的术语可以在本文中用于如图中所示地描述元件之间的关系。将理解，这些术语是空间相对的，并且基于图中描绘的朝向。
尽管术语“第一”、“第二”、“A”、“B”、“(a)”和“b”等被用于描述各种组件，但是这些组件不受这些术语的约束。这些术语仅用于将一个组件与其它组件区分开。因此，下文提及的第一组件在本公开的技术构思中可以是第二组件。
为了便于描述而示出附图中所示的每个组件的尺寸和厚度，并且本公开不限于示出的组件的尺寸和厚度。
术语“至少一个”应被理解为包括相关列出项中的一个或更多个的任意和所有组合。例如，“第一项、第二项和第三项中的至少一个”的含义包含所有三个列出元素的组合，三个元素中的任意两个的组合，以及每个单独的元素第一元素、第二元素和第三元素。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与示例实施方式所述领域的普通技术人员所通常理解的含义相同的含义。将进一步理解，诸如在常用字典中定义的术语的术语应当被解释为具有例如与其在相关技术的背景下的含义一致的含义，并且不应当以理想化或过于形式化的意义来进行解释，除非在本文中明确如此定义。例如，术语“部件”或“单元”可以例如应用于单独的电路或结构、集成电路、电路装置的计算块、或者被配置为执行所描述的功能的任意结构，如本领域普通技术人员所应理解的那样。
本公开的各种实施方式的特征可以部分地或全部地彼此结合或组合，并且可以以技术上的各种方式互锁和操作，并且这些实施方式可以彼此独立地或相关联地执行。
在下文中，将参照附图详细描述根据本公开的示例性实施例的显示装置。
图1是根据本公开的示例性实施方式的显示装置的示意性平面图。为了便于描述，图1仅示出了显示装置100的各种组件中的基板110和多个子像素。
基板110被配置为支撑包括在显示装置100中的各种组件，并且例如可以由绝缘材料制成。例如，基板110可以由玻璃、树脂等制成，也可以由包括聚合物或塑料的材料制成，或者可以由具有柔性的材料制成。例如，聚合物膜可以由聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙烯腈-丁二烯-苯乙烯共聚物(ABS)、聚甲基丙烯酸甲酯(PMMA)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚砜(PES)、聚芳酯(PAR)、聚砜(PSF)、环烯烃共聚物(COC)、三乙酰纤维素(TAC)膜、聚乙烯醇(PVA)膜和聚苯乙烯(PS)中的任意一个制成，但本公开不限于此。
基板110包括显示区域AA和非显示区域NA。
显示区域AA是设置有多个子像素SP并且显示图像的区域。多个子像素SP中的每一个是发射光的单元。在每个子像素SP中，形成发光元件和驱动电路。例如，多个子像素SP可以包括红色子像素、绿色子像素、蓝色子像素和/或白色子像素，但不限于此。作为另一示例，多个子像素SP可以包括诸如青色、品红色和黄色等的其它颜色的子像素，但不限于此。在下文中，将多个子像素SP描述为包括红色子像素、绿色子像素和蓝色子像素，但不限于此。
非显示区域NA是不显示图像的区域，并且例如用于驱动设置在显示区域AA中的子像素SP的各种线、驱动器IC等中的至少一个可以设置在非显示区域NA中。例如，诸如选通驱动器IC和数据驱动器IC之类的各种IC以及各种驱动电路中的至少一个可以设置在非显示区域NA中。作为一个示例，非显示区域NA的至少一部分可以位于基板110的后表面(即，其上没有设置子像素SP的表面)上，或者可以被省略掉，但不限于此。
在下文中，将针对图2和图3更详细地描述多个子像素SP。
图2和图3是根据本公开的示例性实施方式的显示装置的截面图。参照图2和图3，根据本公开的示例性实施方式的显示装置100包括基板110、缓冲层111、栅极绝缘层112和第一层间绝缘层113，但不限于此。此外，显示装置100包括第二层间绝缘层114、粘合层115、第一平坦化层116、第二平坦化层117、驱动晶体管DT和发光元件120，但不限于此。此外，显示装置100包括第一连接电极CE1、第二连接电极CE 2、遮光层LS和辅助电极LE，但不限于此。作为一个示例，上文提及的组件中的至少一个可以省略。作为一个示例，还可以添加至少一个其它组件。
参照图2和图3，遮光层LS设置在基板110上。遮光层LS阻挡光从基板110下方进入驱动晶体管DT的有源层ACT。由于遮光层LS阻挡光进入驱动晶体管DT的有源层ACT，所以可以抑制泄漏电流或使泄漏电流最小化。遮光层LS可以根据设计而省略。
缓冲层111设置在基板110和遮光层LS上。缓冲层111可以抑制湿气或杂质渗透通过基板110。缓冲层111可以是由例如氧化硅(SiOx)、氮化硅(SiNx)和/或非晶硅(a-Si)制成的单层或多个层，但不限于此。然而，根据基板110的类型或晶体管的类型，可以省略掉缓冲层111，但不限于此。
驱动晶体管DT设置在缓冲层111上。驱动晶体管DT可以包括有源层ACT、栅电极GE、源电极SE和漏电极DE。
有源层ACT设置在缓冲层111上。有源层ACT可以由诸如氧化物半导体、非晶硅或多晶硅、化合物半导体等的半导体材料制成，但不限于此。例如，氧化物半导体材料可以由铟镓锌氧化物(IGZO)、氧化铟锌(IZO)、铟镓锡氧化物(IGTO)、以及铟镓氧化物(IGO)中的任意一者形成，但不限于此，或者，氧化物半导体材料可以由诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)和钛(Ti)的金属氧化物或者诸如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)或钛(Ti)的金属及其氧化物的组合制成。
栅极绝缘层112设置在有源层ACT上。栅极绝缘层112是被配置为使有源层ACT与栅电极GE绝缘的绝缘层。栅极绝缘层112可以是由诸如氧化硅(SiOx)和/或氮化硅(SiNx)之类的无机层制成的单层或多个层，但不限于此。
栅电极GE设置在栅极绝缘层112上。作为一个示例，栅电极GE可以电连接到驱动晶体管DT的源电极SE，但不限于此。栅电极GE可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金之类的导电材料制成，但不限于此。尽管本公开中的驱动晶体管以顶栅方法形成，但是本公开中的驱动晶体管DT可以时顶栅类型或者双栅极类型。
第一层间绝缘层113和第二层间绝缘层114设置在栅电极GE上。第一层间绝缘层113和第二层间绝缘层114包括用于分别将源电极SE和漏电极DE连接到有源层ACT的源极区和漏极区的接触孔，并且沟道区可以设置在所述有源层ACT的源极区和漏极区之间，并且与所述栅电极GE交叠。第一层间绝缘层113和第二层间绝缘层114是被配置为保护设置在第一层间绝缘层113和第二层间绝缘层114下方的组件的绝缘层。第一层间绝缘层113和第二层间绝缘层114中的每一个可以是由氧化硅(SiOx)和/或氮化硅(SiNx)制成的单层或多个层，但不限于此。
电连接到有源层ACT的源极区和漏极区的源电极SE和漏电极DE设置在第二层间绝缘层114上。源电极SE和漏电极DE中的每一个可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金之类的导电材料制成，但不限于此。
与此同时，在本公开中已经描述了第一层间绝缘层113和第二层间绝缘层114(即，多个绝缘层)设置在栅电极GE与源电极SE和漏电极DE之间。然而，仅一个绝缘层可以设置在栅电极GE与源电极SE和漏电极DE之间，但是本公开不限于此。然而，如图所示，诸如第一层间绝缘层113和第二层间绝缘层114之类的多个绝缘层设置在栅电极GE与源电极SE和漏电极DE之间。在这种情况下，可以进一步在第一层间绝缘层113和第二层间绝缘层114之间形成电极，并且进一步形成的电极可以与另一组件一起形成电容器。该组件可以设置在第一层间绝缘层113下方或第二层间绝缘层114上。但本公开的实施方式不限于此。作为另一示例，在第一层间绝缘层113和第二层间绝缘层114之间可以不存在组件。
辅助电极LE设置在栅极绝缘层112上。辅助电极LE被配置为将设置在缓冲层111下方的遮光层LS电连接到设置在第二层间绝缘层114上的源电极SE和漏电极DE中的一个。例如，遮光层LS通过辅助电极LE电连接到源电极SE和漏电极DE中的一个，辅助电极LE的一部分穿过缓冲层111和栅极绝缘层112。因此，遮光层LS不作为浮置栅极而操作。因此，可以使由浮置的遮光层LS引起的驱动晶体管DT的阈值电压的变化减少或最小化。虽然已经例示为遮光层LS连接到漏电极DE，但是遮光层LS也可以替代地连接到源电极SE，但是不限于此。遮光层LS也可以连接到另一电极或布线等，从而在驱动晶体管DT的驱动期间具有恒定的电压电平，但不限于此。
电源线VDD设置在第二层间绝缘层114上。由于电源线VDD与驱动晶体管DT一起电连接到发光元件120，所以发光元件102可以发光。电源线VDD可以由诸如铜(Cu)、铝(Al)、钼(Mo)、镍(Ni)、钛(Ti)、铬(Cr)或其合金之类的导电材料制成，但不限于此。
粘合层115设置在驱动晶体管DT和电源线VDD上。作为一个示例，粘合层115涂覆在基板110的整个表面上，以固定设置在粘合层115上的发光元件120。粘合层115可以由选自例如粘合聚合物、环氧抗蚀剂、UV树脂、聚酰亚胺、丙烯酸酯、聚氨酯和聚二甲基硅氧烷(PDMS)中的任何一种的材料制成，但不限于此。
发光元件120设置在粘合层115上。发光元件120是被配置为通过电流发光的元件。发光元件120可以包括发射红光、绿光、蓝光等的发光元件120，并且其组合可以实现包括白色的各种颜色的光。但实施方式不限于此。作为一个示例，发光元件120可以包括发射诸如青色、品红色、黄色等的其它颜色的发光元件120，并且/或者其组合并不必须要实现白色的光。例如，发光元件120可以是发光二极管(LED)，迷你LED或微型LED，但不限于此。
发光元件120包括第一半导体层121、发光层122、第二半导体层123、第一电极124、第二电极125和封装层126，但不限于此。作为一个示例，上文提及的组件中的至少一个可以省略，并且/或者可以添加一个或更多个其它组件。
第一半导体层121设置在粘合层115上，并且第二半导体层123设置在第一半导体层121上方并且使发光层122设置在其间。可以通过用n型杂质和/或p型杂质掺杂特定材料来形成第一半导体层121和第二半导体层123。例如，可以通过用p型杂质或n型杂质掺杂诸如氮化镓(GaN)、磷化铟铝(InAlP)、砷化镓(GaAs)等的材料来形成第一半导体层121和第二半导体层123。此外，p型杂质可以是镁(Mg)、锌(Zn)、铍(Be)等，并且n型杂质可以是硅(Si)、锗(Ge)、锡(Sn)等，但是它们不限于此。
第一半导体层121的一部分可以设置为突出到第二半导体层123的外部。作为一个示例，第一半导体层121的一部分可以设置为在横向方向上突出到第二半导体层123的外部。发光元件120可以具有横向结构。在该结构中，第一半导体层121的顶表面由与第二半导体层123交叠的部分和设置在第二半导体层123的外侧上的部分构成。然而，第一半导体层121和第二半导体层123的尺寸和形状可以以各种方式修改，但是本公开不限于此。
例如，参照图2，第二半导体层123设置在第一半导体层121的顶表面的中央。此外，整个第二半导体层123可以与第一半导体层121交叠。第二半导体层123可以设置在第一半导体层121内部。第二半导体层123的边缘可以设置在第一半导体层121的边缘内侧。在平面图中，第一半导体层121可以从第二半导体层123的所有边缘突出到第二半导体层123的外部。第一半导体层121可以在平面图中在所有方向上突出到第二半导体层123的外部。但实施方式不限于此。
例如，参照图3，第一半导体层121可以在一些方向上突出到第二半导体层123的外部。第一半导体层121可以从第二半导体层123的一些边缘突出到第二半导体层123的外部。第一半导体层121可以在特定方向上突出到第二半导体层123的外部。作为另一示例，第二半导体层123可以在除了所述特定方向之外的方向上与第一半导体层121对齐，或者甚至突出到第一半导体层121的外部。
发光层122设置在第一半导体层121和第二半导体层123之间。发光层122可以被提供有来自第一半导体层121和第二半导体层123的空穴和电子，并且可以发射光。发光层122可以具有单层结构或多量子阱(MQW)结构。例如，发光层122可以被实现为具有层叠在彼此的顶部上的多个发光层的串联结构。具有串联结构的发光元件EL可以改善像素的亮度和使用寿命，作为一个示例，发光层122可以由氮化铟镓(InGaN)、氮化镓(GaN)等制成，但不限于此。
至少一个第一电极124设置在第一半导体层121上。第一电极124可以设置在第一半导体层121的从发光层122和第二半导体层123暴露的顶表面上。第一电极124被配置为将驱动晶体管DT电连接到第一半导体层121。第一电极124可以由诸如氧化铟锡(ITO)、氧化铟锌(IZO)等的透明导电材料制成。另选地，第一电极124可以由诸如钛(Ti)、金(Au)、银(Ag)、铜(Cu)或其合金之类的不透明导电材料制成。然而，本公开不限于此。
第一电极124可以在第一半导体层121的从发光层122和第二半导体层123暴露的顶表面的至少一部分中向发光元件120的外部偏移，但不限于此。第一电极124与可以其上设置有第二电极125的第二半导体层123尽可能远地间隔开。因此，当形成第一电极124时，可以减小蚀刻裕度。作为一个示例，第一电极124可以与第一半导体层121的从第二半导体层123暴露的顶表面的中心相比更远地与第二半导体层123间隔开，但不限于此。例如，可以首先形成覆盖第一半导体层121、发光层122和第二半导体层123的导电层。然后，可以通过蚀刻导电层来形成第一电极124和第二电极125。在该工艺中，第一电极124可以形成为远离第二电极125和第二半导体层123。因此，即使在形成第一电极124时出现工艺误差，也可以使在第二半导体层123上形成第一电极124的可能性减少或最小化。但实施方式不限于此。作为另一示例，第一电极124和第二电极125可以分开形成，例如，通过掩模工艺，而不是通过蚀刻同一个导电层，但不限于此。
此外，由于第一电极124与其上设置有第二电极125的第二半导体层123尽可能远地间隔开，所以可以增加发光层122的面积。如果第一电极124设置为与发光元件120的外侧相邻，则发光层122可以形成在除第一电极124之外的其他区域中。此外，可以增加发光层122的面积。如果第一电极124被设置为更靠近发光元件120的中心，则也可能减小需要与第一电极124间隔开的发光层122的面积。因此，发光元件120的光效率可能降低。因此，第一电极124可以设置为与发光元件120的外侧相邻，以增加发光层122的面积和光效率。
例如，参照图2，设置在第二半导体层123的两侧上的第一电极124可以以远离第二半导体层123的方式偏移(例如，与第一半导体层的暴露的顶表面的中心相比)。设置在第二半导体层123的左侧上的第一电极124可以在第一半导体层121的暴露的顶表面上向左侧偏移。此外，第一电极124可以设置为相比于靠近第二半导体层123而言更靠近发光元件120的外侧。设置在第二半导体层123的右侧上的第一电极124可以在第一半导体层121的暴露的顶表面上向右侧偏移。此外，第一电极124可以设置为相比于靠近第二半导体层123而言更靠近发光元件120的外侧。实施方式不限于此。作为一个示例，第一电极124可以设置在第二半导体层123的仅一侧。
例如，参照图3，设置在第二半导体层123的一侧上的第一电极124可以在第一半导体层121的暴露的顶表面上向该一侧偏移(例如，与第一半导体层121的暴露的顶表面的中心相比)。因此，第一电极124可以设置为相比于靠近第二半导体层123而言更靠近发光元件120的外侧。
然后，设置围绕第一半导体层121、发光层122、第二半导体层123、第一电极124和第二电极125的封装层126。封装层126可以由绝缘材料制成，因此可以保护第一半导体层121、发光层122和第二半导体层123。此外，在封装层126中形成使第一电极124和第二电极125暴露的接触孔。因此，第一电极124和第二电极125可以电连接到稍后形成的第一连接电极CE1和第二连接电极CE2。
与此同时，在本公开中已经描述了发光元件120包括第一半导体层121、发光层122、第二半导体层123、第一电极124、第二电极125和封装层126。然而，根据设计选择，发光元件120可以不包括封装层126，但是本公开不限于此。
第一连接电极CE1设置在粘合层115和发光元件120上。第一连接电极CE1被配置为将发光元件120电连接到驱动晶体管DT。第一连接电极CE1可以通过形成在粘合层115中的第一接触孔CH1电连接到驱动晶体管DT的源电极SE和漏电极DE中的任何一个。例如，第一连接电极CE1可以将驱动晶体管DT的漏电极DE电连接到发光元件120的第一电极124和第一半导体层121。第一连接电极CE1可以设置为覆盖第一半导体层121的侧表面的至少一部分、突出到第二半导体层123的外部的第一半导体层121的至少一部分、以及第一电极124的至少一部分。第一连接电极CE1可以设置为相邻于或围绕发光元件120的下侧表面。
第一平坦化层116和第二平坦化层117设置在第一连接电极CE1和发光元件120上以保护驱动晶体管DT并且平坦化由于驱动晶体管DT和第一连接电极CE1而导致的台阶。第一平坦化层116和第二平坦化层117可以使其上设置有发光元件120的基板110的上部平坦化。第一平坦化层116和第二平坦化层117与粘合层115一起可以将发光元件120固定到基板110上。第一平坦化层116和第二平坦化层117中的每一个可以是由例如光致抗蚀剂或丙烯基有机材料、丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、不饱和聚酯树脂、聚苯树脂、聚苯硫醚树脂和苯并环丁烯制成的单层或多个层，但不限于此。
第一平坦化层116可以具有比发光元件120的第一半导体层121小的厚度。例如，第一平坦化层116的顶表面可以设置在发光层122下方。例如，第一平坦化层116的顶表面可以设置在第一电极124和/或第一连接电极CE1上方并且在发光层122下方。当制造显示装置100时，第一平坦化层116可以用于使第一连接电极CE1自对准(self-align)以仅连接到第一半导体层121和第一电极124。此外，第二平坦化层117的顶表面可以设置为至少高于发光元件120的发光层122。此外，第二平坦化层117的顶表面可以设置为等于或低于第二半导体层123的顶平面。例如，对应于发光元件120的第二平坦化层117的顶表面可以设置在发光层122的顶表面和第二半导体层123的顶表面之间。另选地，第二平坦化层117的顶表面可以与第二半导体层123的顶平面设置在相同的平面中。因此，当制造显示装置100时，第二平坦化层117可以用于使第二连接电极CE2自对准以仅连接到第二半导体层123和第二电极125。稍后将参照图4A至图4E描述其更多细节。
第二连接电极CE2设置在第二平坦化层117上。第二连接电极CE2被配置为将发光元件120电连接到电源线VDD。第二连接电极CE2可以通过第二接触孔CH2电连接到电源线VDD，第二接触孔CH2形成在第二平坦化层117、第一平坦化层116和粘合层115中。此外，第二连接电极CE2与从第二平坦化层117暴露的第二电极125(例如，第二电极125的顶表面)接触，从而电连接到第二电极25和第二半导体层123。
与此同时，在根据本公开的示例性实施方式的显示装置100中，发光元件120、第一连接电极CE1和第二连接电极CE2可以自对准。即，连接到发光元件120的第一电极124和第二电极125的第一连接电极CE1和第二连接电极CE2是自对准的，而不需要单独的对准工艺。因此，可以使短路缺陷减少或最小化并确保转移裕度。
在下文中，将参照图4A至图4E描述形成第一连接电极CE1和第二连接电极CE2的工艺。
图4A至图4E是用于解释根据本公开的示例性实施方式的制造显示装置的方法的工艺图。图4A至图4C是用于说明形成第一连接电极CE1的工艺的工艺图，图4D和图4E是用于说明形成第二连接电极CE2的工艺的工艺图。
参照图4A，发光元件120被转移到粘合层115上。发光元件120可以在另外的晶片上生长，并且然后被转移到基板110上。例如，发光元件120可以通过激光剥离(LLO)工艺等从晶片分离，并且然后被转移到粘合层115上。这里，粘合层115具有粘合性，并且因此可以固定从晶片分离并转移到粘合层115上的发光元件120。
这里，转移到基板110上的发光元件120可以不包括封装层126中的使第一电极124和第二电极125暴露的接触孔。在发光元件120被转移到基板110上之前，在发光元件120中形成覆盖第一半导体层121、发光层122、第二半导体层123、第一电极124和第二电极125中的全部的封装层126。这里，封装层126可以覆盖第一电极124和第二电极125中的全部，但是可以仅在与第一电极124和第二电极125相对应的部分中具有小的厚度。即，封装层126可以在与第一半导体层121的侧表面和顶表面、发光层122的侧表面以及第二半导体层123的侧表面和顶表面相对应的其它部分中比在与第一电极124和第二电极125相对应的部分中具有更大的厚度。但实施方式不限于此。作为一个示例，即使在与第一电极124和第二电极125相对应的部分中，封装层126也可以具有均匀的厚度。作为另一示例，转移到基板110上的发光元件120可以已经包括封装层126中的使第一电极124和第二电极125暴露的接触孔。作为另一示例，可以省略封装层126。
在处于上述状态的发光元件120被转移到基板110上之后，可以通过对发光元件102执行蚀刻工艺来在封装层126中形成接触孔。具体地，作为一个示例，在仅封装层126的覆盖第一电极124和第二电极125的部分具有小的厚度的发光元件120中，对封装层126执行蚀刻工艺。因此，可以在封装层126中形成使第一电极124和第二电极125暴露的接触孔。因此，在发光元件120被转移到基板110上之后，可以在封装层126中形成使第一电极124和第二电极125暴露的接触孔。
与此同时，可以以各种方式将发光元件120从晶片转移到基板110上。例如，可以通过自对准将发光元件120转移到基板110上。在自对准中，在其上形成有多条对准线的临时基板上将发光元件120自对准，并且然后，将临时基板定位在基板110上。此后，可以将在临时基板上自对准的发光元件120转移到基板110上。具体地，可以在临时基板上形成产生电场的多条对准线，并且发光元件120可以通过由对准线产生的电场而在临时基板上自对准。此外，在临时基板设置为面向基板110的状态下，激光等照射到临时基板，以将发光元件120从临时基板转移到基板110上。如果如上所述执行自对准，则省略掉精确对准发光元件120的工艺。因此，能够更容易地将发光元件120转移到基板110上。
然后，例如通过掩模工艺在粘合层115中形成第一接触孔CH1和第一凹槽115G。可以通过使用半色调掩模在粘合层115中形成暴露漏电极DE的第一接触孔CH1和与电源线VDD交叠的第一凹槽115G，半色调掩模可以通过使得能够在单个蚀刻步骤中创建多级结构来帮助简化和减少总体制造工艺，这可以获得成本节省和提高的制造吞吐量。在第一凹槽115G中，电源线VDD不从粘合层115暴露。然而，在后续工艺中，在第一凹槽115G中形成暴露电源线VDD的第二接触孔CH2。因此，第二连接电极CE2可以连接到电源线VDD。
同时，图4A示出第一凹槽115G形成在粘合层115的与电源线VDD交叠的部分中。然而，暴露电源线VDD的第二接触孔CH2可以最初形成在粘合层115中，但不限于此。
然后，参照图4B，在基板110的整个表面上形成金属层ML和第一平坦化材料层116m。金属层ML在基板110的整个表面上形成在发光元件120上。第一平坦化材料层116m形成为覆盖金属层ML。金属层ML可以形成为覆盖粘合层115和发光元件120。金属层ML的一部分可以通过形成在粘合层115中的第一接触孔CH1电连接到漏电极DE。
然后，第一平坦化材料层116m可以形成为覆盖金属层ML。第一平坦化材料层116m是形成第一平坦化层116的材料的层，并且可以在后续工艺中形成为第一平坦化层116。这里，第一平坦化材料层116m形成为具有比发光元件120小的厚度。发光元件120的上部可以设置在第一平坦化材料层116m的外侧上。例如，发光元件120的发光层122和第二半导体层123可以位于第一平坦化材料层116m的顶表面上方。此外，发光元件120的第一半导体层121的至少仅一部分可以被第一平坦化材料层116m覆盖。即，第一平坦化材料层116m可以具有比第一半导体层121小的厚度。因此，金属层ML的覆盖发光层122和第二半导体层123的一部分可以从第一平坦化材料层116m暴露。
与此同时，在本公开中已经描述了第一平坦化材料层116m最初具有比发光元件120的第一半导体层121小的厚度。然而，可以例如通过执行灰化工艺来调节第一平坦化材料层116m的厚度。例如，第一平坦化材料层116m可以形成为具有比发光元件120的第一半导体层121更大的厚度。然后，可以对第一平坦化材料层116m执行灰化工艺，以减小第一平坦化材料层116m的总厚度。因此，第一平坦化材料层116m可以形成为具有比第一半导体层121小的厚度，但是不限于此。
参照图4C，通过去除第一平坦化材料层116m的一部分来形成包括第一开口116O的第一平坦化层116。第一平坦化层116的第一开口116O可以与粘合层115的第一凹槽115G交叠。金属层ML的覆盖粘合层115的第一凹槽115G的部分可以通过第一平坦化层116的第一开口116O暴露于外部。第一开口116O可以与将在后续工艺中形成的粘合层115的第二接触孔CH2交叠，并且可以用作第二接触孔CH2以暴露电源线VDD。
此后，通过对金属层ML的从第一平坦化层116暴露的部分进行图案化来形成第一连接电极CE1。可以例如通过湿法蚀刻或干法蚀刻去除金属层ML的围绕发光元件120的第二电极125、第二半导体层123和发光层122的部分，但不限于此。此外，可以例如通过湿法蚀刻或干法蚀刻去除金属层ML的与第一平坦化层116的第一开口116O交叠的部分，但不限于此。因此，仅保留金属层ML的被第一平坦化层116覆盖的部分，并且金属层ML的该部分可以用作在第一平坦化层116下方围绕第一半导体层121的第一连接电极CE1。
总之，第一平坦化层116在金属层ML上形成为具有比第一半导体层121小的厚度。作为一个示例，第一平坦化层116形成为比金属层ML的与第一电极124交叠的部分具有更大的厚度。第一平坦化层116用作掩模以去除金属层ML的覆盖第二半导体层123和发光层122的部分。此外，仅保留金属层ML的覆盖第一半导体层121的部分以形成第一连接电极CE1。在这种情况下，第一平坦化层116用作掩模。因此，第一连接电极CE1的最上部可以与第一平坦化层116的顶表面设置在相同的平面中。此外，第一连接电极CE1的侧表面可以与第一开口116O中的第一平坦化层116的侧表面设置在相同的平面中。
第一连接电极CE1最初不在发光元件120的第一半导体层121的顶表面上与第一电极124相对应地对准。相反，可以仅简单地去除从具有比发光元件120的第一半导体层121小的厚度的第一平坦化层116暴露的金属层ML，以通过自对准形成第一连接电极CE1。
与此同时，如上所述，如果通过自对准来设置发光元件120，则从第二半导体层123突出的第一半导体层121可以在发光元件102中在各个方向上对准。如图3所示，发光元件120可以具有第一半导体层121仅向第二半导体层123的一侧突出的非对称结构。例如，突出的第一半导体层121可以如图3所示与发光元件120的左侧对准，或者第一半导体层121可以与发光元件120的右侧对准。对于通过一般的掩模工艺形成第一连接电极CE1的显示装置，可能难以将随机设置的发光元件120连接到第一连接电极CE1。而且，这种显示装置可能易受短路缺陷的影响。然而，在根据本公开的示例性实施方式的显示装置100中，第一连接电极CE1通过自对准形成。因此，第一连接电极CE1可以容易地电连接到发光元件120，而与发光元件的对准方向无关。
然后，参照图4C和图4D，在第一平坦化层116上形成第二平坦化材料层117m。第二平坦化材料层117m是要在后续工艺中形成为第二平坦化层117的材料层。第二平坦化材料层117m可以形成为覆盖发光元件120的第一平坦化层116和发光层122、第二半导体层123和第二电极125。此外，第二平坦化材料层117m可以形成为覆盖在第一平坦化层116的第一开口116O中暴露的粘合层115的第一凹槽115G。
之后，例如通过掩模工艺在第二平坦化材料层117m中形成第二开口117O和第二凹槽117G。可以例如通过使用半色调掩模在第二平坦化材料层117m中形成使粘合层115的第一凹槽115G暴露的第二开口117O。此外，可以例如通过使用半色调掩模在第二平坦化材料层117m中形成与发光元件120的第二半导体层123交叠的第二凹槽117G。第二开口117O可以形成在第二平坦化材料层117m中，并且第二接触孔CH2可以在后续工艺中形成在通过第二开口117O暴露的第一凹槽115G中。因此，电源线VDD可以连接到第二连接电极CE2。因此，第二开口117O和与粘合层115的第二接触孔CH2交叠的第一开口116O暴露电源线VDD。因此，第一开口116O和第二开口117O可以用作第二接触孔CH2。
然后，参照图4E，可以通过例如对第二平坦化材料层117m和粘合层115执行灰化工艺来形成第二平坦化层117和第二接触孔CH2。灰化工艺是指使用包括氧的等离子体等来分解或去除诸如光致抗蚀剂的有机材料的工艺。通过执行灰化工艺以去除第二平坦化材料层117m的上部，发光元件120的第二电极125可以从第二平坦化层117的其中第二凹槽117G所位于的部分暴露。也即，通过灰化工艺来去除第二平坦化材料层117m的其中第二凹槽117G所位于的部分，并且可以在第二平坦化层117中形成暴露第二电极125的孔。此外，通过执行灰化工艺以去除粘合层115的暴露在第一开口116O和第二开口117O中并且对应于第一凹槽115G的部分，可以形成暴露电源线VDD的第二接触孔CH2。
可以执行灰化工艺以减小第二平坦化层117的总厚度并减小粘合层115的从第二平坦化层117暴露的部分的厚度。例如，在灰化工艺之前，第二平坦化材料层117m可以具有如图4C所示的第一厚度D1。在灰化工艺之后，第二平坦化层117可以具有如图4D所示的第二厚度D2。即，通过执行灰化工艺，第二平坦化层117的厚度可以从第一厚度D1减小到小于第一厚度D1的第二厚度D2。同样地，可以执行灰化工艺以减小粘合层115的在第一开口116O和第二开口117O中暴露的部分的总厚度。因此，可以执行灰化工艺以减小第二平坦化层117和粘合层115的厚度。因此，第二半导体层123上的第二电极125可以暴露在第二平坦化层117的其中第二凹槽117G所位于的部分中，并且电源线VDD可以暴露在粘合层115的第一凹槽115G中。
例如，可以执行灰化工艺以完全去除第二平坦化层117的上部，直到第二半导体层123上的第二电极125的顶表面从第二平坦化层117暴露为止。即，可以执行灰化工艺，直到第二半导体层123上的第二电极125的顶表面从第二平坦化层117的其中第二凹槽117G所位于的部分为止。例如，可以执行灰化工艺以去除粘合层115的一部分，直到电源线VDD暴露在粘合层115的第一凹槽115G中为止。可以执行灰化工艺，直到电源线VDD暴露在粘合层115的第一凹槽115G中为止。因此，可以执行灰化工艺以使电源线VDD从粘合层115暴露并且/或者使第二半导体层123上的第二电极125从第二平坦化层117暴露。实施方式不限于此。作为一个示例，电源线VDD和第二电极125中的至少一个可以即便在灰化工艺之后也不暴露。在这种情况下，可以进一步执行用于暴露电源线VDD和第二电极125中的至少一个的另外的工艺。
最后，在第二平坦化层117上形成第二连接电极CE2，以对应于第二接触孔CH2和第二半导体层123。第二连接电极CE2可以通过第二接触孔CH2电连接到电源线VDD。此外，第二连接电极CE2可以与从第二平坦化层117暴露的第二电极125的顶表面接触，从而电连接到第二电极125和第二半导体层123。因此，可以执行灰化工艺以将电源线VDD和发光元件120的第二半导体层123上的第二电极125暴露于外部。此外，可以在基板110的整个表面上形成金属层并且在第二平坦化层117上对其进行图案化，以形成第二连接电极CE2。因此，第二连接电极CE2可以容易地电连接到第二半导体层123和第二电极125。
例如，为了形成第一连接电极和第二连接电极，可以形成覆盖第一半导体层的顶表面、发光层的侧表面以及第二半导体层的顶表面的一部分和侧表面的绝缘层。然后，可以在绝缘层上沉积金属层并将其图案化，以同时形成第一连接电极和第二连接电极。然而，在这种情况下，由于工艺误差或未对准，甚至可以在第二半导体层的顶表面上形成第一连接电极。此外，第二连接电极甚至可能形成在第一半导体层的顶表面上，这会导致短路缺陷。因此，当形成第一连接电极和第二连接电极时，可能由于工艺误差而出现短路缺陷。因此，有必要考虑工艺误差而确保裕度。此外，随着发光元件的尺寸和电极的尺寸减小到微尺寸，在应对短路缺陷方面存在限制。
因此，在根据本公开的示例性实施方式的显示装置100和制造显示装置100的方法中，发光元件120的第二连接电极CE2和第二半导体层123可以通过自对准形成。可以对覆盖发光元件120的第二半导体层123和第二电极125的第二平坦化层117执行灰化工艺，以仅允许发光元件120的第二半导体层123和第二电极25从第二平坦化层117暴露。例如，通过执行灰化工艺以减小第二平坦化层117的总厚度，仅第二电极125的顶表面可以暴露于第二平坦化层117的外部。灰化工艺可以仅被执行直到发光元件120的第二电极125的顶表面被暴露。因此，发光层122和第一半导体层121可以不从第二平坦化层117暴露。可以通过在包括第二平坦化层117的基板110的整个表面上形成并图案化金属层ML来形成第二连接电极CE2。即使在这种情况下，第二连接电极CE2也可以仅与从第二平坦化层117暴露的第二电极125的顶表面接触。此外，第二连接电极CE2可以与设置在第二平坦化层117下方的第一连接电极CE1、发光层122和第一半导体层121间隔开。由于第二连接电极CE2仅与第二电极125的顶表面接触，所以在形成第二连接电极CE2时，不必考虑第一半导体层121和第一连接电极CE1的位置来确保工艺裕度。因此，在根据本公开的示例性实施方式的显示装置100和制造显示装置100的方法中，发光元件120和第二连接电极CE2通过灰化工艺自对准。因此，可以使由工艺误差引起的短路缺陷减少或最小化。
因此，在根据本公开的示例性实施方式的显示装置100和制造显示装置100的方法中，发光元件120的第一连接电极CE1和第一半导体层121可以通过自对准形成。具体地，可以首先形成金属层ML以覆盖发光元件120，并且可以形成第一平坦化层116以覆盖金属层M1。在这种情况下，第一平坦化层116可以形成为具有比发光元件120的第一半导体层121小的厚度。此外，发光元件120的发光层122和第二半导体层123可以设置在第一平坦化层116的顶表面上方。因此，仅金属层ML的覆盖发光元件120的发光层122和第二半导体层123的部分可以从第一平坦化层116暴露。此外，第一平坦化层116可以用作掩模以仅去除金属层ML的从第一平坦化层116暴露的部分。因此，可以仅保留金属层ML的被第一平坦化层116覆盖的部分以形成第一连接电极CE1。即，可以仅保留金属层ML的围绕发光元件120的第一半导体层121和第一电极124的部分以形成第一连接电极CE1。因此，第一半导体层121和第一连接电极CE1的位置没有精确地对准。相反，具有比第一半导体层121小的厚度的第一平坦化层116可以用于使第一连接电极CE1与第一半导体层121和第一电极124自对准。因此，在根据本公开的示例性实施方式的显示装置100和制造显示装置100的方法中，具有比第一半导体层121小的厚度的第一平坦化层116可以用于通过自对准形成第一连接电极CE1。因此，可以使当第一连接电极CE1甚至连接到第二半导体层123时出现的短路缺陷减少或最小化。
图5是根据本公开的另一示例性实施方式的显示装置的截面图。除了粘合层515、第一平坦化层516、第一连接电极CE1和第二平坦化层517之外，图5所示的显示装置500基本上与图1至图3所示的显示装置100相同。因此，将省略或简要给出对其的重复描述。
参照图5，与电源线VDD交叠的第一凹槽515G设置在粘合层515中。粘合层515的第一凹槽515G可以形成在没有设置第一连接电极CE1的区域中。此外，连接到电源线VDD和第二连接电极CE2的第二接触孔CH2可以设置在粘合层515的第一凹槽515G中。
第一连接电极CE1对应于粘合层515的第一凹槽515G的边缘而设置。第一连接电极CE1可以仅形成到与粘合层515的第一凹槽515G的边缘相对应的粘合层515的顶表面，但是可以不设置在第一凹槽515G内部。
第一平坦化层516的边缘设置在粘合层515的第一凹槽515G内部。第一平坦化层516被设置为覆盖粘合层515的形成粘合层515的第一凹槽515G的侧壁。第一平坦化层516可以设置为覆盖第一凹槽515G的边缘。
第二平坦化层517可以不包括与发光元件120的第二半导体层123交叠的单独的凹槽，而是可以具有平坦的顶表面。第二平坦化层517的顶表面可以设置为与第二半导体层123的顶平面相等，或者可以设置在第二半导体层123的底表面和顶表面之间。因此，第二半导体层123上的第二电极125可以从第二平坦化层517暴露。即，第二平坦化层517的顶表面可以设置为与第二半导体层123的顶平面基本相等。
在下文中，将参照图6A至图6E描述根据本公开的另一示例性实施方式的制造显示装置500的方法。
图6A至图6E是用于解释根据本公开的另一示例性实施方式的制造显示装置的方法的工艺图。图6A和图6B是用于说明形成第一连接电极CE1的工艺的工艺图，图6C至图6E是用于说明形成第二连接电极CE2的工艺的工艺图。
参照图6A，发光元件120被转移到粘合材料层515m上，并且在粘合材料层515m中形成第一接触孔CH1和第一初始凹槽515G’。粘合材料层515m是在后续工艺中要形成为粘合层515的材料层。第一接触孔CH1是使漏电极DE从粘合材料层515m暴露的接触孔。与电源线VDD交叠的第一初始凹槽515G’可以在后续工艺中形成为第二接触孔CH2。
然后，在粘合材料层515m和发光元件120上形成金属层ML。在基板110的整个表面形成的金属层ML在与粘合材料层515m的第一初始凹槽515G’交叠的区域内被图案化。因此，可以仅保留金属层ML的与发光元件120和第一接触孔CH1交叠的部分。即，仅金属层ML的覆盖发光元件120的第一半导体层121、发光层122和第二半导体层123的部分以及金属层ML的设置在第一接触孔CH1中的部分可以保留在基板110上。即，粘合材料层515m的第一初始凹槽515G’可以与金属层ML间隔开并且可以暴露于外部。金属层ML可以在后续工艺中被再次图案化以形成为第一连接电极CE1。
参照图6B，对从金属层ML暴露的粘合材料层515m执行掩模工艺，以形成包括第二接触孔CH2的粘合层515。可以执行用于例如通过干法蚀刻将粘合材料层515m的一部分图案化的掩模工艺，以去除从金属层ML暴露的粘合材料层515m的第一初始凹槽515G’的一部分。此外，可以去除第一初始凹槽515G’的一部分以形成第二接触孔CH2。此外，可以去除设置在第一初始凹槽515G’周围的粘合层515的一部分，以形成新的第一凹槽515G。因此，可以通过去除第一初始凹槽515G’的一部分来形成第二接触孔CH2。此外，可以通过去除粘合层515的上部的设置在第一初始凹槽515G’周围的一部分来形成新的第一凹槽515G。在这种情况下，第二接触孔CH2可以设置在第一凹槽515G内部。因此，仅去除金属层ML的与电源线VDD和第一初始凹槽515G’相对应的一部分，并且然后，执行蚀刻工艺(例如，干法蚀刻工艺)以去除从金属层M1暴露的粘合材料层515m的一部分。因此，可以形成包括使电源线VDD暴露的第二接触孔CH2的粘合层515。
在这种情况下，金属层ML用作掩模。因此，金属层ML的边缘可以对应于粘合层515的第一凹槽515G。粘合层515的第一凹槽515G的边缘可以与金属层ML的边缘重叠，并且金属层M1可以不设置在第一凹槽15G内部。金属层ML可以仅设置在除了第一凹槽515G之外的粘合层515中。
与此同时，在本公开中已经描述了通过干法蚀刻形成粘合层515的第二接触孔CH2。另选地，可以执行用于减小从金属层ML暴露的粘合材料层515m的总厚度的灰化工艺，以形成第二接触孔CH2和第一凹槽515G。然而，本公开不限于此。
然后，在粘合层515、发光元件120和金属层ML上形成第一平坦化层516。此外，通过去除第一平坦化层516的与第二接触孔CH2交叠的部分，在第一平坦化层516中形成第一开口516O。第一平坦化层516可以形成为覆盖金属层ML和发光元件120。此外，在后续工艺中，可以去除第一平坦化层516的覆盖电源线VDD和粘合层515的第二接触孔CH2的部分。因此，第一开口516O可以形成为连接第二连接电极CE2和电源线VDD。因此，当形成第一平坦化层516时，第一开口516O可以形成为与第二接触孔CH2交叠。
这里，第一平坦化层516可以形成为具有比发光元件120小的厚度。此外，覆盖发光元件120的上部的金属层ML可以从第一平坦化层516暴露。例如，第一平坦化层516可以具有比第一半导体层121小的厚度。因此，金属层ML的覆盖发光元件120的发光层122和第二半导体层123的部分可以从第一平坦化层516暴露。
此后，通过对金属层ML的从第一平坦化层516暴露的部分进行图案化来形成第一连接电极CE1。可以例如通过湿法蚀刻去除金属层ML的围绕发光元件120的第二电极125、第二半导体层123和发光层122的部分。因此，仅金属层ML的被第一平坦化层516覆盖的部分保留，并且可以用作第一连接电极CE1。第一连接电极CE1在第一平坦化层516下方围绕第一半导体层121和第一电极124。因此，具有比第一半导体层121小的厚度的第一平坦化层516可以用于去除金属层ML的覆盖第二电极125、第二半导体层123和发光层122的部分。此外，金属层ML的覆盖第一半导体层121和第一电极124的其它部分可以保留。因此，第一连接电极CE1和第一半导体层121上的第一电极124可以自对准。
参照图6C，在第一平坦化层516上形成第二平坦化材料层517m，并且例如通过掩模工艺在第二平坦化材料层517m中形成第二开口517O。第二平坦化材料层517m可以形成为覆盖发光元件120的上部。第二平坦化材料层517m可以具有第一厚度D1并且可以覆盖发光元件120的第二电极125、第二半导体层123和发光层122。此外，可以例如通过干法蚀刻将第二平坦化材料层517m图案化，以形成与第一平坦化层516的第一开口516O和粘合层515的第二接触孔CH2交叠的第二开口517O。因此，第二接触孔CH2和电源线VDD可以在第二开口517O中暴露于外部。
然后，参照图6D，例如通过对其中形成有第二开口517O的第二平坦化材料层517m执行灰化工艺来形成第二平坦化层517。可以执行灰化工艺以去除第二平坦化材料层517m的上部。结果，可以形成具有小于第一厚度D1的第二厚度D2的第二平坦化层517。此外，可以执行灰化工艺以减小第二平坦化层517的总厚度，因此，发光元件120的上部可以从第二平坦化层517暴露。例如，通过执行灰化工艺，发光元件120的第二电极125可以暴露于第二平坦化层517的外部。另选地，第二电极125和第二半导体层123的仅上部可以暴露于第二平坦化层517的外部。
此后，参照图6E，在第二平坦化层517上形成第二连接电极CE2。第二连接电极CE2可以连接到发光元件120的从第二平坦化层517暴露的第二半导体层123上的第二电极125。此外，第二连接电极CE2可以连接到在第二平坦化层517的第二开口517O和粘合层515的第二接触孔CH2中暴露的电源线VDD。
因此，在根据本公开的另一示例性实施方式的显示装置500和制造显示装置500的方法中，金属层ML可以用作掩模。因此，可以容易地形成使电源线VDD从粘合层515暴露的第二接触孔CH2。此外，暴露电源线VDD的第二接触孔CH2可以通过去除金属层ML的与电源线VDD交叠的一部分并对从金属层ML暴露的粘合层515进行蚀刻而形成。因此，第二接触孔CH2不是通过精确地对准电源线VDD的位置而形成的。相反，可以对粘合层515的从金属层ML暴露的一部分执行蚀刻工艺，以容易地形成暴露电源线VDD的第二接触孔CH2。
图7是根据本公开的又一示例性实施方式的显示装置的截面图。除了还包括钝化层718、第一反射电极RE1和第二反射电极RE2之外，图7中所示的显示装置700与图5中所示的显示装置500基本上相同。因此，将省略或简要给出对其的重复描述。
参照图7，钝化层718设置在驱动晶体管DT和电源线VDD上。钝化层718可以是单层或多个层。此外，钝化层718可以由例如光致抗蚀剂或丙烯基有机材料或诸如氧化硅(SiOx)和/或氮化硅(SiNx)之类的无机材料制成，但不限于此。
彼此分隔开的第一反射电极RE1和第二反射电极RE2可以设置在钝化层718和粘合层715之间。第一反射电极RE1用作反射层，以将驱动晶体管DT电连接到第一连接电极CE1，并且将从发光元件120发射的光反射到发光元件120的上方。第二反射电极RE2用作反射层，以将电源线VDD电连接到第二连接电极CE2，并且将从发光元件120发射的光反射到发光元件120的上方。第一反射电极RE1和第二反射电极RE2由具有高反射率的导电材料制成，因此可以将从发光元件120发射的光反射到发光元件120的上方。
第一反射电极RE1可以通过钝化层718的第一接触孔CH1电连接到驱动晶体管DT的漏电极DE。第二反射电极RE2可以通过钝化层718的第二接触孔CH2电连接到电源线VDD。
此外，第一反射电极RE1和第一连接电极CE1可以通过粘合层715的第三接触孔CH3彼此电连接。此外，第二反射电极RE2和第二连接电极CE2可以通过粘合层715的第四接触孔CH4彼此电连接。
在下文中，将参照图8A至图8D描述根据本公开的又一示例性实施方式的制造显示装置700的方法。
图8A至图8D是用于解释根据本公开的又一示例性实施方式的制造显示装置的方法的工艺图。图8A和图8B是用于说明形成第一连接电极CE1的工艺的工艺图，图8C和图8D是用于说明形成第二连接电极CE2的工艺的工艺图。
参照图8A，第一反射电极RE1和第二反射电极RE2形成在钝化层718上。此外，粘合层715形成在第一反射电极RE1和第二反射电极RE2上。然后，将发光元件120转移到粘合层715上，并且在粘合层715中形成第三接触孔CH3。与驱动晶体管DT的漏电极DE连接的第一反射电极RE1可以在第三接触孔CH3中暴露。
然后，在发光元件120和粘合层715上形成金属层ML。金属层ML可以在与第二反射电极RE2交叠的区域中被图案化，并且可以形成为与发光元件120、第一接触孔CH1和第三接触孔CH3交叠。金属层ML可以不与第二反射电极RE2交叠，但是可以与发光元件120和第一反射电极RE1交叠。金属层ML可以设置为覆盖发光元件120的第一半导体层121、发光层122和第二半导体层123。此外，金属层ML可以通过第三接触孔CH3电连接到第一反射电极RE1。
此后，在发光元件120和金属层ML上形成第一平坦化材料层716m。此外，在第一平坦化材料层716m中形成第一开口716O。首先，第一平坦化材料层716m可以形成为覆盖发光元件120、金属层ML和粘合层715。然后，可以去除第一平坦化材料层716m的与第二反射电极RE2交叠的部分，以形成第一开口716O。第一开口716O可以与第二反射电极RE2交叠，并且粘合层715的一部分可以在第一开口716O中暴露。
然后，参照图8B，对第一平坦化材料层716m执行灰化工艺以形成第一平坦化层716。通过对第一平坦化材料层716m执行灰化工艺，覆盖发光元件120的上部的金属层ML可以从第一平坦化层716暴露。第一平坦化层716的总厚度可以通过灰化工艺减小。金属层ML的覆盖发光元件120的发光层122和第二半导体层123的部分可以从厚度减小的第一平坦化层716暴露。即，可以执行灰化工艺以使第一平坦化层716具有比发光元件120的第一半导体层121小的厚度。
此后，去除从第一平坦化层716暴露的金属层ML。从第一平坦化层716暴露的金属层ML可以例如通过湿法蚀刻被图案化，因此，发光元件120的上部可以被暴露。由于金属层ML的设置在第一平坦化层716的顶表面上方的部分被去除，所以设置在发光元件120的上部的第二半导体层123和发光层122可以暴露于外部。因此，仅金属层ML的被第一平坦化层716覆盖并且围绕发光元件120的第一半导体层121的部分保留，并且可以用作第一连接电极CE1。
参照图8C，在第一平坦化层716上形成具有第一厚度D1的第二平坦化材料层717m。此外，在第二平坦化材料层717m中形成第二开口717O。第二平坦化材料层717m可以形成为覆盖发光元件120的第二半导体层123和发光层122以及第一平坦化层716。此外，第二开口717O可以形成为与第一平坦化层716的第一开口716O交叠。
然后，通过去除粘合层715的在第一平坦化层716的第一开口716O和第二平坦化材料层717m的第二开口717O中暴露的部分来形成第四接触孔CH4。第二平坦化材料层717m可以用作掩模以将粘合层715的一部分图案化。因此，可以形成暴露第二反射电极RE2的第四接触孔CH4。
此后，参照图8D，对第二平坦化材料层717m执行灰化工艺，以形成具有小于第一厚度D1的第二厚度D2的第二平坦化层717。通过对第二平坦化材料层717m执行灰化工艺，可以形成整体厚度减小的第二平坦化层717。此外，可以使发光元件120的第二半导体层123从第二平坦化层717暴露。
然后，在第二平坦化层717上形成第二连接电极CE2。第二连接电极CE2可以连接到发光元件120的从第二平坦化层717暴露的第二半导体层123的顶表面。此外，第二连接电极CE2可以连接到在第二平坦化层717的第二开口717O、第一平坦化层716的第一开口716O和粘合层715的第四接触孔CH4中暴露的第二反射电极RE2。因此，发光元件120的第二半导体层123可以通过第二连接电极CE2和第二反射电极RE2电连接到电源线VDD。
与此同时，在本公开中已经描述了分开地执行形成粘合层715的第四接触孔CH4的工艺和用于第二平坦化层717的灰化工艺。然而，可以同时执行形成第四接触孔CH4的工艺和用于第二平坦化层717的灰化工艺。例如，可以同时灰化粘合层715的在第一平坦化层716的第一开口716O和第二平坦化材料层717m的第二开口717O中暴露的部分和第二平坦化材料层717m。因此，可以同时形成第四接触孔CH4和第二平坦化层717。然而，本公开不限于此。
在根据本公开的又一示例性实施方式的显示装置700和制造显示装置700的方法中，形成第一反射电极RE1和第二反射电极RE2。因此，可以提高显示装置700的光效率。由具有高反射率的导电材料制成的第一反射电极RE1和第二反射电极RE2可以设置在发光元件120下方。从发光元件120发射的光的一部分可以行进到基板110下方。第一反射电极RE1和第二反射电极RE2可以将光的该部分反射回基板110上方，从而提高显示装置700的光效率。在这种情况下，第一反射电极RE1和第二反射电极RE2不仅可以用作简单地反射光的反射板，还可以用作驱动发光元件120的电极。例如，第一反射电极RE1可以设置在钝化层718和粘合层715之间，以将第一连接电极CE1电连接到驱动晶体管DT的漏电极DE。第二反射电极RE2可以设置在钝化层718和粘合层715之间，以将第二连接电极CE2电连接到电源线VDD。因此，在根据本公开的又一示例性实施方式的显示装置700中，第一反射电极RE1和第二反射电极RE2用于提高显示装置700的光效率。此外，可以通过将发光元件120连接到驱动晶体管DT和电源线VDD来驱动发光元件120。但实施方式不限于此。作为一个示例，第一反射电极RE1和第二反射电极RE2中的至少一个可以被省略。作为另一示例，第一反射电极RE1和第二反射电极RE2中的至少一个可以不连接至第一连接电极CE1或第二连接电极CE2。在这种情况下，第一反射电极RE1和第二反射电极RE2中的所示至少一个可以由绝缘材料形成。
此外，在根据本公开的又一示例性实施方式的显示装置700和制造显示装置700的方法中，执行灰化工艺以控制第一平坦化层716的厚度。因此，仅发光元件120的发光层122、第二半导体层123和第二电极125可以从第一平坦化层716暴露。第一平坦化材料层716m可以形成在发光元件120和金属层ML上。如果第一平坦化材料层716m具有大于发光元件120的第一半导体层121的厚度的厚度，则可以去除从第一平坦化材料层716m暴露的金属层ML以形成第一连接电极CE1。在这种情况下，第一连接电极CE1可能从第一半导体层121形成到发光层122。另选地，第一连接电极CE1甚至可能形成在第一半导体层121、发光层122、第二半导体层123和第二电极125上。因此，可能出现短路缺陷。因此，为了使第一平坦化层716具有比第一半导体层121小的厚度，可以对第一平坦化材料层616m执行灰化工艺。因此，在根据本公开的又一示例性实施方式的显示装置700和制造显示装置700的方法中，通过执行灰化工艺来调节第一平坦化层716的厚度。因此，当蚀刻金属层ML时，可以仅保留覆盖第一半导体层121的金属层。此外，可以使甚至在发光层122或第二半导体层123上形成第一连接电极CE1时出现的短路缺陷减少或最小化。
图9是根据本公开的另一示例性实施方式的显示装置的截面图。图10是根据本公开的另一示例性实施方式的显示装置的截面图。除了还包括绝缘层919之外，图9所示的显示装置900与图1至图3所示的显示装置100基本上相同。因此，将省略或简要给出对其的重复描述。此外，除了还包括绝缘层1019之外，图10所示的显示装置1000与图7所示的显示装置700基本上相同。因此，将省略或简要给出对其的重复描述。
参照图9和图10，绝缘层919或1019还设置在粘合层115或715上，以围绕发光元件120的下侧表面。绝缘层919或1019可以设置在粘合层115或715上，以围绕从发光元件120的第一半导体层121的底表面延伸的第一半导体层121的下部侧表面。
当制造显示装置900或1000时，发光元件120可以在晶片上生长，并且然后与晶片分离。此后，可以将发光元件120转移到粘合层115或715上。在这种情况下，当发光元件120与晶片分离时，发光元件的下边缘的一部分可能被剥离。因此，底切结构UC可能形成在发光元件120的底表面的边缘处。例如，当发光元件120与晶片分离时，发光元件120的封装层126的下边缘的一部分可能被剥离，并且可能形成底切结构UC。
如果第一连接电极CE1形成为围绕封装层126的侧表面，则底切结构UC可能导致底切结构UC周围的第一连接电极CE1的断开缺陷。因此，在形成第一连接电极CE1之前，可以进一步形成绝缘层919或1019以围绕封装层126的下部侧表面并填充在底切结构UC中。因此，底切结构UC和第一连接电极CE1可以彼此间隔开。此外，可以使由底切结构UC引起的第一连接电极CE1的断开减少或最小化。
例如，参照图9以及图4A和图4B，发光元件120可以转移到粘合层115上，并且绝缘层919可以形成为围绕发光元件120的下部侧表面。然后，可以在绝缘层919和发光元件120上形成金属层ML以执行后续工艺。因此，在形成要形成为第一连接电极CE1的金属层ML之前，可以首先形成绝缘层919以围绕发光元件120的下部。
例如，参照图10与图8A，发光元件120可以转移到粘合层715上，并且绝缘层1019可以形成为围绕发光元件120的下部侧表面。然后，可以在绝缘层1019和发光元件120上形成金属层ML和第一平坦化材料层716m，以执行后续工艺。因此，在形成要形成为第一连接电极CE1的金属层ML之前，可以首先形成绝缘层1019以围绕发光元件120的下部。
与此同时，在制造图5中所示的显示装置500以及图1至图3中所示的显示装置100和图7中所示的显示装置700时，也可以分别使用图9和图10中所示的绝缘层919和1019。然而，本公开不限于此。
因此，在根据本公开的又一示例性实施方式的显示装置900或1000中，形成绝缘层919或1019以补偿发光元件120的下部侧表面处的底切结构UC。因此，可以抑制由底切结构UC引起的第一连接电极CE1的断开缺陷。当发光元件120从晶片分离并被转移到粘合层115或715上时，发光元件120的下部可能被剥离。因此，底切结构UC可能形成在发光元件120的下部处。例如，底切结构UC可以形成在封装层126的下边缘的一部分处或者设置第一半导体层121的下边缘的一部分处。然后，如果第一连接电极CE1直接形成在底切结构UC上，则底切结构UC可能导致第一连接电极CE1的断开。因此，在根据本公开的又一示例性实施方式的显示装置900或1000中，在形成第一连接电极CE1之前，首先形成绝缘层919或1019以填充在由于底切结构UC而出现的空的空间中。因此，可以将第一连接电极CE1与底切结构UC分离，并且稳定地形成第一连接电极CE1而不会断开。
本公开的示例性实施方式还能够描述如下：
根据本公开的一个方面，提供了一种显示装置。所述显示装置包括：基板，在该基板中限定有多个子像素；发光元件，该发光元件设置在所述多个子像素中的每个子像素上；第一连接电极，该第一连接电极围绕设置在所述发光元件的下部处的第一半导体层；第二连接电极，该第二连接电极与所述发光元件的顶表面接触；第一平坦化层，该第一平坦化层设置在所述第一连接电极和所述第二连接电极之间并且具有比所述第一半导体层小的厚度；以及第二平坦化层，该第二平坦化层设置在所述第一平坦化层和所述第二连接电极之间。
第一连接电极的最上部可以与第一平坦化层的顶表面设置在相同的平面中。
第一连接电极的侧表面可以与第一平坦化层的侧表面设置在相同的平面中。
所述发光元件还可以包括设置在第一半导体层上的发光层和设置在发光层上并连接到第二连接电极的第二半导体层，并且第一半导体层从第二半导体层的所有边缘突出到第二半导体层的外部，并且第二平坦化层的顶表面可以设置为齐平于或低于第二半导体层的顶表面。
所述显示装置还可以包括设置在发光元件下方的粘合层和设置在粘合层下方的电源线，粘合层可以包括与电源线交叠的第一凹槽和与第一凹槽交叠的接触孔。
第一连接电极的边缘可以对应于第一凹槽的边缘，第一平坦化层的边缘可以设置在第一凹槽中。
所述显示装置还可以包括设置在粘合层和电源线之间的钝化层、设置在粘合层和钝化层之间的第一反射电极、以及设置在粘合层和钝化层之间并与第一反射电极间隔开的第二反射电极。
根据本公开的一个方面，提供了一种制造显示装置的方法。制造显示装置的方法包括：将发光元件转移到粘合层上的工艺；在所述发光元件上形成金属层的工艺；在所述发光元件和所述金属层上形成具有比所述发光元件的第一半导体层的厚度小的厚度的第一平坦化层的工艺；以及通过蚀刻从所述第一平坦化层暴露的所述金属层来形成第一连接电极的工艺。
形成第一平坦化层的工艺还可以包括：在所述金属层上形成第一平坦化材料层的工艺；以及通过对第一平坦化材料层执行灰化工艺来形成第一平坦化层的工艺，并且第一平坦化材料层具有比第一半导体层更大的厚度。
制造显示装置的方法还可以包括在粘合层中形成凹槽的工艺，形成金属层的工艺还可以包括去除金属层中与凹槽相对应的部分的工艺。
形成第一平坦化层的工艺还可以包括去除第一平坦化层的与凹槽相对应的部分的工艺。
制造显示装置的方法还可以包括：在第一平坦化层、发光元件和第一连接电极上形成第二平坦化材料层的工艺；以及通过对所述第二平坦化材料层执行灰化工艺来形成第二平坦化层的工艺，所述第二平坦化材料层的顶表面可以设置在发光元件的顶表面上方，并且所述第二平坦化层的顶表面可以与发光元件的顶表面设置在相同的平面中或者设置在发光元件的顶表面下方。
制造显示装置的方法还可以包括在粘合层的从金属层暴露并且对应于凹槽的部分中形成接触孔的工艺。
可以同时执行在粘合层中形成接触孔的工艺和用于第二平坦化材料层的灰化工艺。
可以在形成第一平坦化层的工艺之前执行在粘合层中形成接触孔的工艺。
在在粘合层中形成接触孔的工艺中，可以通过对所述粘合层执行灰化工艺来制备所述接触孔。
制造显示装置的方法还可以包括：在第二平坦化层中形成开口以对应于粘合层的接触孔的工艺；以及在所述第二平坦化层和所述接触孔上形成第二连接电极的工艺，所述第二连接电极可以与从所述第二平坦化层暴露的发光元件的顶表面接触。
制造显示装置的方法还可以包括：在基板上形成彼此间隔开的第一反射电极和第二反射电极的工艺；以及在所述第一反射电极和所述第二反射电极上形成所述粘合层的工艺。
制造显示装置的方法还可以包括在形成金属层的工艺之前在粘合层上形成绝缘层以围绕发光元件的下部侧表面的工艺，发光元件可以包括在所述发光元件的下边缘处的底切结构，并且绝缘层可以被配置为填充所述发光元件下部侧表面处的底切结构。
虽然已经参考附图详细描述了本公开的示例性实施方式，但是本公开不限于此，并且可以在不脱离本公开的技术构思的情况下以许多不同的形式实现。因此，提供本公开的示例性实施方式仅用于说明性目的，而不旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面都是说明性的，并且不限制本公开。
相关申请的交叉引用
本申请要求2022年8月2日向韩国知识产权局提交的申请号为No.10-2022-0096006的韩国专利申请的优先权，该申请的公开内容通过引用被并入本文中用于所有目的。

Claims (29)

1.一种显示装置，所述显示装置包括：
基板，多个子像素被限定在所述基板中；
发光元件，所示发光元件设置在所述多个子像素中的每个子像素中；
第一连接电极，所示第一连接电极相邻于设置在所述发光元件的下部处的第一半导体层并且电连接至所述第一半导体层；
第二连接电极，所述第二连接电极与所述发光元件的顶表面接触；
第一平坦化层，所述第一平坦化层设置在所述第一连接电极和所述第二连接电极之间，并且所述第一平坦化层的顶表面低于所述第一半导体层的顶表面；以及
第二平坦化层，所述第二平坦化层设置在所述第一平坦化层和所述第二连接电极之间。
2.根据权利要求1所述的显示装置，其中，所述第一连接电极的最上部与所述第一平坦化层的顶表面设置在相同的平面中。
3.根据权利要求1所述的显示装置，其中，所述第一连接电极的侧表面与所述第一平坦化层的侧表面设置在相同的平面中。
4.根据权利要求1所述的显示装置，其中，所述发光元件还包括：
发光层，所述发光层设置在所述第一半导体层上；以及
第二半导体层，所述第二半导体层设置在所述发光层上并且电连接到所述第二连接电极，并且
所述第一半导体层在横向方向上突出到所述第二半导体层的外部。
5.根据权利要求4所述的显示装置，其中，所述第二平坦化层的顶表面被设置为齐平于或低于所述第二半导体层的顶平面。
6.根据权利要求4所述的显示装置，其中，所述第一半导体层从所述第二半导体层的在水平方向上的所有边缘突出到所述第二半导体层的外部。
7.根据权利要求4所述的显示装置，其中，所述第一连接电极电连接至第一电极，所述第一电极设置在所述第一半导体层的从所述发光层和所述第二半导体层暴露的顶表面上。
8.根据权利要求7所述的显示装置，其中，相比于所述第一半导体层的从所述发光层和所述第二半导体层暴露的所述顶表面的中心，所述第一电极向所述发光元件的外部偏移。
9.根据权利要求1所述的显示装置，其中，所述第一连接电极被配置为将所述子像素的驱动晶体管电连接至所述第一半导体层。
10.根据权利要求1所述的显示装置，其中，所述第一连接电极被配置为围绕所述第一半导体层。
11.根据权利要求1所述的显示装置，所述显示装置还包括：
粘合层，所述粘合层设置在所述发光元件下方；以及
电源线，所述电源线设置在所述粘合层下方，
其中，所述粘合层包括与所述电源线交叠的第一凹槽和位于所述第一凹槽下方并且与所述第一凹槽交叠的接触孔。
12.根据权利要求11所述的显示装置，其中，所述第一连接电极的边缘对应于所述第一凹槽的边缘，并且
所述第一平坦化层的边缘设置在所述第一凹槽中。
13.根据权利要求11所述的显示装置，所述显示装置还包括：
钝化层，所述钝化层设置在所述粘合层和所述电源线之间；
第一反射电极，所述第一反射电极设置在所述粘合层和所述钝化层之间。
14.根据权利要求13所述的显示装置，其中，所述第一反射电极被配置为将所述第一连接电极电连接至所述子像素的驱动晶体管。
15.根据权利要求11所述的显示装置，其中，所述第二连接电极电连接至所述电源线。
16.根据权利要求1所述的显示装置，所述显示装置还包括：
绝缘层，所述绝缘层在所述第一连接电极下方围绕所述发光元件的下部侧表面。
17.根据权利要求16所述的显示装置，其中，所述发光元件包括在所述发光元件的下边缘处的底切结构，所述底切结构由所述绝缘层填充。
18.一种制造显示装置的方法，所述方法包括以下步骤：
将发光元件转移到粘合层上的工艺；
在所述发光元件上形成金属层的工艺；
在所述发光元件和所述金属层上形成第一平坦化层的工艺，所述第一平坦化层的顶表面低于所述发光元件的第一半导体层的顶表面；以及
通过蚀刻从所述第一平坦化层暴露的所述金属层来形成第一连接电极的工艺，所述第一连接电极电连接至所述第一半导体层。
19.根据权利要求18所述的制造显示装置的方法，其中，形成所述第一平坦化层的工艺还包括以下步骤：
在所述金属层上形成第一平坦化材料层的工艺，所述第一平坦化材料层的顶表面高于所述第一半导体层的顶表面；以及
通过对所述第一平坦化材料层执行灰化工艺来形成所述第一平坦化层的工艺。
20.根据权利要求18所述的制造显示装置的方法，所述方法还包括以下步骤：
在所述粘合层中形成凹槽的工艺，
其中，形成所述金属层的工艺还包括去除所述金属层与所述凹槽相对应的部分的工艺。
21.根据权利要求20所述的制造显示装置的方法，其中，形成所述第一平坦化层的工艺还包括去除所述第一平坦化层的与所述凹槽相对应的部分的工艺。
22.根据权利要求20所述的制造显示装置的方法，所述方法还包括以下步骤：
在所述第一平坦化层、所述发光元件和所述第一连接电极上形成第二平坦化材料层的工艺；以及
通过对所述第二平坦化材料层执行灰化工艺来形成第二平坦化层的工艺，
其中，所述第二平坦化材料层的顶表面设置在所述发光元件的顶表面上方，并且
所述第二平坦化层的顶表面与所述发光元件的顶表面设置在相同的平面中，或者所述第二平坦化层的顶表面设置在所述发光元件的顶表面下方。
23.根据权利要求22所述的制造显示装置的方法，所述方法还包括以下步骤：
在所述粘合层的从所述金属层暴露并且对应于所述凹槽的部分中形成接触孔的工艺。
24.根据权利要求23所述的制造显示装置的方法，其中，同时执行在所述粘合层中形成所述接触孔的工艺和针对所述第二平坦化材料层的所述灰化工艺。
25.根据权利要求23所述的制造显示装置的方法，其中，在形成所述第一平坦化层的工艺之前，执行在所述粘合层中形成所述接触孔的工艺。
26.根据权利要求23所述的制造显示装置的方法，其中，在在所述粘合层中形成所述接触孔的工艺中，通过对所述粘合层执行灰化工艺来制备所述接触孔。
27.根据权利要求23所述的制造显示装置的方法，所述方法还包括以下步骤：
在所述第二平坦化层中形成开口以对应于所述粘合层的所述接触孔的工艺；以及
在所述第二平坦化层和所述接触孔上形成第二连接电极的工艺，
其中，所述第二连接电极与从所述第二平坦化层暴露的所述发光元件的顶表面接触。
28.根据权利要求18所述的制造显示装置的方法，所述方法还包括以下步骤：
在基板上形成第一反射电极的工艺；以及
在所述第一反射电极上形成所述粘合层的工艺。
29.根据权利要求18所述的制造显示装置的方法，所述方法还包括以下步骤：
在形成所述金属层的工艺之前在所述粘合层上形成绝缘层以围绕所述发光元件的下部侧表面的工艺，
其中，所述发光元件包括在所述发光元件的下边缘处的底切结构，并且
所述绝缘层被配置为填充在所述发光元件的所述下部侧表面处的所述底切结构中。
CN202310917130.0A 2022-08-02 2023-07-25 显示装置及其制造方法 Pending CN117497555A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220096006A KR20240018126A (ko) 2022-08-02 2022-08-02 표시 장치 및 표시 장치의 제조 방법
KR10-2022-0096006 2022-08-02

Publications (1)

Publication Number Publication Date
CN117497555A true CN117497555A (zh) 2024-02-02

Family

ID=89666602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310917130.0A Pending CN117497555A (zh) 2022-08-02 2023-07-25 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US20240047616A1 (zh)
KR (1) KR20240018126A (zh)
CN (1) CN117497555A (zh)

Also Published As

Publication number Publication date
KR20240018126A (ko) 2024-02-13
US20240047616A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
CN107579076B (zh) 有机发光显示装置及其制造方法
US11489006B2 (en) Display panel, preparation method thereof and display device
CN111129270B (zh) 微型led显示装置
US20200075703A1 (en) Array substrate structure and display device
CN111384079B (zh) 显示装置
CN109065590B (zh) 有机发光显示基板及其制作方法、有机发光显示装置
CN113013193A (zh) 显示装置及其制造方法
KR20200133890A (ko) 표시 장치 및 그 제조 방법
KR20240040698A (ko) 표시 장치 및 표시 장치 제조 방법
US20220181381A1 (en) Light emitting element and display device
CN113130603B (zh) 显示装置
KR20180001206A (ko) 발광 다이오드 칩 및 이를 포함하는 디스플레이 장치와 이의 제조 방법
TWI712844B (zh) 元件基板及其製造方法
US20230207735A1 (en) Light emitting display device and method of manufacturing the same
CN117497555A (zh) 显示装置及其制造方法
KR20220013193A (ko) 표시 장치
EP4398305A1 (en) Display device comprising semiconductor light-emitting elements and method for manufacturing same
US20240213419A1 (en) Display device
KR20200081223A (ko) 표시 장치
KR20240104155A (ko) 반도체 발광 소자를 포함하는 디스플레이 장치
KR20240062744A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20240094825A (ko) 표시 장치
CN117119836A (zh) 显示面板及其制作方法、显示装置
KR20240107507A (ko) 발광 소자 및 이를 포함하는 표시 장치
CN115955874A (zh) 显示装置和提供该显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination