CN117492553A - 存储控制方法、装置、设备、存储介质、芯片及存储器 - Google Patents
存储控制方法、装置、设备、存储介质、芯片及存储器 Download PDFInfo
- Publication number
- CN117492553A CN117492553A CN202210875910.9A CN202210875910A CN117492553A CN 117492553 A CN117492553 A CN 117492553A CN 202210875910 A CN202210875910 A CN 202210875910A CN 117492553 A CN117492553 A CN 117492553A
- Authority
- CN
- China
- Prior art keywords
- storage element
- memory
- element group
- storage
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000004590 computer program Methods 0.000 claims description 12
- 230000000694 effects Effects 0.000 abstract description 3
- 230000005611 electricity Effects 0.000 abstract description 2
- 238000012545 processing Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000007726 management method Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 239000002131 composite material Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000000638 solvent extraction Methods 0.000 description 3
- 238000013528 artificial neural network Methods 0.000 description 2
- 230000003190 augmentative effect Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000003062 neural network model Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
- G06F1/3225—Monitoring of peripheral devices of memory devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
本申请实施例公开了一种存储控制方法、装置、设备、存储介质、芯片及存储器,涉及存储技术领域。所述方法包括:基于存储器从第一工作模式切换至第二工作模式,控制存储器的第二存储元件组从下电状态切换到上电状态;其中,存储器包括配置成存储第一类型数据的第一存储元件组和配置成存储第二类型数据的第二存储元件组。本申请能够实现存储元件组的按需使用,这种按需分配和控制的方式,能够节省存储器的电量消耗,达到较好的节能效果。
Description
技术领域
本申请实施例涉及存储技术领域,特别涉及一种存储控制方法、装置、设备、存储介质、芯片及存储器。
背景技术
存储器是终端设备中必不可少的电子元件。
相关技术中,存储器包含多个存储元件。当存储器需要工作时,可以将存储器包含的全部存储元件均置为上电状态;当存储器不需要工作时,可以将存储器包含的全部存储元件均置为下电状态,以节省功耗。
然而,上述方式已无法满足一些场景下的省电需求。
发明内容
本申请实施例提供了一种存储控制方法、装置、设备、存储介质、芯片及存储器。所述技术方案如下:
根据本申请实施例的一个方面,提供了一种存储控制方法,所述方法包括:
基于存储器从第一工作模式切换至第二工作模式,控制所述存储器的第二存储元件组从下电状态切换到上电状态;
其中,所述存储器包括配置成存储第一类型数据的第一存储元件组和配置成存储第二类型数据的所述第二存储元件组。
根据本申请实施例的一个方面,提供了一种存储控制装置,所述装置配置成:
基于存储器从第一工作模式切换至第二工作模式,控制所述存储器的第二存储元件组从下电状态切换到上电状态;
其中,所述存储器包括配置成存储第一类型数据的第一存储元件组和配置成存储第二类型数据的所述第二存储元件组。
根据本申请实施例的一个方面,提供了一种终端设备,所述终端设备包括处理器和存储器,所述存储器中存储有计算机程序,所述处理器执行所述计算机程序以实现上述存储控制方法。
根据本申请实施例的一个方面,提供了一种计算机可读存储介质,所述存储介质中存储有计算机程序,所述计算机程序用于被处理器执行,以实现上述存储控制方法。
根据本申请实施例的一个方面,提供了一种芯片,所述芯片包括上述存储控制装置。
根据本申请实施例的一个方面,提供了一种存储器,所述存储器包括:
第一存储元件组,用于存储第一类型数据;
第二存储元件组,用于存储第二类型数据,其中,所述第二存储元件组配置成基于所述存储器从第一工作模式切换至第二工作模式从下电状态切换到上电状态。
根据本申请实施例的一个方面,提供了一种计算机程序产品,所述计算机程序产品包括计算机指令,所述计算机指令存储在计算机可读存储介质中,处理器从所述计算机可读存储介质读取并执行所述计算机指令,以实现上述存储控制方法。
本申请实施例提供的技术方案,可以带来如下技术效果:
通过将存储器划分为多个存储元件组(如至少包括第一存储元件组和第二存储元件组),不同的存储元件组用于存储不同类型的数据,从而能够实现存储元件组的按需使用,例如在没有某一存储元件组对应的数据需要存储时,则可以控制该存储元件组处于下电状态,在有需要该存储元件组对应的数据需要存储时,再控制该存储元件组从下电状态切换至上电状态,这种按需分配和控制的方式,能够节省存储器的电量消耗,达到较好的节能效果。
附图说明
图1是本申请一个实施例提供的包含存储器的片上系统的结构示意图;
图2是本申请一个实施例提供的存储器的结构示意图;
图3是本申请一个实施例提供的存储元件组划分的示意图;
图4是本申请另一个实施例提供的存储元件组划分的示意图;
图5是本申请一个实施例提供的存储控制方法的流程图;
图6是本申请一个实施例提供的存储元件组划分和使用的示意图;
图7是本申请一个实施例提供的应用程序类型转换的示意图;
图8是本申请另一个实施例提供的存储控制方法的流程图;
图9是本申请一个实施例提供的存储控制装置的框图;
图10是本申请一个实施例提供的终端设备的示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
图1是本申请一个示例性实施例提供的包含存储器的片上系统(System on Chip,SoC)的结构示意图。本申请中的片上系统以运用于移动终端,如智能手机、智能手表、电子书阅读器、平板电脑、膝上便携计算机、台式计算机、电视机、游戏机、增强现实(AugmentedReality,AR)终端、虚拟现实(Virtual Reality,VR)终端和混合现实(Mixed Reality,MR)终端、可穿戴式设备等中的至少一种为例进行说明。本实施例中的片上系统100包括:主设备101、主总线103、存储控制器105以及存储器200。
主设备101通过主总线103(Primary Bus)与存储控制器105相连,存储控制器105通过物理层(Physical Layer,PHY)接口与存储器200相连。在一些实施例中,该存储器200为动态随机存取存储器(Dynamic Random Access Memory,DRAM)。可选地,该DRAM采用叠层(Packaging on Packaging,PoP)封装。
主设备101是具有数据读写需求的处理器或者非处理器。主设备可以包括但不限于中央处理器(Central Processing Unit,CPU)、图像处理器(Graphics ProcessingUnit,GPU)、神经网络处理器(Neural-network Processing Unit,NPU)、数字信号处理器(Digital Signal Processor,DSP)等处理器,以及图像传感器(Image Sensor)、图像信号处理单元(Image Signal Processing Unit,ISP)、视频处理单元(Video ProcessingUnit,VPU)等非处理器。上述主设备在运行过程中均具有内存数据读和/或写的需求。图1中以处理器包括CPU、GPU和NPU,非处理器包括图像传感器与VPU为例进行示意性说明,但并不对此构成限定。
其中,处理器利用各种接口和线路连接整个终端设备内的各个部分,通过运行或执行存储在存储器内的指令、程序、代码集或指令集,以及调用存储在存储器内的数据,执行终端设备的各种功能和处理数据。
在一些实施例中,处理器可以采用数字信号处理(Digital Signal Processing,DSP)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)、可编程逻辑阵列(Programmable Logic Array,PLA)中的至少一种硬件形式来实现。
处理器可集成CPU、GPU、NPU和基带芯片等中的一种或几种的组合。其中,CPU主要处理操作系统、用户界面和应用程序等;GPU用于负责显示屏所需要显示的内容的渲染和绘制;NPU用于实现AI功能;基带芯片用于处理无线通信。
在一些实施例中,主设备101与主总线103之间,主总线103与存储控制器105之间建立有m条采用AXI协议的链路。示例性的如图1所示,各个主设备101与主总线103之间,主总线103与存储控制器105之间建立有4条位宽(Width)为256bits的AXI链路。
在一些实施例中,存储控制器105包括从总线(Secondary Bus)、k个控制器(对应k条内存通道)以及各个控制器对应的物理层接口,k为正整数。
在一些实施例中,从总线与控制器之间建立有采用AXI协议的链路,且在从总线处实现分路功能。比如,经过从总线分路后(k条分路为n条,n为正整数),从总线与控制器之间建立有8条位宽为128bits的AXI链路。相应的,存储控制器105与存储器200之间建立8条位宽为128bits的AXI链路。
存储器200是支持n(n>k)条内存通道的存储器,且存储器200中的n个存储元件分别具备工作总线,即各个存储元件的工作总线通过并发方式与存储控制器105相连。
图1以片上系统中集成有存储器(即存储器设置在片上系统内部)为例进行说明,在其他可能的设计中,存储器可以设置在片上系统外部,本申请实施例对此不作限定。
图2是本申请一个示例性实施例提供的存储器的结构示意图。
存储器200包括n个存储元件201,n为大于1的整数。在一些实施例中,该存储器200为DRAM,该存储元件201为存储晶片(Die)。可选地,该DRAM采用TOP封装。本申请实施例并不对存储器200以及存储元件201的具体类型进行限定。
在一些实施例中,存储元件201的内部颗粒可以采用2D方式排列或者3D方式排列。其中,3D方式排列可以采用简单堆叠(Simple Stack)、垂直沟道(Vertical Channel,VC)或者垂直栅极(Vertical Grid,VG)等方式。
在一些实施例中,各个存储元件201的元件参数(比如容量)相同,比如,各个存储元件201均为16Gb×16数据位宽(Datawidth)的规格。在另一些实施例中,部分存储元件的元件参数相同,部分存储元件的元件参数不同,或者,不同存储元件的元件参数不同,本申请实施例并不对各个存储元件的具体元件参数进行限定。
n个存储元件201被封装成一个存储颗粒,比如采用POP封装的DRAM器件。在一些可能的设计中,n个存储元件201采用2D封装或者3D封装,本申请实施例并不对具体封装方式进行限定。
本申请实施例中的存储器200支持n条的内存通道,因此存储器200中的存储元件201的数量等于n,且不同存储元件201分别对应各自的内存通道,即n个存储元件对应n条内存通道。比如,对于支持8条内存通道的存储器,该存储器中设置有8个存储元件;对于支持6条内存通道的存储器,该存储器中设置有6个存储元件。本申请实施例并不对存储元件的具体数量(正整数即可,可以为偶数,也可以为奇数)进行限定。
在一些实施例中,存储器200包括:m个存储元件组,每个存储元件组包括至少一个存储元件201,m为大于1的整数。也就是说,存储器200包括的n个存储元件201被划分为m个存储元件组,一个存储元件组中可以有且仅有一个存储元件201,也可以包括多个(两个或两个以上)存储元件201。
在一些实施例中,对于上述m个存储元件组,各个存储元件组中包含的存储元件201的数量相同。
示例性地,如图3所示,存储器200包括8个存储元件201,该8个存储元件201被划分为2个存储元件组,记为第一存储元件组和第二存储元件组,每个存储元件组包括4个存储元件201。在图3中,第一存储元件组包括内存通道A、B、C和D分别对应的存储元件201,第二存储元件组包括内存通道E、F、G和H分别对应的存储元件201。
又例如,存储器200包括8个存储元件201,该8个存储元件201被划分为4个存储元件组,每个存储元件组包括2个存储元件201。或者,每个存储元件组包括一个存储元件201,存储器200包括8个存储元件201,该8个存储元件201被划分为8个存储元件组。在本申请实施例中,在各个存储元件组中包含的存储元件201的数量相同的情况下,对各个存储元件组中包含的存储元件201的数量不作限定,这可以结合实际需求进行灵活设定。
在一些实施例中,对于上述m个存储元件组,存在至少两个存储元件组中包含的存储元件201的数量不同。
示例性地,如图4所示,存储器200包括6个存储元件201,该6个存储元件201被划分为2个存储元件组,记为第一存储元件组和第二存储元件组,第一存储元件组包括2个存储元件201,第二存储元件组包括4个存储元件201。在图4中,第一存储元件组包括内存通道A和B分别对应的存储元件201,第二存储元件组包括内存通道C、D、E和F分别对应的存储元件201。
又例如,存储器200包括8个存储元件201,该8个存储元件201被划分为3个存储元件组,记为第一存储元件组、第二存储元件组和第三存储元件组;其中,第一存储元件组包括2个存储元件201,第二存储元件组包括2个存储元件201,第三存储元件组包括4个存储元件201。在本申请实施例中,在存在至少两个存储元件组中包含的存储元件201的数量不同的情况下,对各个存储元件组中包含的存储元件201的数量不作限定,这可以结合实际需求进行灵活设定。
当然,上文实施例仅是示例性给出了几种存储元件组的划分方式,本申请对存储器200中包含的存储元件组的数量,以及每个存储元件组中包含的存储元件201的数量不作限定,这可以结合实际需求进行设计和划分。
图5是本申请一个实施例提供的存储控制方法的流程图。该方法可以由控制电路执行。控制电路用于对存储器进行控制,例如控制存储器中各个存储元件或存储元件组的上电或下电状态。控制电路可以是任意形式的处理器、控制器、微处理器或者具备数据处理能力的集成电路芯片,本申请对控制电路的实现形式不作限定。在一些实施例中,控制电路可以设置在存储器内部,控制电路也可以设置在存储器对应的电源管理芯片(该电源管理芯片用于为存储器提供输入电压)内部,控制电路还可以设置在用于承载存储器和/或电源管理芯片的电路板上,本申请对控制电路的设置位置也不作限定。该方法可以包括如下步骤510:
步骤510,基于存储器从第一工作模式切换至第二工作模式,控制存储器的第二存储元件组从下电状态切换到上电状态;其中,存储器包括配置成存储第一类型数据的第一存储元件组和配置成存储第二类型数据的第二存储元件组。
在本申请实施例中,存储器包括多个存储元件组,每个存储元件组包括至少一个存储元件。有关存储器的介绍说明,可参见上文实施例,本实施例对此不再赘述。
第一存储元件组和第二存储元件组是不同的存储元件组。示例性地,如图6所示,存储器包括2个存储元件组,第一存储元件组61是该2个存储元件组中的一个存储元件组,第二存储元件组62是该2个存储元件组中的另一个存储元件组。示例性地,存储器包括3个或者3个以上的存储元件组,第一存储元件组是该3个或者3个以上的存储元件组中的至少一个存储元件组,第二存储元件组是该3个或者3个以上的存储元件组中的至少一个存储元件组,且第二存储元件组和第一存储元件组中不存在相同的存储元件组。例如,第一存储元件组是该3个或者3个以上的存储元件组中的至少一个存储元件组,第二存储元件组是该3个或者3个以上的存储元件组中除第一存储元件组之外剩余的存储元件组。
在本申请实施例中,某一个存储元件组处于上电状态,是指通过存储器的电源管理芯片给该存储元件组中的各个存储元件提供输入电压,使得该存储元件组中的各个存储元件能够正常工作用于存储数据的状态。某一个存储元件组处于下电状态,是指通过存储器的电源管理芯片不给该存储元件组中的各个存储元件提供输入电压,使得该存储元件组中的各个存储元件不接收输入电压进行工作的状态。处于上电状态的存储元件组能够用于存储数据,而处于下电状态的存储元件组则无法用于存储数据。
在一些实施例中,在存储器的第一工作模式下,控制第一存储元件组处于上电状态,以及控制第二存储元件组处于下电状态。在第一工作模式下,由于仅有第一类型的数据需要存储,而该第一类型的数据是由第一存储元件组进行存储的,因此控制存储器的第一存储元件组处于上电状态,以及控制存储器的第二存储元件组处于下电状态。在第一存储元件组处于上电状态的情况下,存储器的电源管理芯片给第一存储元件组中的各个存储元件提供输入电压,使得第一存储元件组能够正常工作,用于存储第一类型的数据。与此同时,由于仅有第一类型的数据需要存储,并没有需要第二存储元件组进行存储的数据,因此控制第二存储元件组处于下电状态,即存储器的电源管理芯片不给第二存储元件组中的各个存储元件提供输入电压,使得第二存储元件组断电不工作,从而节省电量。
在第二工作模式下,由于有第二类型的数据需要存储,而该第二类型的数据是由第二存储元件组进行存储的,因此在存储器从第一工作模式切换至第二工作模式的情况下,需要控制存储器的第二存储元件组从下电状态切换到上电状态。例如,控制存储器的电源管理芯片给第二存储元件组中的各个存储元件提供输入电压,使得第二存储元件组能够正常工作,用于存储第二类型的数据。
可选地,在从第一工作模式切换至第二工作模式的情况下,控制第一存储元件组保持上电状态,即不论处于第一工作模式还是第二工作模式,第一存储元件组始终处于上电状态,提供必要的存储区域。通过控制第一存储元件组始终处于上电状态,确保使用第一存储元件组的应用程序能够高效地使用该存储区域。
在本申请实施例中,第二类型的数据和第一类型的数据不同,也即第一类型的数据和第二类型的数据是两种不同类型的数据。在本申请实施例中,对数据类型的划分方式不作限定,例如可以根据数据的来源(如数据的产生方或提供方)进行类型划分。
在一些实施例中,不同类型的数据,是基于产生数据的应用程序是否属于目标类型来划分的。可选地,第一工作模式下不存在目标类型的应用程序运行,第二工作模式下存在目标类型的应用程序运行,第二类型的数据包括目标类型的应用程序对应的数据。可选地,基于确定目标类型的应用程序运行,控制存储器切换至第二工作模式。示例性地,在不存在目标类型的应用程序运行的情况下,确定存储器在第一工作模式下进行工作,控制存储器的第一存储元件组处于上电状态,以及控制存储器的第二存储元件组处于下电状态;在存在目标类型的应用程序运行的情况下,确定存储器在第二工作模式下进行工作,控制存储器的第一存储元件组和第二存储元件组均处于上电状态。
在一些实施例中,第二类型的数据包括目标类型的应用程序对应的数据,第一类型的数据包括除目标类型的应用程序之外的其他应用程序对应的数据。示例性地,将终端设备的应用程序划分为普通应用程序(Normal Usage APP)和高性能应用程序(Performance Usage APP),目标类型的应用程序为高性能应用程序,除目标类型的应用程序之外的其他应用程序则为普通应用程序。示例性地,如图6所示,第一存储元件组61供普通应用程序使用,第二存储元件组62供高性能应用程序使用。可选地,第一存储元件组61还用于提供默认内核空间和预留空间,供内核和一些特殊情况下的存储需求所使用。
需要说明的是,目标类型的应用程序可以是固定设定的,也即不会动态改变的。或者,目标类型的应用程序也可以是动态确定的,也即是可以动态改变的,例如,一个应用程序可以从属于目标类型变为不属于目标类型,或者从不属于目标类型变为属于目标类型。有关动态地确定目标类型的应用程序的方式,可参见下文实施例中的介绍说明。
在一些实施例中,将第二工作模式下产生的第二类型数据存储于第二存储元件组。第一存储元件组不用于存储第二工作模式下产生的第二类型的数据。也就是说,第一存储元件组仅用于存储第一类型的数据,第二类型的数据只能够通过第二存储元件组进行存储,无法通过第一存储元件组进行存储。这样,实现了不同工作模式下不同类型数据存储的隔离,有助于提升数据存储的安全性和可靠性。
在一些实施例中,存储器包括的各个存储元件组的工作频率可以统一控制,也可以分别独立控制。上述工作频率也可以称为工作速率。存储元件组的工作频率是指该存储元件组的时钟频率,或者也可以是该存储元件组的数据读写频率,上述时钟频率和数据读写频率也有关联,时钟频率和数据读写频率呈正相关关系。各个存储元件组的工作频率统一控制,是指根据统一的参数指标对各个存储元件组的工作频率进行统一控制,各个存储元件组的工作频率相同。各个存储元件组的工作频率分别独立控制,是指根据每一个存储元件组的参数指标对该存储元件组的工作频率进行独立控制,各个存储元件组的工作频率有可能相同,也有可能不同,实现各个存储元件组的工作频率之间的解耦,更具灵活性。
示例性地,第一存储元件组的工作频率和第二存储元件组的工作频率分别独立控制。或者说,分别独立地控制第一存储元件组的工作频率和第二存储元件组的工作频率。例如,在第一存储元件组处于上电状态下,根据该第一存储元件组的参数指标确定该第一存储元件组的工作频率(记为第一工作频率),控制该第一存储元件组按照第一工作频率进行工作。在第二存储元件组处于上电状态下,根据该第二存储元件组的参数指标确定该第二存储元件组的工作频率(记为第二工作频率),控制该第二存储元件组按照第二工作频率进行工作。上述第一工作频率和第二工作频率有可能相同,也有可能不同,从而实现独立控制。另外,上述用于确定工作频率的参数指标可以是负载参数,负载参数也可称为带宽参数,存储元件组的负载参数是指在单位时间内对该存储元件组的访问量。可选地,存储元件组的工作频率和负载参数呈正相关关系,也即负载参数越大,工作频率越大,反之,负载参数越小,工作频率越小。例如,如果第一存储元件组和第二存储元件组均处于上电状态,假设第一存储元件组的负载参数大于第二存储元件组的负载参数,那么可以控制该第一存储元件组的工作频率(也即第一工作频率)大于第二存储元件组的工作频率(也即第二工作频率);假设第一存储元件组的负载参数小于第二存储元件组的负载参数,那么可以控制该第一存储元件组的工作频率(也即第一工作频率)小于第二存储元件组的工作频率(也即第二工作频率);假设第一存储元件组的负载参数等于第二存储元件组的负载参数,那么可以控制该第一存储元件组的工作频率(也即第一工作频率)和第二存储元件组的工作频率(也即第二工作频率)相等。通过上述方式,将不同存储元件组的工作频率进行解耦式的独立控制,并根据各个存储元件组的负载参数确定该存储元件组的工作频率,能够实现依据存储元件组的实际访问量需求来合理设置工作频率,有助于进一步提升节能效果。
在本申请实施例中,通过将存储器划分为多个存储元件组(如至少包括第一存储元件组和第二存储元件组),不同的存储元件组用于存储不同类型的数据,从而能够实现存储元件组的按需使用,例如在没有某一存储元件组对应的数据需要存储时,则可以控制该存储元件组处于下电状态,在有需要该存储元件组对应的数据需要存储时,再控制该存储元件组从下电状态切换至上电状态,这种按需分配和控制的方式,能够节省存储器的电量消耗,达到较好的节能效果。
下面,对动态地确定目标类型的应用程序进行介绍说明。
在一些实施例中,获取终端设备中的至少一个应用程序的历史运行数据,根据各个应用程序的历史运行数据,从各个应用程序中确定目标类型的应用程序。
应用程序的历史运行数据用于记录该应用程序的历史运行情况。可选地,应用程序的历史运行数据包括但不限于以下至少之一:历史的存储空间用量、历史的电量消耗、历史的使用频率、历史的CPU占用率。其中,历史的存储空间用量用于反映该应用程序对存储空间的需求量,例如可以统计应用程序在最近一段时间内运行时对存储空间的使用量来得到该指标。历史的电量消耗用于反映该应用程序对电池电量的消耗量,例如可以统计应用程序在最近一段时间内运行时对电池电量的消耗量来得到该指标。历史的使用频率用于反映用户对该应用程序的使用频繁度,例如可以统计应用程序在最近一段时间内的运行次数和/或运行时长来得到该指标。历史的CPU占用率用于反映该应用程序对CPU处理资源的占用情况,例如可以统计应用程序在最近一段时间内运行时对CPU的占用率来得到该指标。上述各项指标均能够反映出应用程序的性能需求,例如历史的存储空间用量越大、历史的电量消耗越大、历史的使用频率越大、历史的CPU占用率越大,则说明该应用程序的性能需求越高。因此,通过根据上述各项指标,可以从性能需求的角度对应用程序是否属于目标类型进行划分,得到属于目标类型的应用程序(如高性能应用程序),和不属于目标类型的应用程序(如普通应用程序)。其中,属于目标类型的应用程序(如高性能应用程序)的性能需求,大于不属于目标类型的应用程序(如普通应用程序)。
另外,上述最近一段时间是指从当前时刻开始往前倒推的一段时间,该最近一段时间的时长可以结合实际需求进行合理设定,如1个月、1星期、1天、1小时等,本申请对此不作限定。
在一些实施例中,在历史运行数据仅包括一项指标的情况下,可以设置该指标对应的阈值,如果应用程序的该指标大于(或小于)阈值则确定该应用程序属于目标类型,反之,如果应用程序的该指标小于(或大于)阈值则确定该应用程序不属于目标类型。以指标为历史的存储空间用量为例,如果应用程序的历史的存储空间用量大于阈值则确定该应用程序属于目标类型,反之,如果应用程序的历史的存储空间用量小于阈值则确定该应用程序不属于目标类型。
在一些实施例中,在历史运行数据仅包括多项指标的情况下,可以根据该多项指标计算出一个综合指标,并设置该综合指标对应的阈值。其中,综合指标反映了上述多项指标的整体情况。如果应用程序的该综合指标大于(或小于)阈值则确定该应用程序属于目标类型,反之,如果应用程序的该综合指标小于(或大于)阈值则确定该应用程序不属于目标类型。以历史运行数据包括历史的存储空间用量、历史的电量消耗、历史的使用频率、历史的CPU占用率为例,对于每一个应用程序,根据该应用程序的历史的存储空间用量、历史的电量消耗、历史的使用频率、历史的CPU占用率,计算得到该应用程序的综合指标,如果该应用程序的综合指标大于阈值则确定该应用程序属于目标类型,反之,如果该应用程序的综合指标小于阈值则确定该应用程序不属于目标类型。可选地,上述计算综合指标的方式,可以是对多个指标进行加权平均或者加权求和得到综合指标,也可以是将多个指标输入神经网络模型,通过神经网络模型输出综合指标,或者采用其他的计算方式,本申请对此不作限定。
示例性地,如图7所示,应用程序分为两大类,包括高性能应用程序和普通应用程序。存储器包括第一存储元件组和第二存储元件组,普通应用程序的数据采用第一存储元件组进行存储,高性能应用程序的数据采用第二存储元件组进行存储。其中,第一存储元件组无法用于存储高性能应用程序的数据,第二存储元件组也不会用于存储普通应用程序的数据,从而使得两类应用程序的数据互相隔离。对于任意一个应用程序来说,其属于高性能应用程序还是普通应用程序,可以动态确定和调整。例如,获取该应用程序的历史运行数据,根据该应用程序的历史运行数据确定该应用程序是属于高性能应用程序还是普通应用程序。
在一些实施例中,可以采用切换策略结合终端设备中各个应用程序的历史运行数据,从各个应用程序中确定属于目标类型的应用程序。其中,切换策略是指用于确定应用程序是否属于目标类型的策略。示例性地,切换策略可以是基于马尔科夫链的动态选择策略,或者其他动态选择策略,本申请对此不作限定。
在本申请实施例中,通过动态确定应用程序是否属于目标类型,从而使得应用程序和存储元件组之间的使用关系并不是一成不变的,在应用程序属于目标类型时,其使用第二存储元件组进行数据存储,在应用程序不属于目标类型时,其使用第一存储元件组进行数据存储,且应用程序是否属于目标类型,可以随着用户在近期对该应用程序的使用情况而动态切换,提升了内存使用的灵活性,以及内存分配的合理性。
图8是本申请另一个实施例提供的存储控制方法的流程图。该方法可以由上文介绍的控制电路执行。该方法可以包括如下步骤810~830中的至少一个步骤:
步骤810,在存储器的第一工作模式下,控制存储器的第一存储元件组处于上电状态,以及控制存储器的第二存储元件组处于下电状态;其中,第一存储元件组用于存储第一类型的数据。
步骤820,基于存储器从第一工作模式切换至第二工作模式,控制存储器的第二存储元件组从下电状态切换到上电状态,第二存储元件组用于存储第二工作模式下产生的第二类型的数据,第二类型的数据和第一类型的数据不同。
上述步骤810-820可以参见上文实施例中的介绍说明,本实施例对此不再赘述。
步骤830,基于存储器从第二工作模式切换至第一工作模式,控制存储器的第二存储元件组从上电状态切换到下电状态。
在无第二类型的数据需要存储时,可以控制存储器从第二工作模式切换至第一工作模式,控制存储器的第二存储元件组从上电状态切换到下电状态,从而节省电量。示例性地,在确定无目标类型的应用程序运行的情况下,控制第二存储元件组从上电状态切换到下电状态。
可选地,在从第一工作模式切换至第二工作模式之后,若在目标时长内不存在目标类型的应用程序运行,则控制第二存储元件组从上电状态切换到下电状态;其中,在目标时长内,第二存储元件组保持上电状态。也就是说,在目标类型的应用程序停止运行之后,并不是在其停止运行的时刻立即控制第二存储元件组下电,而是等待一段时间且在这一段时间内没有目标类型的应用程序运行的情况下,再控制第二存储元件组下电。这样,可以避免第二存储元件组频繁地上下电,且在短时间内有目标类型的应用程序再次启动时,可以直接使用第二存储元件组,提升目标类型的应用程序再次启动后进入正常运行状态的效率。
下述为本申请装置实施例,可以用于执行本申请方法实施例。对于本申请装置实施例中未披露的细节,请参照本申请方法实施例。
图9是本申请一个实施例提供的存储控制装置的框图。该装置具有实现上述方法示例的功能,所述功能可以由硬件实现,也可以由硬件执行相应的软件实现。所述装置900可以是上文介绍的控制电路,也可以设置在控制电路中。
在一些实施例中,所述装置900配置成基于存储器从第一工作模式切换至第二工作模式,控制所述存储器的第二存储元件组从下电状态切换到上电状态;其中,所述存储器包括配置成存储第一类型数据的第一存储元件组和配置成存储第二类型数据的所述第二存储元件组。
在一些实施例中,所述装置900还配置成在所述存储器的所述第一工作模式下,控制所述第一存储元件组处于上电状态,以及控制所述第二存储元件组处于下电状态。
在一些实施例中,所述装置900还配置成基于确定目标类型的应用程序运行,控制所述存储器切换至所述第二工作模式。
在一些实施例中,所述装置900还配置成动态地确定所述目标类型的应用程序。
在一些实施例中,所述装置900还配置成获取终端设备中的至少一个应用程序的历史运行数据;其中,所述历史运行数据用于记录所述应用程序的历史运行情况;根据各个所述应用程序的历史运行数据,从各个所述应用程序中确定所述目标类型的应用程序。
在一些实施例中,所述装置900还配置成将所述第二工作模式下产生的所述第二类型数据存储于所述第二存储元件组。
在一些实施例中,所述装置900还配置成基于所述存储器从所述第二工作模式切换至所述第一工作模式,控制所述第二存储元件组从所述上电状态切换到所述下电状态。
在一些实施例中,所述装置900还配置成在从所述第一工作模式切换至所述第二工作模式之后,若在目标时长内不存在所述目标类型的应用程序运行,则控制所述第二存储元件组从所述上电状态切换到所述下电状态;其中,在所述目标时长内,所述第二存储元件组保持所述上电状态。
在一些实施例中,所述装置900还配置成在从所述第一工作模式切换至所述第二工作模式的情况下,控制所述第一存储元件组保持所述上电状态。
在一些实施例中,所述装置900还配置成分别独立地控制所述第一存储元件组的工作频率和所述第二存储元件组的工作频率。
在一些实施例中,所述装置900可以包括:第一控制模块910和第二控制模块920。第一控制模块910配置成控制所述第一存储元件组的时钟频率和/或数据读写频率。第二控制模块920配置成控制所述第二存储元件组的时钟频率和/或数据读写频率。
本申请实施例中,通过将存储器划分为多个存储元件组(如至少包括第一存储元件组和第二存储元件组),不同的存储元件组用于存储不同类型的数据,从而能够实现存储元件组的按需使用,例如在没有某一存储元件组对应的数据需要存储时,则可以控制该存储元件组处于下电状态,在有需要该存储元件组对应的数据需要存储时,再控制该存储元件组从下电状态切换至上电状态,这种按需分配和控制的方式,能够节省存储器的电量消耗,达到较好的节能效果。
需要说明的是,上述实施例提供的装置,在实现其功能时,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将设备的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。另外,上述实施例提供的装置与方法实施例属于同一构思,其具体实现过程详见方法实施例,这里不再赘述。
图10是本申请一个示例性实施例提供的终端设备的示意图。以本实施例中的终端设备1500包含主设备101和存储器200为例进行说明:
终端设备1500设置有主设备101和上述实施例所述的存储器200,主设备101和存储器200电性相连。其中,该存储器200可以设置在片上系统的内部,或者,设置在片上系统的外部。需要说明的是,除了片上系统外,终端设备1500还可以包括其它必要组件,比如只读存储器(Read-Only Memory,ROM)、显示组件、输入单元、音频电路、扬声器、麦克风、电源等部件,本实施例在此不作赘述。
终端设备1500可以是诸如手机、平板电脑、游戏主机、电子书阅读器、多媒体播放设备、可穿戴设备等电子设备。可选地,终端设备1500为移动终端设备。该终端设备用于实施上述实施例中提供的存储控制方法。
在一些实施例中,终端设备包括处理器和存储器,处理器可以是上述主设备101中的处理器,存储器可以是上述存储器200。存储器中存储有计算机程序,处理器执行该计算机程序以实现上述存储控制方法。
在一些实施例中,本申请还提供了一种计算机可读存储介质,所述存储介质中存储有计算机程序,所述计算机程序在被处理器执行时以实现上述存储控制方法。
可选地,该计算机可读存储介质可以包括:ROM(Read-Only Memory,只读存储器)、RAM(Random-Access Memory,随机存储器)、SSD(Solid State Drives,固态硬盘)或光盘等。其中,随机存取记忆体可以包括ReRAM(Resistance Random Access Memory,电阻式随机存取记忆体)和DRAM(Dynamic Random Access Memory,动态随机存取存储器)。
在一些实施例中,本申请还提供了一种芯片,所述芯片包括如上文实施例提供的存储控制装置。有关该存储控制装置的未详细说明的细节,可参考上文实施例,此处不再赘述。
在一些实施例中,本申请还提供了一种存储器,所述存储器包括:
第一存储元件组,用于存储第一类型数据;
第二存储元件组,用于存储第二类型数据,其中,所述第二存储元件组配置成基于所述存储器从第一工作模式切换至第二工作模式从下电状态切换到上电状态。有关该存储器的未详细说明的细节,可参考上文实施例,此处不再赘述。
在一些实施例中,本申请还提供了一种计算机程序产品,该计算机程序产品包括计算机程序,该计算机程序存储在计算机可读存储介质中。终端设备的处理器从计算机可读存储介质读取该计算机程序,处理器执行该计算机指令,使得该终端设备执行上述存储控制方法。
在本文中提及的“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
以上所述仅为本申请的可选实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (16)
1.一种存储控制方法,其特征在于,所述方法包括:
基于存储器从第一工作模式切换至第二工作模式,控制所述存储器的第二存储元件组从下电状态切换到上电状态;
其中,所述存储器包括配置成存储第一类型数据的第一存储元件组和配置成存储第二类型数据的所述第二存储元件组。
2.根据权利要求1所述的方法,其特征在于,所述方法还包括:
在所述存储器的所述第一工作模式下,控制所述第一存储元件组处于上电状态,以及控制所述第二存储元件组处于下电状态。
3.根据权利要求1所述的方法,其特征在于,所述方法还包括:
基于确定目标类型的应用程序运行,控制所述存储器切换至所述第二工作模式。
4.根据权利要求3所述的方法,其特征在于,所述方法还包括:
动态地确定所述目标类型的应用程序。
5.根据权利要求4所述的方法,其特征在于,所述动态地确定所述目标类型的应用程序,包括:
获取终端设备中的至少一个应用程序的历史运行数据;其中,所述历史运行数据用于记录所述应用程序的历史运行情况;
根据各个所述应用程序的历史运行数据,从各个所述应用程序中确定所述目标类型的应用程序。
6.根据权利要求1所述的方法,其特征在于,所述方法还包括:
将所述第二工作模式下产生的所述第二类型数据存储于所述第二存储元件组。
7.根据权利要求1所述的方法,其特征在于,所述方法还包括:
基于所述存储器从所述第二工作模式切换至所述第一工作模式,控制所述第二存储元件组从所述上电状态切换到所述下电状态。
8.根据权利要求7所述的方法,其特征在于,所述方法还包括:
在从所述第一工作模式切换至所述第二工作模式之后,若在目标时长内不存在所述目标类型的应用程序运行,则执行所述控制所述第二存储元件组从所述上电状态切换到所述下电状态的步骤;
其中,在所述目标时长内,所述第二存储元件组保持所述上电状态。
9.根据权利要求1所述的方法,其特征在于,所述方法还包括:
在从所述第一工作模式切换至所述第二工作模式的情况下,控制所述第一存储元件组保持所述上电状态。
10.根据权利要求1至9任一项所述的方法,其特征在于,所述方法还包括:
分别独立地控制所述第一存储元件组的工作频率和所述第二存储元件组的工作频率。
11.一种存储控制装置,其特征在于,所述装置配置成:
基于存储器从第一工作模式切换至第二工作模式,控制所述存储器的第二存储元件组从下电状态切换到上电状态;
其中,所述存储器包括配置成存储第一类型数据的第一存储元件组和配置成存储第二类型数据的所述第二存储元件组。
12.根据权利要求11所述的装置,其特征在于,所述装置包括:
第一控制模块,配置成控制所述第一存储元件组的时钟频率和/或数据读写频率;
第二控制模块,配置成控制所述第二存储元件组的时钟频率和/或数据读写频率。
13.一种终端设备,其特征在于,所述终端设备包括处理器和存储器,所述存储器中存储有计算机程序,所述处理器执行所述计算机程序以实现如权利要求1至10任一项所述的方法。
14.一种计算机可读存储介质,其特征在于,所述存储介质中存储有计算机程序,所述计算机程序用于被处理器执行,以实现如权利要求1至10任一项所述的方法。
15.一种芯片,其特征在于,所述芯片包括如权利要求11至12任一项所述的存储控制装置。
16.一种存储器,其特征在于,所述存储器包括:
第一存储元件组,用于存储第一类型数据;
第二存储元件组,用于存储第二类型数据,其中,所述第二存储元件组配置成基于所述存储器从第一工作模式切换至第二工作模式从下电状态切换到上电状态。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210875910.9A CN117492553A (zh) | 2022-07-25 | 2022-07-25 | 存储控制方法、装置、设备、存储介质、芯片及存储器 |
PCT/CN2023/084426 WO2024021657A1 (zh) | 2022-07-25 | 2023-03-28 | 存储控制方法、装置、设备、存储介质、芯片及存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210875910.9A CN117492553A (zh) | 2022-07-25 | 2022-07-25 | 存储控制方法、装置、设备、存储介质、芯片及存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117492553A true CN117492553A (zh) | 2024-02-02 |
Family
ID=89681495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210875910.9A Pending CN117492553A (zh) | 2022-07-25 | 2022-07-25 | 存储控制方法、装置、设备、存储介质、芯片及存储器 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN117492553A (zh) |
WO (1) | WO2024021657A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4821261B2 (ja) * | 2005-10-21 | 2011-11-24 | コニカミノルタビジネステクノロジーズ株式会社 | 画像形成装置 |
JP5418097B2 (ja) * | 2009-09-14 | 2014-02-19 | 株式会社リコー | 情報処理装置、画像形成装置、動作モード切替方法 |
JP2013134606A (ja) * | 2011-12-26 | 2013-07-08 | Ricoh Co Ltd | 制御装置および電子機器 |
CN104808765B (zh) * | 2014-01-27 | 2018-01-23 | 联想(北京)有限公司 | 一种信息处理方法以及电子设备 |
CN104850208A (zh) * | 2014-02-19 | 2015-08-19 | 联想(北京)有限公司 | 一种信息处理方法以及电子设备 |
-
2022
- 2022-07-25 CN CN202210875910.9A patent/CN117492553A/zh active Pending
-
2023
- 2023-03-28 WO PCT/CN2023/084426 patent/WO2024021657A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2024021657A1 (zh) | 2024-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101728973B1 (ko) | 성능 및 전력을 위해 구성가능한 3d 메모리 | |
CN100489809C (zh) | 适合向多处理器提供专用或共享存储器的存储器及其方法 | |
US11797467B2 (en) | Data processing device with transmission circuit | |
CN110309088B (zh) | Zynq fpga芯片及其数据处理方法、存储介质 | |
CN108228492B (zh) | 一种多通道ddr交织控制方法及装置 | |
CN104583979A (zh) | 动态物理存储器分区技术 | |
CN106569727A (zh) | 一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法 | |
EP2620838B1 (en) | Automatic partial array self-refresh | |
US9223379B2 (en) | Intelligent receive buffer management to optimize idle state residency | |
CN115421919A (zh) | 内存管理方法、装置、内存管理器、设备及存储介质 | |
CN111538678A (zh) | 数据缓冲方法、设备及计算机可读存储介质 | |
CN116169758B (zh) | 输出功率的调整方法以及充电器 | |
CN117492553A (zh) | 存储控制方法、装置、设备、存储介质、芯片及存储器 | |
CN111984391A (zh) | 任务调度方法、装置、芯片、终端及存储介质 | |
CN107613546B (zh) | Ble芯片及其中指定元件的控制方法、蓝牙低功耗设备 | |
CN104798042A (zh) | 基于工作量可伸缩性来管理性能策略 | |
GB2612659A (en) | Electronic device and processing method | |
CN115712337A (zh) | 处理器的调度方法、装置、电子设备及存储介质 | |
CN112260967A (zh) | 一种交换机电压调节方法、系统、终端及存储介质 | |
WO2024001192A1 (zh) | 片上系统、片上系统的电压控制方法及终端 | |
CN106708239A (zh) | 一种功耗调整方法及装置 | |
US20140122799A1 (en) | Storage device and power saving method thereof | |
WO2023231437A1 (zh) | 存储器、片上系统、终端设备及供电控制方法 | |
CN111143055A (zh) | 虚拟云主机预分配方法、装置、可读存储介质与电子设备 | |
CN111767999A (zh) | 数据处理方法、装置及相关产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |