CN106569727A - 一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法 - Google Patents

一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法 Download PDF

Info

Publication number
CN106569727A
CN106569727A CN201510644606.3A CN201510644606A CN106569727A CN 106569727 A CN106569727 A CN 106569727A CN 201510644606 A CN201510644606 A CN 201510644606A CN 106569727 A CN106569727 A CN 106569727A
Authority
CN
China
Prior art keywords
unit
data
arbitration
memory element
operation request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510644606.3A
Other languages
English (en)
Other versions
CN106569727B (zh
Inventor
罗宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN201510644606.3A priority Critical patent/CN106569727B/zh
Priority to US15/289,937 priority patent/US11151067B2/en
Publication of CN106569727A publication Critical patent/CN106569727A/zh
Application granted granted Critical
Publication of CN106569727B publication Critical patent/CN106569727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)
  • Bus Control (AREA)

Abstract

一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法，所述装置包括多个处理器单元和多个存储单元，每一存储单元对应一仲裁单元，每一处理器单元对应一地址分区单元和读数据采集单元。对于多个处理器单元对某一存储单元同时进行访问的情况，通过仲裁单元对数据操作请求进行仲裁管理，仅选择满足预设条件的数据操作请求，让对应的存储单元执行数据操作。由于处理器单元根据地址分区单元所分配的地址对存储单元进行直接访问，一方面可以提供更高的带宽，满足处理器的运算性能，大大提高了数据访问效率，另一方面解决了多个处理器之间数据交换冗余问题，因而在集成电路领域具有广阔的市场前景。

Description

一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法
技术领域
本发明涉及集成电路领域，尤其涉及一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法。
背景技术
随着科技的发展和社会的进步，集成电路设计得到了广泛应用，越来越多的电子设备进入了人们的日常生活，不仅给人们的日常生活带去了便利，同时也进一步促进了科技的创新与研发。在集成电路设计领域，数据读写是其中重要一项。
处理器往往具有超高的运算能力，可以在短时间内对数据进行快速计算处理。为了尽可能发挥处理器内部运算单元的运算能力，通常会配置与之耦合的RAM作为内部存储器，提高数据访存效率。然而，对于多个处理器的数据读写架构而言，某一处理器需要对其他处理器对应的RAM中的数据进行操作时，其往往通过AXI总线来进行。由于总线在单位时间内为避免数据传输出现冲突，只允许一笔数据从该总线上通过，这就导致处理器与处理器之间在进行交互访问数据时，效率极其低下。同时，由于每一次读写访问都需通过总线来传输，加重了系统带宽消耗，也导致了功耗的增加。
综上所述，如何解决多个处理器的数据读写装置，处理器与处理器之间在进行交互访问数据时，效率低下、功耗大、数据交换冗余、带宽无法满足处理器要求等问题，是集成电路领域一个亟需解决的问题。
发明内容
为此，需要提供一种多控制器间多存储器共享并行数据读写的技术方案， 用以解决多个处理器的数据读写装置，处理器与处理器之间在进行交互访问数据时，效率低下、功耗大、数据交换冗余、带宽无法满足处理器要求等问题，是集成电路领域一个亟需解决的问题。
为实现上述目的，发明人提供了一种多控制器间多存储器共享并行数据读写装置，所述装置包括多个处理器单元和多个存储单元，每一存储单元对应一仲裁单元，所述仲裁单元与存储单元连接；每一处理器单元对应一地址分区单元，所述地址分区单元与处理器单元连接，所述地址分区单元与仲裁单元连接；所述装置还包括读数据采集单元，所述读数据采集单元与存储单元连接，所述读数据采集单元与处理器单元连接；
所述处理器单元用于发送数据操作请求至地址分区单元，所述数据操作请求包括写数据操作请求或读数据操作请求，所述写数据操作请求包括执行写数据操作的存储单元地址以及待写入的数据；所述读数据操作请求包括执行读数据操作的存储单元地址；
所述地址分区单元用于根据数据操作请求中的存储单元地址，将数据操作请求发送至仲裁单元，所述仲裁单元为执行该数据操作的存储单元对应的仲裁单元；
所述仲裁单元用于接收所有地址分区单元发送的数据操作请求，并对数据操作请求进行仲裁管理，所述仲裁管理具体为：在每个时钟周期内，仅选择满足预设条件的数据操作请求进行对应的存储单元的数据操作；
所述读数据采集单元用于从所有存储单元执行读数据操作返回的数据中仅采集对应的存储单元返回的数据，所述对应的存储单元为处理器单元发出的数据操作请求中的存储单元地址对应的存储单元。
进一步地，所述仲裁单元执行仲裁管理基于数据操作请求的优先级排序，仲裁单元所选择的满足预设条件的数据操作请求为优先级排序最高的数据操作请求。
进一步地，所述数据操作请求的优先级排序包括固定优先级排序、轮询 优先级排序以及权重优先级排序。
进一步地，所述存储单元为单口RAM或双口RAM。
进一步地，所述处理器单元为DSP处理器或硬件加速器。
发明人还提供了一种多控制器间多存储器共享并行数据写入方法，所述方法应用于多控制器间多存储器共享并行数据读写装置，所述装置包括多个处理器单元和多个存储单元，每一存储单元对应一仲裁单元，所述仲裁单元与存储单元连接；每一处理器单元对应一地址分区单元，所述地址分区单元与处理器单元连接，所述地址分区单元与仲裁单元连接；所述方法包括以下步骤：
处理器单元发送写数据操作请求至地址分区单元，所述写数据操作请求包括执行写数据操作的存储单元地址以及待写入的数据；
地址分区单元根据写数据操作请求中的存储单元地址，将写数据操作请求发送至仲裁单元，所述仲裁单元为执行该写数据操作的存储单元所对应的仲裁单元；
所述仲裁单元用于接收所有地址分区单元发送的写数据操作请求，并对写数据操作请求进行仲裁管理，所述仲裁管理具体为：在每个时钟周期内，仅选择满足预设条件的写数据操作请求进行对应的存储单元的写数据操作，将待写入的数据写入存储单元。
进一步地，所述仲裁单元执行仲裁管理基于写数据操作请求的优先级排序，仲裁单元所选择的满足预设条件的写数据操作请求为优先级排序最高的写数据操作请求。
进一步地，所述写数据操作请求的优先级排序包括固定优先级排序、轮询优先级排序以及权重优先级排序。
进一步地，所述存储单元为单口RAM或双口RAM。
进一步地，所述处理器单元为DSP处理器或硬件加速器。
发明人还提供了一种多控制器间多存储器共享并行数据读取方法，所述 方法应用于多控制器间多存储器共享并行数据读写装置，所述装置包括多个处理器单元和多个存储单元，每一存储单元对应一仲裁单元，所述仲裁单元与存储单元连接；每一处理器单元对应一地址分区单元，所述地址分区单元与处理器单元连接，所述地址分区单元与仲裁单元连接；所述装置还包括读数据采集单元，所述读数据采集单元与存储单元连接，所述读数据采集单元与处理器单元连接；所述方法包括以下步骤：
处理器单元发送读数据操作请求至地址分区单元，所述读数据操作请求包括执行读数据操作的存储单元地址；
地址分区单元根据读数据操作请求中的存储单元地址，将读数据操作请求发送至仲裁单元，所述仲裁单元为执行该读数据操作的存储单元对应的仲裁单元；
仲裁单元接收所有地址分区单元发送的读数据操作请求，并对读数据操作请求进行仲裁管理，所述仲裁管理具体为：在每个时钟周期内，仅选择满足预设条件的读数据操作请求进行对应的存储单元的读数据操作；
所述读数据采集单元从所有存储单元执行读数据操作返回的数据中仅采集对应的存储单元返回的数据，所述对应的存储单元为处理器单元发出的数据操作请求中的存储单元地址对应的存储单元。
进一步地，所述仲裁单元执行仲裁管理基于读数据操作请求的优先级排序，仲裁单元所选择的满足预设条件的读数据操作请求为优先级排序最高的读数据操作请求。
进一步地，所述数据操作请求的优先级排序包括固定优先级排序、轮询优先级排序以及权重优先级排序。
进一步地，所述存储单元为单口RAM或双口RAM。
进一步地，所述处理器单元为DSP处理器或硬件加速器。
上述技术方案所述的一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法，所述装置包括多个处理器单元和多个存储单元，每一存 储单元对应一仲裁单元，所述仲裁单元与存储单元连接；每一处理器单元对应一地址分区单元，所述地址分区单元与处理器单元连接，所述地址分区单元与仲裁单元连接；所述装置还包括读数据采集单元，所述读数据采集单元与存储单元连接，所述读数据采集单元与处理器单元连接。
所述写入方法具体包括以下步骤：首先处理器单元发送写数据操作请求至地址分区单元，所述写数据操作请求包括执行写数据操作的存储单元地址以及待写入的数据；而后地址分区单元根据写数据操作请求中的存储单元地址，将写数据操作请求发送至仲裁单元，所述仲裁单元为执行该写数据操作的存储单元对应的仲裁单元；而后仲裁单元接收所有地址分区单元发送的写数据操作请求，并对写数据操作请求进行仲裁管理，所述仲裁管理具体为：在每个时钟周期内，仅选择满足预设条件的写数据操作请求进行对应的存储单元的写数据操作，将待写入的数据写入存储单元。
所述读取方法具体包括以下步骤：首先处理器单元发送读数据操作请求至地址分区单元，所述读数据操作请求包括执行读数据操作的存储单元地址；而后地址分区单元根据读数据操作请求中的存储单元地址，将读数据操作请求发送至仲裁单元，所述仲裁单元为执行该读数据操作的存储单元对应的仲裁单元；而后仲裁单元接收所有地址分区单元发送的读数据操作请求，并对读数据操作请求进行仲裁管理，所述仲裁管理具体为：在每个时钟周期内，仅选择满足预设条件的读数据操作请求进行对应的存储单元的读数据操作；而后所述读数据采集单元从所有存储单元执行读数据操作返回的数据中仅采集对应的存储单元返回的数据，所述对应的存储单元为处理器单元发出的数据操作请求中的存储单元地址对应的存储单元。
由于所述装置在进行读写操作时，处理器单元是根据地址分区单元所分配的地址对存储单元进行直接访问，在读取数据或写入数据时，均无需通过外部AXI总线来传输，从而可以提供更高的带宽，满足处理器的运算性能，进而大大提高了数据访问效率。同时，多个存储单元可以被集成于某块芯片 中，并通过不同的存储地址加以区分，以便处理器单元进行寻址，相比于处理器单元与存储单元一一匹配的方式而言，节约了存储单元的硬件面积，降低了硬件成本。对于多个处理器对某一存储单元同时进行访问的情况，通过仲裁单元对数据操作请求进行仲裁管理，仅选择满足预设条件的数据操作请求进行数据操作，解决了多个处理器在进行交互时出现数据冗余的问题，且可以保证不同存储单元的读写访问互不冲突，从而大大提高了数据读写访问效率，在集成电路领域具有广阔的市场前景。
附图说明
图1为本发明一具体实施方式涉及的多控制器间多存储器共享并行数据读写装置的示意图；
图2为本发明一具体实施方式涉及的多控制器间多存储器共享并行数据写入方法流程图；
图3为本发明一具体实施方式涉及的多控制器间多存储器共享并行数据读取方法流程图。
附图标记说明：
101、处理器单元；
102、存储单元；
103、仲裁单元；
104、地址分区单元；
105、读数据采集单元。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1，为本发明一具体实施方式涉及的多控制器间多存储器共享并行数据读写装置的示意图。所述装置包括多个处理器单元101和多个存储单元102，每一存储单元102对应一仲裁单元103，所述仲裁单元103与存储单元102连接；每一处理器单元101对应一地址分区单元104，所述地址分区单元104与处理器单元101连接，所述地址分区单元104与仲裁单元103连接；所述装置还包括读数据采集单元105，所述读数据采集单元105与存储单元102连接，所述读数据采集单元105与处理器单元101连接。如图1所示，地址分区单元104与仲裁单元103的连接为交叉连接，所述交叉连接是指任意一地址分区单元与所有的仲裁单元均连接，以便地址分区单元可以将数据操作请求传输至任意仲裁单元，进而访问任意存储单元。同理，读数据采集单元105与存储单元102连接也为交叉连接，即任意一处理器单元对应的读数据采集单元与所有存储单元均连接，以便处理器单元可以通过其对应的读数据采集单元采集到任意一存储单元返回的数据。
所述处理器单元101用于发送数据操作请求至地址分区单元，所述数据操作请求包括写数据操作请求或读数据操作请求，所述写数据操作请求包括执行写数据操作的存储单元地址以及待写入的数据；所述读数据操作请求包括执行读数据操作的存储单元地址；
所述地址分区单元104用于根据数据操作请求中的存储单元地址，将数据操作请求发送至仲裁单元，所述仲裁单元为执行该数据操作的存储单元对应的仲裁单元；
所述仲裁单元103用于接收所有地址分区单元发送的数据操作请求，并对数据操作请求进行仲裁管理，所述仲裁管理具体为：在每个时钟周期内，仅选择满足预设条件的数据操作请求进行对应的存储单元的数据操作；
所述读数据采集单元105用于从所有存储单元执行读数据操作返回的数据中仅采集对应的存储单元返回的数据，所述对应的存储单元为处理器单元发出的数据操作请求中的存储单元地址对应的存储单元。
在使用多控制器间多存储器共享并行数据读写装置进行数据读写操作时，首先处理器单元101发送数据操作请求至地址分区单元，所述数据操作请求包括写数据操作请求或读数据操作请求，所述写数据操作请求包括执行写数据操作的存储单元地址以及待写入的数据；所述读数据操作请求包括执行读数据操作的存储单元地址。而后地址分区单元104根据数据操作请求中的存储单元地址，将数据操作请求发送至仲裁单元，所述仲裁单元为执行该数据操作的存储单元对应的仲裁单元。而后仲裁单元103用于接收所有地址分区单元发送的数据操作请求，并对数据操作请求进行仲裁管理。
对于写入操作而言，地址分区单元会将写数据操作的存储单元地址以及待写入的数据一并发送给该地址对应的存储单元的仲裁单元中，如果仲裁单元进行仲裁管理后选定该写数据操作请求执行写数据操作，则可以将待写入的数据写入到该仲裁单元对应的存储单元中，完成写入操作。而对于读取操作而言，地址分区单元根据读数据操作请求中的地址将读数据操作请求发送至该地址对应的存储单元的仲裁单元中。如果仲裁单元进行仲裁管理后选定该读数据操作请求执行读数据操作，则读数据采集单元105从所有存储单元执行读数据操作返回的数据中仅采集对应的存储单元返回的数据，所述对应的存储单元为处理器单元发出的数据操作请求中的存储单元地址对应的存储单元。
在本实施方式中，仲裁管理具体为：在每个时钟周期内，仅选择满足预设条件的数据操作请求进行对应的存储单元的数据操作。优选的，所述仲裁单元执行仲裁管理基于数据操作请求的优先级排序，仲裁单元所选择的满足预设条件的数据操作请求为优先级排序最高的数据操作请求。进一步地，所述数据操作请求的优先级排序包括固定优先级排序、轮询优先级排序以及权重优先级排序。
例如图1中，存在着4个处理器单元(在其他实施例中，处理器单元的数量可以为任意个数，处理器单元的数量与存储单元的数量可以相同，也可 以不同)，为了便于说明，将4个处理器单元分别标记为处理器单元A、处理器单元B、处理器单元C以及处理器单元D，它们对应的读数据采集单元分别为读数据采集单元A、读数据采集单元B、读数据采集单元C以及读数据采集单元D，对应的地址分区单元为地址分区单元A、地址分区单元B、地址分区单元C以及地址分区单元D。地址分区单元A对应于处理器单元A，处理器单元A对应于读数据采集模块A；地址分区单元B对应于处理器单元B，处理器单元B对应于读数据采集模块B，以此类推。
同理，图1中存在着4个存储单元(在其他实施例中，存储单元的数量可以为任意个数)，将4个存储单元标记为存储单元a、存储单元b、存储单元c以及存储单元d，它们对应的仲裁单元分别为仲裁单元a、仲裁单元b、仲裁单元c以及仲裁单元d。以处理器单元A为例，当处理器单元A需要向存储单元b中写入数据时，地址分区单元A将写数据操作请求发送至仲裁单元b，仲裁单元进行仲裁管理，如果通过该写数据操作请求，则即可将待写入的数据写入到存储单元b中。当处理器单元A需要从存储单元b中读取数据时，地址分区单元A将读数据操作请求发送至仲裁单元b，所述读数据操作请求中包含了存储单元b的存储地址。而后仲裁单元b进行仲裁管理，如果通过该读数据操作请求，则读数据采集单元A从所有的存储单元返回的数据中仅选择存储单元b返回的数据进行采集。
仲裁单元往往会出现收到来自不同地址分区单元发送的数据操作请求的情况，因而就需要对这些数据操作请求进行仲裁管理。例如仲裁单元b同时收到了来自地址分区单元A和地址分区单元B的写数据操作请求，因而需要对这两个数据操作请求进行仲裁管理，既选择一个满足预设条件的数据操作请求，并让存储单元b执行对应的写入操作。优选的，所述满足预设条件的数据操作请求为优先级排序最高的数据操作请求。进一步地，所述数据操作请求的优先级排序包括固定优先级排序、轮询优先级排序以及权重优先级排序等。对于固定优先级排序而言，可以事先自定义不同处理器单元的数据操 作请求的优先级顺序。
例如处理器单元A的数据操作请求的优先级要高于处理器单元B的，则仲裁单元b会先选择地址分区单元A发送的数据操作请求，并向存储单元中写入地址分区单元A发送的待写入的数据。对于轮询优先级排序而言，即通过轮询的方式来选择不同处理器单元的数据操作请求，例如仲裁单元上一次进行仲裁管理后，所通过的数据操作请求为地址分区单元A发送的数据操作请求，则再次对地址分区单元A和地址分区单元B的数据操作请求进行仲裁管理时，可在当前时钟周期内，选择地址分区单元B的数据操作请求，向存储单元中写入地址分区单元B发送的待写入的数据。对于权重优先级排序而言，对于每个处理器单元均有对应的权重值，权重值为一数值(优选为正整数)，用以标识处理器单元的优先级顺序。在仲裁单元的进行仲裁管理时，可以比较发出这些数据操作请求的处理器单元的权重值大小，仅选择当前权重值最大的处理器单元的数据操作请求，让对应的存储单元执行数据操作。当仲裁管理结束后，可以对当前权重值最大的处理器单元的权重值进行调整，例如可以将该处理器单元的权重值减1。采用权重优先级排序可以使得仲裁管理更加合理，可以保证每个处理器单元发送的数据操作请求均可以被仲裁单元所选择，优化了仲裁管理机制。
在本实施方式中，所述存储单元为单口RAM或双口RAM。当存储单元为单口RAM时，仲裁单元每一次仲裁管理所选择的数据操作请求的数量为一个。当存储单元为双口RAM时，仲裁单元每一次仲裁管理所选择的数据操作请求的数量为两个。
在本实施方式中，所述处理器单元为DSP处理器或硬件加速器，而所述的存储单元为与DSP处理器的处理速度相匹配的快速读写RAM。在其他实施例中，所述处理器单元还可以为其他具有存储器访问功能的处理器。
发明人还提供了一种多控制器间多存储器共享并行数据写入方法。请参阅图2，为本发明一具体实施方式涉及的多控制器间多存储器共享并行数据写入方法 流程图。所述方法应用于多控制器间多存储器共享并行数据读写装置，所述装置包括多个处理器单元和多个存储单元，每一存储单元对应一仲裁单元，所述仲裁单元与存储单元连接；每一处理器单元对应一地址分区单元，所述地址分区单元与处理器单元连接，所述地址分区单元与仲裁单元连接；所述方法包括以下步骤：
首先进入步骤S201处理器单元发送写数据操作请求至地址分区单元，所述写数据操作请求包括执行写数据操作的存储单元地址以及待写入的数据。
而后进入步骤S202地址分区单元根据写数据操作请求中的存储单元地址，将写数据操作请求发送至一个特定的仲裁单元，所述特定的仲裁单元为执行该写数据操作的存储单元对应的仲裁单元。
而后进入步骤S203仲裁单元接收所有地址分区单元发送的写数据操作请求，并对写数据操作请求进行仲裁管理。所述仲裁管理具体为：在每个时钟周期内，仅选择满足预设条件的写数据操作请求进行对应的存储单元的写数据操作，将待写入的数据写入存储单元。在本实施方式中，所述仲裁单元执行仲裁管理基于写数据操作请求的优先级排序，仲裁单元所选择的满足预设条件的写数据操作请求为优先级排序最高的写数据操作请求。优选的，所述写数据操作请求的优先级排序包括固定优先级排序、轮询优先级排序以及权重优先级排序。
对于写入操作而言，地址分区单元会将写数据操作的存储单元地址以及待写入的数据一并发送给该地址对应的存储单元的仲裁单元中，如果仲裁单元进行仲裁管理后选定该写数据操作请求执行写数据操作，则可以将待写入的数据写入到该仲裁单元对应的存储单元中，完成写入操作。
在本实施方式中，所述存储单元为单口RAM或双口RAM。当存储单元为单口RAM时，仲裁单元每一次仲裁管理所选择的数据操作请求的数量为一个。当当存储单元为双口RAM时，仲裁单元每一次仲裁管理所选择的数据操作请求的数量为两个。
在本实施方式中，所述处理器单元为DSP处理器或硬件加速器。在其他实施例中，所述处理器单元还可以为其他具有存储器访问功能的处理器。
发明人还提供了一种多控制器间多存储器共享并行数据读取方法。请参阅图3，为本发明一具体实施方式涉及的多控制器间多存储器共享并行数据写入方法流程图。所述方法应用于多控制器间多存储器共享并行数据读写装置，所述装置包括多个处理器单元和多个存储单元，每一存储单元对应一仲裁单元，所述仲裁单元与存储单元连接；每一处理器单元对应一地址分区单元，所述地址分区单元与处理器单元连接，所述地址分区单元与仲裁单元连接；所述装置还包括读数据采集单元，所述读数据采集单元与存储单元连接，所述读数据采集单元与处理器单元连接；所述方法包括以下步骤：
首先进入步骤S301处理器单元发送读数据操作请求至地址分区单元，所述读数据操作请求包括执行读数据操作的存储单元地址。
而后进入步骤S302地址分区单元根据读数据操作请求中的存储单元地址，将读数据操作请求发送至一个特定的仲裁单元，所述特定的仲裁单元为执行该读数据操作的存储单元对应的仲裁单元。
而后进入步骤S303仲裁单元接收所有地址分区单元发送的读数据操作请求，并对读数据操作请求进行仲裁管理。所述仲裁管理具体为：在每个时钟周期内，仅选择满足预设条件的读数据操作请求进行对应的存储单元的读数据操作。在本实施方式中，所述仲裁单元执行仲裁管理基于读数据操作请求的优先级排序，仲裁单元所选择的满足预设条件的读数据操作请求为优先级排序最高的读数据操作请求。优选的，所述读数据操作请求的优先级排序包括固定优先级排序、轮询优先级排序以及权重优先级排序。
比如，处理器单元B和处理器单元C都试图读取存储单元a中的数据。处理器单元B通过地址分区单元B将读数据操作1发生到仲裁单元a,而处理器单元C通过地址分区单元C也将读数据操作2发生到仲裁单元a。仲裁单元a根据上述优先级的判断，对读数据操作1和读数据操作2进行优先级的 排序。
而后进入步骤S304读数据采集单元从所有存储单元执行读数据操作返回的数据中仅采集对应的存储单元返回的数据，所述对应的存储单元为处理器单元发出的数据操作请求中的存储单元地址对应的存储单元。
对于读取操作而言，地址分区单元根据读数据操作请求中的地址将读数据操作请求发送至该地址对应的存储单元的仲裁单元中。如果仲裁单元进行仲裁管理后选定该读数据操作请求执行读数据操作，则读数据采集单元从所有存储单元执行读数据操作返回的数据中仅采集对应的存储单元返回的数据，所述对应的存储单元为处理器单元发出的数据操作请求中的存储单元地址对应的存储单元。
在上述的例子中，假如仲裁单元a给予读数据操作2优先，那它可以控制存储单元a将读数据操作2所需的数据，从存储单元a试图传输到目的地存储单元C。由于读数据操作2所需的数据是通过与所有的存储单元和所有的读数据采集单元相连接的交叉总线来传输，因此，读数据采集单元A,B,C,D都能够收到从存储单元a传输出的数据。而因为读数据操作2原本由处理器单元C发出，处理器单元C可以控制与之相对应的读数据采集单元C来采集交叉总线中，特别指定输送给它的数据。而其他读数据采集单元在收到该数据时，会发现该数据的目的地不是这些读数据采集单元相对应的处理器单元。因此，这些其他读数据采集单元会忽略从交叉总线收到的这些数据。
在本实施方式中，所述存储单元为单口RAM或双口RAM。当存储单元为单口RAM时，仲裁单元每一次仲裁管理所选择的数据操作请求的数量为一个。当当存储单元为双口RAM时，仲裁单元每一次仲裁管理所选择的数据操作请求的数量为两个。
在本实施方式中，所述处理器单元为DSP处理器或硬件加速器。在其他实施例中，所述处理器单元还可以为其他具有存储器访问功能的处理器。
上述技术方案所述的一种多控制器间多存储器共享并行数据读写装置及 其写入、读取方法，所述装置包括多个处理器单元和多个存储单元，每一存储单元对应一仲裁单元，所述仲裁单元与存储单元连接；每一处理器单元对应一地址分区单元，所述地址分区单元与处理器单元连接，所述地址分区单元与仲裁单元连接；所述装置还包括读数据采集单元，所述读数据采集单元与存储单元连接，所述读数据采集单元与处理器单元连接。
所述写入方法具体包括以下步骤：首先处理器单元发送写数据操作请求至地址分区单元，所述写数据操作请求包括执行写数据操作的存储单元地址以及待写入的数据；而后地址分区单元根据写数据操作请求中的存储单元地址，将写数据操作请求发送至仲裁单元，所述仲裁单元为执行该写数据操作的存储单元对应的仲裁单元；而后仲裁单元接收所有地址分区单元发送的写数据操作请求，并对写数据操作请求进行仲裁管理，所述仲裁管理具体为：在每个时钟周期内，仅选择满足预设条件的写数据操作请求进行对应的存储单元的写数据操作，将待写入的数据写入存储单元。
所述读取方法具体包括以下步骤：首先处理器单元发送读数据操作请求至地址分区单元，所述读数据操作请求包括执行读数据操作的存储单元地址；而后地址分区单元根据读数据操作请求中的存储单元地址，将读数据操作请求发送至仲裁单元，所述仲裁单元为执行该读数据操作的存储单元对应的仲裁单元；而后仲裁单元接收所有地址分区单元发送的读数据操作请求，并对读数据操作请求进行仲裁管理，所述仲裁管理具体为：在每个时钟周期内，仅选择满足预设条件的读数据操作请求进行对应的存储单元的读数据操作；而后读数据采集单元从所有存储单元执行读数据操作返回的数据中仅采集对应的存储单元返回的数据，所述对应的存储单元为处理器单元发出的数据操作请求中的存储单元地址对应的存储单元。
由于所述装置在进行读写操作时，处理器单元是根据地址分区单元所分配的地址对存储单元进行直接访问，在读取数据或写入数据时，均无需通过外部AXI总线来传输，从而可以提供更高的带宽，满足处理器的运算性能， 进而大大提高了数据访问效率。同时，多个存储单元可以被集成于某块芯片中，并通过不同的存储地址加以区分，以便处理器单元进行寻址，相比于处理器单元与存储单元一一匹配的方式而言，节约了存储单元的硬件面积，降低了硬件成本。对于多个处理器对某一存储单元同时进行访问的情况，通过仲裁单元对数据操作请求进行仲裁管理，仅选择满足预设条件的数据操作请求进行数据操作，解决了多个处理器在进行交互时出现数据冗余的问题，且可以保证不同存储单元的读写访问互不冲突，从而大大提高了数据读写访问效率，在集成电路领域具有广阔的市场前景。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括……”或“包含……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。此外，在本文中，“大于”、“小于”、“超过”等理解为不包括本数；“以上”、“以下”、“以内”等理解为包括本数。
本领域内的技术人员应明白，上述各实施例可提供为方法、装置、或计算机程序产品。这些实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。上述各实施例涉及的方法中的全部或部分步骤可以通过程序来指令相关的硬件来完成，所述的程序可以存储于计算机设备可读取的存储介质中，用于执行上述各实施例方法所述的全部或部分步骤。所述计算机设备，包括但不限于：个人计算机、服务器、通用计算机、专用计算机、网络设备、嵌入式设备、可编程设备、智能移动终端、智能家居设备、穿戴式智能设备、车载智能设备等；所述的存储介质，包括但不限 于：RAM、磁碟、磁带、光盘、闪存、U盘、移动硬盘、存储卡、记忆棒、网络服务器存储、网络云存储等。
上述各实施例是参照根据实施例所述的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到计算机设备的处理器以产生一个机器，使得通过计算机设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机设备以特定方式工作的计算机设备可读存储器中，使得存储在该计算机设备可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机设备上，使得在计算机设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已经对上述各实施例进行了描述，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改，所以以上所述仅为本发明的实施例，并非因此限制本发明的专利保护范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围之内。

Claims (15)

1.一种多控制器间多存储器共享并行数据读写装置，其特征在于，所述装置包括多个处理器单元和多个存储单元，每一存储单元对应一仲裁单元，所述仲裁单元与存储单元连接；每一处理器单元对应一地址分区单元，所述地址分区单元与处理器单元连接，所述地址分区单元与仲裁单元连接；所述装置还包括读数据采集单元，所述读数据采集单元与存储单元连接，所述读数据采集单元与处理器单元连接；
所述处理器单元用于发送数据操作请求至地址分区单元，所述数据操作请求包括写数据操作请求或读数据操作请求，所述写数据操作请求包括执行写数据操作的存储单元地址以及待写入的数据；所述读数据操作请求包括执行读数据操作的存储单元地址；
所述地址分区单元用于根据数据操作请求中的存储单元地址，将数据操作请求发送至仲裁单元，所述仲裁单元为执行该数据操作的存储单元对应的仲裁单元；
所述仲裁单元用于接收所有地址分区单元发送的数据操作请求，并对数据操作请求进行仲裁管理，所述仲裁管理具体为：在每个时钟周期内，仅选择满足预设条件的数据操作请求进行对应的存储单元的数据操作；
所述读数据采集单元用于从所有存储单元执行读数据操作返回的数据中仅采集对应的存储单元返回的数据，所述对应的存储单元为处理器单元发出的数据操作请求中的存储单元地址对应的存储单元。
2.根据权利要求1所述的多控制器间多存储器共享并行数据读写装置，其特征在于，所述仲裁单元执行仲裁管理基于数据操作请求的优先级排序，仲裁单元所选择的满足预设条件的数据操作请求为优先级排序最高的数据操作请求。
3.根据权利要求2所述的多控制器间多存储器共享并行数据读写装置，其特征在于，所述数据操作请求的优先级排序包括固定优先级排序、轮询优先级排序以及权重优先级排序。
4.根据权利要求1所述的多控制器间多存储器共享并行数据读写装置，其特征在于，所述存储单元为单口RAM或双口RAM。
5.根据权利要求1所述的多控制器间多存储器共享并行数据读写装置，其特征在于，所述处理器单元为DSP处理器或硬件加速器。
6.一种多控制器间多存储器共享并行数据写入方法，其特征在于，所述方法应用于多控制器间多存储器共享并行数据读写装置，所述装置包括多个处理器单元和多个存储单元，每一存储单元对应一仲裁单元，所述仲裁单元与存储单元连接；每一处理器单元对应一地址分区单元，所述地址分区单元与处理器单元连接，所述地址分区单元与仲裁单元连接；所述方法包括以下步骤：
处理器单元发送写数据操作请求至地址分区单元，所述写数据操作请求包括执行写数据操作的存储单元地址以及待写入的数据；
地址分区单元根据写数据操作请求中的存储单元地址，将写数据操作请求发送至仲裁单元，所述仲裁单元为执行该写数据操作的存储单元对应的仲裁单元；
仲裁单元接收所有地址分区单元发送的写数据操作请求，并对写数据操作请求进行仲裁管理，所述仲裁管理具体为：在每个时钟周期内，仅选择满足预设条件的写数据操作请求进行对应的存储单元的写数据操作，将待写入的数据写入存储单元。
7.根据权利要求6所述的多控制器间多存储器共享并行数据写入方法，其特征在于，所述仲裁单元执行仲裁管理基于写数据操作请求的优先级排序，仲裁单元所选择的满足预设条件的写数据操作请求为优先级排序最高的写数据操作请求。
8.根据权利要求7所述的多控制器间多存储器共享并行数据写入方法，其特征在于，所述写数据操作请求的优先级排序包括固定优先级排序、轮询优先级排序以及权重优先级排序。
9.根据权利要求6所述的多控制器间多存储器共享并行数据写入方法，其特征在于，所述存储单元为单口RAM或双口RAM。
10.根据权利要求6所述的多控制器间多存储器共享并行数据写入方法，其特征在于，所述处理器单元为DSP处理器或硬件加速器。
11.一种多控制器间多存储器共享并行数据读取方法，其特征在于，所述方法应用于多控制器间多存储器共享并行数据读写装置，所述装置包括多个处理器单元和多个存储单元，每一存储单元对应一仲裁单元，所述仲裁单元与存储单元连接；每一处理器单元对应一地址分区单元，所述地址分区单元与处理器单元连接，所述地址分区单元与仲裁单元连接；所述装置还包括读数据采集单元，所述读数据采集单元与存储单元连接，所述读数据采集单元与处理器单元连接；所述方法包括以下步骤：
处理器单元发送读数据操作请求至地址分区单元，所述读数据操作请求包括执行读数据操作的存储单元地址；
地址分区单元根据读数据操作请求中的存储单元地址，将读数据操作请求发送至仲裁单元，所述仲裁单元为执行该读数据操作的存储单元对应的仲裁单元；
仲裁单元接收所有地址分区单元发送的读数据操作请求，并对读数据操作请求进行仲裁管理，所述仲裁管理具体为：在每个时钟周期内，仅选择满足预设条件的读数据操作请求进行对应的存储单元的读数据操作；
所述读数据采集单元从所有存储单元执行读数据操作返回的数据中仅采集对应的存储单元返回的数据，所述对应的存储单元为处理器单元发出的数据操作请求中的存储单元地址对应的存储单元。
12.根据权利要求11所述的多控制器间多存储器共享并行数据读取方法，其特征在于，所述仲裁单元执行仲裁管理基于读数据操作请求的优先级排序，仲裁单元所选择的满足预设条件的读数据操作请求为优先级排序最高的读数据操作请求。
13.根据权利要求12所述的多控制器间多存储器共享并行数据写读取方法，其特征在于，所述读数据操作请求的优先级排序包括固定优先级排序、轮询优先级排序以及权重优先级排序。
14.根据权利要求11所述的多控制器间多存储器共享并行数据读取方法，其特征在于，所述存储单元为单口RAM或双口RAM。
15.根据权利要求11所述的多控制器间多存储器共享并行数据读取方法，其特征在于，所述处理器单元为DSP处理器或硬件加速器。
CN201510644606.3A 2015-10-08 2015-10-08 一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法 Active CN106569727B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510644606.3A CN106569727B (zh) 2015-10-08 2015-10-08 一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法
US15/289,937 US11151067B2 (en) 2015-10-08 2016-10-10 Multi-controller multi-memory device for parallel data reading and writing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510644606.3A CN106569727B (zh) 2015-10-08 2015-10-08 一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法

Publications (2)

Publication Number Publication Date
CN106569727A true CN106569727A (zh) 2017-04-19
CN106569727B CN106569727B (zh) 2019-04-16

Family

ID=58498583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510644606.3A Active CN106569727B (zh) 2015-10-08 2015-10-08 一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法

Country Status (2)

Country Link
US (1) US11151067B2 (zh)
CN (1) CN106569727B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107065841A (zh) * 2017-06-07 2017-08-18 四川谊田集群科技有限公司 一种基于通信的输入输出数据共享的系统及方法
CN108121685A (zh) * 2017-08-07 2018-06-05 鸿秦（北京）科技有限公司 一种嵌入式多核cpu固件运行方法
CN108776647A (zh) * 2018-06-04 2018-11-09 中国电子科技集团公司第十四研究所 基于axi总线的多ddr控制器管理模块
CN109213441A (zh) * 2017-06-30 2019-01-15 三星电子株式会社 能够管理工作而无需处理器干预的存储装置
CN111210011A (zh) * 2018-11-21 2020-05-29 上海寒武纪信息科技有限公司 数据处理装置及相关产品
CN111382091A (zh) * 2018-12-30 2020-07-07 德克萨斯仪器股份有限公司 用于低周期存储器访问和附加功能的宽边随机访问存储器
WO2020238106A1 (zh) * 2019-05-24 2020-12-03 深圳云天励飞技术有限公司 一种数据处理方法、电子装置及计算机可读存储介质
CN112214427A (zh) * 2020-10-10 2021-01-12 中科声龙科技发展（北京）有限公司 缓存结构、工作量证明运算芯片电路及其数据调用方法
CN113126900A (zh) * 2019-12-30 2021-07-16 美光科技公司 用于存储器子系统的媒体管理的单独核心
WO2022183571A1 (zh) * 2021-03-02 2022-09-09 长沙景嘉微电子股份有限公司 缓冲存储器、gpu、处理系统及缓存访问方法
CN116661703A (zh) * 2023-07-03 2023-08-29 摩尔线程智能科技(北京)有限责任公司 存储器访问电路及存储器访问方法、集成电路和电子设备
CN116737083A (zh) * 2023-07-03 2023-09-12 摩尔线程智能科技(北京)有限责任公司 存储器访问电路及存储器访问方法、集成电路和电子设备
CN117609114A (zh) * 2023-11-10 2024-02-27 北京智芯微电子科技有限公司 多核处理器数据共享控制方法、装置、存储模块及芯片
CN118409870A (zh) * 2024-07-02 2024-07-30 沐曦科技(成都)有限公司 一种用于gpu的用户仲裁系统

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10908966B1 (en) 2016-09-07 2021-02-02 Pure Storage, Inc. Adapting target service times in a storage system
US10331588B2 (en) * 2016-09-07 2019-06-25 Pure Storage, Inc. Ensuring the appropriate utilization of system resources using weighted workload based, time-independent scheduling
US10671439B1 (en) 2016-09-07 2020-06-02 Pure Storage, Inc. Workload planning with quality-of-service (‘QOS’) integration
US10146585B2 (en) 2016-09-07 2018-12-04 Pure Storage, Inc. Ensuring the fair utilization of system resources using workload based, time-independent scheduling
US11886922B2 (en) 2016-09-07 2024-01-30 Pure Storage, Inc. Scheduling input/output operations for a storage system
US11481261B1 (en) 2016-09-07 2022-10-25 Pure Storage, Inc. Preventing extended latency in a storage system
US11321020B2 (en) 2020-09-18 2022-05-03 Kioxia Corporation System and method for multichip coherence with side-by-side parallel multiport operation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060129730A1 (en) * 2004-12-13 2006-06-15 Shinichi Morishima Data processing system, access control method, and access control device
CN1855880A (zh) * 2005-04-28 2006-11-01 华为技术有限公司 一种数据读写装置及其读写方法
CN101398745A (zh) * 2007-09-29 2009-04-01 群联电子股份有限公司 并行数据存取架构的固态盘存储系统与固态盘控制器
CN101965559A (zh) * 2007-12-27 2011-02-02 普莱恩特技术股份有限公司 包括将处理器与内部存储器连接的交叉切换器的用于闪存的存储控制器
CN102622192A (zh) * 2012-02-27 2012-08-01 北京理工大学 一种弱相关多端口并行存储控制器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4402040A (en) * 1980-09-24 1983-08-30 Raytheon Company Distributed bus arbitration method and apparatus
JP3515142B2 (ja) * 1992-06-11 2004-04-05 セイコーエプソン株式会社 データ転送制御装置
JP2000261438A (ja) * 1999-03-08 2000-09-22 Sony Corp フレームデータ交換装置及び方法
JP3721283B2 (ja) * 1999-06-03 2005-11-30 株式会社日立製作所 主記憶共有型マルチプロセッサシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060129730A1 (en) * 2004-12-13 2006-06-15 Shinichi Morishima Data processing system, access control method, and access control device
CN1855880A (zh) * 2005-04-28 2006-11-01 华为技术有限公司 一种数据读写装置及其读写方法
CN101398745A (zh) * 2007-09-29 2009-04-01 群联电子股份有限公司 并行数据存取架构的固态盘存储系统与固态盘控制器
CN101965559A (zh) * 2007-12-27 2011-02-02 普莱恩特技术股份有限公司 包括将处理器与内部存储器连接的交叉切换器的用于闪存的存储控制器
CN102622192A (zh) * 2012-02-27 2012-08-01 北京理工大学 一种弱相关多端口并行存储控制器

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107065841B (zh) * 2017-06-07 2019-04-26 四川谊田集群科技有限公司 一种基于通信的输入输出数据共享的系统及方法
CN107065841A (zh) * 2017-06-07 2017-08-18 四川谊田集群科技有限公司 一种基于通信的输入输出数据共享的系统及方法
CN109213441A (zh) * 2017-06-30 2019-01-15 三星电子株式会社 能够管理工作而无需处理器干预的存储装置
CN109213441B (zh) * 2017-06-30 2024-01-23 三星电子株式会社 能够管理工作而无需处理器干预的存储装置
CN108121685A (zh) * 2017-08-07 2018-06-05 鸿秦（北京）科技有限公司 一种嵌入式多核cpu固件运行方法
CN108776647A (zh) * 2018-06-04 2018-11-09 中国电子科技集团公司第十四研究所 基于axi总线的多ddr控制器管理模块
CN108776647B (zh) * 2018-06-04 2021-04-13 中国电子科技集团公司第十四研究所 基于axi总线的多ddr控制器管理系统
CN111210011B (zh) * 2018-11-21 2022-12-02 上海寒武纪信息科技有限公司 数据处理装置及相关产品
CN111210011A (zh) * 2018-11-21 2020-05-29 上海寒武纪信息科技有限公司 数据处理装置及相关产品
CN111382091A (zh) * 2018-12-30 2020-07-07 德克萨斯仪器股份有限公司 用于低周期存储器访问和附加功能的宽边随机访问存储器
WO2020238106A1 (zh) * 2019-05-24 2020-12-03 深圳云天励飞技术有限公司 一种数据处理方法、电子装置及计算机可读存储介质
CN113126900A (zh) * 2019-12-30 2021-07-16 美光科技公司 用于存储器子系统的媒体管理的单独核心
US12001330B2 (en) 2019-12-30 2024-06-04 Micron Technology, Inc. Separate cores for media management of a memory sub-system
CN112214427B (zh) * 2020-10-10 2022-02-11 中科声龙科技发展（北京）有限公司 缓存结构、工作量证明运算芯片电路及其数据调用方法
CN112214427A (zh) * 2020-10-10 2021-01-12 中科声龙科技发展（北京）有限公司 缓存结构、工作量证明运算芯片电路及其数据调用方法
WO2022183571A1 (zh) * 2021-03-02 2022-09-09 长沙景嘉微电子股份有限公司 缓冲存储器、gpu、处理系统及缓存访问方法
CN116661703A (zh) * 2023-07-03 2023-08-29 摩尔线程智能科技(北京)有限责任公司 存储器访问电路及存储器访问方法、集成电路和电子设备
CN116737083A (zh) * 2023-07-03 2023-09-12 摩尔线程智能科技(北京)有限责任公司 存储器访问电路及存储器访问方法、集成电路和电子设备
CN116661703B (zh) * 2023-07-03 2024-02-20 摩尔线程智能科技(北京)有限责任公司 存储器访问电路及存储器访问方法、集成电路和电子设备
CN116737083B (zh) * 2023-07-03 2024-04-23 摩尔线程智能科技(北京)有限责任公司 存储器访问电路及存储器访问方法、集成电路和电子设备
CN117609114A (zh) * 2023-11-10 2024-02-27 北京智芯微电子科技有限公司 多核处理器数据共享控制方法、装置、存储模块及芯片
CN117609114B (zh) * 2023-11-10 2024-09-03 北京智芯微电子科技有限公司 多核处理器数据共享控制方法、装置、存储模块及芯片
CN118409870A (zh) * 2024-07-02 2024-07-30 沐曦科技(成都)有限公司 一种用于gpu的用户仲裁系统

Also Published As

Publication number Publication date
US20170103030A1 (en) 2017-04-13
US11151067B2 (en) 2021-10-19
CN106569727B (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
CN106569727A (zh) 一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法
CN100489809C (zh) 适合向多处理器提供专用或共享存储器的存储器及其方法
CN102446159B (zh) 多核处理器的数据管理方法及装置
CN102362464A (zh) 内存访问监测方法和装置
CN104699654A (zh) 一种基于chi片内互联总线与qpi片间互联总线互联适配系统和方法
CN103034295A (zh) 输入输出能力增强的可重构微服务器
CN106662895A (zh) 计算机设备和计算机设备数据读写的方法
CN106489132A (zh) 读写数据的方法、装置、存储设备和计算机系统
CN102402422A (zh) 处理器组件及该组件内存共享的方法
CN105718392B (zh) 细胞阵列文件存储系统及其文件存储设备与文件存储方法
CN201673402U (zh) 一种分散控制系统的控制器
CN110163349A (zh) 一种网络模型的计算方法及装置
KR102586768B1 (ko) 컴퓨팅 시스템 및 그것의 동작방법
CN116074179B (zh) 基于cpu-npu协同的高扩展节点系统及训练方法
CN115994115B (zh) 芯片控制方法、芯片组及电子设备
CN102521155B (zh) 实现表项在物理存储器上动态分配的方法和装置
US20200026669A1 (en) Memory system
CN107589958B (zh) 一种多控制器间多存储器共享并行数据读写系统及其写入、读取方法
CN115658326A (zh) 用于管理存储空间的装置及方法、计算设备、芯片
WO2021139733A1 (zh) 一种对内存进行分配的方法、设备及计算机可读存储介质
CN114238156A (zh) 处理系统以及操作处理系统的方法
CN109753236B (zh) 存储系统及其操作方法
CN112396186B (zh) 执行方法、装置及相关产品
CN212135420U (zh) 双主控模块的核心板
CN112597092B (zh) 一种数据交互方法、机器人及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 350003 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee after: Ruixin Microelectronics Co., Ltd

Address before: 350003 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee before: Fuzhou Rockchips Electronics Co.,Ltd.

CP01 Change in the name or title of a patent holder