CN117476703A - 显示设备及制造其的方法 - Google Patents

显示设备及制造其的方法 Download PDF

Info

Publication number
CN117476703A
CN117476703A CN202310936409.3A CN202310936409A CN117476703A CN 117476703 A CN117476703 A CN 117476703A CN 202310936409 A CN202310936409 A CN 202310936409A CN 117476703 A CN117476703 A CN 117476703A
Authority
CN
China
Prior art keywords
electrode
layer
disposed
metal layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310936409.3A
Other languages
English (en)
Inventor
金仁雨
赵庸泰
崔国铉
权昶佑
金大哲
朴锺焕
孙智贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117476703A publication Critical patent/CN117476703A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及显示设备和制造显示设备的方法。显示设备包括：薄膜晶体管层，包括设置在衬底上的第一金属层和设置在第一金属层上的薄膜晶体管；第一电极和第二电极，在薄膜晶体管层上设置在显示区域中并且在一方向上平行延伸；多个发光元件，设置在第一电极和第二电极之间；以及对准线，设置在设置成与显示区域相邻的非显示区域中，并且电连接到第一电极和第二电极。对准线包括：金属图案，设置在第一金属层中并且彼此间隔开；以及桥接部分，设置在第一金属层上并且电连接到金属图案。

Description

显示设备及制造其的方法
技术领域
本公开涉及显示设备及制造其的方法。
背景技术
随着面向信息的社会的发展，对用于以各种方式显示图像的显示设备存在越来越多的需求。例如，在诸如智能电话、数码相机、膝上型计算机、导航设备和智能电视的各种电子设备中使用显示设备。显示设备可以是平板显示设备，诸如液晶显示设备、场发射显示设备和有机发光显示设备。在平板显示设备中的发光显示设备中，由于显示面板的像素中的每一个包括能够自身发光的发光元件，因此可以在没有向显示面板提供光的单独发光设备(例如，“背光单元”)的情况下显示图像。发光元件可以是使用有机材料作为荧光材料的有机发光二极管和使用无机材料作为荧光材料的无机发光二极管。
应当理解，该背景技术部分旨在部分地为理解该技术提供有用的背景。然而，该背景技术部分也可以包括在本文中所公开的主题的相应有效申请日之前不是相关领域的技术人员已知或理解的部分的思想、构思或认识。
发明内容
本公开的方面提供了一种显示设备并且还提供了一种制造显示设备的方法，该显示设备即使在显示面板的边缘处出现金属图案的底切部的情况下也能够阻止或防止对准线的腐蚀。
然而，本公开的方面不限于本文中所阐述的方面。通过参考以下给出的本公开的详细描述，本公开的以上和其他方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的实施方式，显示设备包括：薄膜晶体管层，包括设置在衬底上的第一金属层和设置在第一金属层上的薄膜晶体管；第一电极和第二电极，在薄膜晶体管层上设置在显示区域中并且在一方向上平行延伸；多个发光元件，设置在第一电极和第二电极之间；以及对准线，设置在设置成与显示区域相邻的非显示区域中，并且电连接到第一电极和第二电极。对准线包括：金属图案，设置在第一金属层中并且彼此间隔开；以及桥接部分，设置在第一金属层上并且电连接到金属图案。
薄膜晶体管层可以包括：有源层，其中设置有薄膜晶体管的有源区域、漏电极和源电极；第二金属层，其中设置有薄膜晶体管的栅电极；以及第三金属层，设置在第二金属层上。第一电极和第二电极可以设置在薄膜晶体管层上的第四金属层中。
桥接部分和第四金属层可以由相同的材料形成在相同的层中。
彼此间隔开的金属图案可以基于对桥接部分的蚀刻而绝缘。
桥接部分可以电连接彼此间隔开的金属图案。
金属图案可以包括在衬底的边缘处形成的底切部。
金属图案可以从衬底的侧面暴露。
显示设备还可以包括：绝缘层，设置在对准线上。绝缘层可以覆盖衬底的边缘处的金属图案的顶表面和侧表面。
显示设备还可以包括：缓冲层，覆盖第一金属层；栅极绝缘层，覆盖有源层；层间绝缘层，覆盖第二金属层；以及钝化层，覆盖第三金属层。桥接部分可以设置在桥接接触孔内，桥接接触孔可以穿过钝化层、层间绝缘层、栅极绝缘层和缓冲层，并且桥接接触孔可以使桥接部分和金属图案彼此电连接。
桥接部分和第三金属层可以由相同的材料形成在相同的层中。
显示设备还可以包括：缓冲层，覆盖第一金属层；栅极绝缘层，覆盖有源层；以及层间绝缘层，覆盖第二金属层。桥接部分可以设置在桥接接触孔中，桥接接触孔可以穿过层间绝缘层、栅极绝缘层和缓冲层，并且桥接接触孔可以使桥接部分和金属图案彼此电连接。
桥接部分和第二金属层可以由相同的材料形成在相同的层中。
显示设备还可以包括：缓冲层，覆盖第一金属层；以及栅极绝缘层，覆盖有源层。桥接部分可以设置在桥接接触孔中，桥接接触孔可以穿过栅极绝缘层和缓冲层，并且桥接接触孔可以使桥接部分和金属图案彼此电连接。
显示设备还可以包括：第一接触电极，设置在第四金属层上的第五金属层中并且电连接在第一电极和多个发光元件之间；以及第二接触电极，设置在第五金属层中并且电连接在第二电极和多个发光元件之间。
根据本公开的实施方式，显示设备包括：第一金属层，设置在衬底上；薄膜晶体管，设置在第一金属层上；有源层，其中设置有薄膜晶体管的有源区域、漏电极和源电极；第二金属层，其中设置有薄膜晶体管的栅电极；第三金属层，设置在第二金属层上；第四金属层，在第三金属层上设置在显示区域中，并且包括在一方向上平行延伸的第一电极和第二电极；多个发光元件，设置在第一电极和第二电极之间；以及对准线，设置在设置成与显示区域相邻的非显示区域中，并且电连接到第一电极和第二电极。对准线包括：金属图案，设置在第一金属层中；第一桥接部分，设置在第三金属层中并且电连接到金属图案；以及第二桥接部分，设置在第四金属层中并且电连接到第一桥接部分。
显示设备还可以包括：缓冲层，覆盖第一金属层；栅极绝缘层，覆盖有源层；层间绝缘层，覆盖第二金属层；以及钝化层，覆盖第三金属层。第一桥接部分可以设置在桥接接触孔中，桥接接触孔可以穿过层间绝缘层、栅极绝缘层和缓冲层，并且桥接接触孔可以使第一桥接部分和金属图案彼此电连接。
第二桥接部分可以设置在另一桥接接触孔中，另一桥接接触孔可以穿过钝化层，并且另一桥接接触孔可以使第二桥接部分和第一桥接部分彼此电连接。
根据本公开的实施方式，制造显示设备的方法包括：在衬底上形成第一金属层，第一金属层包括彼此间隔开的金属图案；在第一金属层上形成有源层，有源层包括薄膜晶体管的有源区域、漏电极和源电极；在有源层上形成第二金属层，第二金属层包括薄膜晶体管的栅电极；在第二金属层上形成第三金属层；在第三金属层上形成第四金属层，第四金属层包括在显示区域中在一方向上平行延伸的第一电极和第二电极；形成桥接部分，使得桥接部分在设置成与显示区域相邻的非显示区域中设置在与第四金属层相同的层中，并且桥接部分电连接金属图案；基于通过金属图案和桥接部分向第一电极和第二电极提供对准信号，在第一电极和第二电极之间对准多个发光元件；使用激光蚀刻工艺蚀刻非显示区域中的金属图案；以及使用划线工艺切割衬底的边缘。
该方法还可以包括：在对准多个发光元件之后，蚀刻桥接部分。
蚀刻桥接部分可以包括以行为基础分离第一电极和第二电极。
在根据实施方式的显示设备及其制造方法中，由于包括构造和布置成在发光元件的对准工艺中电连接金属图案并且在完成发光元件的对准工艺之后被蚀刻的桥接部分，所以即使在显示面板的边缘处出现金属图案的底切部，也可以阻止或防止对准线的腐蚀。
在根据实施方式的显示设备及其制造方法中，由于包括构造和布置成通过利用桥接接触孔的接触结构电连接金属图案的桥接部分，即使在金属图案从显示面板的侧面暴露的情况下，也可以阻止或防止准线的腐蚀。
然而，本公开的效果不限于上述效果，并且各种其他效果包括在本公开中。
附图说明
通过参考附图详细描述其实施方式，本公开的以上和其他方面和特征将变得更加显而易见，在附图中：
图1是示出根据一个实施方式的显示设备的平面图；
图2是图1的区域A1的放大视图；
图3是示出根据一个实施方式的显示设备的像素和线的图；
图4是根据一个实施方式的显示设备的像素的等效电路的示意图；
图5和图6是示出根据一个实施方式的显示设备的薄膜晶体管层的平面图；
图7是沿着图5和图6的线I-I'截取的示意性剖视图；
图8是示出根据一个实施方式的显示设备的发光元件层的平面图；
图9是沿着图8的线II-II'、线III-III'和线IV-IV'截取的示意性剖视图；
图10是沿着图8的线V-V'截取的示意性剖视图；
图11是示出根据一个实施方式的显示设备的对准线的平面图；
图12至图15是示出图11的对准线的制造工艺的示例的示意性剖视图；
图16至图19是示出图11的对准线的制造工艺的另一示例的示意性剖视图；
图20是示出根据另一实施方式的显示设备的对准线的平面图；
图21和图22是示出图20的对准线的制造工艺的示意性剖视图；
图23是示出根据另一实施方式的显示设备的对准线的平面图；
图24和图25是示出图23的对准线的制造工艺的示意性剖视图；
图26是示出根据又一实施方式的显示设备的对准线的平面图；
图27和图28是示出图26的对准线的制造工艺的示意性剖视图；
图29是示出根据又一实施方式的显示设备的对准线的平面图；
图30和图31是示出图29的对准线的制造工艺的示意性剖视图；
图32是示出根据又一实施方式的显示设备的对准线的平面图；
图33至图36是示出图32的对准线的制造工艺的示意性剖视图；
图37是示出根据又一实施方式的显示设备的对准线的平面图；以及
图38至图41是示出图37的对准线的制造工艺的示意性剖视图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开，附图中示出了实施方式。然而，本公开可以以不同的形式来实施，并且不应被解释为限于本文中阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻且完整的，并且将向本领域技术人员完全传达本公开的范围。
在附图中，为了易于描述和清楚起见，可以夸大元件的尺寸、厚度、比例和尺寸。附图中相同的标号和/或附图标记始终表示相同的元件。
在以下描述中，出于解释的目的，阐述了许多具体细节，以提供对本公开的各种实施方式或实现方式的透彻理解。如本文中所使用的，“实施方式”和“实现方式”是可互换的词，它们是采用本文中所公开的公开内容中的一个或多个的设备或方法的非限制性示例。然而，显而易见，可以在没有这些具体细节或具有一个或多个等同布置的情况下实践各种实施方式。在其他情况下，以框图形式示出了结构和设备，以避免不必要地模糊各种实施方式。此外，各种实施方式可以是不同的，但不必是排他的或限制本公开。例如，在不背离本公开的情况下，实施方式的特定形状、配置和特性可以在其他实施方式中使用或实现。
除非另外说明，否则所说明的实施方式应理解为提供可在实践中实施本公开的一些方式的变化细节的特征。因此，除非另外说明，否则在不背离本公开的情况下，各种实施方式的特征、组件、模块、层、膜、面板、区域和/或方面等(在下文中，单独或统称为“元件”)可以以其他方式组合、分离、互换和/或重新布置。
附图中的交叉影线和/或阴影的使用通常被提供来阐明相邻元件之间的边界。如此，除非指定，否则交叉影线或阴影的存在或缺失都不传达或表示对特定材料、材料性质、尺寸、比例、所示元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或要求。
此外，在附图中，出于清楚和/或描述的目的，可以夸大元件的尺寸和相对尺寸。在实施方式可以不同地实施的情况下，可以与所描述的顺序不同地执行特定工艺顺序。例如，两个连续描述的工艺可以基本上同时执行或者以与所描述的顺序相反的顺序执行。另外，相同的附图标号表示相同的元件。
在元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层的情况下，它可以直接在另一元件或层上、直接连接到或直接联接到另一元件或层，或者可以存在居间元件或层。然而，在元件或层被称为“直接”在另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层的情况下，不存在居间元件或层。为此，术语“连接”可以指具有或不具有居间元件的物理连接、电连接和/或流体连接。
此外，X轴、Y轴和Z轴不限于矩形坐标系的三个轴，并且因此X轴、Y轴和Z轴可以在更宽泛的意义上解释。例如，X轴、Y轴和Z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
出于包括说明书和权利要求的本公开的目的，出于其含义和解释的目的，短语“...中的至少一个”旨在包括“从…的群组中选择的至少一个”的含义。例如，“A和B中的至少一个”可以被理解为是指“A、B或者A和B”。如本文中所使用的，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以理解为意指“A、B或者A和B”。术语“和”和“或”可以以结合或分离的意义使用，并且可以理解为等同于“和/或”。
尽管可以在本文中使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受到这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
出于描述的目的，可以在本文中使用空间相对术语，诸如“下面”、“下方”、“之下”、“下”、“上方”、“上”、“之上”、“更高”、“侧”(例如，如在“侧壁”中)等，并且从而描述如附图中所示的一个元件与另一元件(多个元件)的关系。除了附图中描绘的定向之外，空间相对术语旨在包含装置在使用、操作和/或制造中的不同定向。例如，如果附图中的装置被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件将被定向在其他元件或特征“上方”。因此，术语“下方”可以包含上方和下方两种定向。另外，装置可以另外定向(例如，旋转90度或处于其他定向)，并且因此，本文中使用的空间相对描述语应被相应地解释。
本文中使用的术语是出于描述特定实施方式的目的，并且不旨在限制。如本文中所使用的，单数形式“一(a)”、“一个(an)”和“该(the)”旨在还包括复数形式，除非上下文另有明确表示。此外，当在本说明书中使用时，术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”指定所阐述的特征、整体、步骤、操作、元件、组件和/或其群组的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。
术语“基本上”、“约”和其他类似的术语用作近似术语而不用作程度术语，并且因此被用于为将由本领域普通技术人员认识到的测量值、计算值和/或提供值中的固有偏差留有余量。因此，如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可以表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。
术语“重叠(overlap)”或“重叠(overlapped)”意味着第一对象可以在第二对象的上方或下方，或者在第二对象的一侧，且反之亦然。术语“重叠(overlap)”可以包括分层、堆叠、面对(face)或面对(facing)、在…之上延伸、覆盖或部分覆盖或者如将由本领域普通技术人员领会和理解的任何其他合适的术语。
短语“在平面图中”意味着从顶部观察对象，并且短语“在示意性剖视图中”意味着从侧面观察被竖直切割的对象的截面。
在元件被称为与另一元件“接触(in contact)”或“接触(contacted)”等的情况下，该元件可以与另一元件“电接触”或“物理接触”，或者可以与另一元件“间接接触”或“直接接触”。
本文中参考作为实施方式和/或中间结构的示意图的剖视图和/或分解图描述各种实施方式。因此，应预期例如由于制造技术和/或公差而导致的、图中的形状的变型。因此，本文中所公开的实施方式不应一定被解释为受限于特定示出的区域形状，而是应包括例如由制造而导致的形状的偏差。以这种方式，附图中示出的区域本质上可以是示意性的，并且这些区域的形状可以不反映设备的区域的实际形状，并且如此，不一定旨在限制。
如本领域中惯用的那样，针对功能性块、单元、部分和/或模块，描述了并且在附图中示出了一些实施方式。本领域技术人员将理解，这些块、单元、部分和/或模块通过可利用基于半导体的制造技术或其他制造技术形成的、诸如逻辑电路、离散组件、微处理器、硬布线电路、存储器元件、布线连接器等的电气电路(或光学电路)物理上地实现。在块、单元、部分和/或模块通过微处理器或其他相似硬件实现的情况下，可以利用软件(例如，微代码)对它们进行编程并控制它们以执行本文中所讨论的各种功能，并且可选择性地通过固件和/或软件来驱动它们。还设想到，每个块、单元、部分和/或模块可以通过专用硬件来实现，或者可以实现为用于执行一些功能的专用硬件与用于执行其他功能的处理器(例如，一个或多个编程式微处理器和关联电路)的组合。另外，在不背离本公开的范围的情况下，一些实施方式的每个块、单元、部分和/或模块可以在物理上分离成两个或更多个交互且离散的块、单元、部分和/或模块。此外，在不背离本公开的范围的情况下，一些实施方式的块、单元、部分和/或模块可以在物理上组合成更复杂的块、单元、部分和/或模块。
除非在本文中另有定义或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的技术人员所通常理解的含义相同的含义。还将理解的是，术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域和本公开的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于形式化的含义进行解释。
在下文中，参考附图描述本公开的详细实施方式。
图1是示出根据一个实施方式的显示设备的平面图。
如本文中所使用的，术语“上方”、“顶”和“顶表面”是指相对于显示设备10的向上方向(即，Z轴方向)。如本文中所使用的，术语“下方”、“底”和“底表面”是指相对于显示设备10的向下方向(即，与Z轴方向相反的方向)。此外，“左”、“右”、“上”和“下”表示在从上方观察显示设备10的情况下的方向。例如，术语“左”表示与X轴方向相反的方向，术语“右”表示X轴方向，术语“上”表示Y轴方向，并且术语“下”表示与Y轴方向相反的方向。
参考图1，作为用于显示运动图像或静止图像的设备的显示设备10可以用作各种产品的显示屏，各种产品诸如为电视、膝上型计算机、监视器、广告牌和物联网(IoT)设备以及诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书阅读器、便携式多媒体播放器(PMP)、导航设备和超移动PC(UMPC)的便携式电子设备。
显示设备10可以包括显示面板100、柔性膜210、显示驱动器220、电路板230、时序控制器240和电源单元250。
显示面板100在平面图中可以具有矩形形状。例如，在平面图中，显示面板100可以具有矩形形状，该矩形形状具有第一方向(X轴方向)上的长边和第二方向(Y轴方向)上的短边。由第一方向(X轴方向)上的长边和第二方向(Y轴方向)上的短边形成的拐角可以是直角或具有指定曲率的圆角。显示面板100的平面形状不限于矩形形状，并且可以形成为另一多边形形状、圆形形状或椭圆形形状。例如，显示面板100可以形成为平坦的，但不限于此。在另一示例中，显示面板100可以以指定曲率弯曲。
显示面板100可以包括显示区域DA和非显示区域NDA。
显示区域DA可以包括显示图像的像素。显示区域DA可以从发射区域或开口区域发射光。显示面板100可以包括具有开关元件的像素电路、限定发射区域或开口区域的像素限定层以及自发光元件。例如，自发光元件可以包括具有有机发光层的有机发光二极管(OLED)、包括量子点发光层的量子点发光二极管(LED)、微LED或具有无机半导体的无机LED，但不限于此。
非显示区域NDA可以设置在显示区域DA周围。非显示区域NDA可以限定为显示面板100的除显示区域DA之外的剩余区域。例如，非显示区域NDA可以包括将显示驱动器220和显示区域DA中的组件电连接的扇出线以及连接到柔性膜210的焊盘部分。
设置在柔性膜210的一侧上的输入端子可以通过膜附接工艺附接到电路板230，并且设置在柔性膜210的另一侧上的输出端子可以通过膜附接工艺附接到焊盘部分。例如，柔性膜210可以弯曲，如同带载封装或膜上芯片。柔性膜210可以朝向显示面板100的下部分弯曲，以减小显示设备10的边框区域。
显示驱动器220可以安装在柔性膜210上。例如，显示驱动器220可以实现为集成电路(IC)。显示驱动器220可以从时序控制器240接收数字视频数据和数据控制信号，并且根据数据控制信号将数字视频数据转换为模拟数据电压，以通过扇出线将其提供给数据线。显示驱动器220可以根据从时序控制器240提供的栅极控制信号来产生栅极信号，并且以设定顺序将栅极信号顺序地提供到栅极线。因此，显示驱动器220可以同时用作数据驱动器和栅极驱动器。由于显示设备10包括设置在非显示区域NDA的下侧上的显示驱动器220，因此可以最小化非显示区域NDA的左侧、右侧和上侧的尺寸。
电路板230可以支承时序控制器240和电源单元250，并且向显示驱动器220提供信号和电力。例如，电路板230可以将从时序控制器240提供的信号和从电源单元250提供的电力电压提供给显示驱动器220，以在每个像素上显示图像。信号线和电力线可以设置在电路板230上，以提供信号和电力电压。
时序控制器240可以安装在电路板230上，并且通过设置在电路板230上的用户连接器接收从显示驱动系统或图形设备提供的图像数据和时序同步信号。时序控制器240可以通过基于时序同步信号将图像数据排列成适合像素布置结构来生成数字视频数据，并且可以将生成的数字视频数据提供给显示驱动器220。时序控制器240可以基于时序同步信号生成数据控制信号和栅极控制信号。时序控制器240可以基于数据控制信号来控制显示驱动器220的数据电压提供时序，并且可以基于栅极控制信号来控制显示驱动器220的栅极信号提供时序。
电源单元250可以设置在电路板230上，以向显示驱动器220和显示面板100提供电力电压。例如，电源单元250可以向显示面板100提供驱动电压、高电势电压、低电势电压或初始化电压。
图2是图1的区域A1的放大视图。
参考图2，显示区域DA可以包括用于显示图像的单元像素UP。单元像素UP可以形成在数据线和栅极线交叉的每个像素区域中。例如，单元像素UP中的每一个可以包括第一像素至第三像素。第一像素至第三像素中的每一个可以限定为用于输出光的最小单元区域。
非显示区域NDA可以包括从显示面板100的边缘延伸到显示区域DA的对准线AL。对准线AL可以电连接到显示区域DA的对准电极。在显示设备10的制造工艺期间，对准线AL可以向对准电极提供对准信号。对准电极可以接收对准信号，并且可以在对准电极之间形成电场。发光元件可以通过喷墨印刷工艺注入到对准电极上。多个注入的发光元件可以通过接收由形成在对准电极之间的电场施加的介电泳力来对准。
图3是示出根据一个实施方式的显示设备的像素和线的图。
参考图3，单元像素UP可以设置在显示区域DA中。单元像素UP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1、第二像素SP2和第三像素SP3的像素电路可以布置在与第二方向(Y轴方向)相反的方向上，但是像素电路的布置方向不限于此。
第一像素SP1、第二像素SP2和第三像素SP3中的每一个可以电连接到第一电压线VDL、初始化电压线VIL、栅极线GL和数据线DL。
第一电压线VDL可以在第二方向(Y轴方向)上延伸。第一电压线VDL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的左侧上。第一电压线VDL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每一个的晶体管提供驱动电压或高电势电压。
水平电压线HVDL可以在第一方向(X轴方向)上延伸。水平电压线HVDL可以设置到水平栅极线HGL的上侧。水平电压线HVDL可以电连接到第一电压线VDL。水平电压线HVDL可以从第一电压线VDL接收驱动电压或高电势电压。
初始化电压线VIL可以在第二方向(Y轴方向)上延伸。初始化电压线VIL可以设置在辅助栅极线BGL的右侧上。初始化电压线VIL可以设置在辅助栅极线BGL和数据线DL之间。初始化电压线VIL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每一个的像素电路提供初始化电压。初始化电压线VIL可以从第一像素SP1、第二像素SP2和第三像素SP3中的每一个的像素电路接收感测信号，以向显示驱动器220提供感测信号。
栅极线GL可以包括垂直栅极线VGL、水平栅极线HGL和辅助栅极线BGL。
垂直栅极线VGL可以在第二方向(Y轴方向)上延伸。垂直栅极线VGL可以连接在显示驱动器220和水平栅极线HGL之间。垂直栅极线VGL中的每一个可以与水平栅极线HGL相交。垂直栅极线VGL可以将从显示驱动器220接收的栅极信号提供给水平栅极线HGL。
水平栅极线HGL可以在第一方向(X轴方向)上延伸。水平栅极线HGL可以设置到第一像素SP1的像素电路的上侧。水平栅极线HGL可以连接在垂直栅极线VGL和辅助栅极线BGL之间。水平栅极线HGL可以将从垂直栅极线VGL接收的栅极信号提供给辅助栅极线BGL。
辅助栅极线BGL可以在与第二方向(Y轴方向)相反的方向上从水平栅极线HGL延伸。辅助栅极线BGL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的右侧上。辅助栅极线BGL可以将从水平栅极线HGL接收的栅极信号提供给第一像素SP1、第二像素SP2和第三像素SP3的像素电路。
数据线DL可以在第二方向(Y轴方向)上延伸。数据线DL可以向第一像素SP1、第二像素SP2和第三像素SP3提供数据电压。数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。
第一数据线DL1可以在第二方向(Y轴方向)上延伸。第一数据线DL1可以设置在初始化电压线VIL的右侧上。第一数据线DL1可以将从显示驱动器220接收的数据电压提供给第一像素SP1的像素电路。
第二数据线DL2可以在第二方向(Y轴方向)上延伸。第二数据线DL2可以设置在第一数据线DL1的右侧上。第二数据线DL2可以将从显示驱动器220接收的数据电压提供给第二像素SP2的像素电路。
第三数据线DL3可以在第二方向(Y轴方向)上延伸。第三数据线DL3可以设置在第二数据线DL2的右侧上。第三数据线DL3可以将从显示驱动器220接收的数据电压提供给第三像素SP3的像素电路。
垂直电压线VVSL可以在第二方向(Y轴方向)上延伸。垂直电压线VVSL可以设置在第三数据线DL3的右侧上。垂直电压线VVSL可以连接在电源单元250和第二电压线VSL之间。垂直电压线VVSL可以向第二电压线VSL提供从电源单元250提供的低电势电压。
第二电压线VSL可以在第一方向(X轴方向)上延伸。第二电压线VSL可以设置到第三像素SP3的像素电路的下侧。第二电压线VSL可以将从垂直电压线VVSL接收的低电势电压提供给第一像素SP1、第二像素SP2和第三像素SP3的发光元件层。
图4是根据一个实施方式的显示设备的像素的等效电路的示意图。
参考图4，第一像素SP1、第二像素SP2和第三像素SP3中的每一个可以电连接到第一电压线VDL、数据线DL、初始化电压线VIL、栅极线GL和第二电压线VSL。
第一像素SP1、第二像素SP2和第三像素SP3中的每一个可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3、第一电容器C1和发光元件ED。
第一晶体管ST1可以包括栅电极、漏电极和源电极。第一晶体管ST1的栅电极可以电连接到第一节点N1，其漏电极可以电连接到第一电压线VDL，并且其源电极可以电连接到第二节点N2。第一晶体管ST1可以基于施加到栅电极的数据电压来控制漏-源电流(或驱动电流)。
发光元件ED可以包括第一发光元件ED1和第二发光元件ED2。第一发光元件ED1和第二发光元件ED2可以串联连接。第一发光元件ED1和第二发光元件ED2可以接收驱动电流以发光。发光元件ED的发光量或亮度可以与驱动电流的大小成比例。发光元件ED可以是包括无机半导体的无机发光元件，但不限于此。
第一发光元件ED1的第一电极可以电连接到第二节点N2，并且第一发光元件ED1的第二电极可以电连接到第三节点N3。第一发光元件ED1的第一电极可以通过第二节点N2电连接到第一晶体管ST1的源电极、第三晶体管ST3的源电极和第一电容器C1的第二电容器电极。第一发光元件ED1的第二电极可以通过第三节点N3电连接到第二发光元件ED2的第一电极。第二发光元件ED2的第一电极可以电连接到第三节点N3，并且第二发光元件ED2的第二电极可以电连接到第二电压线VSL。
第二晶体管ST2可以由栅极线GL的栅极信号导通，以将数据线DL电连接到作为第一晶体管ST1的栅电极的第一节点N1。第二晶体管ST2可以根据栅极信号导通，以向第一节点N1提供数据电压。第二晶体管ST2的栅电极可以电连接到栅极线GL，其漏电极可以电连接到数据线DL，并且其源电极可以电连接到第一节点N1。第二晶体管ST2的源电极可以通过第一节点N1电连接到第一晶体管ST1的栅电极和第一电容器C1的第一电容器电极。
第三晶体管ST3可以由栅极线GL的栅极信号导通，以将初始化电压线VIL电连接到作为第一晶体管ST1的源电极的第二节点N2。第三晶体管ST3可以根据栅极信号导通，以向第二节点N2提供初始化电压。第三晶体管ST3可以根据栅极信号导通，以向初始化电压线VIL提供感测信号。第三晶体管ST3的栅电极可以电连接到栅极线GL，其漏电极可以电连接到初始化电压线VIL，并且其源电极可以电连接到第二节点N2。第三晶体管ST3的源电极可以通过第二节点N2电连接到第一晶体管ST1的源电极、第一电容器C1的第二电容器电极和第一发光元件ED1的第一电极。
图5和图6是示出根据一个实施方式的显示设备的薄膜晶体管层的平面图，并且图7是沿着图5和图6的线I-I'截取的示意性剖视图。图5和图6是通过将相同视图的附图标记分开来示出的。
参考图5至图7，显示区域DA可以包括单元像素UP、第一电压线VDL、水平电压线HVDL、垂直栅极线VGL、水平栅极线HGL、辅助栅极线BGL、初始化电压线VIL、数据线DL、垂直电压线VVSL和第二电压线VSL。单元像素UP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1的像素电路、第二像素SP2的像素电路和第三像素SP3的像素电路可以布置在与第二方向(Y轴方向)相反的方向上。
第一电压线VDL可以在衬底SUB上设置在第一金属层MTL1中。第一电压线VDL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的左侧上。第一电压线VDL可以通过第十接触孔CNT10电连接到第三金属层MTL3的第一连接电极BE1，并且第一连接电极BE1可以通过第十一接触孔CNT11电连接到第一像素SP1的第一晶体管ST1的漏电极DE1。第一电压线VDL可以通过第二十接触孔CNT20电连接到第三金属层MTL3的第五连接电极BE5，并且第五连接电极BE5可以通过第二十一接触孔CNT21电连接到第二像素SP2的第一晶体管ST1的漏电极DE1。第一电压线VDL可以通过第三十接触孔CNT30电连接到第三金属层MTL3的第九连接电极BE9，并且第九连接电极BE9可以通过第三十一接触孔CNT31电连接到第三像素SP3的第一晶体管ST1的漏电极DE1。
水平电压线HVDL可以设置在第三金属层MTL3中。第三金属层MTL3可以设置在覆盖第二金属层MTL2的层间绝缘层ILD上。水平电压线HVDL可以设置在水平栅极线HGL中的一些的上侧上。水平电压线HVDL可以通过第七接触孔CNT7电连接到多个第一电压线VDL以接收驱动电压。水平电压线HVDL可以稳定地保持第一电压线VDL的驱动电压或高电势电压。
垂直栅极线VGL可以设置在第一金属层MTL1中。垂直栅极线VGL可以包括设置在第一电压线VDL的左侧上的第n垂直栅极线VGLn(n是正整数)、第(n+1)垂直栅极线VGLn+1和第(n+2)垂直栅极线VGLn+2。第n垂直栅极线VGLn可以通过接触部分MDC电连接到第n水平栅极线HGLn，并且可以与剩余的水平栅极线HGL绝缘。
水平栅极线HGL可以设置在第三金属层MTL3中。水平栅极线HGL可以设置到第一像素SP1的像素电路的上侧。第n水平栅极线HGLn可以通过接触部分MDC电连接到第n垂直栅极线VGLn。第n水平栅极线HGLn可以通过第九接触孔CNT9电连接到辅助栅极线BGL。第n水平栅极线HGLn可以将从第n垂直栅极线VGLn接收的栅极信号提供给辅助栅极线BGL。
辅助栅极线BGL可以设置在第二金属层MTL2中。第二金属层MTL2可以设置在覆盖有源层ACTL的栅极绝缘层GI上。辅助栅极线BGL可以在与第二方向(Y轴方向)相反的方向上从水平栅极线HGL延伸。辅助栅极线BGL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的右侧上。辅助栅极线BGL可以将从水平栅极线HGL接收的栅极信号提供给第一像素SP1、第二像素SP2和第三像素SP3。
初始化电压线VIL可以设置在第一金属层MTL1中。初始化电压线VIL可以设置在辅助栅极线BGL的右侧上。初始化电压线VIL可以通过第十七接触孔CNT17电连接到第三金属层MTL3的第三连接电极BE3，并且第三连接电极BE3可以通过第十八接触孔CNT18电连接到第一像素SP1的第三晶体管ST3的漏电极DE3。初始化电压线VIL可以通过第二十七接触孔CNT27电连接到第三金属层MTL3的第七连接电极BE7，并且第七连接电极BE7可以通过第二十八接触孔CNT28电连接到第二像素SP2的第三晶体管ST3的漏电极DE3。初始化电压线VIL可以通过第三十七接触孔CNT37电连接到第三金属层MTL3的第十一连接电极BE11，并且第十一连接电极BE11可以通过第三十八接触孔CNT38电连接到第三像素SP3的第三晶体管ST3的漏电极DE3。因此，初始化电压线VIL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每一个的第三晶体管ST3提供初始化电压，并从第三晶体管ST3接收感测信号。
第一数据线DL1可以设置在第一金属层MTL1中。第一数据线DL1可以设置在初始化电压线VIL的右侧上。第一数据线DL1可以通过第十四接触孔CNT14电连接到第三金属层MTL3的第二连接电极BE2，并且第二连接电极BE2可以通过第十五接触孔CNT15电连接到第一像素SP1的第二晶体管ST2的漏电极DE2。第一数据线DL1可以向第一像素SP1的第二晶体管ST2提供数据电压。
第二数据线DL2可以设置在第一金属层MTL1中。第二数据线DL2可以设置在第一数据线DL1的右侧上。第二数据线DL2可以通过第二十四接触孔CNT24电连接到第三金属层MTL3的第六连接电极BE6，并且第六连接电极BE6可以通过第二十五接触孔CNT25电连接到第二像素SP2的第二晶体管ST2的漏电极DE2。第二数据线DL2可以向第二像素SP2的第二晶体管ST2提供数据电压。
第三数据线DL3可以设置在第一金属层MTL1中。第三数据线DL3可以设置在第二数据线DL2的右侧上。第三数据线DL3可以通过第三十四接触孔CNT34电连接到第三金属层MTL3的第十连接电极BE10，并且第十连接电极BE10可以通过第三十五接触孔CNT35电连接到第三像素SP3的第二晶体管ST2的漏电极DE2。第三数据线DL3可以向第三像素SP3的第二晶体管ST2提供数据电压。
垂直电压线VVSL可以设置在第一金属层MTL1中。垂直电压线VVSL可以设置在第三数据线DL3的右侧上。垂直电压线VVSL可以通过第八接触孔CNT8电连接到第三金属层MTL3的第二电压线VSL。垂直电压线VVSL可以向第二电压线VSL提供低电势电压。
第二电压线VSL可以设置在第三金属层MTL3中。第二电压线VSL可以设置在水平栅极线HGL中的一些其他水平栅极线的上侧上。第二电压线VSL可以将从垂直电压线VVSL接收的低电势电压提供给第一像素SP1、第二像素SP2和第三像素SP3中的每一个的第三电极。这里，第一像素SP1、第二像素SP2和第三像素SP3中的每一个的第三电极可以设置在第三金属层MTL3上的第四金属层中。
第一像素SP1的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第一像素SP1的第一晶体管ST1可以包括有源区域ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区域ACT1可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。有源层ACTL可以设置在覆盖第一金属层MTL1的缓冲层BF上。
第一晶体管ST1的栅电极GE1可以设置在第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第一电容器C1的第一电容器电极CPE1的一部分。第一电容器电极CPE1可以通过第十六接触孔CNT16电连接到有源层ACTL的第二晶体管ST2的源电极SE2。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理而导电。第一晶体管ST1的漏电极DE1可以经由第一连接电极BE1电连接到第一电压线VDL。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以通过第十二接触孔CNT12电连接到第三金属层MTL3的第四连接电极BE4。第四连接电极BE4可以通过第十三接触孔CNT13电连接到第一金属层MTL1的第二电容器电极CPE2。因此，可以在第一电容器电极CPE1和第二电容器电极CPE2之间以及在第一电容器电极CPE1和第四连接电极BE4之间双重地形成第一电容器C1。
第四连接电极BE4可以通过第十九接触孔CNT19电连接到第三晶体管ST3的源电极SE3。第四连接电极BE4可以电连接到第一像素SP1的第一电极。这里，第一像素SP1的第一电极可以设置在第四金属层中。
第一像素SP1的第二晶体管ST2可以包括有源区域ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区域ACT2可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理而导电。第二晶体管ST2的漏电极DE2可以通过第二连接电极BE2电连接到第一数据线DL1。第二晶体管ST2的漏电极DE2可以从第一数据线DL1接收第一像素SP1的数据电压。
第二晶体管ST2的源电极SE2可以通过经由第十六接触孔CNT16电连接到第一电容器电极CPE1而电连接到第一晶体管ST1的栅电极GE1。
第一像素SP1的第三晶体管ST3可以包括有源区域ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区域ACT3可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理而导电。第三晶体管ST3的漏电极DE3可以通过第三连接电极BE3电连接到初始化电压线VIL。第三晶体管ST3的漏电极DE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的漏电极DE3可以向初始化电压线VIL提供感测信号。
第三晶体管ST3的源电极SE3可以通过第十九接触孔CNT19电连接到第四连接电极BE4。第四连接电极BE4可以通过第十二接触孔CNT12电连接到第一晶体管ST1的源电极SE1，并且可以通过第十三接触孔CNT13电连接到第一金属层MTL1的第二电容器电极CPE2。
第二像素SP2的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第二像素SP2的第一晶体管ST1可以包括有源区域ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区域ACT1可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。
第一晶体管ST1的栅电极GE1可以设置在第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第一电容器C1的第一电容器电极CPE1的一部分。第一电容器电极CPE1可以通过第二十六接触孔CNT26电连接到有源层ACTL的第二晶体管ST2的源电极SE2。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理而导电。第一晶体管ST1的漏电极DE1可以经由第五连接电极BE5电连接到第一电压线VDL。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以通过第二十二接触孔CNT22电连接到第三金属层MTL3的第八连接电极BE8。第八连接电极BE8可以通过第二十三接触孔CNT23电连接到第一金属层MTL1的第二电容器电极CPE2。因此，可以在第一电容器电极CPE1和第二电容器电极CPE2之间以及在第一电容器电极CPE1和第八连接电极BE8之间双重地形成第一电容器C1。
第八连接电极BE8可以通过第二十九接触孔CNT29电连接到第三晶体管ST3的源电极SE3。第八连接电极BE8可以电连接到第二像素SP2的第一电极。这里，第二像素SP2的第一电极可以设置在第四金属层中。
第二像素SP2的第二晶体管ST2可以包括有源区域ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区域ACT2可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理而导电。第二晶体管ST2的漏电极DE2可以通过第六连接电极BE6电连接到第二数据线DL2。第二晶体管ST2的漏电极DE2可以从第二数据线DL2接收第二像素SP2的数据电压。
第二晶体管ST2的源电极SE2可以通过经由第二十六接触孔CNT26电连接到第一电容器电极CPE1而电连接到第一晶体管ST1的栅电极GE1。
第二像素SP2的第三晶体管ST3可以包括有源区域ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区域ACT3可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理而导电。第三晶体管ST3的漏电极DE3可以通过第七连接电极BE7电连接到初始化电压线VIL。第三晶体管ST3的漏电极DE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的漏电极DE3可以向初始化电压线VIL提供感测信号。
第三晶体管ST3的源电极SE3可以通过第二十九接触孔CNT29电连接到第八连接电极BE8。第八连接电极BE8可以通过第二十二接触孔CNT22电连接到第一晶体管ST1的源电极SE1，并且可以通过第二十三接触孔CNT23电连接到第一金属层MTL1的第二电容器电极CPE2。
第三像素SP3的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第三像素SP3的第一晶体管ST1可以包括有源区域ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区域ACT1可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。
第一晶体管ST1的栅电极GE1可以设置在第二金属层MTL2中。第一晶体管ST1的栅电极GE1可以是第一电容器C1的第一电容器电极CPE1的一部分。第一电容器电极CPE1可以通过第三十六接触孔CNT36电连接到有源层ACTL的第二晶体管ST2的源电极SE2。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过对有源层ACTL进行热处理而导电。第一晶体管ST1的漏电极DE1可以经由第九连接电极BE9电连接到第一电压线VDL。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以通过第三十二接触孔CNT32电连接到第三金属层MTL3的第十二连接电极BE12。第十二连接电极BE12可以通过第三十三接触孔CNT33电连接到第一金属层MTL1的第二电容器电极CPE2。因此，可以在第一电容器电极CPE1和第二电容器电极CPE2之间以及在第一电容器电极CPE1和第十二连接电极BE12之间双重地形成第一电容器C1。
第十二连接电极BE12可以通过第三十九接触孔CNT39电连接到第三晶体管ST3的源电极SE3。第十二连接电极BE12可以电连接到第三像素SP3的第一电极。这里，第三像素SP3的第一电极可以设置在第四金属层中。
第三像素SP3的第二晶体管ST2可以包括有源区域ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区域ACT2可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层MTL2中。第二晶体管ST2的栅电极GE2可以是辅助栅极线BGL的一部分。
第二晶体管ST2的漏电极DE2和源电极SE2可以通过对有源层ACTL进行热处理而导电。第二晶体管ST2的漏电极DE2可以通过第十连接电极BE10电连接到第三数据线DL3。第二晶体管ST2的漏电极DE2可以从第三数据线DL3接收第三像素SP3的数据电压。
第二晶体管ST2的源电极SE2可以通过经由第三十六接触孔CNT36电连接到第一电容器电极CPE1而电连接到第一晶体管ST1的栅电极GE1。
第三像素SP3的第三晶体管ST3可以包括有源区域ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区域ACT3可以设置在有源层ACTL中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层MTL2中。第三晶体管ST3的栅电极GE3可以是辅助栅极线BGL的一部分。
第三晶体管ST3的漏电极DE3和源电极SE3可以通过对有源层ACTL进行热处理而导电。第三晶体管ST3的漏电极DE3可以通过第十一连接电极BE11电连接到初始化电压线VIL。第三晶体管ST3的漏电极DE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的漏电极DE3可以向初始化电压线VIL提供感测信号。
第三晶体管ST3的源电极SE3可以通过第三十九接触孔CNT39电连接到第十二连接电极BE12。第十二连接电极BE12可以通过第三十二接触孔CNT32电连接到第一晶体管ST1的源电极SE1，并且可以通过第三十三接触孔CNT33电连接到第一金属层MTL1的第二电容器电极CPE2。钝化层PV可以设置在第三金属层MTL3上。
图8是示出根据一个实施方式的显示设备的发光元件层的平面图。图9是沿着图8的线II-II'、线III-III'和线IV-IV'截取的示意性剖视图。图10是沿着图8的线V-V'截取的示意性剖视图。
参考图8至图10，薄膜晶体管层TFTL可以包括第一电压线VDL、薄膜晶体管TFT、连接电极BE、第二电压线VSL和第四连接电极BE4。第一电压线VDL可以设置在衬底SUB上的第一金属层MTL1中。薄膜晶体管TFT的有源区域ACT、漏电极DE和源电极SE可以设置在缓冲层BF上的有源层ACTL中。薄膜晶体管TFT的栅电极GE可以设置在栅极绝缘层GI上的第二金属层MTL2中。第二电压线VSL、连接电极BE和第四连接电极BE4可以设置在层间绝缘层ILD上的第三金属层MTL3中。
显示设备10的发光元件层EML可以设置在薄膜晶体管层TFTL上。发光元件层EML可以包括第一堤图案BP1、第二堤图案BP2和第三堤图案BP3、第一电极RME1、第二电极RME2和第三电极RME3、第一发光元件ED1和第二发光元件ED2、第一绝缘层PAS1、堤层BNL、第二绝缘层PAS2、第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3以及第三绝缘层PAS3。
第一堤图案BP1可以设置在发射区域EMA的中央中，第二堤图案BP2可以设置在发射区域EMA的左侧上，并且第三堤图案BP3可以设置在发射区域EMA的右侧上。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3中的每一个可以在通孔层VIA上在向上方向(Z轴方向)上突出。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3中的每一个可以具有倾斜的侧表面。多个第一发光元件ED1可以设置在彼此间隔开的第一堤图案BP1和第二堤图案BP2之间，并且第二发光元件ED2可以设置在彼此间隔开的第二堤图案BP2和第三堤图案BP3之间。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3可以在第二方向(Y轴方向)上具有相同的长度，并且在第一方向(X轴方向)上具有不同的长度，但不限于此。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3可以以岛状图案设置在显示区域DA的整个表面上。
第一像素SP1、第二像素SP2和第三像素SP3中的每一个的第一电极RME1、第二电极RME2和第三电极RME3可以设置在第四金属层MTL4中。第四金属层MTL4可以设置在通孔层VIA以及第一堤图案BP1、第二堤图案BP2和第三堤图案BP3上。第一电极RME1可以从发射区域EMA的中央在第二方向(Y轴方向)上延伸。第一电极RME1可以覆盖第一堤图案BP1的顶表面和倾斜侧表面。因此，第一电极RME1可以在向上方向(Z轴方向)上反射从第一发光元件ED1和第二发光元件ED2发射的光。
第二电极RME2可以从发射区域EMA的左侧在第二方向(Y轴方向)上延伸。第二电极RME2可以覆盖第二堤图案BP2的顶表面和倾斜侧表面。因此，第二电极RME2可以在向上方向(Z轴方向)上反射从第一发光元件ED1发射的光。
第三电极RME3可以从发射区域EMA的右侧在第二方向(Y轴方向)上延伸。第三电极RME3可以覆盖第三堤图案BP3的顶表面和倾斜侧表面。因此，第三电极RME3可以在向上方向(Z轴方向)上反射从第二发光元件ED2发射的光。
第一电极RME1、第二电极RME2和第三电极RME3的一端可以通过分离部分ROP以行为基础分离。第一电极RME1、第二电极RME2和第三电极RME3可以是在显示设备10的制造工艺期间对准第一发光元件ED1和第二发光元件ED2的对准电极。分离之前的第一电极RME1可以通过第四十四接触孔CNT44电连接到第三金属层MTL3的水平电压线HVDL，并且可以接收从非显示区域NDA的对准线AL提供的高电势电压或驱动电压以用作对准电极。分离之前的第二电极RME2和第三电极RME3可以接收从对准线AL提供的低电势电压以用作对准电极。因此，在完成发光元件ED的对准工艺之后，第一电极RME1、第二电极RME2和第三电极RME3可以通过分离部分ROP分离。
第一像素SP1的第一电极RME1可以通过第四十接触孔CNT40电连接到第三金属层MTL3的第四连接电极BE4。第一电极RME1可以从第四连接电极BE4接收已经经过第一晶体管ST1的驱动电流。第一电极RME1可以通过第一接触电极CTE1向第一像素SP1的第一发光元件ED1提供驱动电流。
第一像素SP1的第三电极RME3可以通过第四十一接触孔CNT41电连接到第三金属层MTL3的第二电压线VSL。因此，第一像素SP1的第三电极RME3可以从第二电压线VSL接收低电势电压。
第二像素SP2的第三电极RME3可以通过第四十二接触孔CNT42电连接到第三金属层MTL3的第二电压线VSL。因此，第二像素SP2的第三电极RME3可以从第二电压线VSL接收低电势电压。
第三像素SP3的第三电极RME3可以通过第四十三接触孔CNT43电连接到第三金属层MTL3的第二电压线VSL。因此，第三像素SP3的第三电极RME3可以从第二电压线VSL接收低电势电压。
第一发光元件ED1可以在第一电极RME1和第二电极RME2之间对准。第一绝缘层PAS1可以覆盖第一电极RME1、第二电极RME2和第三电极RME3。第一发光元件ED1可以通过第一绝缘层PAS1与第一电极RME1和第二电极RME2绝缘。在第一电极RME1和第二电极RME2通过分离部分ROP分离之前，第一电极RME1和第二电极RME2中的每一个可以接收从对准线AL提供的对准信号，并且可以在第一电极RME1和第二电极RME2之间形成电场。例如，第一发光元件ED1可以通过喷墨印刷工艺喷射到第一电极RME1和第二电极RME2上，并且分散在墨水中的第一发光元件ED1可以通过由于形成在第一电极RME1和第二电极RME2之间的电场而产生的介电泳力来对准。因此，第一发光元件ED1可以在第一电极RME1和第二电极RME2之间在第二方向(Y轴方向)上对准。
第二发光元件ED2可以在第一电极RME1和第三电极RME3之间对准。第二发光元件ED2可以通过第一绝缘层PAS1与第一电极RME1和第三电极RME3绝缘。在第一电极RME1和第三电极RME3通过分离部分ROP分离之前，第一电极RME1和第三电极RME3中的每一个可以接收从对准线AL提供的对准信号，并且可以在第一电极RME1和第三电极RME3之间形成电场。例如，第二发光元件ED2可以通过喷墨印刷工艺喷射到第一电极RME1和第三电极RME3上，并且分散在墨水中的第二发光元件ED2可以通过接收由形成在第一电极RME1和第三电极RME3之间的电场产生的介电泳力而对准。因此，第二发光元件ED2可以在第一电极RME1和第三电极RME3之间在第二方向(Y轴方向)上对准。
第一像素SP1、第二像素SP2和第三像素SP3中的每一个的第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3可以设置在第一电极RME1、第二电极RME2和第三电极RME3上。第二绝缘层PAS2可以设置在堤层BNL、第一绝缘层PAS1和发光元件ED的中央部分上。第三绝缘层PAS3可以覆盖第二绝缘层PAS2以及第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3。第二绝缘层PAS2和第三绝缘层PAS3可以使第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3中的每一个绝缘。
第一接触电极CTE1可以设置在第一电极RME1上，并且通过第四十五接触孔CNT45电连接到第一电极RME1。第一接触电极CTE1可以连接在第一电极RME1和第一发光元件ED1的一端之间。第一接触电极CTE1可以对应于第一发光元件ED1的阳极电极，但本公开不限于此。
第二接触电极CTE2可以设置在第一电极RME1和第二电极RME2上，并且与第一电极RME1和第二电极RME2绝缘。第二接触电极CTE2的第一部分可以设置在第二电极RME2上，并且在第二方向(Y轴方向)上延伸。第二接触电极CTE2的第二部分可以从其第一部分的下侧弯曲以在第一方向(X轴方向)上延伸。第二接触电极CTE2的第三部分可以从其第二部分的右侧弯曲以在第二方向(Y轴方向)上延伸，并且可以设置在第一电极RME1上。
第二接触电极CTE2可以连接在第一发光元件ED1的另一端和第二发光元件ED2的一端之间。第二接触电极CTE2可以对应于图4的第三节点N3。第二接触电极CTE2可以对应于第一发光元件ED1的阴极电极，但不限于此。第二接触电极CTE2可以对应于第二发光元件ED2的阳极电极，但不限于此。
第三接触电极CTE3可以设置在第三电极RME3上，并且可以通过第四十六接触孔CNT46电连接到第三电极RME3。第三接触电极CTE3可以连接在第二发光元件ED2的另一端和第三电极RME3之间。第三接触电极CTE3可以对应于第二发光元件ED2的阴极电极，但不限于此。第三接触电极CTE3可以通过第三电极RME3接收低电势电压。
图11是示出根据一个实施方式的显示设备的对准线的平面图，并且图12至图15是示出图11的对准线的制造工艺的示例的示意性剖视图。图14是沿着图11的线VI-VI'截取的示意性剖视图的示例。
参考图11至图15，对准线AL可以设置在非显示区域NDA中。对准线AL可以电连接到显示区域DA的对准电极。对准电极可以包括图8至图10的第一电极RME1、第二电极RME2和第三电极RME3，但不限于此。在发光元件ED的对准工艺期间，对准线AL可以向第一电极RME1、第二电极RME2和第三电极RME3提供对准信号。对准线AL可以包括金属图案MP和桥接部分BRG。
在图12中，可以在衬底SUB上设置金属图案MP。金属图案MP可以由与显示区域DA的第一金属层MTL1相同的材料形成在与第一金属层MTL1相同的层中。例如，金属图案MP可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)和铜(Cu)中的至少一种的单层或多层。金属图案MP的一部分可以通过湿法蚀刻工艺或干法蚀刻工艺蚀刻，但不限于此。
可以在金属图案MP和衬底SUB上顺序地彼此堆叠缓冲层BF、栅极绝缘层GI、层间绝缘层ILD和钝化层PV。例如，缓冲层BF、栅极绝缘层GI、层间绝缘层ILD和钝化层PV中的每一个可以包括至少一个无机层或至少一个有机层。
在图13中，可以形成桥接接触孔BCT和边缘蚀刻部分ECT以穿过钝化层PV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BF。钝化层PV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BF可以通过干法蚀刻工艺或湿法蚀刻工艺蚀刻，但不限于此。桥接接触孔BCT可以与其中金属图案MP被蚀刻的部分重叠。因此，其中金属图案MP被蚀刻的部分可以通过桥接接触孔BCT暴露。边缘蚀刻部分ECT可以形成在待执行划线工艺的区域中。金属图案MP可以通过边缘蚀刻部分ECT暴露。
桥接部分BRG可以设置在钝化层PV上，并且可以设置在桥接接触孔BCT中，桥接接触孔BCT可以构造和布置成电连接彼此间隔开的金属图案MP。桥接部分BRG可以由与显示区域DA的第四金属层MTL4相同的材料形成在与第四金属层MTL4相同的层中。例如，桥接部分BRG可以包含铝(Al)、银(Ag)、铜(Cu)、镍(Ni)和镧(La)中的至少一种。对于另一示例，桥接部分BRG可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)的材料。桥接部分BRG可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构。在又一示例中，桥接部分BRG可以包含包括透明导电材料层和具有高反射率的金属层的多层，或者可以包括包含透明导电材料或具有高反射率的金属的一个层。
对准线AL可以电连接到显示区域DA的第一电极RME1、第二电极RME2和第三电极RME3。在显示设备10的制造工艺期间，对准线AL可以从外部接收对准信号，并将其提供给第一电极RME1、第二电极RME2和第三电极RME3。第一电极RME1、第二电极RME2和第三电极RME3可以接收对准信号，并且可以在第一电极RME1、第二电极RME2和第三电极RME3之间形成电场。发光元件ED可以通过喷墨印刷工艺注入到第一电极RME1、第二电极RME2和第三电极RME3上。注入的发光元件ED可以通过接收由形成在第一电极RME1、第二电极RME2和第三电极RME3之间的电场施加的介电泳力来对准。
在图14中，可以在钝化层PV、桥接部分BRG和金属图案MP上顺序地彼此堆叠第一绝缘层PAS1和第二绝缘层PAS2。例如，第一绝缘层PAS1和第二绝缘层PAS2中的每一个可以包括至少一个无机层或至少一个有机层。
在完成发光元件ED的对准工艺之后，可以蚀刻第一绝缘层PAS1和第二绝缘层PAS2、桥接部分BRG和金属图案MP。例如，可以通过干法蚀刻工艺蚀刻第一绝缘层PAS1和第二绝缘层PAS2，并且可以通过湿法蚀刻工艺蚀刻桥接部分BRG和金属图案MP，但不限于此。桥接部分BRG可以在与图8中所示的分离部分ROP相同的工艺中被蚀刻。因此，在完成发光元件ED的对准工艺之后，第一电极RME1、第二电极RME2和第三电极RME3可以通过分离部分ROP以行为基础分离，并且桥接部分BRG可以被蚀刻成使彼此间隔开的金属图案MP绝缘。
可以在与边缘蚀刻部分ECT重叠的区域中蚀刻金属图案MP。金属图案MP的厚度可以大于桥接部分BRG的厚度。在通过湿法蚀刻工艺蚀刻金属图案MP的情况下，金属图案MP可以包括底切部UC。金属图案MP的蚀刻面积可以大于第一绝缘层PAS1和第二绝缘层PAS2的蚀刻面积，并且由于底切部UC，金属图案MP的下部分可以比其上部分蚀刻得更多。
可以在第二绝缘层PAS2和衬底SUB上顺序地彼此堆叠第三绝缘层PAS3和第四绝缘层PAS4。例如，第三绝缘层PAS3和第四绝缘层PAS4中的每一个可以包括至少一个无机层或至少一个有机层。第三绝缘层PAS3和第四绝缘层PAS4可以覆盖衬底SUB的由于桥接部分BRG被蚀刻而暴露的顶表面和衬底SUB的由于金属图案MP被蚀刻而暴露的顶表面。由于金属图案MP的底切部UC，第三绝缘层PAS3可以与金属图案MP间隔开。因此，可以形成由衬底SUB、金属图案MP、第一绝缘层PAS1和第三绝缘层PAS3围绕的空的空间。
在图15中，可以通过划线工艺切割衬底SUB以及第三绝缘层PAS3和第四绝缘层PAS4。显示面板100的尺寸可以通过划线工艺和磨削工艺来确定。图15的示意性剖视图可以对应于图2的非显示区域NDA的截面的示例。
显示设备10包括电连接金属图案MP的桥接部分BRG，使得即使在显示面板100的边缘处出现金属图案MP的底切部UC的情况下，也可以阻止或防止对准线AL的腐蚀。由于在完成发光元件ED的对准工艺之后蚀刻桥接部分BRG，因此可以阻止或防止对准线AL的腐蚀。
图16至图19是示出图11的对准线的制造工艺的另一示例的示意性剖视图。图16示出了在通过图13中所示的对准线AL完成发光元件ED的对准之后的制造工艺。图18是沿着图11的线VI-VI'截取的示意性剖视图的另一示例。
在图16和图17中，可以在钝化层PV、桥接部分BRG和金属图案MP上顺序地彼此堆叠第一绝缘层PAS1和第二绝缘层PAS2。例如，第一绝缘层PAS1和第二绝缘层PAS2中的每一个可以包括至少一个无机层或至少一个有机层。
在完成发光元件ED的对准工艺时，可以蚀刻第一绝缘层PAS1和第二绝缘层PAS2以及桥接部分BRG。例如，可以通过干法蚀刻工艺蚀刻第一绝缘层PAS1和第二绝缘层PAS2，并且可以通过湿法蚀刻工艺蚀刻桥接部分BRG，但不限于此。桥接部分BRG可以在与图8中所示的分离部分ROP相同的工艺中被蚀刻。因此，在完成发光元件ED的对准工艺之后，第一电极RME1、第二电极RME2和第三电极RME3可以通过分离部分ROP以行为基础分离，并且桥接部分BRG可以被切割以使彼此间隔开的金属图案MP绝缘。
可以在与边缘蚀刻部分ECT重叠的区域中蚀刻金属图案MP。金属图案MP的厚度可以大于桥接部分BRG的厚度。举例来说，可以通过激光蚀刻工艺蚀刻金属图案MP，因此金属图案MP可以不具有图14的底切部UC。金属图案MP的蚀刻面积可以小于第一绝缘层PAS1和第二绝缘层PAS2的蚀刻面积，并且金属图案MP的上部分可以比其下部分蚀刻得更多。因此，金属图案MP的顶表面MPa和侧表面MPb可以暴露而不被第一绝缘层PAS1和第二绝缘层PAS2覆盖。
在图18中，可以在第二绝缘层PAS2、金属图案MP和衬底SUB上顺序地彼此堆叠第三绝缘层PAS3和第四绝缘层PAS4。例如，第三绝缘层PAS3和第四绝缘层PAS4中的每一个可以包括至少一个无机层或至少一个有机层。第三绝缘层PAS3和第四绝缘层PAS4可以覆盖衬底SUB的由于桥接部分BRG被蚀刻而暴露的顶表面和衬底SUB的由于金属图案MP被蚀刻而暴露的顶表面。第三绝缘层PAS3可以覆盖金属图案MP的顶表面MPa和侧表面MPb。因此，图14中所示的空的空间可以不形成在图18的显示面板100中。
在图19中，可以通过划线工艺切割衬底SUB、第三绝缘层PAS3和第四绝缘层PAS4。显示面板100的尺寸可以通过划线工艺和磨削工艺来确定。图19的示意性剖视图可以对应于图2的非显示区域NDA的截面的另一示例。
在显示设备10中，可以在待通过激光蚀刻工艺执行划线工艺的区域中蚀刻金属图案MP。因此，可以不在显示面板100的边缘处出现金属图案MP的底切部UC，并且可以阻止或防止对准线AL的腐蚀。由于在完成发光元件ED的对准工艺之后蚀刻桥接部分BRG，因此可以阻止或防止对准线AL的腐蚀。
图20是示出根据另一实施方式的显示设备的对准线的平面图，并且图21和图22是示出图20的对准线的制造工艺的示意性剖视图。图21示出了通过图13中所示的对准线AL完成发光元件ED的对准之后的制造工艺。图21是沿着图20的线VII-VII'截取的示意性剖视图。
参考图20至图22，对准线AL可以设置在非显示区域NDA中。在发光元件ED的对准工艺期间，对准线AL可以向第一电极RME1、第二电极RME2和第三电极RME3提供对准信号。对准线AL可以包括金属图案MP和桥接部分BRG。
在图21中，可以在钝化层PV、桥接部分BRG和金属图案MP上顺序地彼此堆叠第一绝缘层PAS1和第二绝缘层PAS2。例如，第一绝缘层PAS1和第二绝缘层PAS2中的每一个可以包括至少一个无机层或至少一个有机层。
在完成发光元件ED的对准工艺之后，可以蚀刻第一绝缘层PAS1和第二绝缘层PAS2以及金属图案MP。例如，可以通过干法蚀刻工艺蚀刻第一绝缘层PAS1和第二绝缘层PAS2，并且可以通过湿法蚀刻工艺蚀刻金属图案MP，但不限于此。
可以在与边缘蚀刻部分ECT重叠的区域中蚀刻金属图案MP。金属图案MP的厚度可以大于桥接部分BRG的厚度。在通过湿法蚀刻工艺蚀刻金属图案MP的情况下，金属图案MP可以包括底切部UC。金属图案MP的蚀刻面积可以大于第一绝缘层PAS1和第二绝缘层PAS2的蚀刻面积，并且由于底切部UC，金属图案MP的下部分可以比其上部分蚀刻得更多。
可以在第二绝缘层PAS2和衬底SUB上顺序地彼此堆叠第三绝缘层PAS3和第四绝缘层PAS4。例如，第三绝缘层PAS3和第四绝缘层PAS4中的每一个可以包括至少一个无机层或至少一个有机层。第三绝缘层PAS3和第四绝缘层PAS4可以覆盖衬底SUB的由于金属图案MP被蚀刻而暴露的顶表面。由于金属图案MP的底切部UC，第三绝缘层PAS3可以与金属图案MP间隔开。因此，可以形成由衬底SUB、金属图案MP、第一绝缘层PAS1和第三绝缘层PAS3围绕的空的空间。
在图22中，可以通过划线工艺切割衬底SUB以及第三绝缘层PAS3和第四绝缘层PAS4。显示面板100的尺寸可以通过划线工艺和磨削工艺来确定。图22的示意性剖视图可以对应于图2的非显示区域NDA的截面的再一示例。
显示设备10包括电连接金属图案MP的桥接部分BRG，使得即使在显示面板100的边缘处出现金属图案MP的底切部UC的情况下，也可以阻止或防止对准线AL的腐蚀。桥接部分BRG可以设置在桥接接触孔BCT中，桥接接触孔BCT构造和布置成使桥接部分BRG和金属图案MP彼此电连接。通过桥接接触孔BCT的接触结构可以防止湿气的渗透和扩散，并且可以阻止或防止对准线AL的腐蚀。
图23是示出根据另一实施方式的显示设备的对准线的平面图，并且图24和图25是示出图23的对准线的制造工艺的示意性剖视图。图24示出了通过图13中所示的对准线AL完成发光元件ED的对准之后的制造工艺。图24是沿着图23的线VIII-VIII'截取的示意性剖视图。
参考图23至图25，对准线AL可以设置在非显示区域NDA中。在发光元件ED的对准工艺期间，对准线AL可以向第一电极RME1、第二电极RME2和第三电极RME3提供对准信号。对准线AL可以包括金属图案MP和桥接部分BRG。
在图24中，可以在钝化层PV、桥接部分BRG和金属图案MP上顺序地彼此堆叠第一绝缘层PAS1和第二绝缘层PAS2。例如，第一绝缘层PAS1和第二绝缘层PAS2中的每一个可以包括至少一个无机层或至少一个有机层。
在完成发光元件ED的对准工艺时，可以蚀刻第一绝缘层PAS1和第二绝缘层PAS2以及桥接部分BRG。例如，可以通过干法蚀刻工艺蚀刻第一绝缘层PAS1和第二绝缘层PAS2，并且可以通过湿法蚀刻工艺蚀刻桥接部分BRG，但不限于此。桥接部分BRG可以在与图8中所示的分离部分ROP相同的工艺中被蚀刻。因此，在完成发光元件ED的对准工艺之后，第一电极RME1、第二电极RME2和第三电极RME3可以通过分离部分ROP以行为基础分离，并且桥接部分BRG可以被蚀刻以使彼此间隔开的金属图案MP绝缘。
可以在第二绝缘层PAS2和衬底SUB上顺序地彼此堆叠第三绝缘层PAS3和第四绝缘层PAS4。例如，第三绝缘层PAS3和第四绝缘层PAS4中的每一个可以包括至少一个无机层或至少一个有机层。第三绝缘层PAS3和第四绝缘层PAS4可以覆盖衬底SUB的由于桥接部分BRG被蚀刻而暴露的顶表面。
在图25中，可以通过划线工艺切割衬底SUB、金属图案MP以及第一绝缘层PAS1、第二绝缘层PAS2、第三绝缘层PAS3和第四绝缘层PAS4。显示面板100的尺寸可以通过划线工艺和磨削工艺来确定。图25的示意性剖视图可以对应于图2的非显示区域NDA的截面的再一示例。
显示设备10包括电连接金属图案MP的桥接部分BRG，使得即使在金属图案MP从显示面板100的侧面暴露的情况下也可以阻止或防止对准线AL的腐蚀。由于在完成发光元件ED的对准工艺之后蚀刻桥接部分BRG，因此可以阻止或防止对准线AL的腐蚀。
图26是示出根据又一实施方式的显示设备的对准线的平面图，并且图27和图28是示出图26的对准线的制造工艺的示意性剖视图。图27示出了通过图13中所示的对准线AL完成发光元件ED的对准之后的制造工艺。图27是沿着图26的线IX-IX'截取的示意性剖视图。
参考图26至图28，对准线AL可以设置在非显示区域NDA中。在发光元件ED的对准工艺期间，对准线AL可以向第一电极RME1、第二电极RME2和第三电极RME3提供对准信号。对准线AL可以包括金属图案MP和桥接部分BRG。
在图27中，可以在钝化层PV、桥接部分BRG和金属图案MP上顺序地彼此堆叠第一绝缘层PAS1、第二绝缘层PAS2、第三绝缘层PAS3和第四绝缘层PAS4。例如，第一绝缘层PAS1、第二绝缘层PAS2、第三绝缘层PAS3和第四绝缘层PAS4中的每一个可以包括至少一个无机层或至少一个有机层。
在图28中，可以通过划线工艺切割衬底SUB、金属图案MP以及第一绝缘层PAS1、第二绝缘层PAS2、第三绝缘层PAS3和第四绝缘层PAS4。显示面板100的尺寸可以通过划线工艺和磨削工艺来确定。图28的示意性剖视图可以对应于图2的非显示区域NDA的截面的再一示例。
显示设备10包括电连接金属图案MP的桥接部分BRG，使得即使在金属图案MP从显示面板100的侧面暴露的情况下也可以阻止或防止对准线AL的腐蚀。桥接部分BRG可以设置在桥接接触孔BCT中，桥接接触孔BCT构造和布置成使桥接部分BRG与金属图案MP电连接。通过桥接接触孔BCT的接触结构可以防止湿气的渗透和扩散，并且可以阻止或防止对准线AL的腐蚀。
图29是示出根据又一实施方式的显示设备的对准线的平面图，并且图30和图31是示出图29的对准线的制造工艺的示意性剖视图。图30是沿着图29中的线X-X'截取的示意性剖视图。
参考图29至图31，对准线AL可以设置在非显示区域NDA中。在发光元件ED的对准工艺期间，对准线AL可以向第一电极RME1、第二电极RME2和第三电极RME3提供对准信号。对准线AL可以包括金属图案MP和桥接部分BRG。
在图30中，可以在衬底SUB上设置金属图案MP。金属图案MP可以由与显示区域DA的第一金属层MTL1相同的材料形成在与第一金属层MTL1相同的层中。可以在金属图案MP和衬底SUB上顺序地彼此堆叠缓冲层BF、栅极绝缘层GI和层间绝缘层ILD。例如，缓冲层BF、栅极绝缘层GI和层间绝缘层ILD中的每一个可以包括至少一个无机层或至少一个有机层。
第一桥接接触孔BCT1和第二桥接接触孔BCT2可以形成为穿过层间绝缘层ILD、栅极绝缘层GI和缓冲层BF以暴露金属图案MP的顶表面。桥接部分BRG可以设置在层间绝缘层ILD上，并且可以设置在第一桥接接触孔BCT1和第二桥接接触孔BCT2中的每一个中。桥接部分BRG可以设置在第一桥接接触孔BCT1中，第一桥接接触孔BCT1为桥接部分BRG提供与和显示面板100的边缘相邻的金属图案MP的电连接，桥接部分BRG可以设置在第二桥接接触孔BCT2中，第二桥接接触孔BCT2为桥接部分BRG提供与和显示区域DA相邻的金属图案MP的电连接。桥接部分BRG可以构造和布置成电连接彼此间隔开的金属图案MP。桥接部分BRG可以由与显示区域DA的第三金属层MTL3相同的材料形成在与第三金属层MTL3相同的层中。例如，桥接部分BRG可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)和铜(Cu)中的至少一种的单层或多层。
可以在桥接部分BRG和层间绝缘层ILD上设置钝化层PV。边缘蚀刻部分ECT可以形成为穿过钝化层PV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BF。可以通过干法蚀刻工艺或湿法蚀刻工艺蚀刻钝化层PV、层间绝缘层ILD、栅极绝缘层GI和缓冲层BF，但不限于此。边缘蚀刻部分ECT可以形成在待执行划线工艺的区域中。
对准线AL可以电连接到显示区域DA的第一电极RME1、第二电极RME2和第三电极RME3。在显示设备10的制造工艺期间，对准线AL可以从外部接收对准信号，并将其提供给第一电极RME1、第二电极RME2和第三电极RME3。第一电极RME1、第二电极RME2和第三电极RME3可以接收对准信号，并且可以在第一电极RME1、第二电极RME2和第三电极RME3之间形成电场。多个发光元件ED可以通过喷墨印刷工艺注入到第一电极RME1、第二电极RME2和第三电极RME3上。注入的发光元件ED可以通过接收由形成在第一电极RME1、第二电极RME2和第三电极RME3之间的电场施加的介电泳力来对准。
可以在钝化层PV和金属图案MP上顺序地彼此堆叠第一绝缘层PAS1、第二绝缘层PAS2、第三绝缘层PAS3和第四绝缘层PAS4。例如，第一绝缘层PAS1、第二绝缘层PAS2、第三绝缘层PAS3和第四绝缘层PAS4中的每一个可以包括至少一个无机层或至少一个有机层。
在图31中，可以通过划线工艺切割衬底SUB、金属图案MP以及第一绝缘层PAS1、第二绝缘层PAS2、第三绝缘层PAS3和第四绝缘层PAS4。显示面板100的尺寸可以通过划线工艺和磨削工艺来确定。图31的示意性剖视图可以对应于图2的非显示区域NDA的截面的再一示例。
显示设备10包括电连接金属图案MP的桥接部分BRG，使得即使在金属图案MP从显示面板100的侧面暴露的情况下也可以阻止或防止对准线AL的腐蚀。桥接部分BRG可以设置在第一桥接接触孔BCT1和第二桥接接触孔BCT2中的每一个中以与彼此间隔开的金属图案MP电连接。通过第一桥接接触孔BCT1和第二桥接接触孔BCT2的接触结构可以防止湿气的渗透和扩散，并且可以阻止或防止对准线AL的腐蚀。
图32是示出根据又一实施方式的显示设备的对准线的平面图，并且图33至图36是示出图32的对准线的制造工艺的示意性剖视图。图35是沿着图32中的线XI-XI'截取的示意性剖视图。
参考图32至图36，对准线AL可以设置在非显示区域NDA中。在发光元件ED的对准工艺期间，对准线AL可以向第一电极RME1、第二电极RME2和第三电极RME3提供对准信号。对准线AL可以包括金属图案MP、第一桥接部分BRG1和第二桥接部分BRG2。
在图33中，可以在衬底SUB上设置金属图案MP。金属图案MP可以由与显示区域DA的第一金属层MTL1相同的材料形成在与第一金属层MTL1相同的层中。金属图案MP的一部分可以通过湿法蚀刻工艺或干法蚀刻工艺蚀刻，但不限于此。
可以在金属图案MP和衬底SUB上顺序地彼此堆叠缓冲层BF、栅极绝缘层GI和层间绝缘层ILD。例如，缓冲层BF、栅极绝缘层GI和层间绝缘层ILD中的每一个可以包括至少一个无机层或至少一个有机层。
第一桥接接触孔BCT1和第二桥接接触孔BCT2可以形成为穿过层间绝缘层ILD、栅极绝缘层GI和缓冲层BF以暴露金属图案MP的顶表面。第一桥接部分BRG1可以设置在层间绝缘层ILD上，并且可以设置在第一桥接接触孔BCT1和第二桥接接触孔BCT2中的每一个中。第一桥接部分BRG1可以设置在第一桥接接触孔BCT1中，第一桥接接触孔BCT1将第一桥接部分BRG1与一侧上的金属图案MP电连接，第一桥接部分BRG1可以设置在第二桥接接触孔BCT2中，第二桥接接触孔BCT2将第一桥接部分BRG1与另一侧上的金属图案MP电连接。第一桥接部分BRG1可以由与显示区域DA的第三金属层MTL3相同的材料形成在与第三金属层MTL3相同的层中。例如，第一桥接部分BRG1可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)和铜(Cu)中的至少一种的单层或多层。
可以在第一桥接部分BRG1和层间绝缘层ILD上设置钝化层PV。第三桥接接触孔BCT3可以形成为穿过钝化层PV，并且可以暴露第一桥接部分BRG1的顶表面。第三桥接接触孔BCT3可以形成在待执行划线工艺的区域中。可以蚀刻由第三桥接接触孔BCT3暴露的第一桥接部分BRG1。第一桥接部分BRG1可以通过湿法蚀刻工艺或干法蚀刻工艺蚀刻，但不限于此。
第二桥接部分BRG2可以设置在钝化层PV上，并且可以设置在第三桥接接触孔BCT3中，第三桥接接触孔BCT3将第二桥接部分BRG2与彼此间隔开的第一桥接部分BRG1电连接。因此，彼此间隔开的金属图案MP可以通过第一桥接部分BRG1和第二桥接部分BRG2彼此电连接。第二桥接部分BRG2可以由与显示区域DA的第四金属层MTL4相同的材料形成在与第四金属层MTL4相同的层中。例如，第二桥接部分BRG2可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)和铜(Cu)中的至少一种的单层或多层。
对准线AL可以电连接到显示区域DA的第一电极RME1、第二电极RME2和第三电极RME3。在显示设备10的制造工艺期间，对准线AL可以从外部接收对准信号，并且将其提供给第一电极RME1、第二电极RME2和第三电极RME3。第一电极RME1、第二电极RME2和第三电极RME3可以接收对准信号，并且可以在第一电极RME1、第二电极RME2和第三电极RME3之间形成电场。发光元件ED可以通过喷墨印刷工艺注入到第一电极RME1、第二电极RME2和第三电极RME3上。注入的发光元件ED可以通过接收由形成在第一电极RME1、第二电极RME2和第三电极RME3之间的电场施加的介电泳力来对准。
在图34中，可以在钝化层PV和第二桥接部分BRG2上顺序地彼此堆叠第一绝缘层PAS1和第二绝缘层PAS2。例如，第一绝缘层PAS1和第二绝缘层PAS2中的每一个可以包括至少一个无机层或至少一个有机层。
在完成发光元件ED的对准工艺之后，可以蚀刻第一绝缘层PAS1和第二绝缘层PAS2以及第二桥接部分BRG2。例如，可以通过干法蚀刻工艺蚀刻第一绝缘层PAS1和第二绝缘层PAS2，并且可以通过湿法蚀刻工艺蚀刻第二桥接部分BRG2，但不限于此。第二桥接部分BRG2可以在与图8中所示的分离部分ROP相同的工艺中被蚀刻。因此，在完成发光元件ED的对准工艺之后，第一电极RME1、第二电极RME2和第三电极RME3可以通过分离部分ROP以行为基础分离，并且第二桥接部分BRG2可以被蚀刻以使彼此分离的金属图案MP绝缘。
在图35中，可以在第二绝缘层PAS2和层间绝缘层ILD上顺序地彼此堆叠第三绝缘层PAS3和第四绝缘层PAS4。例如，第三绝缘层PAS3和第四绝缘层PAS4中的每一个可以包括至少一个无机层或至少一个有机层。第三绝缘层PAS3和第四绝缘层PAS4可以覆盖层间绝缘层ILD的由于第二桥接部分BRG2被蚀刻而可以暴露的顶表面。
在图36中，可以通过划线工艺切割衬底SUB、缓冲层BF、栅极绝缘层GI、层间绝缘层ILD以及第三绝缘层PAS3和第四绝缘层PAS4。显示面板100的尺寸可以通过划线工艺和磨削工艺来确定。图36的示意性剖视图可以对应于图2的非显示区域NDA的截面的再一示例。
显示设备10包括用于电连接金属图案MP的第一桥接部分BRG1和第二桥接部分BRG2，使得可以阻止或防止对准线AL的腐蚀。第一桥接部分BRG1可以设置在将第一桥接部分BRG1与金属图案MP电连接的第二桥接接触孔BCT2中，并且第二桥接部分BRG2可以设置在将第二桥接部分BRG2与第一桥接部分BRG1电连接的第三桥接接触孔BCT3中。通过第二桥接接触孔BCT2和第三桥接接触孔BCT3的接触结构可以防止湿气的渗透和扩散，并且可以阻止或防止对准线AL的腐蚀。
图37是示出根据又一实施方式的显示设备的对准线的平面图，并且图38至图41是示出图37的对准线的制造工艺的示意性剖视图。图40是沿着图37的线XII-XII'截取的示意性剖视图。
参考图37至图41，对准线AL可以设置在非显示区域NDA中。在发光元件ED的对准工艺期间，对准线AL可以向第一电极RME1、第二电极RME2和第三电极RME3提供对准信号。对准线AL可以包括金属图案MP和桥接部分BRG。
在图38中，可以在衬底SUB上设置金属图案MP。金属图案MP可以由与显示区域DA的第一金属层MTL1相同的材料形成在与第一金属层MTL1相同的层中。可以在金属图案MP和衬底SUB上顺序地彼此堆叠缓冲层BF和栅极绝缘层GI。例如，缓冲层BF和栅极绝缘层GI中的每一个可以包括至少一个无机层或至少一个有机层。
在图39中，桥接接触孔BCT和边缘蚀刻部分ECT中的每一个可以形成为穿过栅极绝缘层GI和缓冲层BF。栅极绝缘层GI和缓冲层BF可以通过干法蚀刻工艺或湿法蚀刻工艺蚀刻，但不限于此。桥接接触孔BCT可以与金属图案MP的蚀刻部分重叠。因此，金属图案MP的蚀刻部分可以由桥接接触孔BCT暴露。边缘蚀刻部分ECT可以形成在待执行划线工艺的区域中。金属图案MP可以通过边缘蚀刻部分ECT暴露。
桥接部分BRG可以设置在栅极绝缘层GI上，并且可以设置在桥接接触孔BCT中，桥接接触孔BCT将桥接部分BRG与彼此间隔开的金属图案MP电连接。桥接部分BRG可以由与显示区域DA的第二金属层MTL2相同的材料形成在与第二金属层MTL2相同的层中。例如，桥接部分BRG可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)和铜(Cu)中的至少一种的单层或多层。
对准线AL可以电连接到显示区域DA的第一电极RME1、第二电极RME2和第三电极RME3。在显示设备10的制造工艺期间，对准线AL可以从外部接收对准信号，并将其提供给第一电极RME1、第二电极RME2和第三电极RME3。第一电极RME1、第二电极RME2和第三电极RME3可以接收对准信号，并且可以在第一电极RME1、第二电极RME2和第三电极RME3之间形成电场。发光元件ED可以通过喷墨印刷工艺注入到第一电极RME1、第二电极RME2和第三电极RME3上。注入的发光元件ED可以通过接收由形成在第一电极RME1、第二电极RME2和第三电极RME3之间的电场施加的介电泳力来对准。
在图40中，可以在桥接部分BRG和栅极绝缘层GI上顺序地彼此堆叠层间绝缘层ILD、钝化层PV、第一绝缘层PAS1和第二绝缘层PAS2。例如，层间绝缘层ILD、钝化层PV以及第一绝缘层PAS1和第二绝缘层PAS2中的每一个可以包括至少一个无机层或至少一个有机层。
在完成发光元件ED的对准工艺之后，可以蚀刻第一绝缘层PAS1和第二绝缘层PAS2、钝化层PV、层间绝缘层ILD以及金属图案MP。例如，第一绝缘层PAS1和第二绝缘层PAS2、钝化层PV和层间绝缘层ILD可以通过干法蚀刻工艺蚀刻，并且金属图案MP可以通过湿法蚀刻工艺蚀刻，但不限于此。
可以在与边缘蚀刻部分ECT重叠的区域中蚀刻金属图案MP。在金属图案MP通过湿法蚀刻工艺被蚀刻的情况下，金属图案MP可以包括底切部UC。金属图案MP的蚀刻面积可以大于第一绝缘层PAS1和第二绝缘层PAS2的蚀刻面积，并且由于底切部UC，金属图案MP的下部分可以被蚀刻得比金属图案MP的上部分多。
可以在第二绝缘层PAS2和衬底SUB上顺序地彼此堆叠第三绝缘层PAS3和第四绝缘层PAS4。例如，第三绝缘层PAS3和第四绝缘层PAS4中的每一个可以包括至少一个无机层或至少一个有机层。第三绝缘层PAS3和第四绝缘层PAS4可以覆盖衬底SUB的由于金属图案MP被蚀刻而暴露的顶表面。由于金属图案MP的底切部UC，第三绝缘层PAS3可以与金属图案MP间隔开。因此，可以形成由衬底SUB、金属图案MP、层间绝缘层ILD和第三绝缘层PAS3围绕的空的空间。
在图41中，可以通过划线工艺切割衬底SUB以及第三绝缘层PAS3和第四绝缘层PAS4。显示面板100的尺寸可以通过划线工艺和磨削工艺来确定。图41的示意性剖视图可以对应于图2的非显示区域NDA的截面的再一示例。
显示设备10包括用于电连接金属图案MP的桥接部分BRG，使得即使在显示面板100的边缘处出现金属图案MP的底切部UC的情况下，也可以阻止或防止对准线AL的腐蚀。桥接部分BRG可以设置在将桥接部分BRG与金属图案MP电连接的桥接接触孔BCT中。通过桥接接触孔BCT的接触结构可以防止湿气的渗透和扩散，并且可以阻止或防止对准线AL的腐蚀。
本文中已经公开了实施方式，并且尽管使用了术语，但是它们仅以一般和描述性的意义使用和解释，而不是为了限制的目的。在一些情况下，如将对于本领域普通技术人员显而易见的，除非另外特别指出，否则结合实施方式描述的特征、特性和/或元件可以单独使用或与结合其他实施方式描述的特征、特性和/或元件组合使用。因此，本领域的普通技术人员将理解，在不脱离如所附权利要求中阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (20)

1.显示设备，包括：
薄膜晶体管层，包括设置在衬底上的第一金属层和设置在所述第一金属层上的薄膜晶体管；
第一电极和第二电极，在所述薄膜晶体管层上设置在显示区域中并且在一方向上平行延伸；
多个发光元件，设置在所述第一电极和所述第二电极之间；以及
对准线，设置在设置成与所述显示区域相邻的非显示区域中，并且电连接到所述第一电极和所述第二电极，
其中，所述对准线包括：
金属图案，设置在所述第一金属层中并且彼此间隔开；以及
桥接部分，设置在所述第一金属层上并且电连接到所述金属图案。
2.根据权利要求1所述的显示设备，其中，所述薄膜晶体管层包括：
有源层，其中设置有所述薄膜晶体管的有源区域、漏电极和源电极；
第二金属层，其中设置有所述薄膜晶体管的栅电极；以及
第三金属层，设置在所述第二金属层上，以及
所述第一电极和所述第二电极设置在所述薄膜晶体管层上的第四金属层中。
3.根据权利要求2所述的显示设备，其中，所述桥接部分和所述第四金属层由相同的材料形成在相同的层中。
4.根据权利要求3所述的显示设备，其中，彼此间隔开的所述金属图案基于对所述桥接部分的蚀刻而绝缘。
5.根据权利要求3所述的显示设备，其中，所述桥接部分电连接彼此间隔开的所述金属图案。
6.根据权利要求3所述的显示设备，其中，所述金属图案包括在所述衬底的边缘处形成的底切部。
7.根据权利要求3所述的显示设备，其中，所述金属图案从所述衬底的侧面暴露。
8.根据权利要求3所述的显示设备，还包括：
绝缘层，设置在所述对准线上，
其中，所述绝缘层覆盖所述衬底的边缘处的所述金属图案的顶表面和侧表面。
9.根据权利要求3所述的显示设备，还包括：
缓冲层，覆盖所述第一金属层；
栅极绝缘层，覆盖所述有源层；
层间绝缘层，覆盖所述第二金属层；以及
钝化层，覆盖所述第三金属层，
其中，所述桥接部分设置在桥接接触孔内，所述桥接接触孔穿过所述钝化层、所述层间绝缘层、所述栅极绝缘层和所述缓冲层，所述桥接接触孔使所述桥接部分和所述金属图案彼此电连接。
10.根据权利要求2所述的显示设备，其中，所述桥接部分和所述第三金属层由相同的材料形成在相同的层中。
11.根据权利要求10所述的显示设备，还包括：
缓冲层，覆盖所述第一金属层；
栅极绝缘层，覆盖所述有源层；以及
层间绝缘层，覆盖所述第二金属层，
其中，所述桥接部分设置在桥接接触孔中，所述桥接接触孔穿过所述层间绝缘层、所述栅极绝缘层和所述缓冲层，所述桥接接触孔使所述桥接部分和所述金属图案彼此电连接。
12.根据权利要求2所述的显示设备，其中，所述桥接部分和所述第二金属层由相同的材料形成在相同的层中。
13.根据权利要求12所述的显示设备，还包括：
缓冲层，覆盖所述第一金属层；以及
栅极绝缘层，覆盖所述有源层，
其中，所述桥接部分设置在桥接接触孔中，所述桥接接触孔穿过所述栅极绝缘层和所述缓冲层，所述桥接接触孔使所述桥接部分和所述金属图案彼此电连接。
14.根据权利要求2所述的显示设备，还包括：
第一接触电极，设置在所述第四金属层上的第五金属层中并且电连接在所述第一电极和所述多个发光元件之间；以及
第二接触电极，设置在所述第五金属层中并且电连接在所述第二电极和所述多个发光元件之间。
15.显示设备，包括：
第一金属层，设置在衬底上；
薄膜晶体管，设置在所述第一金属层上；
有源层，其中设置有所述薄膜晶体管的有源区域、漏电极和源电极；
第二金属层，其中设置有所述薄膜晶体管的栅电极；
第三金属层，设置在所述第二金属层上；
第四金属层，在所述第三金属层上设置在显示区域中，并且包括在一方向上平行延伸的第一电极和第二电极；
多个发光元件，设置在所述第一电极和所述第二电极之间；以及
对准线，设置在设置成与所述显示区域相邻的非显示区域中，并且电连接到所述第一电极和所述第二电极，
其中，所述对准线包括：
金属图案，设置在所述第一金属层中；
第一桥接部分，设置在所述第三金属层中并且电连接到所述金属图案；以及
第二桥接部分，设置在所述第四金属层中并且电连接到所述第一桥接部分。
16.根据权利要求15所述的显示设备，还包括：
缓冲层，覆盖所述第一金属层；
栅极绝缘层，覆盖所述有源层；
层间绝缘层，覆盖所述第二金属层；以及
钝化层，覆盖所述第三金属层，
其中，所述第一桥接部分设置在桥接接触孔中，所述桥接接触孔穿过所述层间绝缘层、所述栅极绝缘层和所述缓冲层，所述桥接接触孔使所述第一桥接部分和所述金属图案彼此电连接。
17.根据权利要求16所述的显示设备，其中，所述第二桥接部分设置在另一桥接接触孔中，所述另一桥接接触孔穿过所述钝化层，所述另一桥接接触孔使所述第二桥接部分和所述第一桥接部分彼此电连接。
18.制造显示设备的方法，包括：
在衬底上形成第一金属层，所述第一金属层包括彼此间隔开的金属图案；
在所述第一金属层上形成有源层，所述有源层包括薄膜晶体管的有源区域、漏电极和源电极；
在所述有源层上形成第二金属层，所述第二金属层包括所述薄膜晶体管的栅电极；
在所述第二金属层上形成第三金属层；
在所述第三金属层上形成第四金属层，所述第四金属层包括在显示区域中在一方向上平行延伸的第一电极和第二电极；
形成桥接部分，使得所述桥接部分在设置成与所述显示区域相邻的非显示区域中设置在与所述第四金属层相同的层中，其中，所述桥接部分电连接所述金属图案；
基于通过所述金属图案和所述桥接部分向所述第一电极和所述第二电极提供对准信号，在所述第一电极和所述第二电极之间对准多个发光元件；
使用激光蚀刻工艺蚀刻所述非显示区域中的所述金属图案；以及
使用划线工艺切割所述衬底的边缘。
19.根据权利要求18所述的方法，还包括：
在对准所述多个发光元件之后，蚀刻所述桥接部分。
20.根据权利要求19所述的方法，其中，蚀刻所述桥接部分包括以行为基础分离所述第一电极和所述第二电极。
CN202310936409.3A 2022-07-28 2023-07-28 显示设备及制造其的方法 Pending CN117476703A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0093787 2022-07-28
KR1020220093787A KR20240017201A (ko) 2022-07-28 2022-07-28 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN117476703A true CN117476703A (zh) 2024-01-30

Family

ID=89636814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310936409.3A Pending CN117476703A (zh) 2022-07-28 2023-07-28 显示设备及制造其的方法

Country Status (3)

Country Link
US (1) US20240038952A1 (zh)
KR (1) KR20240017201A (zh)
CN (1) CN117476703A (zh)

Also Published As

Publication number Publication date
US20240038952A1 (en) 2024-02-01
KR20240017201A (ko) 2024-02-07

Similar Documents

Publication Publication Date Title
CN107247373B (zh) 显示面板和显示装置
US20230315236A1 (en) Touch sensing unit and display device including the same
US20200401274A1 (en) Display device
KR20140122875A (ko) 플렉서블 장치
US20210333841A1 (en) Display screen and display device
US11727884B2 (en) Display device
CN117476703A (zh) 显示设备及制造其的方法
US20220328725A1 (en) Display device and method of fabricating display device
EP4120346A1 (en) Display device
CN219843923U (zh) 显示装置
CN220274184U (zh) 显示设备
US11716887B2 (en) Light emitting display device with a reduced coupling capacitance between the conductive wiring lines
US20240055562A1 (en) Display device
US20230189590A1 (en) Display device
KR102275850B1 (ko) 플렉서블 장치
US11822754B2 (en) Display device
US20240120346A1 (en) Display device
US20240144883A1 (en) Display device
CN217606819U (zh) 显示装置
EP4369402A2 (en) Display device
US20230246146A1 (en) Display device
CN117881238A (zh) 显示装置
CN117716499A (zh) 显示装置
CN116075185A (zh) 显示设备
CN117082911A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication