CN117716499A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN117716499A
CN117716499A CN202280052582.0A CN202280052582A CN117716499A CN 117716499 A CN117716499 A CN 117716499A CN 202280052582 A CN202280052582 A CN 202280052582A CN 117716499 A CN117716499 A CN 117716499A
Authority
CN
China
Prior art keywords
electrode
gate lines
disposed
display device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280052582.0A
Other languages
English (en)
Inventor
申东熹
孙宣权
车娜贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117716499A publication Critical patent/CN117716499A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了显示装置。显示装置包括：衬底；多个数据线，设置在衬底上并且在第一方向上延伸；多个第一栅极线，与多个数据线设置在相同的层中并且在第一方向上延伸；多个第二栅极线，设置在多个第一栅极线上并且在与第一方向交叉的第二方向上延伸；以及多个覆盖图案，在被浮置的同时设置在多个第二栅极线上，并且覆盖多个第一栅极线和多个第二栅极线之间的交叉部。

Description

显示装置
技术领域
本公开涉及显示装置。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求已增加且多样化。例如，显示装置已经应用于各种电子装置，诸如智能电话、数码相机、膝上型计算机、导航装置和智能电视。显示装置可以是平坦面板显示装置，诸如液晶显示装置、场致发射显示装置或有机发光显示装置。在这样的平坦面板显示装置中，发光显示装置可以在没有向显示面板提供光的背光单元的情况下显示图像，因为显示面板的像素中的每个包括可通过自身发射光的发光元件。发光元件可以是使用有机材料作为荧光材料的有机发光二极管和使用无机材料作为荧光材料的无机发光二极管。
发明内容
技术问题
本公开的方面提供了显示装置，其中，多个单位像素区域在光学检查中可以被识别成彼此相同，以确保可靠性。
然而，本公开的方面不限于本文中阐述的那些。通过参考以下给出的本公开的详细描述，本公开的以上和其它方面对于本公开所属领域的普通技术人员将变得更加显而易见。
技术方案
根据本公开的实施方式，显示装置包括：衬底；多个数据线，设置在衬底上并且在第一方向上延伸；多个第一栅极线，与多个数据线设置在相同的层中并且在第一方向上延伸；多个第二栅极线，设置在多个第一栅极线上并且在与第一方向交叉的第二方向上延伸；以及多个覆盖图案，设置在多个第二栅极线上并且被浮置，多个覆盖图案覆盖多个第一栅极线和多个第二栅极线之间的交叉点。
多个覆盖图案可以具有在第一方向和第二方向上彼此间隔开的岛的形状。
多个第二栅极线中的每个可以通过接触部分连接到多个第一栅极线中的相应第一栅极线，并且可以通过非接触部分与其它第一栅极线绝缘。多个覆盖图案可以在厚度方向上与接触部分和非接触部分重叠。
显示装置还可以包括设置在多个第一栅极线和多个第二栅极线之间的层中的栅电极。
显示装置还可以包括第一电极和第二电极，第一电极和第二电极与覆盖图案设置在相同的层中，并且第一电极和第二电极在第一方向上平行地延伸。
第一电极和第二电极在平面图中可以与多个第一栅极线间隔开。
显示装置还可以包括多个第一发光元件，多个第一发光元件在第一电极和第二电极之间沿着第一方向对准。
显示装置还可以包括：第一接触电极，连接在多个第一发光元件的一端和第一电极之间；以及第二接触电极，连接在多个第一发光元件的另一端和第二电极之间。
显示装置还可以包括与多个第二栅极线设置在相同的层中的栅电极。
显示装置还可以包括第一电极和第二电极，第一电极和第二电极设置在多个覆盖图案上并且在第一方向上平行地延伸。
显示装置还可以包括：多个像素的像素电路，连接到多个数据线中的每个以及多个第二栅极线中的每个；以及第一电压线、初始化电压线和第一发光元件，连接到像素电路。
像素电路中的每个可以包括：第一晶体管，连接在第一电压线和第一发光元件之间，并且向第一发光元件提供驱动电流；第二晶体管，基于多个第二栅极线的栅极信号将数据线连接到第一节点，第一节点是第一晶体管的栅电极；以及第三晶体管，基于栅极信号将初始化电压线连接到第二节点，第二节点是第一晶体管的源电极。
根据本公开的实施方式，显示装置包括：衬底；多个数据线，设置在衬底上并且在第一方向上延伸；多个第一栅极线，与多个数据线设置在相同的层中并且在第一方向上延伸；多个第二栅极线，设置在多个第一栅极线上并且在与第一方向交叉的第二方向上延伸；第一电极和第二电极，设置在多个第二栅极线上并且在第一方向上平行地延伸；以及多个第一发光元件，在第一电极和第二电极之间沿着第一方向对准。第一电极和第二电极中的至少一个包括覆盖多个第一栅极线和多个第二栅极线之间的交叉点的多个覆盖图案。
覆盖图案可以在第二方向上从第一电极或第二电极突出。
多个第二栅极线中的每个可以通过接触部分连接到多个第一栅极线中的相应第一栅极线，并且可以通过非接触部分与其它第一栅极线绝缘。多个覆盖图案可以在厚度方向上与接触部分和非接触部分重叠。
第一电极或第二电极的除了覆盖图案之外的部分在平面图中可以与多个第一栅极线间隔开。
显示装置还可以包括设置在多个第一栅极线和多个第二栅极线之间的层中的栅电极。
根据本公开的实施方式，显示装置包括：衬底；多个数据线，设置在衬底上并且在第一方向上延伸；多个第一栅极线，与多个数据线设置在相同的层中并且在第一方向上延伸；多个第二栅极线，设置在多个第一栅极线上并且在与第一方向交叉的第二方向上延伸；多个电压线，设置在多个第二栅极线上并且在第二方向上延伸；第一电极和第二电极，设置在多个电压线上并且在第一方向上平行地延伸；以及多个第一发光元件，在第一电极和第二电极之间沿着第一方向对准。多个电压线包括覆盖多个第一栅极线和多个第二栅极线之间的交叉点的多个覆盖图案。
覆盖图案可以在第一方向上从电压线突出。
多个第二栅极线中的每个可以通过接触部分连接到多个第一栅极线中的相应第一栅极线，并且通过非接触部分与其它第一栅极线绝缘。多个覆盖图案可以在厚度方向上与接触部分和非接触部分重叠。
其它实施方式的详细内容包括在具体实施方式和附图中。
技术效果
利用根据实施方式的显示装置，包括设置在竖直栅极线和水平栅极线之间的交叉点上方的多个覆盖图案，使得多个单位像素区域在光学检查中可以被识别为彼此相同。因此，显示装置可以在多个单位像素区域的光学检查工艺中通过正常地确定缺陷的可能性来确保可靠性。
本公开的效果不限于前述效果，并且各种其它效果被包括在本说明书中。
附图说明
图1是示出根据实施方式的显示装置的平面图。
图2是示出根据实施方式的显示装置中的竖直栅极线和水平栅极线的接触部分和非接触部分的平面图。
图3是示出根据实施方式的显示装置中的像素和线的图。
图4是示出根据实施方式的显示装置的像素的电路图。
图5是示出根据实施方式的显示装置中的显示区域的一部分的平面图。
图6和图7是示出图5的区域A1中的薄膜晶体管层的放大图。
图8是沿着图5的线I-I'截取的剖视图。
图9是示出根据实施方式的显示装置的发光元件层的平面图。
图10是沿着图9的线II-II'、III-III'和IV-IV'截取的剖视图。
图11是沿着图9的线V-V'截取的剖视图。
图12是示出根据另一实施方式的显示装置中的显示区域的一部分的平面图。
图13是沿着图12的线VI-VI'截取的剖视图。
图14是示出根据另一实施方式的显示装置的发光元件层的平面图。
图15是示出根据又一实施方式的显示装置中的显示区域的一部分的平面图。
图16和图17是示出图15的区域A2中的薄膜晶体管层的放大图。
图18是沿着图15的线VII-VII'截取的剖视图。
图19是示出根据又一实施方式的显示装置中的显示区域的一部分的平面图。
图20和图21是示出图19的区域A3中的薄膜晶体管层的放大图。
图22是沿着图19的线VIII-VIII'截取的剖视图。
具体实施方式
现在将参考附图在下文中更全面地描述本发明，在附图中示出了本发明的优选实施方式。然而，本发明可以以不同的形式来实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是彻底的和完整的，并且将向本领域的技术人员完全传达本发明的范围。
还应当理解，当层被称为在另一层或衬底“上”时，它可以直接在另一个层或衬底上，或者也可以存在居间的层。在整个说明书中，相同的附图标记表示相同的组件。
尽管本文中可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受到这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不背离本公开的教导的情况下，以下讨论的第一元件可以被称为第二元件。
本发明的各种实施方式的每个特征可以彼此部分地组合或彼此完全组合，并且各种技术互连和操作是可能的，并且每个实施方式可以彼此独立地或以相关关系一起实现。
在下文中，将参考附图描述实施方式。
图1是示出根据实施方式的显示装置的平面图。
在本说明书中，“上部分”、“顶部”和“上表面”表示相对于显示装置的上方向(即，Z轴方向)，并且“下部分”、“底部”和“下表面”表示相对于显示装置的下方向(即，与Z轴相反的方向)。此外，“左”、“右”、“上”和“下”表示在平面图中观察显示装置时的方向。例如，“左”表示与X轴相反的方向，“右”表示X轴方向，“上”表示Y轴方向，并且“下”表示与Y轴相反的方向。
参考图1，显示装置是显示运动图像或静止图像的装置，并且可以用作诸如电视、膝上型计算机、监视器、广告牌和物联网(IOT)以及诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP)、导航装置和超移动PC(UMPC)的便携式电子装置的各种产品的显示屏。
显示装置可以包括显示面板100、柔性膜210、显示驱动器220、电路板230、时序控制器240和供电单元250。
显示面板100在平面图中可以具有矩形形状。例如，显示面板100在平面图中可以具有具备在第一方向(X轴方向)上的长边和在第二方向(Y轴方向)上的短边的矩形形状。在第一方向(X轴方向)上的长边和在第二方向(Y轴方向)上的短边相交的拐角可以是直角的或者可以以预定曲率圆化。显示面板100在平面图中的形状不限于矩形形状，并且可以是其它多边形形状、圆形形状或椭圆形形状。例如，显示面板100可以形成为平坦的，但不限于此。作为另一示例，显示装置100可以形成为以预定曲率弯曲。
显示面板100可以包括显示区域DA和非显示区域NDA。
显示区域DA是显示图像的区域，并且可以被限定为显示面板100的中央区域。显示区域DA可以包括多个像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL、水平电压线HVDL、竖直电压线VVSL和第二电压线VSL。多个像素SP可以形成在由多个数据线DL和多个栅极线GL相交的像素区域中的每个中。像素SP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1、第二像素SP2和第三像素SP3中的每个可以连接到一个水平栅极线HGL和一个数据线DL。第一像素SP1、第二像素SP2和第三像素SP3中的每个可以被限定为发射光的最小单元的区域。
第一像素SP1可以发射第一颜色或红色的光，第二像素SP2可以发射第二颜色或绿色的光，并且第三像素SP3可以发射第三颜色或蓝色的光。第一像素SP1的像素电路、第三像素SP3的像素电路和第二像素SP2的像素电路可以在与第二方向(Y轴方向)相反的方向上布置，但是像素电路的顺序不限于此。
栅极线GL可以包括竖直栅极线VGL、水平栅极线HGL以及第一辅助栅极线BGL1和第二辅助栅极线BGL2。
多个竖直栅极线VGL可以连接到显示驱动器220，可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。竖直栅极线VGL可以是第一栅极线。竖直栅极线VGL可以平行于数据线DL设置。多个水平栅极线HGL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。水平栅极线HGL可以是第二栅极线。多个水平栅极线HGL可以分别与多个竖直栅极线VGL相交。例如，一个水平栅极线HGL可以通过接触部分MDC连接到多个竖直栅极线VGL中的一个竖直栅极线VGL。接触部分MDC可以对应于水平栅极线HGL插入到接触孔中以与竖直栅极线VGL接触的部分。第一辅助栅极线BGL1和第二辅助栅极线BGL2可以从水平栅极线HGL延伸并且向第一像素SP1、第二像素SP2和第三像素SP3提供栅极信号。
多个数据线DL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。多个数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。第一数据线DL1、第二数据线DL2和第三数据线DL3中的每个可以将数据电压提供给第一像素SP1、第二像素SP2和第三像素SP3中的每个。
多个初始化电压线VIL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。初始化电压线VIL可以将从显示驱动器220接收到的初始化电压提供给第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路。初始化电压线VIL可以从第一像素SP1、第二像素SP2和第三像素SP3的像素电路中的每个接收感测信号，并且将感测信号提供给显示驱动器220。
多个第一电压线VDL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。第一电压线VDL可以向多个像素SP提供从供电单元250接收的驱动电压或高电势电压。
多个水平电压线HVDL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。水平电压线HVDL可以连接到第一电压线VDL。水平电压线HVDL可以向第一电压线VDL提供驱动电压或高电势电压。
竖直电压线VVSL可以在第二方向(Y轴方向)上延伸，并且可以在第一方向(X轴方向)上彼此间隔开。竖直电压线VVSL可以连接到第二电压线VSL。竖直电压线VVSL可以向第二电压线VSL提供从供电单元250接收的低电势电压。
第二电压线VSL可以在第一方向(X轴方向)上延伸，并且可以在第二方向(Y轴方向)上彼此间隔开。第二电压线VSL可以向多个像素SP提供低电势电压。
多个像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL和第二电压线VSL之间的连接关系在设计上可以根据多个像素SP的数量和布置而改变。
非显示区域NDA可以被限定为显示面板100中的除了显示区域DA之外的区域。例如，非显示区域NDA可以包括连接到柔性膜210的焊盘部分(未示出)以及将竖直栅极线VGL、数据线DL、初始化电压线VIL、第一电压线VDL和竖直电压线VVSL连接到显示驱动器220的扇出线。
设置在柔性膜210的一侧上的输入端子可以通过膜附接工艺附接到电路板230，并且设置在柔性膜210的另一侧上的输出端子可以通过膜附接工艺附接到焊盘部分。例如，柔性膜210可以是可弯曲的柔性膜，诸如带载封装或膜上芯片。柔性膜210可以弯曲到显示面板100下方，以便减小显示装置的边框区域。
显示驱动器220可以安装在柔性膜210上。例如，显示驱动器220可以被实现为集成电路(IC)。显示驱动器220可以从时序控制器240接收数字视频数据和数据控制信号，根据数据控制信号将数字视频数据转换为模拟数据电压，并且通过扇出线将模拟数据电压提供给数据线DL。显示驱动器220可以根据从时序控制器240提供的栅极控制信号生成栅极信号，并且根据设定的顺序将栅极信号顺序地提供给多个竖直栅极线VGL。
电路板230可以支承时序控制器240和供电单元250，并且在显示驱动器220的部件之间传送信号和电力。例如，电路板230可以向显示驱动器220提供从时序控制器240提供的信号和从供电单元250提供的源电压，以便在每个像素中显示图像。为此，可以在电路板230上设置信号传输线和多个电力线。
时序控制器240可以安装在电路板230上，并且可以通过设置在电路板230上的用户连接器接收从显示驱动系统或图形装置提供的图像数据和时序同步信号。时序控制器240可以通过基于时序同步信号将图像数据调整成适于像素布置结构来生成数字视频数据，并且可以将所生成的数字视频数据提供到显示驱动器220。时序控制器240可以基于时序同步信号生成数据控制信号和栅极控制信号。时序控制器240可以基于数据控制信号来控制显示驱动器220的数据电压的提供时序，并且基于栅极控制信号来控制显示驱动器220的栅极信号的提供时序。
供电单元250可以设置在电路板230上，并且可以向显示驱动器220和显示面板100提供源电压。例如，供电单元250可以生成驱动电压或高电势电压并将驱动电压或高电势电压提供给第一电压线VDL，可以生成低电势电压并将低电势电压提供给竖直电压线VVSL，并且可以生成初始化电压并将初始化电压提供给初始化电压线VIL。
图2是示出根据实施方式的显示装置中的竖直栅极线和水平栅极线的接触部分和非接触部分的平面图。
参考图2，显示区域DA可以包括第一显示区域DA1、第二显示区域DA2和第三显示区域DA3。
多个水平栅极线HGL可以分别与多个竖直栅极线VGL相交。例如，一个水平栅极线HGL可以通过接触部分MDC连接到多个竖直栅极线VGL中的一个竖直栅极线VGL。一个水平栅极线HGL可以在非接触部分NMC处与另一竖直栅极线VGL绝缘。非接触部分NMC可以对应于竖直栅极线VGL和水平栅极线HGL之间的交叉区域中竖直栅极线VGL和水平栅极线HGL彼此绝缘的部分。
第一显示区域DA1的接触部分MDC可以设置在将第一显示区域DA1的左上侧连接到第一显示区域DA1的右下侧的延长线上。第二显示区域DA2的接触部分MDC可以设置在将第二显示区域DA2的左上侧连接到第二显示区域DA2的右下侧的延长线上。第三显示区域DA3的接触部分MDC可以设置在将第三显示区域DA3的左上侧连接到第三显示区域DA3的右下侧的延长线上。因此，在第一显示区域DA1、第二显示区域DA2和第三显示区域DA3中的每个中，多个接触部分MDC可以沿着第一方向(X轴方向)和与第二方向(Y轴方向)相反的方向之间的斜线方向布置。
显示装置10可以包括用作数据驱动器和栅极驱动器的显示驱动器220。因此，数据线DL从设置在显示区域DA的上侧上的显示驱动器220接收数据电压，并且竖直栅极线GL从设置在显示区域DA的上侧上的显示驱动器220接收栅极信号，使得显示装置10的左侧、右侧和下侧的非显示区域NDA的尺寸可以被最小化。
图3是示出根据实施方式的显示装置中的像素和线的图。
参考图3，多个像素SP可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1的像素电路、第三像素SP3的像素电路和第二像素SP2的像素电路可以在与第二方向(Y轴方向)相反的方向上布置，但是像素电路的顺序不限于此。
多个像素SP中的每个可以连接到第一电压线VDL、初始化电压线VIL、栅极线GL和数据线DL。
第一电压线VDL可以在第二方向(Y轴方向)上延伸。第一电压线VDL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的一侧或左侧上。第一电压线VDL可以向多个像素SP提供驱动电压或高电势电压。第一电压线VDL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每个的晶体管提供驱动电压。
水平电压线HVDL可以在第一方向(X轴方向)上延伸。水平电压线HVDL可以设置在第一像素SP1的像素电路的上侧上。水平电压线HVDL可以连接到第一电压线VDL。水平电压线HVDL可以向第一电压线VDL提供驱动电压或高电势电压。
初始化电压线VIL可以在第二方向(Y轴方向)上延伸。初始化电压线VIL可以设置在第二辅助栅极线BGL2的一侧或左侧上。初始化电压线VIL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路提供初始化电压。初始化电压线VIL可以从第一像素SP1、第二像素SP2和第三像素SP3的像素电路中的每个接收感测信号，并且将感测信号提供给显示驱动器220。
栅极线GL可以包括竖直栅极线VGL、水平栅极线HGL以及第一辅助栅极线BGL1和第二辅助栅极线BGL2。
多个竖直栅极线VGL可以在第二方向(Y轴方向)上延伸。竖直栅极线VGL可以设置在初始化电压线VIL的一侧或左侧上。竖直栅极线VGL可以连接在显示驱动器220和水平栅极线HGL之间。多个竖直栅极线VGL可以分别与多个水平栅极线HGL交叉。竖直栅极线VGL可以将从显示驱动器220接收的栅极信号提供给水平栅极线HGL。
例如，第n竖直栅极线VGLn(这里，n是正整数)可以设置在设置于第j列COLj(这里，j是正整数)中的第一像素SP1、第二像素SP2和第三像素SP3的像素电路的左侧上。第n竖直栅极线VGLn可以通过接触部分MDC连接到第n水平栅极线HGLn，并且可以通过非接触部分NMC与第n+1水平栅极线HGLn+1绝缘。第n+1竖直栅极线VGLn+1可以设置在设置于第j+1列COLj+1中的第一像素SP1、第二像素SP2和第三像素SP3的像素电路的左侧上。第n+1竖直栅极线VGLn+1可以通过非接触部分NMC与第n水平栅极线HGLn绝缘，并且可以通过接触部分MDC连接到第n+1水平栅极线HGLn+1。
水平栅极线HGL可以在第一方向(X轴方向)上延伸。水平栅极线HGL可以设置在第二像素SP2的像素电路的下侧上。水平栅极线HGL可以连接在竖直栅极线VGL与第一辅助栅极线BGL1和第二辅助栅极线BGL2之间。水平栅极线HGL可以将从竖直栅极线VGL接收的栅极信号提供给第一辅助栅极线BGL1和第二辅助栅极线BGL2。
例如，第n水平栅极线HGLn可以设置在设置于第k行ROWk(这里，k是正整数)中的第二像素SP2的像素电路的下侧上。第n水平栅极线HGLn可以通过接触部分MDC连接到第n竖直栅极线VGLn，并且可以通过非接触部分NMC与第n+1竖直栅极线VGLn+1绝缘。第n+1水平栅极线HGLn+1可以设置在设置于第k+1行ROWk+1中的第二像素SP2的像素电路的下侧上。第n+1水平栅极线HGLn+1可以通过非接触部分NMC与第n竖直栅极线VGLn绝缘，并且可以通过接触部分MDC连接到第n+1竖直栅极线VGLn+1。
第一辅助栅极线BGL1和第二辅助栅极线BGL2可以在与第二方向(Y轴方向)相反的方向上从水平栅极线HGL延伸。第一辅助栅极线BGL1可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的右侧上。第二辅助栅极线BGL2可以设置在初始化电压线VIL和第一电压线VDL之间。第一辅助栅极线BGL1和第二辅助栅极线BGL2可以将从水平栅极线HGL接收的栅极信号提供给第一像素SP1、第二像素SP2和第三像素SP3的像素电路。
多个数据线DL可以在第二方向(Y轴方向)上延伸。多个数据线DL可以向多个像素SP提供数据电压。多个数据线DL可以包括第一数据线DL1、第二数据线DL2和第三数据线DL3。
第一数据线DL1可以在第二方向(Y轴方向)上延伸。第一数据线DL1可以设置在第一辅助栅极线BGL1的另一侧或右侧上。第一数据线DL1可以将从显示驱动器220接收的数据电压提供给第一像素SP1的像素电路。
第二数据线DL2可以在第二方向(Y轴方向)上延伸。第二数据线DL2可以设置在第一数据线DL1的另一侧或右侧上。第二数据线DL2可以将从显示驱动器220接收的数据电压提供给第二像素SP2的像素电路。
第三数据线DL3可以在第二方向(Y轴方向)上延伸。第三数据线DL3可以设置在第二数据线DL2的另一侧或右侧上。第三数据线DL3可以将从显示驱动器220接收的数据电压提供给第三像素SP3的像素电路。
竖直电压线VVSL可以在第二方向(Y轴方向)上延伸。竖直电压线VVSL可以设置在第三数据线DL3的另一侧或右侧上。竖直电压线VVSL可以连接在供电单元250和第二电压线VSL之间。竖直电压线VVSL可以将从供电单元250提供的低电势电压提供给第二电压线VSL。
第二电压线VSL可以在第一方向(X轴方向)上延伸。第二电压线VSL可以设置在水平栅极线HGL的下侧上。第二电压线VSL可以将从竖直电压线VVSL接收的低电势电压提供给第一像素SP1、第二像素SP2和第三像素SP3的发光元件层。
图4是示出根据实施方式的显示装置的像素的电路图。
参考图4，多个像素SP中的每个可以连接到第一电压线VDL、数据线DL、初始化电压线VIL、第一辅助栅极线BGL1和第二辅助栅极线BGL2以及第二电压线VSL。
第一像素SP1、第二像素SP2和第三像素SP3中的每个可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3、第一电容器C1和多个发光元件ED。
第一晶体管ST1可以包括栅电极、漏电极和源电极。第一晶体管ST1的栅电极可以连接到第一节点N1，第一晶体管ST1的漏电极可以连接到第一电压线VDL，并且第一晶体管ST1的源电极可以连接到第二节点N2。第一晶体管ST1可以基于施加到其栅电极的数据电压来控制漏-源电流(或驱动电流)。
多个发光元件ED可以包括第一发光元件ED1和第二发光元件ED2。第一发光元件ED1和第二发光元件ED2可以彼此串联连接。第一发光元件ED1和第二发光元件ED2可以接收驱动电流以发射光。发光元件ED的光发射量或亮度可以与驱动电流的大小成比例。发光元件ED可以是包括无机半导体的无机发光元件，但不限于此。
第一发光元件ED1的第一电极可以连接到第二节点N2，并且第一发光元件ED1的第二电极可以连接到第三节点N3。第一发光元件ED1的第一电极可以通过第二节点N2连接到第一晶体管ST1的源电极、第三晶体管ST3的源电极和第一电容器C1的第二电容器电极。第一发光元件ED1的第二电极可以通过第三节点N3连接到第二发光元件ED2的第一电极。
第二发光元件ED2的第一电极可以连接到第三节点N3，并且第二发光元件ED2的第二电极可以连接到第二电压线VSL。第二发光元件ED2的第一电极可以通过第三节点N3连接到第一发光元件ED1的第二电极。
第二晶体管ST2可以由第一辅助栅极线BGL1或栅极线GL的栅极信号导通，以将数据线DL和第一节点N1(其是第一晶体管ST1的栅电极)彼此连接。第二晶体管ST2可以基于栅极信号导通，以向第一节点N1提供数据电压。第二晶体管ST2的栅电极可以连接到第一辅助栅极线BGL1，第二晶体管ST2的漏电极可以连接到数据线DL，并且第二晶体管ST2的源电极可以连接到第一节点N1。第二晶体管ST2的源电极可以通过第一节点N1连接到第一晶体管ST1的栅电极和第一电容器C1的第一电容器电极。
第三晶体管ST3可以由第二辅助栅极线BGL2或栅极线GL的栅极信号导通，以将初始化电压线VIL和第二节点N2(其是第一晶体管ST1的源电极)彼此连接。第三晶体管ST3可以基于栅极信号导通，以向第二节点N2提供初始化电压。第三晶体管ST3的栅电极可以连接到第二辅助栅极线BGL2，第三晶体管ST3的漏电极可以连接到初始化电压线VIL，并且第三晶体管ST3的源电极可以连接到第二节点N2。第三晶体管ST3的源电极可以通过第二节点N2连接到第一晶体管ST1的源电极、第一电容器C1的第二电容器电极和第一发光元件ED1的第一电极。
图5是示出根据实施方式的显示装置中的显示区域的一部分的平面图，图6和图7是示出图5的区域A1中的薄膜晶体管层的放大图，以及图8是沿着图5的线I-I'截取的剖视图。
参考图5至图8，显示面板100可以包括第一像素SP1、第二像素SP2和第三像素SP3。第一像素SP1的像素电路、第三像素SP3的像素电路和第二像素SP2的像素电路可以在与第二方向(Y轴方向)相反的方向上布置。第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路可以设置在像素区域中。
第一电压线VDL可以在衬底SUB上设置在第一金属层BML中。第一电压线VDL可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的一侧或左侧上。第一电压线VDL可以在厚度方向(Z轴方向)上与第三金属层SDL的第十连接电极BE10重叠。第一电压线VDL可以通过多个第二接触孔CNT2连接到第十连接电极BE10。第十连接电极BE10可以通过第九接触孔CNT9连接到第一像素SP1的第一晶体管ST1的漏电极DE1，通过第十八接触孔CNT18连接到第二像素SP2的第一晶体管ST1的漏电极DE1，并且通过第二十七接触孔CNT27连接到第三像素SP3的第一晶体管ST1的漏电极DE1。因此，第一电压线VDL可以通过第十连接电极BE10向第一像素SP1、第二像素SP2和第三像素SP3提供驱动电压。
水平电压线HVDL可以设置在第三金属层SDL中。水平电压线HVDL可以设置在第一像素SP1的像素电路的上侧上。水平电压线HVDL可以通过第一接触孔CNT1连接到多个第一电压线VDL。水平电压线HVDL可以从第一电压线VDL接收驱动电压。水平电压线HVDL可以连接到多个第一电压线VDL以稳定地保持多个第一电压线VDL的驱动电压或高电势电压。
初始化电压线VIL可以设置在第一金属层BML中。初始化电压线VIL可以设置在第二辅助栅极线BGL2的一侧或左侧上。初始化电压线VIL可以通过多个第三接触孔CNT3连接到第三金属层SDL的第十一连接电极BE11。第十一连接电极BE11可以通过第十六接触孔CNT16连接到第一像素SP1的第三晶体管ST3的漏电极DE3。第十一连接电极BE11可以通过第二十五接触孔CNT25连接到第二像素SP2的第三晶体管ST3的漏电极DE3。第十一连接电极BE11可以通过第三十四接触孔CNT34连接到第三像素SP3的第三晶体管ST3的漏电极DE3。因此，初始化电压线VIL可以向第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三晶体管ST3提供初始化电压，并且从第三晶体管ST3接收感测信号。
第n竖直栅极线VGLn可以设置在第一金属层BML中。第n竖直栅极线VGLn可以设置在初始化电压线VIL的一侧或左侧上。第n竖直栅极线VGLn可以在厚度方向(Z轴方向)上与第二金属层GTL的第一辅助电极AUE1重叠，并且可以通过多个第四接触孔CNT4连接到第一辅助电极AUE1。第n竖直栅极线VGLn可以在厚度方向(Z轴方向)上与第三金属层SDL的第二辅助电极AUE2重叠，并且可以通过第五接触孔CNT5连接到第二辅助电极AUE2。因此，第n竖直栅极线VGLn可以连接到第一辅助电极AUE1和第二辅助电极AUE2以减小线电阻。
第n水平栅极线HGLn可以设置在第三金属层SDL中。第n水平栅极线HGLn可以设置在第二像素SP2的像素电路的下侧上。第n水平栅极线HGLn可以通过接触部分MDC连接到第n竖直栅极线VGLn。接触部分MDC可以对应于第n水平栅极线HGLn插入到第六接触孔CNT6中以与第n竖直栅极线VGLn接触的部分。第n水平栅极线HGLn可以通过多个第七接触孔CNT7连接到第一辅助栅极线BGL1，并且可以通过第八接触孔CNT8连接到第二辅助栅极线BGL2。第n水平栅极线HGLn可以将从第n竖直栅极线VGLn接收的栅极信号提供给第一辅助栅极线BGL1和第二辅助栅极线BGL2。
第一辅助栅极线BGL1和第二辅助栅极线BGL2可以设置在第二金属层GTL中。第一辅助栅极线BGL1可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的另一侧或右侧上。第一辅助栅极线BGL1可以将从第n水平栅极线HGLn接收的栅极信号提供给第一像素SP1、第二像素SP2和第三像素SP3的第二晶体管ST2。第二辅助栅极线BGL2可以设置在初始化电压线VIL和第一电压线VDL之间。第二辅助栅极线BGL2可以将从第n水平栅极线HGLn接收的栅极信号提供给第一像素SP1、第二像素SP2和第三像素SP3的第三晶体管ST3。
第一数据线DL1可以设置在第一金属层BML中。第一数据线DL1可以设置在第一辅助栅极线BGL1的另一侧或右侧上。第一数据线DL1可以通过第十二接触孔CNT12连接到第三金属层SDL的第二连接电极BE2，并且第二连接电极BE2可以通过第十三接触孔CNT13连接到第一像素SP1的第二晶体管ST2的漏电极DE2。第一数据线DL1可以向第一像素SP1的第二晶体管ST2提供数据电压。
第二数据线DL2可以设置在第一金属层BML中。第二数据线DL2可以设置在第一数据线DL1的另一侧或右侧上。第二数据线DL2可以通过第二十一接触孔CNT21连接到第三金属层SDL的第五连接电极BE5，并且第五连接电极BE5可以通过第二十二接触孔CNT22连接到第二像素SP2的第二晶体管ST2的漏电极DE2。第二数据线DL2可以向第二像素SP2的第二晶体管ST2提供数据电压。
第三数据线DL3可以设置在第一金属层BML中。第三数据线DL3可以设置在第二数据线DL2的另一侧或右侧上。第三数据线DL3可以通过第三十接触孔CNT30连接到第三金属层SDL的第八连接电极BE8，并且第八连接电极BE8可以通过第三十一接触孔CNT31连接到第三像素SP3的第二晶体管ST2的漏电极DE2。第三数据线DL3可以向第三像素SP3的第二晶体管ST2提供数据电压。
竖直电压线VVSL可以设置在第一金属层BML中。竖直电压线VVSL可以设置在第三数据线DL3的另一侧或右侧上。竖直电压线VVSL可以通过第三十九接触孔CNT39连接到第三金属层SDL的第二电压线VSL。竖直电压线VVSL可以向第二电压线VSL提供低电势电压。
第二电压线VSL可以设置在第三金属层SDL中。第二电压线VSL可以设置在第n水平栅极线HGLn的下侧上。第二电压线VSL可以将从竖直电压线VVSL接收的低电势电压提供给第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三电极RME3。例如，第二电压线VSL可以通过第四十接触孔CNT40连接到第一像素SP1的第三电极RME3。第二电压线VSL可以通过第四十一接触孔CNT41连接到第二像素SP2的第三电极RME3。第二电压线VSL可以通过第四十二接触孔CNT42连接到第三像素SP3的第三电极RME3。这里，第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三电极RME3可以设置在第四电极层RML中，并且第四十接触孔CNT40、第四十一接触孔CNT41和第四十二接触孔CNT42可以形成为穿透过孔层VIA。
第n+1竖直栅极线VGLn+1可以设置在第一金属层BML中。第n+1竖直栅极线VGLn+1可以设置在竖直电压线VVSL的另一侧或右侧上。第n+1竖直栅极线VGLn+1可以通过多个第四接触孔CNT4连接到第二金属层GTL的第一辅助电极AUE1。第n+1竖直栅极线VGLn+1可以通过第五接触孔CNT5连接到第三金属层SDL的第二辅助电极AUE2。因此，第n+1竖直栅极线VGLn+1可以连接到第一辅助电极AUE1和第二辅助电极AUE2以减小线电阻。
第n水平栅极线HGLn可以通过非接触部分NMC与第n+1竖直栅极线VGLn+1绝缘。非接触部分NMC可以对应于第一金属层BML的第n+1竖直栅极线VGLn+1和第三金属层SDL的第n水平栅极线HGLn通过缓冲层BF、栅极绝缘膜GI和层间绝缘膜ILD彼此绝缘的部分。因此，第n水平栅极线HGLn可以与除了第n竖直栅极线VGLn之外的所有竖直栅极线VGL绝缘。
第一像素SP1的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第一像素SP1的第一晶体管ST1可以包括有源区域ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区域ACT1可以设置在有源层中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。
第一晶体管ST1的栅电极GE1可以设置在第二金属层GTL中。第一晶体管ST1的栅电极GE1可以是第一电容器C1的第一电容器电极CPE1的一部分。第一电容器电极CPE1可以通过第十五接触孔CNT15连接到第三金属层SDL的第三连接电极BE3，并且第三连接电极BE3可以通过第十四接触孔CNT14连接到第二晶体管ST2的源电极SE2。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过热处理有源层以成为有源层导体来提供。第一晶体管ST1的漏电极DE1可以通过第九接触孔CNT9连接到第三金属层SDL的第十连接电极BE10，并且第十连接电极BE10可以通过多个第二接触孔CNT2连接到第一电压线VDL。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以通过第十接触孔CNT10连接到第三金属层SDL的第一连接电极BE1。第一连接电极BE1可以通过第十一接触孔CNT11连接到第一金属层BML的第二电容器电极CPE2。因此，第一电容器C1既可以在第一电容器电极CPE1和第二电容器电极CPE2之间形成又可以在第一电容器电极CPE1和第一连接电极BE1之间形成。
第一连接电极BE1可以通过第十七接触孔CNT17连接到第三晶体管ST3的源电极SE3。第一连接电极BE1可以通过第三十六接触孔CNT36连接到第一像素SP1的第一电极RME1。这里，第一像素SP1的第一电极RME1可以设置在第四电极层RML中，并且第三十六接触孔CNT36可以形成为穿透过孔层VIA。
第一像素SP1的第二晶体管ST2可以包括有源区域ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区域ACT2可以设置在有源层中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层GTL中。第二晶体管ST2的栅电极GE2可以是第一辅助栅极线BGL1的一部分。
第二晶体管ST2的漏电极DE2可以通过第十三接触孔CNT13连接到第二连接电极BE2，并且第二连接电极BE2可以通过第十二接触孔CNT12直接连接到第一数据线DL1。第二晶体管ST2的漏电极DE2可以从第一数据线DL1接收第一像素SP1的数据电压。
第二晶体管ST2的源电极SE2可以通过第十四接触孔CNT14连接到第三连接电极BE3。第三连接电极BE3可以通过第十五接触孔CNT15连接到第一电容器电极CPE1，以连接到第一晶体管ST1的栅电极GE1。
第一像素SP1的第三晶体管ST3可以包括有源区域ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区域ACT3可以设置在有源层中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层GTL中。第三晶体管ST3的栅电极GE3可以是第二辅助栅极线BGL2的一部分。
第三晶体管ST3的漏电极DE3可以通过第十六接触孔CNT16连接到第十一连接电极BE11，并且第十一连接电极BE11可以通过多个第三接触孔CNT3直接连接到初始化电压线VIL。第三晶体管ST3的漏电极DE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的漏电极DE3可以将感测信号提供给初始化电压线VIL。
第三晶体管ST3的源电极SE3可以通过第十七接触孔CNT17连接到第一连接电极BE1。第一连接电极BE1可以通过第十接触孔CNT10连接到第一晶体管ST1的源电极SE1，通过第十一接触孔CNT11连接到第一金属层BML的第二电容器电极CPE2，并且通过第三十六接触孔CNT36连接到第一像素SP1的第一电极RME1。
第二像素SP2的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第二像素SP2的第一晶体管ST1可以包括有源区域ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区域ACT1可以设置在有源层中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。
第一晶体管ST1的栅电极GE1可以设置在第二金属层GTL中。第一晶体管ST1的栅电极GE1可以是第一电容器C1的第一电容器电极CPE1的一部分。第一电容器电极CPE1可以通过第二十四接触孔CNT24连接到第三金属层SDL的第六连接电极BE6，并且第六连接电极BE6可以通过第二十三接触孔CNT23连接到第二晶体管ST2的源电极SE2。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过热处理有源层以成为有源层导体来提供。第一晶体管ST1的漏电极DE1可以通过第十八接触孔CNT18连接到第十连接电极BE10。第十连接电极BE10可以通过多个第二接触孔CNT2连接到第一电压线VDL。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以通过第十九接触孔CNT19连接到第三金属层SDL的第四连接电极BE4。第四连接电极BE4可以通过第二十接触孔CNT20连接到第一金属层BML的第二电容器电极CPE2。因此，第一电容器C1既可以形成在第一电容器电极CPE1和第二电容器电极CPE2之间又可以形成在第一电容器电极CPE1和第四连接电极BE4之间。
第四连接电极BE4可以通过第二十六接触孔CNT26连接到第三晶体管ST3的源电极SE3。第四连接电极BE4可以通过第三十七接触孔CNT37连接到第二像素SP2的第一电极RME1。这里，第二像素SP2的第一电极RME1可以设置在第四电极层RML中，并且第三十七接触孔CNT37可以形成为穿透过孔层VIA。
第二像素SP2的第二晶体管ST2可以包括有源区域ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区域ACT2可以设置在有源层中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层GTL中。第二晶体管ST2的栅电极GE2可以是第一辅助栅极线BGL1的一部分。
第二晶体管ST2的漏电极DE2可以通过第二十二接触孔CNT22连接到第五连接电极BE5，并且第五连接电极BE5可以通过第二十一接触孔CNT21直接连接到第二数据线DL2。第二晶体管ST2的漏电极DE2可以从第二数据线DL2接收第二像素SP2的数据电压。
第二晶体管ST2的源电极SE2可以通过第二十三接触孔CNT23连接到第六连接电极BE6。第六连接电极BE6可以通过第二十四接触孔CNT24连接到第一电容器电极CPE1，以连接到第一晶体管ST1的栅电极GE1。
第二像素SP2的第三晶体管ST3可以包括有源区域ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区域ACT3可以设置在有源层中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层GTL中。第三晶体管ST3的栅电极GE3可以是第二辅助栅极线BGL2的一部分。
第三晶体管ST3的漏电极DE3可以通过第二十五接触孔CNT25连接到第十一连接电极BE11，并且第十一连接电极BE11可以通过多个第三接触孔CNT3直接连接到初始化电压线VIL。第三晶体管ST3的漏电极DE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的漏电极DE3可以将感测信号提供给初始化电压线VIL。
第三晶体管ST3的源电极SE3可以通过第二十六接触孔CNT26连接到第四连接电极BE4。第四连接电极BE4可以通过第十九接触孔CNT19连接到第一晶体管ST1的源电极SE1，通过第二十接触孔CNT20连接到第一金属层BML的第二电容器电极CPE2，并且通过第三十七接触孔CNT37连接到第二像素SP2的第一电极RME1。
第三像素SP3的像素电路可以包括第一晶体管ST1、第二晶体管ST2和第三晶体管ST3。第三像素SP3的第一晶体管ST1可以包括有源区域ACT1、栅电极GE1、漏电极DE1和源电极SE1。第一晶体管ST1的有源区域ACT1可以设置在有源层中，并且可以在厚度方向(Z轴方向)上与第一晶体管ST1的栅电极GE1重叠。
第一晶体管ST1的栅电极GE1可以设置在第二金属层GTL中。第一晶体管ST1的栅电极GE1可以是第一电容器C1的第一电容器电极CPE1的一部分。第一电容器电极CPE1可以通过第三十三接触孔CNT33连接到第三金属层SDL的第九连接电极BE9，并且第九连接电极BE9可以通过第三十二接触孔CNT32连接到第二晶体管ST2的源电极SE2。
第一晶体管ST1的漏电极DE1和源电极SE1可以通过热处理有源层以成为有源层导体来提供。第一晶体管ST1的漏电极DE1可以通过第二十七接触孔CNT27连接到第十连接电极BE10。第十连接电极BE10可以通过多个第二接触孔CNT2连接到第一电压线VDL。第一晶体管ST1的漏电极DE1可以从第一电压线VDL接收驱动电压。
第一晶体管ST1的源电极SE1可以通过第二十八接触孔CNT28连接到第三金属层SDL的第七连接电极BE7。第七连接电极BE7可以通过第二十九接触孔CNT29连接到第一金属层BML的第二电容器电极CPE2。因此，第一电容器C1既可以形成在第一电容器电极CPE1和第二电容器电极CPE2之间又可以形成在第一电容器电极CPE1和第七连接电极BE7之间。
第七连接电极BE7可以通过第三十五接触孔CNT35连接到第三晶体管ST3的源电极SE3。第七连接电极BE7可以通过第三十八接触孔CNT38连接到第三像素SP3的第一电极RME1。这里，第三像素SP3的第一电极RME1可以设置在第四电极层RML中，并且第三十八接触孔CNT38可以形成为穿透过孔层VIA。
第三像素SP2的第二晶体管ST2可以包括有源区域ACT2、栅电极GE2、漏电极DE2和源电极SE2。第二晶体管ST2的有源区域ACT2可以设置在有源层中，并且可以在厚度方向(Z轴方向)上与第二晶体管ST2的栅电极GE2重叠。
第二晶体管ST2的栅电极GE2可以设置在第二金属层GTL中。第二晶体管ST2的栅电极GE2可以是第一辅助栅极线BGL1的一部分。
第二晶体管ST2的漏电极DE2可以通过第三十一接触孔CN31连接到第八连接电极BE8，并且第八连接电极BE8可以通过第三十接触孔CNT30直接连接到第三数据线DL3。第二晶体管ST2的漏电极DE2可以从第三数据线DL3接收第三像素SP3的数据电压。
第二晶体管ST2的源电极SE2可以通过第三十二接触孔CNT32连接到第九连接电极BE9。第九连接电极BE9可以通过第三十三接触孔CNT33连接到第一电容器电极CPE1，以连接到第一晶体管ST1的栅电极GE1。
第三像素SP3的第三晶体管ST3可以包括有源区域ACT3、栅电极GE3、漏电极DE3和源电极SE3。第三晶体管ST3的有源区域ACT3可以设置在有源层中，并且可以在厚度方向(Z轴方向)上与第三晶体管ST3的栅电极GE3重叠。
第三晶体管ST3的栅电极GE3可以设置在第二金属层GTL中。第三晶体管ST3的栅电极GE3可以是第二辅助栅极线BGL2的一部分。
第三晶体管ST3的漏电极DE3可以通过第三十四接触孔CNT34连接到第十一连接电极BE11，并且第十一连接电极BE11可以通过多个第三接触孔CNT3直接连接到初始化电压线VIL。第三晶体管ST3的漏电极DE3可以从初始化电压线VIL接收初始化电压。第三晶体管ST3的漏电极DE3可以将感测信号提供给初始化电压线VIL。
第三晶体管ST3的源电极SE3可以通过第三十五接触孔CNT35连接到第七连接电极BE7。第七连接电极BE7可以通过第二十八接触孔CNT28连接到第一晶体管ST1的源电极SE1，通过第二十九接触孔CNT29连接到第一金属层BML的第二电容器电极CPE2，并且通过第三十八接触孔CNT38连接到第三像素SP3的第一电极RME1。
显示面板100的发光元件层可以包括第四电极层RML。第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一电极RME1、第二电极RME2和第三电极RME3可以设置在第四电极层RML中。第一像素SP1的第一电极RME1、第二电极RME2和第三电极RME3可以设置在像素区域的左侧上，第二像素SP2的第一电极RME1、第二电极RME2和第三电极RME3可以设置在像素区域的中央处，并且第三像素SP3的第一电极RME1、第二电极RME2和第三电极RME3可以设置在像素区域的右侧上。第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一电极RME1可以设置在第二电极RME2和第三电极RME3之间，并且第一像素SP1、第二像素SP2和第三像素SP3中的每个的第二电极RME2可以设置在第一电极RME1的右侧上，并且第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三电极RME3可以设置在第一电极RME1的左侧上。
第一电极RME1、第二电极RME2和第三电极RME3可以在第二方向(Y轴方向)上延伸。第一电极RME1、第二电极RME2和第三电极RME3可以以行为单位由间隔部分ROP分隔开。第一电极RME1、第二电极RME2和第三电极RME3可以是在制造显示装置10的工艺中用于对准第一发光元件ED1和第二发光元件ED2的对准电极。因此，在对准多个发光元件ED的工艺完成之后，第一电极RME1、第二电极RME2和第三电极RME3可以由间隔部分ROP分隔开。
覆盖图案CPT可以设置在第四电极层RML中。覆盖图案CPT可以设置在多个竖直栅极线VGL和多个水平栅极线HGL之间的交叉点上。覆盖图案CPT可以设置在多个接触部分MDC和多个非接触部分NMC上。例如，设置在第n竖直栅极线VGLn和第n水平栅极线HGLn之间的交叉点上的覆盖图案CPT可以设置在第一像素SP1的第三电极RME3的左侧上。设置在第n+1竖直栅极线VGLn+1和第n水平栅极线HGLn之间的交叉点上的覆盖图案CPT可以设置在第三像素SP3的第二电极RME2的右侧上。覆盖图案CPT可以被浮置，但不限于此。覆盖图案CPT可以反射入射光中的至少一部分。当覆盖图案CPT不存在时，接触部分MDC和非接触部分NMC在光学检查中可能被识别为彼此不同。在图2中，多个接触部分MDC可以在第一显示区域DA1、第二显示区域DA2和第三显示区域DA3中的每个中沿着第一方向(X轴方向)和与第二方向(Y轴方向)相反的方向之间的斜线方向布置，并且单位像素区域可以根据接触部分MDC的位置而具有不同的形状。单位像素区域可以包括几个像素区域，但不限于此。因此，覆盖图案CPT设置在多个接触部分MDC和多个非接触部分NMC上，使得多个单位像素区域在光学检查中可以被识别为彼此相同。显示装置可以在多个单位像素区域的光学检查工艺中通过正常地确定缺陷的可能性来确保可靠性。
图9是示出根据实施方式的显示装置的发光元件层的平面图，图10是沿着图9的线II-II'、III-III'和IV-IV'截取的剖视图，以及图11是沿着图9的线V-V'截取的剖视图。
参考图9至图11，显示装置10的发光元件层EML可以设置在薄膜晶体管层TFTL上。发光元件层EML可以包括第一堤图案BP1、第二堤图案BP2和第三堤图案BP3、第一电极RME1、第二电极RME2和第三电极RME3、覆盖图案CPT、第一发光元件ED1和第二发光元件ED2、第一绝缘膜PAS1、堤层BNL、第二绝缘膜PAS2、第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3以及第三绝缘膜PAS3。
第一堤图案BP1可以设置在发射区域EMA的中央处，第二堤图案BP2可以设置在发射区域EMA的右侧处，并且第三堤图案BP3可以设置在发射区域EMA的左侧处。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3中的每个可以在过孔层VIA上在向上方向(Z轴方向)上突出。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3中的每个可以具有倾斜的侧表面。多个第一发光元件ED1可以设置在彼此间隔开的第一堤图案BP1和第二堤图案BP2之间，并且多个第二发光元件ED2可以设置在彼此间隔开的第二堤图案BP2和第三堤图案BP3之间。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3可以在第二方向(Y轴方向)上具有相同的长度，并且在第一方向(X轴方向)上具有不同的长度，但不限于此。第一堤图案BP1、第二堤图案BP2和第三堤图案BP3可以在显示区域DA的整个表面上设置为岛状图案。
第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一电极RME1、第二电极RME2和第三电极RME3可以设置在第四电极层RML中。第一电极RME1可以在发射区域EMA的中央处在第二方向(Y轴方向)上延伸。第一电极RME1可以覆盖第一堤图案BP1的上表面和倾斜的侧表面。因此，第一电极RME1可以将从第一发光元件ED1和第二发光元件ED2发射的光在向上方向(Z轴方向)上反射。
第二电极RME2可以在发射区域EMA的右侧处在第二方向(Y轴方向)上延伸。第二电极RME2可以覆盖第二堤图案BP2的上表面和倾斜的侧表面。因此，第二电极RME2可以将从第一发光元件ED1发射的光在向上方向(Z轴方向)上反射。
第三电极RME3可以在发射区域EMA的左侧处在第二方向(Y轴方向)上延伸。第三电极RME3可以覆盖第三堤图案BP3的上表面和倾斜的侧表面。因此，第三电极RME3可以将从第二发光元件ED2发射的光在向上方向(Z轴方向)上反射。
第一电极RME1、第二电极RME2和第三电极RME3的一端可以以行为单位由间隔部分ROP分隔开。第一电极RME1、第二电极RME2和第三电极RME3可以是在制造显示装置10的工艺中用于对准第一发光元件ED1和第二发光元件ED2的对准电极。因此，在对准多个发光元件ED的工艺完成之后，第一电极RME1、第二电极RME2和第三电极RME3可以由间隔部分ROP分隔开。
第一像素SP1的第一电极RME1可以通过第三十六接触孔CNT36连接到第三金属层SDL的第一连接电极BE1。第一电极RME1可以从第一连接电极BE1接收穿过第一晶体管ST1的驱动电流。第一电极RME1可以向第一像素SP1的多个第一发光元件ED1提供驱动电流。
第一像素SP1的第三电极RME3可以通过第四十接触孔CNT40连接到第三金属层SDL的第二电压线VSL。因此，第一像素SP1的第三电极RME3可以从第二电压线VSL接收低电势电压。
第二像素SP2的第一电极RME1可以通过第三十七接触孔CNT37连接到第三金属层SDL的第四连接电极BE4。第一电极RME1可以从第四连接电极BE4接收穿过第一晶体管ST1的驱动电流。第一电极RME1可以向第二像素SP2的多个第一发光元件ED1提供驱动电流。
第二像素SP2的第三电极RME3可以通过第四十一接触孔CNT41连接到第三金属层SDL的第二电压线VSL。因此，第二像素SP2的第三电极RME3可以从第二电压线VSL接收低电势电压。
第三像素SP3的第一电极RME1可以通过第三十八接触孔CNT38连接到第三金属层SDL的第七连接电极BE7。第一电极RME1可以从第七连接电极BE7接收穿过第一晶体管ST1的驱动电流。第一电极RME1可以向第三像素SP3的多个第一发光元件ED1提供驱动电流。
第三像素SP3的第三电极RME3可以通过第四十二接触孔CNT42连接到第三金属层SDL的第二电压线VSL。因此，第三像素SP3的第三电极RME3可以从第二电压线VSL接收低电势电压。
覆盖图案CPT可以设置在第四电极层RML中。覆盖图案CPT可以设置在多个竖直栅极线VGL和多个水平栅极线HGL之间的交叉点上。覆盖图案CPT可以设置在多个接触部分MDC和多个非接触部分NMC上。例如，设置在第n竖直栅极线VGLn和第n水平栅极线HGLn之间的交叉点上的覆盖图案CPT可以设置在第一像素SP1的第三电极RME3的左侧上。设置在第n+1竖直栅极线VGLn+1和第n水平栅极线HGLn之间的交叉点上的覆盖图案CPT可以设置在第三像素SP3的第二电极RME2的右侧上。覆盖图案CPT可以被浮置，但不限于此。覆盖图案CPT可以反射入射光中的至少一部分。当覆盖图案CPT不存在时，接触部分MDC和非接触部分NMC在光学检查中可能被识别为彼此不同。在图2中，多个接触部分MDC可以在第一显示区域DA1、第二显示区域DA2和第三显示区域DA3中的每个中沿着第一方向(X轴方向)和与第二方向(Y轴方向)相反的方向之间的斜线方向布置，并且单位像素区域可以根据接触部分MDC的位置而具有不同的形状。单位像素区域可以包括几个像素区域，但不限于此。因此，覆盖图案CPT设置在多个接触部分MDC和多个非接触部分NMC上，使得多个单位像素区域在光学检查中可以被识别为彼此相同。显示装置可以确保通过光学检查的可靠性。
多个第一发光元件ED1可以在第一电极RME1和第二电极RME2之间对准。第一绝缘膜PAS1可以覆盖第一电极RME1、第二电极RME2和第三电极RME3。第一发光元件ED1可以通过第一绝缘膜PAS1与第一电极RME1和第二电极RME2绝缘。在第一电极RME1和第二电极RME2被间隔部分ROP切割之前，第一电极RME1和第二电极RME2中的每个可以接收对准信号，并且可以在第一电极RME1和第二电极RME2之间形成电场。例如，可以通过喷墨印刷工艺将多个第一发光元件ED1喷射到第一电极RME1和第二电极RME2上，并且可以通过接收由在第一电极RME1和第二电极RME2之间形成的电场引起的介电泳力来对准分散在油墨中的多个第一发光元件ED1。因此，多个第一发光元件ED1可以在第一电极RME1和第二电极RME2之间沿着第二方向(Y轴方向)对准。
多个第二发光元件ED2可以在第一电极RME1和第三电极RME3之间对准。第二发光元件ED2可以通过第一绝缘膜PAS1与第一电极RME1和第三电极RME3绝缘。在第一电极RME1和第三电极RME3被间隔部分ROP切割之前，第一电极RME1和第三电极RME3中的每个可以接收对准信号，并且可以在第一电极RME1和第三电极RME3之间形成电场。例如，可以通过喷墨印刷工艺将多个第二发光元件ED2喷射到第一电极RME1和第三电极RME3上，并且可以通过接收由在第一电极RME1和第三电极RME3之间形成的电场引起的介电泳力来对准分散在油墨中的多个第二发光元件ED2。因此，多个第二发光元件ED2可以在第一电极RME1和第三电极RME3之间沿着第二方向(Y轴方向)对准。
第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3可以分别设置在第一电极RME1、第二电极RME2和第三电极RME3上。第二绝缘膜PAS2可以设置在发光元件ED的中央部分、堤层BNL和第一绝缘膜PAS1上。第三绝缘膜PAS3可以覆盖第二绝缘膜PAS2以及第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3。第二绝缘膜PAS2和第三绝缘膜PAS3可以使第一接触电极CTE1、第二接触电极CTE2和第三接触电极CTE3彼此绝缘。
第一接触电极CTE1可以设置在第一电极RME1上，并且通过第四十三接触孔CNT43连接到第一电极RME1。第一接触电极CTE1可以连接在第一电极RME1和多个第一发光元件ED1的一端之间。第一接触电极CTE1可以对应于多个第一发光元件ED1的阳极电极，但不限于此。
第二接触电极CTE2可以设置在第一电极RME1和第二电极RME2上，并且与第一电极RME1和第二电极RME2绝缘。第二接触电极CTE2的第一部分可以设置在第二电极RME2上并且在第二方向(Y轴方向)上延伸。第二接触电极CTE2的第二部分可以从第一部分的下侧弯曲并且在与第一方向(X轴方向)相反的方向上延伸。第二接触电极CTE2的第三部分可以从第二部分的左侧弯曲并且在第二方向(Y轴方向)上延伸，并且可以设置在第一电极RME1上。
第二接触电极CTE2可以连接在多个第一发光元件ED1的另一端和多个第二发光元件ED2的一端之间。第二接触电极CTE2可以对应于图4的第三节点N3。第二接触电极CTE2可以对应于多个第一发光元件ED1的阴极电极，但不限于此。第二接触电极CTE2可以对应于多个第二发光元件ED2的阳极电极，但不限于此。
第三接触电极CTE3可以设置在第三电极RME3上，并且通过第四十四接触孔CNT44连接到第三电极RME3。第三接触电极CTE3可以连接在多个第二发光元件ED2的另一端和第三电极RME3之间。第三接触电极CTE3可以对应于多个第二发光元件ED2的阴极电极，但不限于此。第三接触电极CTE3可以通过第三电极RME3接收低电势电压。
薄膜晶体管T1可以包括有源区域ACT、栅电极GE、漏电极DE和源电极SE。薄膜晶体管T1的漏电极DE可以通过连接电极BE从第一金属层BML的第一电压线VDL接收驱动电压。薄膜晶体管TFT的源电极SE可以连接到连接电极BE。这里，薄膜晶体管TFT可以构成第一像素SP1、第二像素SP2和第三像素SP3中的每个的像素电路。
图12是示出根据另一实施方式的显示装置中的显示区域的一部分的平面图，图13是沿着图12的线VI-VI'截取的剖视图，以及图14是示出根据另一实施方式的显示装置的发光元件层的平面图。图12至图14的显示装置在覆盖图案CPT的配置方面与图5至图11的显示装置不同，并且将简要描述与以上描述的配置相同的配置或将省略对其的描述。
参考图12至图14，第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一电极RME1、第二电极RME2和第三电极RME3可以设置在第四电极层RML中。第一像素SP1的第一电极RME1、第二电极RME2和第三电极RME3可以设置在像素区域的左侧上，第二像素SP2的第一电极RME1、第二电极RME2和第三电极RME3可以设置在像素区域的中央处，并且第三像素SP3的第一电极RME1、第二电极RME2和第三电极RME3可以设置在像素区域的右侧上。第一像素SP1、第二像素SP2和第三像素SP3中的每个的第一电极RME1可以设置在第二电极RME2和第三电极RME3之间，并且第一像素SP1、第二像素SP2和第三像素SP3中的每个的第二电极RME2可以设置在第一电极RME1的右侧上，并且第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三电极RME3可以设置在第一电极RME1的左侧上。
第一像素SP1的第三电极RME3可以包括覆盖图案CPT。覆盖图案CPT可以在与第一方向(X轴方向)相反的方向上从第一像素SP1的第三电极RME3突出。覆盖图案CPT可以设置在多个竖直栅极线VGL和多个水平栅极线HGL之间的交叉点上。覆盖图案CPT可以设置在多个接触部分MDC和多个非接触部分NMC上。例如，设置在第n竖直栅极线VGLn和第n水平栅极线HGLn之间的交叉点上的覆盖图案CPT可以向第一像素SP1的第三电极RME3的左侧突出。
第三像素SP3的第二电极RME2可以包括覆盖图案CPT。覆盖图案CPT可以在第一方向(X轴方向)上从第三像素SP3的第二电极RME2突出。覆盖图案CPT可以设置在多个竖直栅极线VGL和多个水平栅极线HGL之间的交叉点上。覆盖图案CPT可以设置在多个接触部分MDC和多个非接触部分NMC上。例如，设置在第n+1竖直栅极线VGLn+1和第n水平栅极线HGLn之间的交叉点上的覆盖图案CPT可以向第三像素SP3的第二电极RME2的右侧突出。覆盖图案CPT可以反射入射光中的至少一部分。
当覆盖图案CPT不存在时，接触部分MDC和非接触部分NMC在光学检查中可能被识别为彼此不同。在图2中，多个接触部分MDC可以在第一显示区域DA1、第二显示区域DA2和第三显示区域DA3中的每个中沿着第一方向(X轴方向)和与第二方向(Y轴方向)相反的方向之间的斜线方向布置，并且单位像素区域可以根据接触部分MDC的位置而具有不同的形状。单位像素区域可以包括几个像素区域，但不限于此。因此，覆盖图案CPT设置在多个接触部分MDC和多个非接触部分NMC上，使得多个单位像素区域在光学检查中可以被识别为彼此相同。显示装置可以确保通过光学检查的可靠性。
覆盖图案CPT与第一像素SP1的第三电极RME3和第三像素SP3的第二电极RME2一体地形成，从而可以防止静电的产生，并且可以防止覆盖图案CPT丢失或分离的可能性。
图15是示出根据又一实施方式的显示装置中的显示区域的一部分的平面图，图16和图17是示出图15的区域A2中的薄膜晶体管层的放大图，以及图18是沿着图15的线VII-VII'截取的剖视图。图15至图18的显示装置在水平栅极线HGL和覆盖图案CPT的配置方面与图5至图11的显示装置不同，并且将简要描述与以上描述的配置相同的配置或将省略对其的描述。
参考图15至图18，栅极线GL可以包括竖直栅极线VGL、水平栅极线HGL以及第一辅助栅极线BGL1和第二辅助栅极线BGL2。
多个竖直栅极线VGL可以在第二方向(Y轴方向)上延伸。竖直栅极线VGL可以设置在初始化电压线VIL的一侧或左侧上。竖直栅极线VGL可以设置在第一金属层BML中。竖直栅极线VGL可以连接在显示驱动器220和水平栅极线HGL之间。多个竖直栅极线VGL可以分别与多个水平栅极线HGL交叉。竖直栅极线VGL可以将从显示驱动器220接收的栅极信号提供给水平栅极线HGL。
水平栅极线HGL可以在第一方向(X轴方向)上延伸。水平栅极线HGL可以设置在第二像素SP2的像素电路的下侧上。水平栅极线HGL可以设置在第二金属层GTL中。水平栅极线HGL可以连接在竖直栅极线VGL与第一辅助栅极线BGL1和第二辅助栅极线BGL2之间。水平栅极线HGL可以与第一辅助栅极线BGL1和第二辅助栅极线BGL2一体地形成。水平栅极线HGL可以将从竖直栅极线VGL接收的栅极信号提供给第一辅助栅极线BGL1和第二辅助栅极线BGL2。水平栅极线HGL与第一辅助栅极线BGL1和第二辅助栅极线BGL2一体地形成，使得接触孔的数量可以减少，并且栅极信号可以容易地提供给第一辅助栅极线BGL1和第二辅助栅极线BGL2。
第n水平栅极线HGLn可以设置在第二金属层GTL中。第n水平栅极线HGLn可以设置在第二像素SP2的像素电路的下侧上。第n水平栅极线HGLn可以通过接触部分MDC连接到第n竖直栅极线VGLn。接触部分MDC可以对应于第n水平栅极线HGLn插入到第六接触孔CNT6中以与第n竖直栅极线VGLn接触的部分。第n水平栅极线HGLn可以将从第n竖直栅极线VGLn接收的栅极信号提供给第一辅助栅极线BGL1和第二辅助栅极线BGL2。
第一辅助栅极线BGL1和第二辅助栅极线BGL2可以设置在第二金属层GTL中。第一辅助栅极线BGL1和第二辅助栅极线BGL2可以与第n水平栅极线HGLn一体地形成。第一辅助栅极线BGL1和第二辅助栅极线BGL2中的每个可以在第二方向(Y轴方向)上从第n水平栅极线HGLn延伸。第一辅助栅极线BGL1可以设置在第一像素SP1、第二像素SP2和第三像素SP3的像素电路的另一侧或右侧上。第一辅助栅极线BGL1可以将从第n水平栅极线HGLn接收的栅极信号提供给第一像素SP1、第二像素SP2和第三像素SP3的第二晶体管ST2。第二辅助栅极线BGL2可以设置在初始化电压线VIL和第一电压线VDL之间。第二辅助栅极线BGL2可以将从第n水平栅极线HGLn接收的栅极信号提供给第一像素SP1、第二像素SP2和第三像素SP3的第三晶体管ST3。
覆盖图案CPT可以设置在第三电极层SDL中。覆盖图案CPT可以设置在多个竖直栅极线VGL和多个水平栅极线HGL之间的交叉点上。覆盖图案CPT可以设置在多个接触部分MDC和多个非接触部分NMC上。例如，设置在第n竖直栅极线VGLn和第n水平栅极线HGLn之间的交叉点上的覆盖图案CPT可以设置在第二电压线VSL和与第n竖直栅极线VGLn连接的第二辅助电极AUE2之间。设置在第n+1竖直栅极线VGLn+1和第n水平栅极线HGLn之间的交叉点上的覆盖图案CPT可以设置在第二电压线VSL和与第n+1竖直栅极线VGLn+1连接的第二辅助电极AUE2之间。覆盖图案CPT可以被浮置，但不限于此。覆盖图案CPT可以反射入射光中的至少一部分。当覆盖图案CPT不存在时，接触部分MDC和非接触部分NMC在光学检查中可能被识别为彼此不同。在图2中，多个接触部分MDC可以在第一显示区域DA1、第二显示区域DA2和第三显示区域DA3中的每个中沿着第一方向(X轴方向)和与第二方向(Y轴方向)相反的方向之间的斜线方向布置，并且单位像素区域可以根据接触部分MDC的位置而具有不同的形状。单位像素区域可以包括几个像素区域，但不限于此。因此，覆盖图案CPT设置在多个接触部分MDC和多个非接触部分NMC上，使得多个单位像素区域在光学检查中可以被识别为彼此相同。显示装置可以确保通过光学检查的可靠性。
图19是示出根据又一实施方式的显示装置中的显示区域的一部分的平面图，图20和图21是示出图19的区域A3中的薄膜晶体管层的放大图，以及图22是沿着图19的线VIII-VIII'截取的剖视图。图19至图22的显示装置在覆盖图案CPT的配置方面与图15至图18的显示装置不同，并且将简要描述与以上描述的配置相同的配置或将省略对其的描述。
参考图19至图22，第n水平栅极线HGLn可以设置在第二金属层GTL中。第n水平栅极线HGLn可以设置在第二像素SP2的像素电路的下侧上。第n水平栅极线HGLn可以通过接触部分MDC连接到第n竖直栅极线VGLn。接触部分MDC可以对应于第n水平栅极线HGLn插入到第六接触孔CNT6中以与第n竖直栅极线VGLn接触的部分。第一辅助栅极线BGL1和第二辅助栅极线BGL2可以与第n水平栅极线HGLn一体地形成。第n水平栅极线HGLn可以将从第n竖直栅极线VGLn接收的栅极信号提供给第一辅助栅极线BGL1和第二辅助栅极线BGL2。
第二电压线VSL可以设置在第三金属层SDL中。第二电压线VSL可以设置在第n水平栅极线HGLn的下侧上。第二电压线VSL可以将从竖直电压线VVSL接收的低电势电压提供给第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三电极RME3。例如，第二电压线VSL可以通过第四十接触孔CNT40连接到第一像素SP1的第三电极RME3。第二电压线VSL可以通过第四十一接触孔CNT41连接到第二像素SP2的第三电极RME3。第二电压线VSL可以通过第四十二接触孔CNT42连接到第三像素SP3的第三电极RME3。这里，第一像素SP1、第二像素SP2和第三像素SP3中的每个的第三电极RME3可以设置在第四电极层RML中，并且第四十接触孔CNT40、第四十一接触孔CNT41和第四十二接触孔CNT42可以形成为穿透过孔层VIA。
第二电压线VSL可以包括覆盖图案CPT。覆盖图案CPT可以在第二方向(Y轴方向)上从第二电压线VSL突出。覆盖图案CPT可以设置在多个竖直栅极线VGL和多个水平栅极线HGL之间的交叉点上。覆盖图案CPT可以设置在多个接触部分MDC和多个非接触部分NMC上。例如，设置在第n竖直栅极线VGLn和第n水平栅极线HGLn之间的交叉点上的覆盖图案CPT可以向第二电压线VSL的上侧突出。覆盖图案CPT可以反射入射光中的至少一部分。
当覆盖图案CPT不存在时，接触部分MDC和非接触部分NMC在光学检查中可能被识别为彼此不同。在图2中，多个接触部分MDC可以在第一显示区域DA1、第二显示区域DA2和第三显示区域DA3中的每个中沿着第一方向(X轴方向)和与第二方向(Y轴方向)相反的方向之间的斜线方向布置，并且单位像素区域可以根据接触部分MDC的位置而具有不同的形状。单位像素区域可以包括几个像素区域，但不限于此。因此，覆盖图案CPT设置在多个接触部分MDC和多个非接触部分NMC上，使得多个单位像素区域在光学检查中可以被识别为彼此相同。显示装置可以确保通过光学检查的可靠性。覆盖图案CPT与第二电压线VSL一体地形成，从而可以防止静电的产生，并且可以防止覆盖图案CPT丢失或分离的可能性。
已经参考上述附图描述了本发明的实施方式，但是本发明所属领域的普通技术人员可以理解，本发明可以在不改变其技术思想或必要特征的情况下以其它具体形式来实施。因此，上述实施方式应该被理解为在所有方面都是示例性的而不是限制性的。

Claims (20)

1.显示装置，包括：
衬底；
多个数据线，设置在所述衬底上并且在第一方向上延伸；
多个第一栅极线，与所述多个数据线设置在相同的层中并且在所述第一方向上延伸；
多个第二栅极线，设置在所述多个第一栅极线上并且在与所述第一方向交叉的第二方向上延伸；以及
多个覆盖图案，设置在所述多个第二栅极线上并且被浮置，所述多个覆盖图案覆盖所述多个第一栅极线和所述多个第二栅极线之间的交叉点。
2.根据权利要求1所述的显示装置，其中，所述多个覆盖图案具有在所述第一方向和所述第二方向上彼此间隔开的岛的形状。
3.根据权利要求1所述的显示装置，其中，所述多个第二栅极线中的每个通过接触部分连接到所述多个第一栅极线中的相应第一栅极线，并且通过非接触部分与其它第一栅极线绝缘，以及
所述多个覆盖图案在厚度方向上与所述接触部分和所述非接触部分重叠。
4.根据权利要求1所述的显示装置，还包括设置在所述多个第一栅极线和所述多个第二栅极线之间的层中的栅电极。
5.根据权利要求4所述的显示装置，还包括第一电极和第二电极，所述第一电极和所述第二电极与所述覆盖图案设置在相同的层中并且所述第一电极和所述第二电极在所述第一方向上平行地延伸。
6.根据权利要求5所述的显示装置，其中，所述第一电极和所述第二电极在平面图中与所述多个第一栅极线间隔开。
7.根据权利要求5所述的显示装置，还包括多个第一发光元件，所述多个第一发光元件在所述第一电极和所述第二电极之间沿着所述第一方向对准。
8.根据权利要求7所述的显示装置，还包括：
第一接触电极，连接在所述多个第一发光元件的一端和所述第一电极之间；以及
第二接触电极，连接在所述多个第一发光元件的另一端和所述第二电极之间。
9.根据权利要求1所述的显示装置，还包括与所述多个第二栅极线设置在相同的层中的栅电极。
10.根据权利要求9所述的显示装置，还包括第一电极和第二电极，所述第一电极和所述第二电极设置在所述多个覆盖图案上并且在所述第一方向上平行地延伸。
11.根据权利要求1所述的显示装置，还包括：
多个像素的像素电路，连接到所述多个数据线中的每个以及所述多个第二栅极线中的每个；以及
第一电压线、初始化电压线和第一发光元件，连接到所述像素电路。
12.根据权利要求11所述的显示装置，其中，所述像素电路中的每个包括：
第一晶体管，连接在所述第一电压线和所述第一发光元件之间，并且向所述第一发光元件提供驱动电流；
第二晶体管，基于所述多个第二栅极线的栅极信号将所述数据线连接到第一节点，所述第一节点是所述第一晶体管的栅电极；以及
第三晶体管，基于所述栅极信号将所述初始化电压线连接到第二节点，所述第二节点是所述第一晶体管的源电极。
13.显示装置，包括：
衬底；
多个数据线，设置在所述衬底上并且在第一方向上延伸；
多个第一栅极线，与所述多个数据线设置在相同的层中并且在所述第一方向上延伸；
多个第二栅极线，设置在所述多个第一栅极线上并且在与所述第一方向交叉的第二方向上延伸；
第一电极和第二电极，设置在所述多个第二栅极线上并且在所述第一方向上平行地延伸；以及
多个第一发光元件，在所述第一电极和所述第二电极之间沿着所述第一方向对准，
其中，所述第一电极和所述第二电极中的至少一个包括覆盖所述多个第一栅极线和所述多个第二栅极线之间的交叉点的多个覆盖图案。
14.根据权利要求13所述的显示装置，其中，所述覆盖图案在所述第二方向上从所述第一电极或所述第二电极突出。
15.根据权利要求13所述的显示装置，其中，所述多个第二栅极线中的每个通过接触部分连接到所述多个第一栅极线中的相应第一栅极线，并且通过非接触部分与其它第一栅极线绝缘，以及
所述多个覆盖图案在厚度方向上与所述接触部分和所述非接触部分重叠。
16.根据权利要求13所述的显示装置，其中，所述第一电极或所述第二电极的除了所述覆盖图案之外的部分在平面图中与所述多个第一栅极线间隔开。
17.根据权利要求13所述的显示装置，还包括设置在所述多个第一栅极线和所述多个第二栅极线之间的层中的栅电极。
18.显示装置，包括：
衬底；
多个数据线，设置在所述衬底上并且在第一方向上延伸；
多个第一栅极线，与所述多个数据线设置在相同的层中并且在所述第一方向上延伸；
多个第二栅极线，设置在所述多个第一栅极线上并且在与所述第一方向交叉的第二方向上延伸；
多个电压线，设置在所述多个第二栅极线上并且在所述第二方向上延伸；
第一电极和第二电极，设置在所述多个电压线上并且在所述第一方向上平行地延伸；以及
多个第一发光元件，在所述第一电极和所述第二电极之间沿着所述第一方向对准，
其中，所述多个电压线包括覆盖所述多个第一栅极线和所述多个第二栅极线之间的交叉点的多个覆盖图案。
19.根据权利要求18所述的显示装置，其中，所述覆盖图案在所述第一方向上从所述电压线突出。
20.根据权利要求18所述的显示装置，其中，所述多个第二栅极线中的每个通过接触部分连接到所述多个第一栅极线中的相应第一栅极线，并且通过非接触部分与其它第一栅极线绝缘，以及
所述多个覆盖图案在厚度方向上与所述接触部分和所述非接触部分重叠。
CN202280052582.0A 2021-07-28 2022-07-25 显示装置 Pending CN117716499A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2021-0099028 2021-07-28
KR1020210099028A KR20230017947A (ko) 2021-07-28 2021-07-28 표시 장치
PCT/KR2022/010874 WO2023008857A1 (ko) 2021-07-28 2022-07-25 표시 장치

Publications (1)

Publication Number Publication Date
CN117716499A true CN117716499A (zh) 2024-03-15

Family

ID=85038442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280052582.0A Pending CN117716499A (zh) 2021-07-28 2022-07-25 显示装置

Country Status (4)

Country Link
US (1) US20230033341A1 (zh)
KR (1) KR20230017947A (zh)
CN (1) CN117716499A (zh)
WO (1) WO2023008857A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102585766B1 (ko) * 2016-11-30 2023-10-06 엘지디스플레이 주식회사 표시장치
KR102090154B1 (ko) * 2018-11-05 2020-03-17 주식회사 제이마이크로 수동 매트릭스형 투명 led 기판 및 그 제조 방법
KR102602527B1 (ko) * 2019-01-15 2023-11-15 삼성디스플레이 주식회사 표시 장치
KR20200109436A (ko) * 2019-03-12 2020-09-23 삼성디스플레이 주식회사 전자 패널

Also Published As

Publication number Publication date
KR20230017947A (ko) 2023-02-07
WO2023008857A1 (ko) 2023-02-02
US20230033341A1 (en) 2023-02-02

Similar Documents

Publication Publication Date Title
US10535317B2 (en) Shift register and display device including the same
US20070081117A1 (en) Display device and a circuit thereon
US7507997B2 (en) Organic light-emitting display
KR20110049094A (ko) 액정표시장치
US20210333841A1 (en) Display screen and display device
US8242675B2 (en) Display device
CN117716499A (zh) 显示装置
KR101712204B1 (ko) 표시장치 및 그 제조방법
CN219843923U (zh) 显示装置
US20230343913A1 (en) Display device
US20230137784A1 (en) Display device
KR20230077800A (ko) 표시 장치
US20240055562A1 (en) Display device
US20230268350A1 (en) Display device
US20050083475A1 (en) Liquid crystal display device
CN219658712U (zh) 显示装置
US20230378191A1 (en) Display device
US20230268282A1 (en) Flexible film and display device including the same
US20230246146A1 (en) Display device
US20240144883A1 (en) Display device
CN114758583A (zh) 显示装置
US20230207575A1 (en) Light emitting display apparatus
US20230261008A1 (en) Display device
KR102503746B1 (ko) 표시장치
CN117476703A (zh) 显示设备及制造其的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication