CN117476565A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN117476565A
CN117476565A CN202310574727.XA CN202310574727A CN117476565A CN 117476565 A CN117476565 A CN 117476565A CN 202310574727 A CN202310574727 A CN 202310574727A CN 117476565 A CN117476565 A CN 117476565A
Authority
CN
China
Prior art keywords
conductive structure
redistribution
top surface
redistribution substrate
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310574727.XA
Other languages
English (en)
Inventor
金东奎
金俊成
李贤锡
黄贤净
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117476565A publication Critical patent/CN117476565A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种半导体封装件，包括：第一重分布衬底；半导体芯片，其设置在第一重分布衬底的顶表面上；导电结构，其设置在第一重分布衬底的顶表面上并且与半导体芯片间隔开；模塑层，其设置在第一重分布衬底上并且覆盖半导体芯片的侧表面和导电结构的侧表面；以及第二重分布衬底，其位于模塑层和导电结构上。导电结构包括设置在第一重分布衬底上的第一导电结构，以及设置在第一导电结构的顶表面上的第二导电结构。第二重分布衬底包括绝缘层。第二导电结构的顶表面的至少一部分与第二重分布衬底的绝缘层直接接触。

Description

半导体封装件
相关申请的交叉引用
本申请要求于2022年7月28日在韩国知识产权局提交的韩国专利申请No.10-2022-0094034的优先权，该申请的公开以引用方式全文并入本文中。
技术领域
本公开涉及一种半导体封装件，更具体地，涉及一种包括重分布衬底的半导体封装件及制造该半导体封装件的方法。
背景技术
集成电路芯片可以被实现为能够应用于电子产品的半导体封装件。半导体芯片可以安装在印刷电路板上，并且可以通过接合线或凸块电连接至印刷电路板。随着电子工业的发展，已经研究了用于半导体封装件的可靠性改进、高集成密度和小型化的各种技术。
发明内容
一个或多个实施例提供了一种可以具有改进的耐久性和可靠性的半导体封装件。
另外，一个或多个实施例提供了一种能够提高效率并能够简化工艺的制造半导体封装件的方法。
根据示例实施例的一方面，一种半导体封装件包括：第一重分布衬底；半导体芯片，其设置在第一重分布衬底的顶表面上；导电结构，其设置在第一重分布衬底的顶表面上，并且与半导体芯片间隔开；
模塑层，其设置在第一重分布衬底上并且覆盖半导体芯片的侧表面和导电结构的侧表面；以及第二重分布衬底，其设置在模塑层和导电结构上，其中，导电结构包括第一导电结构，其设置在第一重分布衬底上，以及第二导电结构，其设置在第一导电结构的顶表面上，其中，第二重分布衬底包括绝缘层，并且其中，第二导电结构的顶表面的至少一部分与第二重分布衬底的绝缘层直接接触。
根据示例实施例的一方面，一种半导体封装件包括：第一重分布衬底；半导体芯片，其设置在第一重分布衬底的顶表面上；导电结构，其设置在第一重分布衬底的顶表面上，并且与半导体芯片间隔开；模塑层，其设置在第一重分布衬底上并且覆盖半导体芯片的侧表面和导电结构的侧表面；以及第二重分布衬底，其设置在模塑层和导电结构上，并且连接至导电结构，其中，导电结构包括：第一导电结构，其连接至第一重分布衬底；以及第二导电结构，其设置在第一导电结构上，其中，第二导电结构的顶表面与模塑层的顶表面共面。
根据示例实施例的一方面，一种半导体封装件包括：第一重分布衬底，其包括第一绝缘层和第一重分布图案；焊料球，其设置在第一重分布衬底的底表面上；半导体芯片，其设置在第一重分布衬底的顶表面上；导电结构，其位于第一重分布衬底上并且与半导体芯片横向地间隔开；种子图案，其设置在第一重分布衬底和导电结构之间；模塑层，其设置在第一重分布衬底上并覆盖半导体芯片，模塑层覆盖导电结构的侧表面，并且暴露导电结构的顶表面；以及第二重分布衬底，其设置在模塑层上，并且连接至导电结构，其中，第二重分布衬底包括第二绝缘层和第二重分布图案，其中，导电结构包括：第一导电结构，其设置在第一重分布衬底的顶表面上，以及第二导电结构，其覆盖第一导电结构的顶表面，其中，第二绝缘层包括光敏聚合物，其中，第二导电结构包括镍(Ni)，并且其中，第二绝缘层与第二导电结构的顶表面的至少一部分直接接触。
附图说明
从下面结合附图的示例实施例的描述中，上述和其它方面和特征将变得更加明显，在附图中：
图1是示出根据示例实施例的半导体封装件的截面图；
图2是图1的区域“I”的放大图；
图3是示出根据示例实施例的半导体封装件的截面图；
图4是图3的区域“II”的放大图；
图5是示出根据示例实施例的半导体封装件的截面图；
图6是图5的区域“III”的放大图；
图7是示出根据示例实施例的半导体封装件的截面图；
图8是示出根据示例实施例的半导体封装件的截面图；
图9是示出根据一些示例实施例的半导体封装件的截面图；
图10是示出根据示例实施例的半导体封装件的截面图；以及
图11至图24是示出根据示例实施例的制造半导体封装件的方法的截面图。
具体实施方式
将参照示出了示例实施例的附图更全面地描述示例实施例。在本文中描述的实施例作为示例被提供，因此，本公开不限于在本文中描述的实施例，并且可以以各种其它的形式被实现。在下面的描述中提供的每个示例实施例不排除与也在本文中提供的或未在本文中提供但与本公开一致的另一示例或另一示例实施例的一个或多个特征相关联。将要理解的是，当元件或层被称为在另一元件或层“上”、被称为“连接至”另一元件或层或被称为“耦接至”另一元件或层时，其可以直接在另一元件或层上、直接连接至另一元件或层或直接耦接至另一元件或层，或者可以存在中间元件或中间层。相比之下，当元件被称为“直接在”另一元件或层“上”、被称为“直接连接至”另一元件或层或被称为“直接耦接至”另一元件或层时，不存在中间元件或中间层。当诸如“……中的至少一个”的表述在元件列表之后时，该表述修饰整个元件列表，而不是修饰列表中的单个元件。例如，表述“a、b和c中的至少一个”应理解为只包括a、只包括b、只包括c、包括a和b两者、包括a和c两者、包括b和c两者、或者包括a和b和c全部。贯穿说明书，相同的参考标记或相同的参考标号可以表示相同的元件或组件。
图1是示出根据示例实施例的半导体封装件的截面图。图2是图1的区域“I”的放大图。
参照图1和图2，半导体封装件10可以包括第一重分布衬底100、半导体芯片200、导电结构300、模塑层400、焊料球500和第二重分布衬底600。在一些示例实施例中，半导体封装件10可以与下封装件相对应。
第一重分布衬底100可以包括第一绝缘层101、下凸块图案120、第一重分布图案130、第一种子图案135、第一种子焊盘155和第一重分布焊盘150。第一绝缘层101可以包括例如有机材料，诸如光可成像电介质(PID)材料。PID材料可以是光敏聚合物。例如，PID材料可以包括光敏聚酰亚胺、聚苯并恶唑、苯酚基聚合物和苯并环丁烯基聚合物中的至少一种。第一绝缘层101可以被设置有多个。在示例实施例中顺序地堆叠的第一绝缘层101的数量不受限制，并且可以是任意数量，诸如一个、两个、三个、四个或更多个。多个第一绝缘层101可以各自包括相同的材料，或者在示例实施例中，可以包括不同的材料，使得多个绝缘层101中的一些绝缘层101包括与其它绝缘层101不同的材料。彼此相邻的第一绝缘层101之间的界面可以被隐藏，使得其不可见或不被观察到。
下凸块图案120可以设置在第一绝缘层101中的最下面的一个中。下凸块图案120的底表面可以被最下面的第一绝缘层101暴露，使得它们不被最下面的第一绝缘层101覆盖。下凸块图案120可以用作焊料球500的焊盘。下凸块图案120可以彼此横向地间隔开，并且可以彼此电绝缘。可以理解的是，当两个组件被称为彼此横向地间隔开时，它们可以在与第一重分布衬底100的底表面平行的第一方向D1上彼此间隔开。在本文中使用的术语“横向或水平”可以指“平行于第一方向D1”。第一重分布衬底100的底表面可以包括最下面的第一绝缘层101的底表面101b和下凸块图案120的底表面。下凸块图案120可以包括金属材料(例如，铜)。
第一重分布图案130可以设置在下凸块图案120上，并且可以电连接至下凸块图案120。第一重分布图案130可以彼此横向地间隔开，并且可以彼此电分离。第一重分布图案130可以包括金属(例如，铜)。可以理解的是，当组件被称为电连接至第一重分布衬底100时，其可以电连接至第一重分布图案130中的一个。可以理解的是，当两个组件被称为彼此电连接时，它们可以彼此直接连接或者可以通过另一组件彼此间接连接。
第一重分布图案130中的每一个可以包括第一过孔件部分和第一互连件部分。第一过孔件部分可以设置在第一绝缘层101中相应的一个第一绝缘层101中。第一互连件部分可以设置在第一过孔件部分上，并且可以在其间不具有界面的情况下连接至第一过孔件部分。第一互连件部分的宽度可以大于第一过孔件部分的宽度。第一互连件部分可以延伸至相应的第一绝缘层101的顶表面上。在本说明书中，术语“过孔件”可以表示用于竖直连接的组件，并且术语“互连件”可以表示用于水平连接的组件。术语“竖直”可以表示“竖直于第一重分布衬底100的底表面”。换句话说，术语“竖直”可以表示“平行于第二方向D2并且垂直于第一重分布衬底100的底表面”。
第一重分布图案130可以包括顺序地堆叠的下重分布图案和上重分布图案。下重分布图案可以设置在相应的下凸块图案120上。上重分布图案可以设置在下重分布图案上并且可以连接至下重分布图案。堆叠在下凸块图案120和第一重分布焊盘150之间的第一重分布图案130的数量不限于在图1中示出的示例实施例，而在示例实施例中可以是任意数量。
第一种子图案135可以分别设置在第一重分布图案130的底表面上。例如，第一种子图案135中的每一个可以覆盖第一重分布图案130中相应的一个第一重分布图案130的第一过孔件部分的底表面和侧表面以及第一重分布图案130中相应的一个第一重分布图案130的第一互连件部分的底表面。在示例实施例中，第一种子图案135中的每一个可以不延伸至相应的第一重分布图案130的第一互连件部分的侧表面上。第一种子图案135可以包括与下凸块图案120和第一重分布图案130不同的材料。例如，第一种子图案135可以包括导电种子材料。导电种子材料可以包括铜、钛和/或它们的合金。第一种子图案135可以用作阻挡层，以防止包括在第一重分布图案130中的材料的扩散。
第一重分布焊盘150可以设置在第一重分布图案130上，并且可以连接至第一重分布图案130。第一重分布焊盘150可以彼此横向地间隔开。第一重分布焊盘150中的每一个可以通过下重分布图案和上重分布图案连接至相应的下凸块图案120。由于提供了第一重分布图案130，因此第一重分布焊盘150中的至少一个可以在方向D1上偏移，从而不与与其电连接的下凸块图案120竖直对齐。因此，在示例实施例中，可以更自由地设计第一重分布焊盘150的布置。
第一重分布焊盘150可以设置在第一绝缘层101中的最上面的一个中，并且可以延伸到最上面的第一绝缘层101的顶表面101u上。第一种子焊盘155可以分别设置在第一重分布焊盘150的底表面上。如图1所示，第一种子焊盘155可以分别设置在第一重分布图案130的上重分布图案与第一重分布焊盘150之间，并且可以在最上面的第一绝缘层101与第一重分布焊盘150之间延伸。第一种子焊盘155可以包括与第一重分布焊盘150不同的材料。第一种子焊盘155可以包括例如导电种子材料。
半导体封装件10还可以包括接合焊盘160。接合焊盘160可以设置在第一重分布焊盘150上。接合焊盘160可以设置在第一重分布焊盘150的顶表面上，以覆盖第一重分布焊盘150的顶表面。接合焊盘160可以彼此横向地间隔开。接合焊盘160中的每一个可以通过相应的第一重分布焊盘150和相应的第一重分布图案130连接至相应的下凸块图案120。接合焊盘160可以包括例如金(Au)。
焊料球500可以设置在第一重分布衬底100的底表面上。例如，焊料球500可以分别设置在下凸块图案120的底表面上，从而连接至下凸块图案120。焊料球500可以通过下凸块图案120电连接至第一重分布图案130。焊料球500可以彼此电分离。焊料球500可以包括焊料材料。例如，焊料材料可以包括锡、铋、铅、银或它们的合金。焊料球500可以包括信号焊料球、接地焊料球和电力焊料球。
半导体芯片200可以安装在第一重分布衬底100的顶表面上。当在平面图中查看时，半导体芯片200可以设置在第一重分布衬底100的中心区域上。半导体芯片200可以是例如逻辑芯片、缓冲器芯片或存储器芯片。例如，半导体芯片200可以是逻辑芯片。半导体芯片200可以包括ASIC芯片或应用处理器(AP)芯片。ASIC芯片可以包括专用集成电路(ASIC)。半导体芯片200可以包括中央处理单元(CPU)或图形处理单元(GPU)。
半导体芯片200可以具有彼此相对的顶表面和底表面。半导体芯片200的底表面可以面对第一重分布衬底100，并且可以是有源表面。半导体芯片200的顶表面可以是无源表面。例如，半导体芯片200可以包括半导体衬底、集成电路和芯片焊盘230。半导体衬底可以包括硅、锗和/或硅锗。半导体衬底可以是硅晶片。集成电路可以与半导体芯片200的底表面相邻。芯片焊盘230可以连接至集成电路。可以理解的是，当组件被称为电连接至半导体芯片200时，其可以通过半导体芯片200的芯片焊盘230电连接至半导体芯片200的集成电路。
半导体封装件10还可以包括凸块250。凸块250可以设置在第一重分布衬底100和半导体芯片200之间。例如，凸块250可以设置在相应的第一重分布焊盘150和芯片焊盘230之间，从而连接至相应的第一重分布焊盘150和芯片焊盘230。因此，半导体芯片200可以通过凸块250连接至第一重分布衬底100。凸块250可以包括焊料球。凸块250可以包括焊料材料。凸块250可以包括柱状图案，并且柱状图案可以包括诸如铜的金属。
半导体封装件10可以包括底部填充层410。底部填充层410可以设置在第一重分布衬底100和半导体芯片200之间的间隙区域中，以覆盖凸块250的侧表面。底部填充层410可以包括诸如环氧聚合物的绝缘聚合物。
导电结构300可以设置在第一重分布衬底100的顶表面101u上。当在平面图中查看时，导电结构300可以设置在第一重分布衬底100的边缘区域上。当从平面图中查看时，第一重分布衬底100的边缘区域可以设置在第一重分布衬底100的中心区域和第一重分布衬底100的侧表面之间。当在平面图中查看时，第一重分布衬底100的边缘区域可以包围中心区域。
导电结构300可以与半导体芯片200横向地间隔开。导电结构300可以彼此横向地间隔开。导电结构300可以分别设置在第一重分布焊盘150中的相应的第一重分布焊盘150上，并且可以分别连接至相应的第一重分布焊盘150。因此，导电结构300可以连接至第一重分布衬底100。导电结构300可以通过第一重分布衬底100电连接至焊料球500和/或半导体芯片200。导电结构300中的每一个可以在第一方向D1上具有第一宽度W1。
导电结构300中的每一个可以包括种子图案310、第一导电结构320以及第二导电结构330。可以存在彼此横向地间隔开的多个第一导电结构320，以及彼此横向地间隔开的多个第二导电结构330。
第一导电结构320可以设置在相应的第一重分布焊盘150上，从而连接至相应的第一重分布焊盘150。第一导电结构320可以通过第一重分布衬底100电连接至焊料球500和半导体芯片200中的一个。第一导电结构320可以是具有基本上为圆柱形状的金属柱。例如，第一导电结构320的顶表面320u可以是平坦的。此外，例如，第一导电结构320可以包括诸如铜(Cu)的金属。导电结构300的第一导电结构320在第一方向D1上的宽度可以基本上等于导电结构300的第一宽度W1。第一导电结构320可以在垂直于第一重分布衬底100的顶表面101u的第二方向D2上具有第一高度H1。
第二导电结构330可以设置在第一导电结构320上并且可以电连接至第一导电结构320。第二导电结构330的底表面可以与第一导电结构320的顶表面320u直接接触。第二导电结构330可以覆盖第一导电结构320的顶表面320u。第二导电结构330可以在第二方向D2上具有第二高度H2。第二高度H2可以小于第一高度H1。在示例实施例中，第二高度H2可以在10μm至30μm的范围中。第二导电结构330在第一方向D1上的宽度可以基本上等于导电结构300的第一宽度W1。第二导电结构330可以包括与第一导电结构320的材料不同的材料。第二导电结构330可以包括镍(Ni)。
种子图案310可以设置在第一重分布衬底100与第一导电结构320之间，并且可以连接至第一导电结构320和第一重分布焊盘150。第一导电结构320可以覆盖种子图案310的顶表面310u。种子图案310在第一方向D1上的宽度可以基本上等于导电结构300的第一宽度W1。种子图案310可以包括与第一重分布焊盘150和第一导电结构320不同的材料。例如，种子图案310可以包括导电种子材料。
模塑层400可以设置在第一重分布衬底100的顶表面上，以覆盖半导体芯片200的顶表面和侧表面以及导电结构300的侧表面。模塑层400的顶表面400u可以在第一方向D1上与导电结构300的顶表面(即，第二导电结构330的顶表面330u)对齐。第二导电结构330的顶表面330u可以与模塑层400的顶表面400u共面。例如，模塑层400的顶表面400u可以位于与第二导电结构330的顶表面330u基本上相同的水平处。模塑层400可以包括诸如环氧模塑化合物(EMC)的绝缘聚合物。模塑层400可以包括与底部填充层410的绝缘聚合物不同的绝缘聚合物。在示例实施例中，底部填充层410可以被省略，并且模塑层400还可以延伸至第一重分布衬底100与半导体芯片200之间的间隙区域中。
第二重分布衬底600可以设置在模塑层400和导电结构300上，并且可以电连接至导电结构300。例如，第二重分布衬底600可以设置在半导体芯片200上，并且可以与半导体芯片200的顶表面间隔开。模塑层400可以填充半导体芯片200的顶表面与第二重分布衬底600之间的间隙。
第二重分布衬底600可以包括第二绝缘层601、第二重分布图案630、第二种子图案635和第二重分布焊盘650。第二绝缘层601可以包括多个第二绝缘层601。多个第二绝缘层601可以堆叠在模塑层400上。第二绝缘层601中的每一个可以包括光可成像电介质(PID)材料。在示例实施例中，第二绝缘层601都可以包括相同的材料，或者一些第二绝缘层601可以包括与其它第二绝缘层601不同的材料。彼此相邻的第二绝缘层601之间的界面可以不可见或不被观察到。第二绝缘层601的数量可以被各种改变。
第二重分布图案630可以设置在导电结构300上。第二重分布图案630可以彼此横向地间隔开，并且可以彼此电分离。第二重分布图案630中的每一个可以包括第二过孔件部分和第二互连件部分。第二过孔件部分可以设置在第二绝缘层601中相应的一个第二绝缘层601中。最下面的第二重分布图案630中的每一个的第二过孔件部分可以设置在相应的第二导电结构330的顶表面330u上。第二互连件部分可以设置在第二过孔件部分上，并且可以在其间不存在节点的情况下连接至第二过孔件部分。第二重分布图案630中的每一个的第二互连件部分可以延伸至相应的第二绝缘层601的顶表面上。第二重分布图案630可以包括诸如铜的金属。
第二种子图案635可以分别设置在第二重分布图案630的底表面上。例如，第二种子图案635中的每一个可以设置在相应的第二重分布图案630的第二过孔件部分的底表面和侧表面上，并且可以延伸至相应的第二重分布图案630的第二互连件部分的底表面上。第二种子图案635中的每一个可以包括与导电结构300和第二重分布图案630不同的材料。例如，第二种子图案635可以包括导电种子材料。第二种子图案635可以用作阻挡层，以防止包括在第二重分布图案630中的材料的扩散。
第二重分布焊盘650中的每一个可以设置在相应的第二重分布图案630上，并且可以连接至相应的第二重分布图案630。第二重分布焊盘650可以彼此横向地间隔开。由于提供了第二重分布图案630，因此第二重分布焊盘650中的至少一个可以相对于与其电连接的导电结构300在第一方向D1上偏移，从而不和与其电连接的导电结构300竖直地对齐。因此，根据示例实施例，可以自由地设计第二重分布焊盘650的布置。
第二重分布焊盘650中的每一个的下部可以设置在最上面的第二绝缘层601中。第二重分布焊盘650中的每一个的上部可以延伸至最上面的第二绝缘层601的顶表面上。例如，第二重分布焊盘650可以包括诸如铜的金属。
第二重分布衬底600还可以包括第二种子焊盘655。第二种子焊盘655可以分别设置在最上面的第二重分布图案630和第二重分布焊盘650之间。第二种子焊盘655可以包括导电种子材料。
在下文中，将参照图2更详细地描述导电结构300。为了解释的方便和便利，将描述单个导电结构300。第二导电结构330的顶表面330u的至少一部分可以与第二绝缘层601的底表面601b直接接触。第一导电结构320的顶表面320u可以与第二绝缘层601间隔开并且不与第二绝缘层601接触。第二种子图案635的一部分可以与第二导电结构330的顶表面330u接触。第二导电结构330的顶表面330u的与第二种子图案635接触的一部分可以在第一方向D1上具有第二宽度W2。第二宽度W2可以小于导电结构300的第一宽度W1。当在平面图中查看时，诸如当在从方向D2的平面图中查看时，种子图案310、第一导电结构320和第二导电结构330可以彼此重叠。模塑层400可以暴露第二导电结构330的顶表面330u。
由于第一导电结构320的顶表面320u被第二导电结构330覆盖，因此第一导电结构320可以与第二绝缘层601间隔开并且不与第二绝缘层601接触，并且因此可以防止第二绝缘层601和第一导电结构320之间的反应。另外，可以防止在第二重分布衬底600和导电结构300的连接部分处出现裂纹。因此，可以改进导电结构300的耐久性和可靠性。因此，可以提供具有改进的耐久性和可靠性的半导体封装件10的示例实施例。
图3是示出根据示例实施例的半导体封装件的截面图。图4是图3的区域“I I”的放大图，在下文中，为了解释的容易和便利，将省略对与上面参照图1和图2所述的相同的技术特征的描述，并且将主要描述本示例实施例与图1和图2的上述示例实施例之间的差别。与上述示例实施例中相同或相似的组件可以由相同的参考标记或标号指示。
参照图3和图4，半导体封装件10A可以包括第一重分布衬底100、半导体芯片200、导电结构300、模塑层400、焊料球500和第二重分布衬底600。半导体封装件10A可以是下封装件。
第一导电结构320的顶表面320u相对于第一重分布衬底100的顶表面101u可以是凸面。换句话说，第一导电结构320在第二方向D2上的高度可以朝向第一导电结构320的中心而增加。第二导电结构330可以覆盖第一导电结构320的凸形顶表面320u。
图5是示出根据示例实施例的半导体封装件的截面图。图6是图5的区域“III”的放大图。在下文中，为了解释的容易和便利，将省略对与上面参照图1和图2所述的相同的技术特征的描述，并且将主要描述本示例实施例与图1和图2的上述示例实施例之间的差别。与上述示例实施例中相同或相似的组件可以由相同的参考标记或标号指示。
参照图5和图6，半导体封装件10B可以包括第一重分布衬底100、半导体芯片200、导电结构300、模塑层400、焊料球500和第二重分布衬底600。半导体封装件10B可以是下封装件。
第一导电结构320的顶表面320u相对于第一重分布衬底100的顶表面101u可以是凹面。换句话说，第一导电结构320在第二方向D2上的高度可以朝向第一导电结构320的中心而减小。第二导电结构330可以覆盖第一导电结构320的凹形顶表面320u。
图7是示出根据示例实施例的半导体封装件的截面图。在下文中，为了解释的方便和便利，将省略对与上面参照图1和图2所述的相同的技术特征的描述，并且将主要描述本示例实施例与图1和图2的上述示例实施例之间的差别。与上述示例实施例中相同或相似的组件可以由相同的参考标记或标号指示。
参照图7，半导体封装件20可以包括第一重分布衬底100’、焊料球500、半导体芯片200、导电结构300、模塑层400以及第二重分布衬底600。然而，半导体封装件20可以不包括参照图1和图2描述的凸块250和底部填充层410。
第一重分布衬底100’可以包括第一绝缘层101、第一重分布图案130、第一种子图案135、第一种子焊盘155以及第一重分布焊盘150。然而，在示例实施例中，第一重分布衬底100’可以不包括参照图1和图2描述的下凸块图案120。第一重分布衬底100’可以与半导体芯片200和模塑层400直接接触。例如，最上面的第一绝缘层101可以与半导体芯片200的底表面和模塑层400的底表面直接接触。第一种子图案135可以分别设置在第一重分布图案130的顶表面上。最上面的第一绝缘层101中的第一种子图案135中的每一个可以直接连接至芯片焊盘230或种子图案310。最上面的第一重分布图案130中的每一个的第一过孔件部分可以与芯片焊盘230或导电结构300竖直地重叠。
第一种子焊盘155可以分别设置在第一重分布焊盘150的顶表面上。第一重分布焊盘150可以用作焊料球500的焊盘。例如，焊料球500可以分别设置在第一重分布焊盘150的底表面上。
可以通过芯片优先工艺来制造半导体封装件20，但是本发明构思的示例实施例不限于此。
图8是示出根据示例实施例的半导体封装件的截面图。在下文中，为了解释的方便和便利，将省略对与上面参照图1和图2所述的相同的技术特征的描述，并且将主要描述本示例实施例与图1和图2的上述示例实施例之间的差别。与上述示例实施例中相同或相似的组件可以由相同的参考标记或标号指示。
请参照图8，半导体封装件10C可以包括第一重分布衬底100、焊料球500、半导体芯片200、导电结构300、模塑层400和第二重分布衬底600。半导体封装件10C可以是下封装件。
在示例实施例中，模塑层400可以不覆盖半导体芯片200的顶表面。模塑层400的顶表面可以在第一方向D1上与半导体芯片200的顶表面和第二导电结构330的顶表面对齐。半导体芯片200的顶表面可以与第二重分布衬底600直接接触。换句话说，第二重分布衬底600的最下面的第二绝缘层601的底表面可以与半导体芯片200的顶表面接触。
图9是示出根据示例实施例的半导体封装件的截面图。在下文中，为了解释的方便和便利，将省略对与上面参照图1和图2所述的相同的技术特征的描述，并且将主要描述本示例实施例与图1和图2的上述示例实施例之间的差别。与上述示例实施例中相同或相似的组件可以由相同的参考标记或标号指示。
参照图9，半导体封装件1可以包括在图1和图2的实施例中描述的用作下封装件的半导体封装件10、上封装件30和连接焊料800。用作下封装件的半导体封装件10可以包括第一重分布衬底100、焊料球500、半导体芯片200、模塑层400、导电结构300和第二重分布衬底600。在示例实施例中，下封装件可以与图3和图4的半导体封装件10A或图5和图6的半导体封装件10B基本上相同。
上封装件30可以包括上衬底700、上半导体芯片720和上模塑层740。上衬底700可以设置在第二重分布衬底600的顶表面上，并且可以与第二重分布衬底600的顶表面间隔开。上衬底700可以是印刷电路板(PCB)或重分布层。第一金属焊盘701和第二金属焊盘702可以分别设置在上衬底700的底表面和顶表面上。金属线705可以设置在上衬底700中，以连接至第一金属焊盘701和第二金属焊盘702。
上半导体芯片720可以安装在上衬底700上。上半导体芯片720的类型可以与半导体芯片200的类型不同。例如，上半导体芯片720可以是存储器芯片，而半导体芯片200可以是逻辑芯片。上凸块750可以设置在上衬底700和上半导体芯片720之间。上凸块750可以分别连接至第二金属焊盘702和上半导体芯片720的芯片焊盘730。上凸块750可以包括焊料球。尽管未在附图中示出，但是在示例实施例中，上凸块750可以包括柱状图案。上半导体芯片720可以通过第二重分布衬底600和导电结构300连接至半导体芯片200和/或焊料球500。
上模塑层740可以设置在上衬底700上以覆盖上半导体芯片720。上模塑层740可以暴露上半导体芯片720的顶表面。在图9所示的示例实施例中，上模塑层740不覆盖上半导体芯片720的顶表面。然而，示例实施例不限于此，并且上模塑层740还可以覆盖上半导体芯片720的顶表面。上模塑层740可以包括诸如环氧模塑化合物的绝缘聚合物。
连接焊料800可以设置在第二重分布衬底600和上衬底700之间，以连接至第二重分布焊盘650和第一金属焊盘701。连接焊料800可以包括焊料材料。尽管未在附图中示出，但是连接焊料800还可以包括金属柱状图案，但是本发明构思的示例实施例不限于此。
上封装件30还可以包括散热结构790。散热结构790可以设置在上半导体芯片720的顶表面和上模塑层740的顶表面上。在示例实施例中，散热结构790还可以延伸至上模塑层740的侧表面上。散热结构790可以包括散热器、散热片或热界面材料(TIM)层。例如，散热结构790可以包括金属。
图10是示出根据示例实施例的半导体封装件的截面图。在下文中，为了解释的方便和便利，将省略对与上面参照图9所述的相同的技术特征的描述，并且将主要描述本示例实施例与图9的上述示例实施例之间的差别。与上述示例实施例中相同或相似的组件可以由相同的参考标记或标号指示。
参照图10，半导体封装件2可以包括在图7的示例实施例中描述的用作下封装件的半导体封装件20、上封装件30和连接焊料800。用作下封装件的半导体封装件20可以包括第一重分布衬底100’、焊料球500、半导体芯片200、模塑层400、导电结构300和第二重分布衬底600。然而，半导体封装件2可以不包括图9的凸块250和底部填充层410。
图11至图24是示出根据示例实施例的制造半导体封装件的方法的截面图。在下文中，为了解释的方便和便利，将省略对与上述相同的技术特征的描述。
参照图11，可以在载体衬底900上形成下凸块图案120、第一绝缘层101、第一种子图案135和第一重分布图案130。
在一些示例实施例中，可以通过电镀工艺在载体衬底900上形成下凸块图案120。可以在载体衬底900上形成第一绝缘层101以覆盖下凸块图案120的侧表面和顶表面。可以在第一绝缘层101中形成第一开口109以暴露下凸块图案120。
形成第一种子图案135和第一重分布图案130可以包括在第一开口109中和在第一绝缘层101的顶表面上形成第一种子层(未示出)，在第一种子层上形成抗蚀剂图案(未示出)，使用第一种子层作为电极执行电镀工艺，去除抗蚀剂图案以暴露第一种子层的一部分，以及蚀刻第一种子层的暴露部分。
可以通过电镀工艺在第一开口109和抗蚀剂图案的下部中形成第一重分布图案130。第一重分布图案130中的每一个可以包括第一过孔件部分和第一互连件部分。可以在相应的第一开口109中形成第一过孔件部分，并且可以在第一过孔件部分和第一绝缘层101上形成第一互连件部分。通过蚀刻第一种子层，可以分别在第一重分布图案130的底表面上形成第一种子图案135。
参照图12，可以重复地执行形成第一绝缘层101的工艺、形成第一种子图案135的工艺和形成第一重分布图案130的工艺。因此，可以形成堆叠的第一绝缘层101和堆叠的第一重分布图案130。在形成最上面的第一绝缘层101之后，可以在最上面的第一绝缘层101中形成第一开口109，以暴露第一重分布图案130。
参照图13，可以在最上面的第一绝缘层101的顶表面上和在第一开口109中形成第一种子焊盘层155Z。第一种子焊盘层155Z可以完全覆盖最上面的第一绝缘层101的顶表面和第一重分布图案130的暴露的部分。
参照图14，可以在第一种子焊盘层155Z的顶表面上形成第一抗蚀剂图案910。第一抗蚀剂图案910可以包括光致抗蚀剂材料。可以通过曝光工艺和显影工艺对第一抗蚀剂图案910进行图案化。可以在第一抗蚀剂图案910中形成第二开口919。第二开口919可以暴露第一种子焊盘层155Z。
参照图15，可以分别在第二开口919中形成第一重分布焊盘150，并且第一重分布焊盘150可以连接至第一重分布图案130。可以通过使用第一种子焊盘层155Z作为电极的电镀工艺来执行第一重分布焊盘150的形成。因此，可以制造第一重分布衬底100。
可以在第一重分布焊盘150上形成接合焊盘160。可以在第二开口919中形成接合焊盘160。在形成接合焊盘160之后，可以去除第一抗蚀剂图案910。
参照图16，可以在第一重分布衬底100的顶表面上形成导电种子层310Z，以覆盖接合焊盘160以及第一种子焊盘层155Z。例如，导电种子层310Z可以覆盖最上面的第一绝缘层101上的接合焊盘160的侧表面和顶表面、第一重分布焊盘150的侧表面以及第一种子焊盘层155Z的顶表面。
参照图17，可以在导电种子层310Z的顶表面上形成第二抗蚀剂图案920。第二抗蚀剂图案920可以包括光致抗蚀剂材料。可以通过曝光工艺和显影工艺来对第二抗蚀剂图案920进行图案化。可以在第二抗蚀剂图案920中形成第三开口929。第三开口929可以暴露导电种子层310Z。第三开口929中的每一个可以具有均匀的宽度。例如，第三开口929中的每一个的上部的宽度可以基本上等于第三开口929中的每一个的下部的宽度。
参照图18，可以在第三开口929中和在导电种子层310Z上形成第一导电结构320。形成第一导电结构320可以包括使用导电种子层310Z作为电极来执行电镀工艺。第一导电结构320中的每一个的顶表面320u可以位于低于第二抗蚀剂图案920的顶表面的水平处。可以在第一导电结构320延伸至第二抗蚀剂图案920的顶表面上之前完成电镀工艺。取决于通过电镀工艺生长的第一导电结构320，第一导电结构320的顶表面320u可以具有平坦形状、拱形形状或碟形形状。这些形状中的每一个可以与参照图1和图2、图3和图4或图5和图6描述的半导体封装件的第一导电结构320的形状相对应。
可以在第三开口929中和在第一导电结构320上形成第二导电结构330。形成第二导电结构330可以包括执行电镀工艺。第二导电结构330中的每一个的顶表面330u可以位于低于第二抗蚀剂图案920的顶表面的水平处。可以在第二导电结构330延伸至第二抗蚀剂图案920的顶表面上之前完成电镀工艺。
参照图19，可以去除第二抗蚀剂图案920。在去除第二抗蚀剂图案920之后，可以形成种子图案310和第一种子焊盘155。形成种子图案310可以包括蚀刻导电种子层310Z。形成第一种子焊盘155可以包括蚀刻第一种子焊盘层155Z。因此，可以制造导电结构300。
参照图20，可以在第一重分布衬底100的顶表面上安装半导体芯片200。安装半导体芯片200可以包括在第一重分布衬底100和半导体芯片200之间形成凸块250。凸块250可以连接至第一重分布焊盘150和半导体芯片200的芯片焊盘230。在第一重分布衬底100与半导体芯片200之间可以形成底部填充层410。
参照图21，可以在第一重分布衬底100的顶表面上形成膜塑层400，以覆盖半导体芯片200和导电结构300。模塑层400的顶表面可以位于高于半导体芯片200的顶表面和第二导电结构330的顶表面330u的水平处。
参照图22，可以对模塑层400执行研磨工艺以暴露第二导电结构330。例如，可以通过化学机械抛光(CMP)工艺来执行研磨工艺。在暴露第二导电结构330的顶表面330u之后，还可以对暴露的第二导电结构330执行研磨工艺。因此，还可以去除第二导电结构330中的每一个的一部分。第二导电结构330的顶表面330u可以是平坦的。模塑层400的顶表面400u可以与导电结构300的顶表面330u共面。例如，可以在暴露半导体芯片200的顶表面之前完成研磨工艺。模塑层400可以覆盖半导体芯片200的顶表面。
参照图23，可以在模塑层400和导电结构300上形成第二重分布衬底600。在一些示例实施例中，可以在模塑层400的顶表面上形成第二绝缘层601。第二绝缘层601可以覆盖第二导电结构330中的每一个的顶表面330u的至少一部分。可以在第二绝缘层601中形成第四开口609，以暴露第二导电结构330的顶表面330u。
可以在第四开口609中和在第二绝缘层601的顶表面上共形地形成第二种子图案635。可以在第四开口609中和在第二绝缘层601的顶表面上形成第二重分布图案630，以覆盖第二种子图案635。
第二重分布图案630中的每一个可以包括第二过孔件部分和第二互连件部分。可以在相应的第四开口609中形成第二过孔件部分。可以在第二过孔件部分上形成第二互连件部分，并且第二互连件部分可以延伸至第二绝缘层601的顶表面上。形成第二种子图案635和第二重分布图案630的方法可以与图11中形成第一重分布图案130和第一种子图案135的方法相同或相似，可以重复地执行形成第二绝缘层601的工艺、形成第二种子图案635的工艺和形成第二重分布图案630的工艺。因此，可以形成多个堆叠的第二绝缘层601、多个堆叠的第二种子图案635和多个堆叠的第二重分布图案630。
可以在最上面的第二绝缘层601中和在最上面的第二绝缘层601的顶表面上形成第二重分布焊盘650。在形成第二重分布焊盘650之前可以形成第二种子焊盘655。可以通过使用第二种子焊盘655作为电极的电镀工艺形成第二重分布焊盘650。因此，可以制造第二重分布衬底600。第二重分布衬底600可以包括第二绝缘层601、第二种子图案635、第二重分布图案630、第二种子焊盘655和第二重分布焊盘650。
参照图24，可以去除载体衬底900，以暴露第一重分布衬底100的底表面。例如，可以暴露最下面的第一绝缘层101的底表面和下凸块图案120的底表面。
再次参照图1，可以分别在下凸块图案120的底表面上形成焊料球500，并且焊料球500可以分别连接至下凸块图案120。可以通过在上述实施例中描述的工艺来制造半导体封装件10。
由于在形成第一导电结构320之后立即形成第二导电结构330，因此在形成第一导电结构320之后可以不执行另外的湿法蚀刻工艺/另外的烘烤工艺。因此，可以提供能够提高效率并能够简化工艺的制造半导体封装件的方法。
根据示例实施例，可以在第一导电结构上设置包括镍(Ni)的第二导电结构，并且因此第一导电结构可以不与第二重分布衬底的第二绝缘层接触。因此，可以防止第二绝缘层和第一导电结构之间的反应，并且可以防止在第二重分布衬底与导电结构的连接部分处出现裂纹。因此，可以提供具有改进的耐久性和可靠性的半导体封装件。
根据示例实施例，当制造半导体封装件时，可以在形成第一导电结构之后立即形成第二导电结构，因此可以不执行另外的湿蚀刻工艺/另外的烘烤工艺。因此，可以提供能够提高效率并能够简化工艺的制造半导体封装件的方法。
尽管已经具体地示出和描述了示例实施例，但是将要理解的是，可以在不脱离所附权利要求的精神和范围的情况下，可以对示例实施例进行各种形式上和细节上的改变。

Claims (20)

1.一种半导体封装件，包括：
第一重分布衬底；
半导体芯片，其设置在所述第一重分布衬底的顶表面上；
导电结构，其设置在所述第一重分布衬底的顶表面上，并且与所述半导体芯片间隔开；
模塑层，其设置在所述第一重分布衬底上并且覆盖所述半导体芯片的侧表面和所述导电结构的侧表面；以及
第二重分布衬底，其设置在所述模塑层和所述导电结构上，
其中，所述导电结构包括：
第一导电结构，其设置在所述第一重分布衬底上；以及
第二导电结构，其设置在所述第一导电结构的顶表面上并且包括镍，
其中，所述第二重分布衬底包括绝缘层，并且
其中，所述第二导电结构的顶表面的至少一部分与所述第二重分布衬底的所述绝缘层直接接触。
2.根据权利要求1所述的半导体封装件，其中，所述模塑层的顶表面与所述第二导电结构的顶表面共面。
3.根据权利要求1所述的半导体封装件，其中，所述第二导电结构与所述第一导电结构直接接触，并且
其中，所述第二导电结构覆盖所述第一导电结构的顶表面。
4.根据权利要求1所述的半导体封装件，其中，当在平面图中查看时，所述第一导电结构与所述第二导电结构重叠。
5.根据权利要求1所述的半导体封装件，其中，所述第一导电结构具有第一高度，并且所述第二导电结构具有小于所述第一高度的第二高度。
6.根据权利要求5所述的半导体封装件，其中，所述第二高度在10μm至30μm的范围中。
7.根据权利要求1所述的半导体封装件，其中，所述第一导电结构的宽度实质上等于所述第二导电结构的宽度。
8.根据权利要求1所述的半导体封装件，还包括：
种子图案，其位于所述第一导电结构和所述第一重分布衬底之间。
9.根据权利要求8所述的半导体封装件，其中，所述种子图案的宽度实质上等于所述第一导电结构的宽度。
10.根据权利要求1所述的半导体封装件，还包括：
凸块，其位于所述第一重分布衬底和所述半导体芯片之间，
其中，所述第一重分布衬底通过所述凸块电连接至所述半导体芯片。
11.根据权利要求1所述的半导体封装件，其中，所述第一导电结构的顶表面相对于所述第一重分布衬底的顶表面具有凸面或凹面的形状。
12.一种半导体封装件，包括：
第一重分布衬底；
半导体芯片，其设置在所述第一重分布衬底的顶表面上；
导电结构，其设置在所述第一重分布衬底的顶表面上，并且与所述半导体芯片间隔开；
模塑层，其设置在所述第一重分布衬底上并且覆盖所述半导体芯片的侧表面和所述导电结构的侧表面；以及
第二重分布衬底，其设置在所述模塑层和所述导电结构上，并且连接至所述导电结构，
其中，所述导电结构包括：
第一导电结构，其连接至所述第一重分布衬底；以及
第二导电结构，其设置在所述第一导电结构上，
其中，所述第二重分布衬底包括镍，并且
其中，所述第二导电结构的顶表面与所述模塑层的顶表面共面。
13.根据权利要求12所述的半导体封装件，其中，所述第二重分布衬底包括绝缘层，
其中，所述绝缘层与所述第二导电结构的顶表面的至少一部分直接接触。
14.根据权利要求12所述的半导体封装件，其中，所述第一导电结构具有第一高度，并且所述第二导电结构具有小于所述第一高度的第二高度，并且
其中，所述第二高度在10μm至30μm的范围中。
15.根据权利要求12所述的半导体封装件，还包括：
接合焊盘，其位于所述第一重分布衬底和所述导电结构之间，
其中，所述接合焊盘包括金。
16.根据权利要求12所述的半导体封装件，其中，所述第二导电结构与所述第一导电结构直接接触，并且
其中，所述第二导电结构覆盖所述第一导电结构的顶表面。
17.根据权利要求12所述的半导体封装件，还包括：
上半导体芯片，其设置在所述第二重分布衬底的顶表面上。
18.一种半导体封装件，包括：
第一重分布衬底，其包括第一绝缘层和第一重分布图案；
焊料球，其设置在所述第一重分布衬底的底表面上；
半导体芯片，其设置在所述第一重分布衬底的顶表面上；
导电结构，其位于所述第一重分布衬底上并且与所述半导体芯片横向地间隔开；
种子图案，其设置在所述第一重分布衬底和所述导电结构之间；
模塑层，其设置在所述第一重分布衬底上并覆盖所述半导体芯片，所述模塑层覆盖所述导电结构的侧表面，并且暴露所述导电结构的顶表面；以及
第二重分布衬底，其设置在所述模塑层上，并且连接至所述导电结构，
其中，所述第二重分布衬底包括第二绝缘层和第二重分布图案，
其中，所述导电结构包括：
第一导电结构，其设置在所述第一重分布衬底的顶表面上；以及
第二导电结构，其覆盖所述第一导电结构的顶表面，
其中，所述第二绝缘层包括光敏聚合物，
其中，所述第二导电结构包括镍，并且
其中，所述第二绝缘层与所述第二导电结构的顶表面的至少一部分直接接触。
19.根据权利要求18所述的半导体封装件，还包括：
接合焊盘，其设置在所述第一重分布图案和所述第一导电结构之间，
其中，所述接合焊盘包括金。
20.根据权利要求18所述的半导体封装件，其中，所述第一导电结构的宽度实质上等于所述第二导电结构的宽度，并且
其中，所述第一导电结构的高度大于所述第二导电结构的高度。
CN202310574727.XA 2022-07-28 2023-05-22 半导体封装件 Pending CN117476565A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0094034 2022-07-28
KR1020220094034A KR20240016022A (ko) 2022-07-28 2022-07-28 반도체 패키지

Publications (1)

Publication Number Publication Date
CN117476565A true CN117476565A (zh) 2024-01-30

Family

ID=89622699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310574727.XA Pending CN117476565A (zh) 2022-07-28 2023-05-22 半导体封装件

Country Status (4)

Country Link
US (1) US20240038642A1 (zh)
KR (1) KR20240016022A (zh)
CN (1) CN117476565A (zh)
TW (1) TW202406036A (zh)

Also Published As

Publication number Publication date
TW202406036A (zh) 2024-02-01
US20240038642A1 (en) 2024-02-01
KR20240016022A (ko) 2024-02-06

Similar Documents

Publication Publication Date Title
US11515290B2 (en) Semiconductor package
US11488894B2 (en) Semiconductor device having planarized passivation layer and method of fabricating the same
US20240162133A1 (en) Semiconductor package
US11961793B2 (en) Semiconductor package including a redistribution substrate and a method of fabricating the same
US20230065366A1 (en) Semiconductor package with redistribution substrate
US20220285328A1 (en) Semiconductor package including redistribution substrate
US20240038642A1 (en) Semiconductor package
CN113782514A (zh) 具有中介件的半导体封装
US20220375829A1 (en) Semiconductor package
US12002784B2 (en) Semiconductor package
US20230105942A1 (en) Semiconductor package and method of fabricating the same
US20230352460A1 (en) Semiconductor package
US20230103196A1 (en) Semiconductor package
US20240072020A1 (en) Semiconductor package
KR20240068821A (ko) 반도체 패키지 및 그 제조 방법
KR20240080228A (ko) 반도체 패키지 및 그 제조 방법
KR20240062422A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20240076449A (ko) 반도체 패키지
KR20240023276A (ko) 반도체 패키지
TW202205556A (zh) 半導體封裝
KR20240063288A (ko) 반도체 패키지
KR20230171540A (ko) 반도체 패키지 및 그 제조 방법
CN115966553A (zh) 半导体封装
CN118053839A (zh) 半导体封装
CN115692364A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication