CN117472779A - 一种应用于处理器的两线制硬件调试系统 - Google Patents

Abstract

本发明提供一种应用于处理器的两线制硬件调试系统，调试通信接口通过两调试信号线与调试主机通信，接收来自调试主机的调试信号，将调试信号解析成调试控制指令和调试数据；断点监测模块根据调试控制指令和调试数据进行断点配置，对处理器进行断点监测得到断点监测结果，并产生断点命中结果信号；调试处理模块接收调试控制指令、调试数据以及断点命中结果信号对处理器进行调试访问控制，接收处理器返回的调试结果数据，将调试结果数据发送给调试通信接口；调试通信接口向调试主机发送断点监测结果和调试结果数据。保留JTAG通信协议中IR、DR控制机制的同时，实现对JTAG协议的软件兼容。

Description

一种应用于处理器的两线制硬件调试系统

技术领域

本发明涉及芯片调试技术领域，尤其涉及一种应用于处理器的两线制硬件调试系统。

背景技术

芯片调试系统作为MCU芯片必不可少的部分，在芯片研制阶段的调试和回片测试以及问题定位方面均具有至关重要的作用。处理器的调试一般有两种方法：一是调试系统作为主机实现对片上空间的直接访问；第二种是处理器暂停，调试系统旁路处理器指令，通过处理器在调试模式下运行指令实现调试功能。对于MCU而言，考虑资源开销和面积成本，采用第二种方式进行调试是一种比较经济的方式。在调试接口上，目前商用MCU主要有三种调试接口：四线接口、两线接口以及单线接口。两线调试由于其在接口数量以及可靠性方面的优势，作为目前最为主流的调试接口，但是除了ARM处理器，其他类型的处理器在两线制接口上并没有统一的标准，如何保证对上层兼容的情况下降低调试软件修改难度、开发难度存在一大难题。

发明内容

基于上述问题，本发明提供一种应用于处理器的两线制硬件调试系统，旨在通过简单的开发实现对各处理器的调试兼容。

一种应用于处理器的两线制硬件调试系统，包括：调试通信接口、断点监测模块和调试处理模块，

调试通信接口通过两条调试信号线与调试主机连接，调试通信接口还分别与断点监测模块和调试处理模块连接；

断点监测模块还连接调试处理模块；

断点监测模块和调试处理模块还分别与处理器连接；

调试通信接口，用于：接收来自调试主机的调试信号，将调试信号解析成调试控制指令和调试数据并发送给断点监测模块和调试处理模块；

断点监测模块用于：根据调试控制指令和调试数据进行断点配置，对处理器进行断点监测得到断点监测结果，并产生断点命中结果信号，将断点监测结果发送给调试通信接口，将断点命中结果信号发送给调试处理模块；

调试处理模块用于：接收调试控制指令、调试数据以及断点命中结果信号对处理器进行调试访问控制，接收处理器返回的调试结果数据，将调试结果数据发送给调试通信接口；

调试通信接口向调试主机发送断点监测结果和调试结果数据。

进一步的，断点监测模块包括：

断点寄存器单元，用于：

从调试控制指令中解析断点命令，若解析出为断点写入指令的断点命令，则根据调试数据在相应的寄存器中形成断点配置信息，并将配置断点的寄存器信息发送给监测控制单元；

若解析出为断点读出指令的断点命令，则产生断点读出指示并发送给监测数据输出单元；

监测控制单元，连接断点寄存器单元，用于获取寄存器中的断点配置信息并根据断点配置信息对处理器进行总线监测，当监测到总线信号与断点配置信息匹配时，产生断点命中结果信号给调试处理模块和监测数据输出单元；

监测数据输出单元，分别连接断点寄存器单元和监测控制单元，用于根据断点读出指示和断点命中结果信号，向调试通信接口返回断点监测结果。

进一步的，断点监测模块还包括：

监测数据缓存单元，分别连接监测控制单元和监测数据输出单元，用于从处理器中获取总线信号并进行缓存；

监测控制单元用于对监测数据缓存单元缓存的总线信号监测实现对处理器进行总线监测；

监测数据输出单元用于根据断点读出指示和断点命中结果信号，从监测数据缓存单元获取总线信号，根据总线信号形成断点监测结果。

进一步的，调试处理模块包括：

命令解析单元，用于对调试控制指令进行调试命令解析和分类，根据调试命令的分类结果生成检测命令指示信号，并从调试数据中选择对应的数据作为调试目标数据；

调试控制单元，连接命令解析单元，用于根据检测命令指示信号、调试目标数据和断点命中结果信号产生时序控制信号给时序控制单元，以及产生调试命令类型信号给调试结果处理单元；

时序生成单元，连接调试控制单元，根据时序控制信号产生对处理器的调试控制时序，以对处理器进行调试访问控制；

调试结果处理单元，连接调试控制单元，用于根据调试命令类型信号的指示，将处理器返回的调试结果数据输出给调试通信接口。

进一步的，调试处理模块还包括：

数据缓冲单元，连接调试结果处理单元和处理器，对处理器返回的调试结果数据进行缓存和多数据拼接处理；

调试结果处理单元从数据缓冲单元中将处理后的调试结果数据选择性输出给调试通信接口。

进一步的，调试通信接口按照预定的通信帧格式与调试主机进行通信；

通信帧格式包括起始字段、类型字段、数据字段和停止字段；

调试通信接口用于：

当检测到来自调试主机的起始字段的通信帧时，进入类型字段检测状态；

当检测到来自调试主机的类型字段的通信帧后，确定要传输的数据类型和传输方向，之后按照确定的传输方向和数据类型在调试信号线传输数据字段的通信帧；

当检测到来自调试主机的停止字段的通信帧后，结束与调试主机的本次通信。

进一步的，调试通信接口用于：

在类型字段在表明传输方向为传入方向且数据类型为调试控制指令时，接收调试主机发送过来的数据字段内容为调试控制指令的通信帧；

在类型字段在表明传输方向为传入方向且数据类型为调试数据时，接收调试主机发送过来的数据字段内容为调试数据的通信帧；

在类型字段在表明传输方向为传出方向且数据类型为调试控制指令时，向调试主机发送数据字段内容为调试控制指令执行结果的通信帧；

在类型字段在表明传输方向为传出方向且数据类型为调试数据时，向调试主机发送数据字段内容为选择的调试结果数据或者断点监测结果的通信帧。

进一步的，断点监测结果包括总线地址、读写数据以及读写方式。

进一步的，调试通信接口与调试主机通过时钟信号线和双向数据信号线进行通信。

进一步的，起始字段、类型字段和停止字段为直接比特流数字编码字段。

本发明的有益技术效果在于：本发明在两线制接口处理器调试的基础上，对调试系统进行修改，由统一的通信接口与调试主机通信，将断点监测和调试访问分成两个模块分别进行，保留JTAG通信协议中IR、DR控制机制的同时，实现对四线制JTAG调试的软件兼容。

附图说明

附图1为本发明一种应用于处理器的两线制硬件调试系统的总体结构示意图；

附图2为本发明一种应用于处理器的两线制硬件调试系统的断点监测模块的结构示意图；

附图3为本发明一种应用于处理器的两线制硬件调试系统的调试处理模块的结构示意图；

附图4为本发明一种应用于处理器的两线制硬件调试系统的调试通信接口的通信帧组成图；

附图5为本发明一种应用于处理器的两线制硬件调试系统的调试通信接口与调试主机的通信流程图；

附图6为本发明一种应用于处理器的两线制硬件调试系统的地址空间访问的调试处理流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

参见图1，本发明提供一种应用于处理器的两线制硬件调试系统，包括两两相互连接的调试通信接口(1)、断点监测模块(2)和调试处理模块(3)，调试通信接口(1)通过两条调试信号线与调试主机连接，断点监测模块(2)和调试处理模块(3)分别与处理器连接；

调试通信接口(1)用于：接收来自调试主机的调试信号，将调试信号解析成调试控制指令和调试数据并发送给断点监测模块(2)和调试处理模块(3)；

断点监测模块(2)用于：根据调试控制指令和调试数据进行断点配置，对处理器进行断点监测得到断点监测结果，并产生断点命中结果信号，将断点监测结果发送给调试通信接口(1)，将断点命中结果信号发送给调试处理模块(3)；

调试处理模块(3)用于：接收调试控制指令、调试数据以及断点命中结果信号对处理器进行调试访问控制，接收处理器返回的调试结果数据，将调试结果数据发送给调试通信接口(1)；

调试通信接口(1)向调试主机发送断点监测结果和调试结果数据。

进一步的，调试通信接口(1)与调试主机通过时钟信号线和双向数据信号线进行通信。时钟信号线传输时钟信号DSCK，双向数据信号线传输双向数据信号DSD。调试通信接口(1)模块通过两路调试信号DSCK及DSD与调试主机通信，并将串行调试信号按照通信协议解析成调试控制指令IR和调试数据DR。断点监测模块(2)接收通信接口模块输出的调试控制指令IR及调试数据DR实现断点配置及监测，并向调试处理模块提供断点命中结果信号，调试处理模块(3)接收调试通信接口(1)输出的调试控制指令IR以及调试数据DR，接收断点监测模块(2)输出的断点命中结果信号以实现对处理器的调试访问控制。处理器即调试目标单元，接收调试控制指令及调试数据，并返回调试所需的数据给调试处理模块。本发明的IR为一种调试通信数据帧，用于传输本次调试的命令信息，DR为一种调试通信数据帧，用于传输本次调试的数据信息。

调试通信接口(1)接收来自断点监测模块(2)返回的断点监测数据Mon_data，接收来自调试处理模块(3)返回的调试结果数据Result，根据IR指令选择断点监测数据Mon_data或调试结果数据Result作为返回数据，并将返回数据通过DSD及DSCK返回给调试主机。

本发明在两线制接口处理器调试的基础上，对调试系统进行修改，由统一的通信接口与调试主机通信，将断点监测和调试访问分成两个模块分别进行，保留JTAG通信协议中IR、DR控制机制，实现对四线制JTAG协议的软件兼容。

进一步的，调试主机为调试系统的上位机，负责与调试系统通信。

参见图2，进一步的，断点监测模块(2)包括：

断点寄存器单元(21)，用于：

从调试控制指令中解析断点命令，若解析出断点命令为断点写入指令，则根据调试数据在相应的寄存器中进行断点配置，形成断点配置信息，并将配置断点的寄存器信息BkRegs发送给监测控制单元(22)；

若解析出断点命令为断点读出指令，则产生断点读出指示Bk_read并发送给监测数据输出单元(23)；

监测控制单元(22)，连接断点寄存器单元(21)，用于获取寄存器中的断点配置信息并根据断点配置信息对处理器进行总线监测，当监测到总线信号与断点配置信息匹配时，产生断点命中结果信号BkMtch给调试处理模块(3)和监测数据输出单元(23)；

监测数据输出单元(23)，分别连接断点寄存器单元(21)和监测控制单元(22)，用于根据断点读出指示Bk_read和断点命中结果信号BkMtch，向调试通信接口(1)返回断点监测结果Mon_data。

断点监测模块主要是用于实现断点控制和监测功能，接收IR及DR数据，解析出断点命令，依据断点命令实现相关断点控制，当为断点写入命令时，进行总线信号监控，包括总线地址P_Addr、读写方式P_Wrn_rd(也即读写控制)以及读写数据P_Data，当为断点读出命令时，执行断点监测数据读出操作，返回给调试通信接口(1)。

进一步的，断点监测结果包括总线地址P_Addr、读写操作P_Wrn_rd以及读写数据P_Data。

读写方式P_Wrn_rd/读写操作指的是此次操作是读数据的操作还是写数据的操作。

读写数据P_Data指的是此次是读或写操作的具体内容。

进一步的，断点监测模块(2)还包括：

监测数据缓存单元(24)，分别连接监测控制单元(22)和监测数据输出单元(23)，用于从处理器中获取总线信号并进行缓存；

监测控制单元(22)用于对监测数据缓存单元(24)缓存的总线信号监测实现对处理器进行总线监测；

监测数据输出单元(23)用于根据断点读出指示Bk_read和断点命中结果信号BkMtch，从监测数据缓存单元(24)获取总线信号，根据总线信号形成断点监测结果Mon_data。

监测数据缓存单元(24)将总线信号包括总线地址P_Addr、读写方式P_Wrn_rd以及读写数据P_Data按照一定格式组织成总线数据Bus_data之后，将Bus_data发送给监测控制单元(22)进行总线监控，以及将Bus_data发送给监测数据输出单元(23)，监测数据输出单元(23)将Bus_data转换成断点监测结果Mon_data后输出。

参见图3，进一步的，调试处理模块(3)包括：

命令解析单元(31)，用于对调试控制指令IR进行调试命令解析和分类，根据调试命令的分类结果生成检测命令指示信号Dbgcmd，并从调试数据中选择对应的数据作为调试目标数据Dbgdata；

调试控制单元(32)，连接命令解析单元(31)，用于根据检测命令指示信号Dbgcmd、调试目标数据Dbgdata和断点命中结果信号BkMtch产生时序控制信号Dbgtype和Dbgctrl给时序控制单元，以及产生调试命令类型信号Cmdtype给调试结果处理单元；

时序生成单元(33)，连接调试控制单元(32)，根据时序控制信号Dbgtype和Dbgctrl产生对处理器的调试控制时序，以对处理器进行调试访问控制；如输出调试请求命令D_req、调试指令D_inst以及调试数据D_datao给处理器。

调试结果处理单元(34)，连接调试控制单元(32)，用于将调试命令类型信号的指示，将处理器返回的调试结果数据输出给调试通信接口。

调试处理模块(3)接收来自调试通信接口(1)的调试控制指令IR及调试数据DR，根据IR的类型实现对应的控制操作，实现对处理器的调试控制及片上地址访问等功能。

本发明的两线制调试系统能够支持以下处理器调试功能：

(1)调试模式的进入与退出；

(2)断点的设置与取消；

(3)断点监测；

(4)片上地址的访问；

(5)片上总线的数据监测；

(6)指令的单步执行。

进一步的，调试处理模块(3)还包括：

数据缓冲单元(35)，连接调试结果处理单元(34)和处理器，对处理器返回的调试结果数据dbgdata进行缓存和多数据拼接处理；

调试结果处理单元(34)从数据缓冲单元(35)中将处理后的调试结果数据Result选择性输出给调试通信接口。

参见图4，进一步的，调试通信接口(1)按照预定的通信帧格式与调试主机进行通信；

通信帧格式包括起始字段、类型字段、数据字段和停止字段；

调试通信接口(1)用于：

当检测到来自调试主机的起始字段的通信帧时，进入类型字段检测状态；

当检测到来自调试主机的类型字段的通信帧后，确定要传输的数据类型和传输方向，之后按照确定的传输方向和数据类型在调试信号线传输数据字段的通信帧；

当检测到来自调试主机的停止字段的通信帧后，结束与调试主机的本次通信。

进一步的，调试通信接口(1)用于：

在类型字段在表明传输方向为传入方向且数据类型为调试控制指令时，接收调试主机发送过来的数据字段内容为调试控制指令的通信帧；

在类型字段在表明传输方向为传入方向且数据类型为调试数据时，接收调试主机发送过来的数据字段内容为调试数据的通信帧；

在类型字段在表明传输方向为传出方向且数据类型为调试控制指令时，向调试主机发送数据字段内容为调试控制指令执行结果的通信帧；

在类型字段在表明传输方向为传出方向且数据类型为调试数据时，向调试主机发送数据字段内容为选择的调试结果数据或者断点监测结果的通信帧。

调试通信接口(1)按照一定的通信帧格式进行，对DSCK及DSD数据按照约定时序进行解析，通信帧格式如附图4所示，由起始字段START、类型字段CMD、数据字段DATA以及停止字段STOP四个字段组成。

起始字段、类型字段和停止字段为直接比特流数字编码字段即DSD字段。

起始字段START为3bit DSD字段，由调试主机发出，标志通信帧起始。

CMD为3bit DSD字段，由调试主机发出，表征其后DATA位域的类型。

DATA为通信负载数据，根据CMD的类型，可为IR、DR或者IR执行结果。

DATA字段可由调试主机发出或者调试通信接口发出，其方向取决于CMD的类型，若为SETDR或者SETIR，则DATA方向为传入方向，由调试主机向调试通信接口传输；若CMD为GETDR或者GETIR，则DATA为传出方向，由调试通信接口向调试主机传输。DATA的长度同样取决于CMD的类型，如果CMD是SETIR或GETIR类型，则DATA长度为8bit；若CMD为GETDR或者SETDR，则DATA长度由上一个IR指定。

STOP为3bit DSD字段，由调试主机发出，标志本次通信结束DATA传输完成之后，调试主机可继续发送CMD进行数据传输，或者发送STOP停止本次传输。

调试通信接口的各个字段编码如下表所示。

调试通信接口(1)所支持的IR类型包括：(1)地址空间访问IR，对应的DR长度为16bit；(2)调试模式进入及退出IR，其后不需要传输DR；(3)断点访问IR，对应数据长度为40bit；(4)地址监测IR，对应DR长度为24位；(5)调试主机读取IR，DR长度为24位。

调试通信接口模块和调试主机的通信流程如图5所示：

步骤S1，为开始状态，此处检测START命令帧，若检测到START命令，则转入步骤S2。

步骤S2，进入CMD检测状态，CMD检测接收来自DSD的命令，若检测到SETDR或者SETIR命令，则跳转至步骤S4进行数据接收；若检测到GETDR或者GETIR命令，则跳转至步骤S3进行数据发送。

步骤S3，数据发送将调试主机所需的数据通过DSD信号线发送出去。其中IR的长度固定为8bit，DR的长度根据上一个接收到的IR的类型来确定。当依据DR或者IR数据的长度接收完成之后，转入步骤S5 STOP检测状态。

步骤S4，数据接收会通过DSD信号线接收IR或者DR的值，其中IR的长度固定为8bit，DR的长度根据上一个接收到的IR的类型来确定。当依据DR或者IR数据的长度接收完成之后，转入步骤S5检测状态。

步骤S5，SOTP检测，若检测到STOP信号，则本次通信结束；若未监测到STOP信号，则转入步骤S2继续CMD监测以及CMD通信命令识别。

应用场景1:

附图6所示为对片上地址空间的访问流程及控制过程，调试通信接口(1)进行数据传输，并生成IR和DR，调试处理模块对IR及DR进行解析，生成相应的访问时序，以完成对片上地址的访问。如附图6所示，左边为片上空间访问过程中通信调试接口的工作流程，右边为片上空间访问过程中调试处理模块的工作流程。两个模块交互配合完成本次调试。

当通信调试接口的通信进行C3阶段，即接收到处理器调试模式进入IR时，调试处理模块开始P1操作，即对处理器发出调试请求，并监测处理器返回的D_ack信息；

在通信调试接口通信的C5阶段，会生成地址空间写入的IR给调试处理模块，此时调试处理模块会进行P2操作，产生调试指令D_inst；

在通信调试接口通信的C7阶段，会接收并生成本次操作的目标地址给调试处理模块，调试处理模块进行P3操作，将通过DR接收到的目标地址通过D_datao传输给处理器；

在通信调试接口通信的C9阶段，会接收并生成本次操作的写入数据给调试处理模块，调试处理模块进行P4操作，将通过DR接收到的写入数据通过D_datao传输给处理器，并在P5获取处理器返回的D_ack确认本次操作结果；

调试通信接口的流程从C10开始即为读操作；

通信调试接口通信的C11阶段，接收到地址空间读出IR并传输给调试处理模块，调试处理模块进行P6操作，将地址空间读出IR转换为对应的调试指令并通过D_inst传输给处理器；

通信调试接口通信的C13阶段，会接收并产生本次操作的目标地址并通过DR传输给调试处理模块，调试处理模块进行P7操作，将目标操作地址通过D_datao传输给处理器；调试处理模块在P8阶段检测处理器返回的D_ack信号，当该信号有效时，调试处理模块进行P9操作，即获取输入数据D_datai作为本次读出数据，并通过调试结果数据Result输出给通信调试接口；

通信调试接口通信的C15阶段，将来自调试处理模块的调试结果数据Result通过DSD数据线返回给调试主机，至此本次读操作结束。

通信调试接口的C16和C17通信阶段为当本次调试结束后使处理器退出调试模式的操作，当C17阶段接收到退出调试模式IR之后，调试处理模块通过D_req信号向处理器提交撤销调试请求，从而释放处理器。

C18阶段为本次调试结束，调试主机需要发送STOP信号，以释放通信调试接口，使其回归初始状态。至此完成一次完整的片上空间访问调试。

以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种应用于处理器的两线制硬件调试系统，其特征在于，包括：调试通信接口、断点监测模块和调试处理模块，

所述调试通信接口通过两条调试信号线与调试主机连接，所述调试通信接口还分别与所述断点监测模块和所述调试处理模块连接；

所述断点监测模块还连接所述调试处理模块；

所述断点监测模块和调试处理模块还分别与所述处理器连接；

所述调试通信接口，用于：接收来自所述调试主机的调试信号，将所述调试信号解析成调试控制指令和调试数据并发送给所述断点监测模块和所述调试处理模块；

所述断点监测模块用于：根据所述调试控制指令和所述调试数据进行断点配置，对所述处理器进行断点监测得到断点监测结果，并产生断点命中结果信号，将所述断点监测结果发送给所述调试通信接口，将所述断点命中结果信号发送给所述调试处理模块；

所述调试处理模块用于：接收所述调试控制指令、所述调试数据以及所述断点命中结果信号对所述处理器进行调试访问控制，接收所述处理器返回的调试结果数据，将所述调试结果数据发送给所述调试通信接口；

所述调试通信接口向所述调试主机发送所述断点监测结果和所述调试结果数据。

2.如权利要求1所述的一种应用于处理器的两线制硬件调试系统，其特征在于，所述断点监测模块包括：

断点寄存器单元，用于：

从所述调试控制指令中解析断点命令，若解析出为断点写入指令的断点命令，则根据所述调试数据在相应的寄存器中形成断点配置信息，并将配置断点的寄存器信息发送给监测控制单元；

若解析出为断点读出指令的断点命令，则产生断点读出指示并发送给监测数据输出单元；

监测控制单元，连接所述断点寄存器单元，用于获取所述寄存器中的断点配置信息并根据所述断点配置信息对所述处理器进行总线监测，当监测到总线信号与所述断点配置信息匹配时，产生断点命中结果信号给所述调试处理模块和监测数据输出单元；

监测数据输出单元，分别连接所述断点寄存器单元和所述监测控制单元，用于根据所述断点读出指示和所述断点命中结果信号，向所述调试通信接口返回所述断点监测结果。

3.如权利要求2所述的一种应用于处理器的两线制硬件调试系统，其特征在于，所述断点监测模块还包括：

监测数据缓存单元，分别连接所述监测控制单元和所述监测数据输出单元，用于从所述处理器中获取所述总线信号并进行缓存；

所述监测控制单元用于对所述监测数据缓存单元缓存的所述总线信号监测实现对所述处理器进行总线监测；

所述监测数据输出单元用于根据所述断点读出指示和所述断点命中结果信号，从所述监测数据缓存单元获取所述总线信号，根据所述总线信号形成所述断点监测结果。

4.如权利要求1所述的一种应用于处理器的两线制硬件调试系统，其特征在于，所述调试处理模块包括：

命令解析单元，用于对所述调试控制指令进行调试命令解析和分类，根据所述调试命令的分类结果生成检测命令指示信号，并从所述调试数据中选择对应的数据作为调试目标数据；

调试控制单元，连接所述命令解析单元，用于根据所述检测命令指示信号、所述调试目标数据和所述断点命中结果信号产生时序控制信号给时序控制单元，以及产生调试命令类型信号给调试结果处理单元；

时序生成单元，连接所述调试控制单元，根据所述时序控制信号产生对处理器的调试控制时序，以对所述处理器进行调试访问控制；

调试结果处理单元，连接所述调试控制单元，用于根据调试命令类型信号的指示，将所述处理器返回的调试结果数据输出给所述调试通信接口。

5.如权利要求4所述的一种应用于处理器的两线制硬件调试系统，其特征在于，所述调试处理模块还包括：

数据缓冲单元，连接所述调试结果处理单元和所述处理器，对所述处理器返回的调试结果数据进行缓存和多数据拼接处理；

调试结果处理单元从所述数据缓冲单元中将处理后的所述调试结果数据选择性输出给所述调试通信接口。

6.如权利要求1所述的一种应用于处理器的两线制硬件调试系统，其特征在于，所述调试通信接口按照预定的通信帧格式与所述调试主机进行通信；

所述通信帧格式包括起始字段、类型字段、数据字段和停止字段；

所述调试通信接口用于：

当检测到来自所述调试主机的起始字段的通信帧时，进入类型字段检测状态；

当检测到来自所述调试主机的类型字段的通信帧后，确定要传输的数据类型和传输方向，之后按照确定的传输方向和数据类型在调试信号线传输数据字段的通信帧；

当检测到来自所述调试主机的停止字段的通信帧后，结束与所述调试主机的本次通信。

7.如权利要求6所述的一种应用于处理器的两线制硬件调试系统，其特征在于，所述调试通信接口用于：

在所述类型字段在表明传输方向为传入方向且数据类型为调试控制指令时，接收所述调试主机发送过来的数据字段内容为调试控制指令的通信帧；

在所述类型字段在表明传输方向为传入方向且数据类型为调试数据时，接收所述调试主机发送过来的数据字段内容为调试数据的通信帧；

在所述类型字段在表明传输方向为传出方向且数据类型为调试控制指令时，向所述调试主机发送所述数据字段内容为调试控制指令执行结果的通信帧；

在所述类型字段在表明传输方向为传出方向且数据类型为调试数据时，向所述调试主机发送所述数据字段内容为选择的调试结果数据或者断点监测结果的通信帧。

8.如权利要求1所述的一种应用于处理器的两线制硬件调试系统，其特征在于，所述断点监测结果包括总线地址、读写数据以及读写方式。

9.如权利要求1所述的一种应用于处理器的两线制硬件调试系统，其特征在于，所述调试通信接口与所述调试主机通过时钟信号线和双向数据信号线进行通信。

10.如权利要求7所述的一种应用于处理器的两线制硬件调试系统，其特征在于，所述起始字段、所述类型字段和所述停止字段为直接比特流数字编码字段。