CN112825064A - 一种数据交互方法、装置、终端设备和存储介质 - Google Patents
一种数据交互方法、装置、终端设备和存储介质 Download PDFInfo
- Publication number
- CN112825064A CN112825064A CN201911143466.6A CN201911143466A CN112825064A CN 112825064 A CN112825064 A CN 112825064A CN 201911143466 A CN201911143466 A CN 201911143466A CN 112825064 A CN112825064 A CN 112825064A
- Authority
- CN
- China
- Prior art keywords
- data
- pulse signal
- apb
- interface
- data frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/38—Universal adapter
- G06F2213/3852—Converter between protocols
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
本申请提出一种数据交互方法、装置、终端设备和存储介质,该方法包括:通过管理数据输入输出MDIO接口获取数据帧;触发对应所述数据帧的脉冲信号,所述脉冲信号为基于高级外围总线APB接口的时钟信号确定;基于所述脉冲信号和所述数据帧,与所述APB接口进行数据交互,提升了进行ATE测试时数据交互的效率。
Description
技术领域
本申请涉及电路技术领域,具体涉及一种数据交互方法、装置、终端设备和存储介质。
背景技术
在集成电路设计中包含了各种各样的接口协议,不同的接口协议适用于不同的应用场景。有些适用芯片内部进行通信,一般特点是:基于并行传输,协议速率较高;有些适用于芯片间进行通信,这种协议又可以分为高速和低速两大类,其中高速协议较为复杂,往往包含有复杂的容错机制或编码格式;低速协议相对简单,但是往往相比于片内通信协议有着更少的接口信号数量。
在系统级芯片(System on Chip,SOC)的设计过程中,经常集成多个模拟设备,如Serdes和双倍速率(Double Data Rate,DDR)物理接口(Physical,PHY)等。模拟设备大多提供给高级外围总线(Advance Peripheral Bus,APB)接口作为配置接口,配置模拟设备进行初始化工作。另外,模拟设备要求设计必要的自动化测试设备(Automatic TestEquipment,ATE)测试逻辑,以便在芯片流片回来,通过ATE接口进行筛片。
目前,使用联合测试工作组(Joint Test Action Group,JTAG)作为ATE接口,在片内将JTAG协议转换成APB协议访问这些模拟设备的APB配置接口,实现对这些模拟设计的测试配置。JTAG作为一种使用广泛的接口协议,用来进行ATE测试也是非常广泛的。但是JTAG接口一般需要设计五根信号线(TCK,TRST,TMS,TDI,TDO),通过指令寄存器(InstructionRegister,IR)选中扫描链路,通过数据寄存器(Data Register,DR)来操作链路数据,协议规范相对复杂,从而JTAG协议转换成APB协议相对复杂。
发明内容
为解决上述技术问题,本申请提供一种数据交互方法、装置、终端设备和存储介质,提升了进行ATE测试时数据交互的效率。
本申请实施例提供一种数据交互方法,包括:
通过管理数据输入输出MDIO接口获取数据帧;
触发对应所述数据帧的脉冲信号,所述脉冲信号为基于高级外围总线APB接口的时钟信号确定;
基于所述脉冲信号和所述数据帧,与所述APB接口进行数据交互。
本申请实施例提供一种数据交互装置,包括:
获取模块,设置为通过管理数据输入输出MDIO接口获取数据帧;
触发模块,设置为触发对应所述数据帧的脉冲信号,所述脉冲信号为基于高级外围总线APB接口的时钟信号确定;
交互模块,设置为基于所述脉冲信号和所述数据帧,与所述APB接口进行数据交互。
本申请实施例提供一种终端设备,包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现本申请实施例中的任意一种方法。
本申请实施例提供了一种存储介质,所述存储介质存储有计算机程序,所述计算机程序被处理器执行时实现本申请实施例中的任意一种方法。
关于本申请的以上实施例和其他方面以及其实现方式,在附图说明、具体实施方式和权利要求中提供更多说明。
附图说明
图1为本申请提供的一种数据交互方法的流程示意图;
图1a为本申请提供的执行本申请数据交互方法的数据交互装置的结构示意图;
图2为本申请提供的一种数据交互装置的结构示意图;
图3为本申请提供的一种终端设备的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚明白,下文中将结合附图对本申请的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且,虽然在流程图中示出了逻辑顺序,但是在某些情况下,可以以不同于此处的顺序执行所示出或描述的步骤。
在一个示例性实施方式中,图1为本申请提供的一种数据交互方法的流程示意图,该方法可以适用于MDIO协议到APB的协议的转化的情况。该方法可以由本申请提供的数据交互装置执行,该数据交互装置可以由软件和/或硬件实现,并集成在终端设备上。终端设备可以为实现MDIO协议到APB的协议的转化的独立的设备,也可以为现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)设备。
如图1所示,本申请提供的一种数据交互方法,包括S110、S120和S130。
S110、通过管理数据输入输出MDIO接口获取数据帧。
数据帧可以为地址帧、读数据帧和写数据帧中的一个或多个。
本申请通过MDIO接口读取出数据帧后,可以对数据帧进行分析,以转换为APB协议。
S120、触发对应所述数据帧的脉冲信号,所述脉冲信号为基于高级外围总线APB接口的时钟信号确定。
读取出数据帧后,可以触发该数据帧对应的脉冲信号,以实现该数据帧对应的功能。如在脉冲信号的上升沿执行相应的功能。
示例性的,在数据帧为写操作帧的情况下,脉冲信号可以为写脉冲信号,触发写脉冲信号后,可以将数据帧中所包括的第一数据信息写入APB接口对应的设备中;在数据帧为读数据帧的情况下,脉冲信号可以为读脉冲信号,触发读脉冲信号后,可以从APB接口中读取第二数据信息,读取的地址可以从数据帧中获取;在数据帧为地址帧的情况下,脉冲信号可以为地址脉冲,触发地址脉冲后,可以存储数据中的地址信息。
在实现MDIO协议转换为APB协议的情况下,触发的脉冲信号可以基于APB接口的时钟信号确定,如将APB接口的时钟信号作为触发的脉冲信号。
S130、基于所述脉冲信号和所述数据帧,与所述APB接口进行数据交互。
本申请可以在脉冲信号的触发下,基于数据帧实现MDIO接口与APB接口的数据交互。
不同的数据帧可以有不同的数据交互方式,此处不作限定,只要能够在将MDIO接口读取的数据帧发送至APB接口,以实现写操作时,能够提供给APB接口地址信息和第一数据信息即可。在将MDIO接口读取的数据帧发送至APB接口,以实现读数据时,能够提供给APB接口地址信息即可。
此外,在数据帧为读数据帧的情况下,向APB接口发送的数据还可以包括APB写信息,即,该信息可以指示当前向APB接口写数据。在数据帧为写数据帧的情况下,向APB接口发送的数据还可以包括APB读信息,该信息可以指示当前向APB接口读数据。
本申请提供的一种数据交互方法,首先通过管理数据输入输出MDIO接口获取数据帧;然后触发对应所述数据帧的脉冲信号,所述脉冲信号为基于高级外围总线APB接口的时钟信号确定;最后基于所述脉冲信号和所述数据帧,与所述APB接口进行数据交互,利用该方法能够提升了进行ATE测试时数据交互的效率。
在上述实施例的基础上,提出了上述实施例的变型实施例,在此需要说明的是,为了使描述简要,在变型实施例中仅描述与上述实施例的不同之处。
在一个实施例中,所述数据帧包括以下至少之一:地址信息、物理接口PHY标识信息、DEV标识信息和第一数据信息,其中,第一数据信息为写入APB接口的信息。
在数据帧为地址帧的情况下,数据帧可以包括地址信息和PHY标识信息,即PHY_ID,本申请可以将PHY标识信息和地址信息存储至存储模块,以在执行读写操作时,基于PHY标识信息确定对应的地址信息,从而避免在读写操作时发送地址帧。在不发送地址帧,且未锁存地址信息的情况下,可以选取默认地址信息进行读写操作,其中默认地址信息不作限定,如地址0作为默认地址信息。
在数据帧为读数据帧的情况下,数据帧可以包括PHY标识信息,基于PHY标识信息可以从锁存的地址信息中确定对应所述PHY标识信息的地址信息,以向APB接口发送该地址信息,以读取该地址信息下的数据,并将该数据反馈至MDIO接口,该数据可以为第二数据信息。
在数据帧为写数据帧的情况下,数据帧可以包括PHY标识信息和第一数据信息,基于PHY标识信息从存储的地址信息中读取PHY标识信息对应的地址信息,并将该地址信息和第一数据信息发送至APB接口,以向APB接口的该地址信息下写入第一数据信息。
在本申请中DEV标识信息可以在基于地址帧存储地址信息时应用,即在PHY_ID,DEV_ID均为0的情况下,将地址帧中的地址信息和PHY_ID对应存储。
在一个实施例中,所述触发对应所述数据帧的脉冲信号包括:
在所述数据帧为写操作帧且写操作结束的情况下,触发写脉冲信号;
在所述数据帧为读操作帧且读操作结束的情况下,触发读脉冲信号;
在所述数据帧为地址帧且地址帧结束的情况下,触发地址脉冲信号。
需要注意的是,数据帧为写操作帧、读操作帧或地址帧的判断及写操作结束、读操作结束和地址帧结束的判断,可以基于MDIO协议确定,此处不作限定。
在数据帧为写操作帧且写操作结束的情况下,触发写脉冲信号可以触发写操作。写脉冲信号可以认为是触发执行写操作的脉冲信号。
在所述数据帧为读操作帧且读操作结束的情况下,触发读脉冲信号可以触发执行读操作,读脉冲信号可以认为是触发执行读操作的脉冲信号。
在所述数据帧为地址帧且地址帧结束的情况下,触发地址脉冲信号可以触发执行地址锁存操作,地址脉冲信号可以认为是触发进行地址信息存储的脉冲信号。
在一个实施例中,所述基于所述脉冲信号和所述数据帧,与所述APB接口进行数据交互,包括:
在所述数据帧中的PHY标识信息为非零的情况下,基于所述脉冲信号向APB接口发送所述PHY标识信息对应的地址信息和第一数据信息,更新所述APB接口的状态信息,所述脉冲信号为写脉冲信号;
在所述数据帧中的PHY标识信息为非零的情况下,基于所述脉冲信号向APB接口发送所述PHY标识信息对应的地址信息,接收所述APB接口发送的所述地址信息下的第二数据信息,向所述MDIO接口发送所述第二数据信息,其中,所述脉冲信号为读脉冲信号,所述第二数据信息为从APB接口读出的信息。
在数据帧为写操作帧,写操作结束的情况下,本申请可以触发写脉冲信号,在数据帧中的PHY标识信息为非零的情况下,可以在脉冲信号的触发下(如在脉冲信号的上升沿执行发送操作)向APB接口发送PHY标识信息对应的地址信息和数据帧中的第一数据信息。PHY标识信息对应的地址信息可以从锁存的地址信息中获取,如基于PHY标识信息从预先存储的地址信息中确定对应PHY标识信息的地址信息。本申请可以将地址信息存储在存储模块中,如DEFAULT_SLV模块中。本申请在写数据的情况下,还可以向APB接口发送APB写信息,以指示当前向APB接口写数据。
在数据帧为读操作帧,读操作结束的情况下,本申请可以触发读脉冲信号,在数据帧中的PHY标识信息为非零的情况下,可以在脉冲信号的触发下,向APB接口发送所述PHY标识信息对应的地址信息。地址信息的确定参见写操作帧,此处不作赘述。本申请在读数据的情况下,还可以向APB接口发送APB读信息,以指示当前向APB接口写数据。
向APB接口发送地址信息后,可以接收APB接口反馈的第二数据信息,该第二数据信息可以为该地址信息下的数据。然后将该第二数据信息发送至MDIO接口,以完成读操作。
在一个实施例中,该方法还包括以下一个或多个:
在所述数据帧为读数据帧、读操作结束且所述数据帧中的PHY标识信息为零的情况下,向所述MDIO接口发送所述PHY标识信息对应地址信息下的第三数据信息;
在所述数据帧为写操作帧、写操作结束且所述数据帧中的PHY标识信息为零的情况下,更新所述PHY标识信息对应的地址信息。
在所述数据帧为读数据帧、读操作结束且所述数据帧中的PHY标识信息为零的情况下,可以返回存储模块,如DEFAULT_SLV中对应PHY标识信息的地址信息下的读数据RDATA,即第三数据信息。第三数据信息可以理解为从存储模块读取的PHY标识信息所对应地址信息下的数据。本申请中地址信息下的读数据可以认为是地址信息所标识的地址下的数据。
在所述数据帧为写操作帧、写操作结束且所述数据帧中的PHY标识信息为零的情况下,可以实现地址信息的锁存,即将PHY标识信息对应的地址信息更新存储。
在一个实施例中,在所述APB接口连接至少两个设备的情况下,所述基于所述脉冲信号和所述数据帧,与所述APB接口进行数据交互,包括:
基于所述脉冲信号、所述数据帧和所述数据帧中PHY标识信息对应的片选信息,与所述APB接口进行数据交互。
在APB接口连接至少两个设备的情况下,本申请基于每个设备的片选信息,触发相应设备的读写操作,如向设备A写数据,则本申请可以使能设备A的片选,以向设备A写数据。即本申请可以在脉冲信号的触发下,基于数据帧与APB接口进行数据交互,交互时基于片选信息确定进行交互的设备。PHY标识信息与片选信息,即APB_SEL是一一对应的关系,一个PHY标识信息对应一个片选信息,一个片选信息对应一个与APB接口连接的设备。
在一个实施例中,该方法,还包括:
在所述数据帧为地址帧且地址帧结束的情况下,基于所述脉冲信号存储PHY标识信息对应的地址信息,所述脉冲信号为地址脉冲信号。
在所述数据帧为地址帧且地址帧结束的情况下,本申请可以触发地址脉冲信号,然后在地址脉冲信号的触发下,存储PHY标识信息对应的地址信息,以实现地址信息的锁存。存储的位置不作限定,只要能够建立PHY标识信息和地址信息的对应关系即可,如存储至存储模块。
以下对本申请进行示例性描述,本申请所述的数据交互方法可以认为是一种MDIO到APB的协议转化方法,该方法涉及集成电路设计领域,尤其涉及集成电路设计中接口协议的转化。
本申请中涉及的协议MDIO和APB分别是典型的片间接口协议和片内接口协议。当然,片间和片内的划分并不是绝对的。在有的设计中或商用产品中可以将MDIO作为片内接口管理多个PHY(物理接口);有的设计在接口充足的情况下直接使用APB作为片间接口(这种设计方式比较少,或者往往将APB的地址和数据转化成串行数据流的变形)。
目前将JTAG作为ATE接口,在片内将JTAG协议转换为APB协议时,由于JTAG协议规范相对复杂,并没有原生的地址,数据等概念,需要设计者专门设计和APB之间的转换关系。
本申请提出一种将MDIO转换成APB的方法,将MDIO协议转换成APB协议;由于MDIO需要两个信号线(MDC,MDIO),将进一步缩减占用芯片接口的数量;MDIO协议相对JTAG来说更为简单,并且地址,数据读写等概念天然存在,和APB之间的转换更为直接。所以本申请存在以下优点:
1.进一步缩减了接口数量;
2.协议转化直接,应用更为遍历;
3.本申请可以设计将不同的MDIO PHY标识信息(即ID)转换成不同的APB接口,来实现多个APB设备的访问。其中,APB设备可以为连接至APB接口的设备。PHY标识信息可以通过与APB的片选对应,以标识连接至APB接口的各设备。
本发明所要解决的技术问题至少包括:进一步减少JTAG作为ATE测试接口需要的接口数量;提升接口协议到APB协议的转化效率;(这里针对的是模拟设备的功能测试,对于ATE中的Scan测试,JTAG协议有着更好的优势,不是本申请的覆盖点)。
图1a为本申请提供的执行本申请数据交互方法的数据交互装置的结构示意图,参见图1a,该装置可以认为是实现MDIO协议与APB协议转换的装置,即MDIO2APB装置1,该装置包括MDIO2APB_TOP模块,该模块为本申请的顶层模块,包括MDIO和APB的接口。该装置包括MDIO处理模块(即MDIO_SYS)、存储模块(即DEFAULT_SLV)和APB处理模块(即APB_SYS模块)。该装置还包括时钟信号和/或复位信号(即Clk/Rst)的接口。其中,MDIO_SYS可以为将MDIO协议转化成内部信号的模块;DEFAUT_SLV可以将PHY_ID=0,DEV_ID=0映射到本模块,用来访问本申请的一些内部寄存器,如:APB接口的状态,PHY_ID和DEV_ID可以从数据帧中读取。其中,DEV_ID即设备标识。APB_SYS可以将内部信号转化成APB协议。本申请所述数据交互方法将MDIO协议解析成内部信号;将内部信号转化成APB协议,减少了端口数量,即接口数量;协议转化更为直接;支持更多的设备连接至APB接口。
该方法具体可以包括以下步骤:
1)MDIO_SYS:通过MDIO的协议规范设计一个状态机,提取出协议规范中的地址(即ADDR),PHY_ID(即PHY标识信息),DEV_ID(即DEV标识信息),写数据WDATA(即第一数据信息);接收读数据RDATA。
2)在MDIO的地址帧结束后,触发一个Clk时钟域的ADDR_PULSE(即ADDR_PULSE脉冲与Clk对齐),其中,Clk可以为APB接口的时钟信号,ADDR_PULSE脉冲可以为地址脉冲信号;DEFAULT_SLV模块在这个脉冲下更新对应PHY_ID下锁存的地址,即将从MDIO接口接收的数据帧中的PHY_ID和对应的地址锁存至DEFAULT_SLV模块;
3)当MDIO的帧为写操作帧时,在写操作结束后,触发一个Clk时钟域的W_PULSE,即写脉冲信号;如果PHY_ID为零,则通过PHY_ID为零锁存的地址更新对应的DEFAULT_SLV中的寄存器;如果PHY_ID不为零,则在APB_SYS上发出对应PHY_ID地址(步骤2中锁存的该PHY_ID下的地址),数据为收到的WDATA,APB_SEL(APB接口的片选信息)为PHY_ID位有效的写操作;APB的返回信息和状态(即状态信息)更新到DEFAULT_SLV的对应的状态位上;
4)当MDIO的帧为读操作帧时,在接受完PHY_ID后,立即触发一个Clk时钟域的R_PULSE,即读脉冲信号;如果PHY_ID为零,则DEFAULT_SLV返回对应地址下的读数据给RDATA(即第三数据信息),并发送至MDIO的接口,即MDIO接口;如果PHY_ID不为零,则在APB_SYS上发出一个PHY_ID对应地址上的APB读(即发送APB读信息和PHY_ID对应的地址信息),APB_SEL选择对应的PHY_ID位有效;将APB的返回读数据作为RDATA(即第二数据信息)送给MDIO;并将APB的状态信息更新到DEFAULT_SLV对应的状态位上。
通过合理选择Clk和MDIO的频率,确保APB的读响应在7个MDIO的时钟是按内返回。Clk和MDIO的频率的选取可以基于APB接口所连接的设备的读写速度确定,在读写速度快的情况下,可以选取较高的Clk的频率,可以选取较低的MDIO的频率。
另外,除了上述的处理步骤外,对于仅仅一个设备连接至APB接口,即存在一个APB从设备(即SLAVE)的应用场景,本申请可以改为如下流程步骤,相对于上面的实现方式可以利用缓存的地址(即缓存至DEFAULT_SLV中的地址)来减少MDIO的地址帧数量,提升效率,缩短ATE激励的时长。
具体的,通过将地址帧中所包括的PHY_ID和ADDR存储至DEFAULT_SLV中,避免在进行读数据帧和写数据帧发送的情况下,发送地址帧。
1)MDIO_SYS:通过MDIO的协议规范设计一个状态机,提取出协议规范中的地址ADDR,PHY_ID,DEV_ID,写数据WDATA;接收读数据RDATA
2)在MDIO的地址帧结束后,触发一个Clk时钟域的ADDR_PULSE;DEFAULT_SLV模块在这个脉冲下更新对应PHY_ID下锁存的地址;
3)当MDIO的帧为写操作帧时,在写操作结束后,触发一个Clk时钟域的W_PULSE;如果PHY_ID为零,则通过PHY_ID为零锁存的地址更新对应的DEFAULT_SLV中的寄存器;如果PHY_ID不为零,则在APB_SYS上发出对应PHY_ID地址(步骤2中锁存的该PHY_ID下的地址),数据为收到的WDATA的;APB的返回信息和状态更新到DEFAULT_SLV的对应的状态位上;
4)当MDIO的帧为读操作帧时,在接受完PHY_ID后,立即触发一个Clk时钟域的R_PULSE;如果PHY_ID为零,则返回DEFAULT_SLV返回对应地址下的读数据给RDATA;如果PHY_ID不为零,则在APB_SYS上发出一个PHY_ID对应地址上的APB读;(通过合理选择CLK和MDIO的频率,确保APB的读响应在7个MDIO的时钟是按内返回;)将APB的返回读数据作为RDATA送给MDIO;并将APB的状态信息更新到DEFAULT_SLV对应的状态位上。
以上,由于PHY_ID有64个,除去Default_SLV占用的一个;可以有63个地址缓存;将ATE测试激励常用的地址缓存进入;那么对于这些地址的访问就不需要发送MDIO的地址帧,只需要提供读写访问帧和对应的PHY_ID即可,对于ATE激励集中在有效的几个地址的访问上,相对于上面的实现方式,可以提升50%的效率。
本申请提供了一种数据交互装置,图2为本申请提供的一种数据交互装置的结构示意图,该装置可以集成在终端设备上,如图2所示,该装置包括:获取模块21,设置为通过管理数据输入输出MDIO接口获取数据帧;触发模块22,设置为触发对应所述数据帧的脉冲信号,所述脉冲信号为基于高级外围总线APB接口的时钟信号确定;交互模块23,设置为基于所述脉冲信号和所述数据帧,与所述APB接口进行数据交互。
本实施例提供的数据交互装置用于实现本申请实施例的数据交互方法,本实施例提供的数据交互装置实现原理和技术效果与本申请实施例的数据交互方法类似,此处不再赘述。
在上述实施例的基础上,提出了上述实施例的变型实施例,在此需要说明的是,为了使描述简要,在变型实施例中仅描述与上述实施例的不同之处。
在一个实施例中,所述数据帧包括以下至少之一:地址信息、物理接口PHY标识信息、DEV标识信息和第一数据信息,其中,第一数据信息为写入APB接口的信息。
在一个实施例中,触发模块22,具体设置为:
在所述数据帧为写操作帧且写操作结束的情况下,触发写脉冲信号;
在所述数据帧为读操作帧且读操作结束的情况下,触发读脉冲信号;
在所述数据帧为地址帧且地址帧结束的情况下,触发地址脉冲信号。
在一个实施例中,交互模块23,具体设置为:
在所述数据帧中的PHY标识信息为非零的情况下,基于所述脉冲信号向APB接口发送所述PHY标识信息对应的地址信息和第一数据信息,更新所述APB接口的状态信息,所述脉冲信号为写脉冲信号;
在所述数据帧中的PHY标识信息为非零的情况下,基于所述脉冲信号向APB接口发送所述PHY标识信息对应的地址信息,接收所述APB接口发送的所述地址信息下的第二数据信息,向所述MDIO接口发送所述第二数据信息,其中,所述脉冲信号为读脉冲信号,所述第二数据信息为从APB接口读出的信息。
在一个实施例中,该装置,还包括以下一个或多个:
发送模块,设置为在所述数据帧为读数据帧、读操作结束且所述数据帧中的PHY标识信息为零的情况下,向所述MDIO接口发送所述PHY标识信息对应地址信息下的第三数据信息;
更新模块,设置为在所述数据帧为写操作帧、写操作结束且所述数据帧中的PHY标识信息为零的情况下,更新所述PHY标识信息对应的地址信息。
在一个实施例中,交互模块23具体设置为在所述APB接口连接至少两个设备的情况下,基于所述脉冲信号、所述数据帧和所述数据帧中PHY标识信息对应的片选信息,与所述APB接口进行数据交互。
在一个实施例中,该装置,还包括:存储模块,设置为:
在所述数据帧为地址帧且地址帧结束的情况下,基于所述脉冲信号存储PHY标识信息对应的地址信息,所述脉冲信号为地址脉冲信号。
本申请实施例还提供了一种终端设备,图3为本申请提供的一种终端设备的结构示意图。如图3所示,本申请提供的终端设备,包括:一个或多个处理器31和存储装置32;该终端设备中的处理器31可以是一个或多个,图3中以一个处理器31为例;存储装置32用于存储一个或多个程序;所述一个或多个程序被所述一个或多个处理器31执行,使得所述一个或多个处理器31实现如本申请实施例中所述的方法。
终端设备还包括:通信装置33、输入装置34和输出装置35。
终端设备中的处理器31、存储装置32、通信装置33、输入装置34和输出装置35可以通过总线或其他方式连接,图3中以通过总线连接为例。
输入装置34可用于接收输入的数字或字符信息,以及产生与终端设备的用户设置以及功能控制有关的按键信号输入。输出装置35可包括显示屏等显示设备。输入装置34可以为MDIO接口和/或APB接口。输出设备35可以为MDIO接口和/或APB接口。
通信装置33可以包括接收器和发送器。通信装置33设置为根据处理器31的控制进行信息收发通信。信息包括但不限于数据帧和与APB接口交互的数据。
存储装置32作为一种计算机可读存储介质,可设置为存储软件程序、计算机可执行程序以及模块,如本申请实施例所述方法对应的程序指令/模块(例如,数据交互装置中的获取模块21、触发模块22和交互模块23)。存储装置32可包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需的应用程序;存储数据区可存储根据终端设备的使用所创建的数据等。此外,存储装置32可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中,存储装置32可进一步包括相对于处理器31远程设置的存储器,这些远程存储器可以通过网络连接至终端设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
本申请实施例还提供一种存储介质,所述存储介质存储有计算机程序,所述计算机程序被处理器执行时实现本申请实施例中任一所述的方法。该方法包括:通过管理数据输入输出MDIO接口获取数据帧;触发对应所述数据帧的脉冲信号,所述脉冲信号为基于高级外围总线APB接口的时钟信号确定;基于所述脉冲信号和所述数据帧,与所述APB接口进行数据交互。
本申请实施例的计算机存储介质,可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(Random AccessMemory,RAM)、只读存储器(Read Only Memory,ROM)、可擦式可编程只读存储器(ErasableProgrammable Read Only Memory,EPROM)、闪存、光纤、便携式CD-ROM、光存储器件、磁存储器件、或者上述的任意合适的组合。计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于:电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于:无线、电线、光缆、无线电频率(Radio Frequency,RF)等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本申请操作的计算机程序代码,所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++,还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)——连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
以上所述,仅为本申请的示例性实施例而已,并非用于限定本申请的保护范围。
本领域内的技术人员应明白,术语终端涵盖任何适合类型的无线用户设备,例如移动电话、便携数据处理装置、便携网络浏览器或车载移动台。
一般来说,本申请的多种实施例可以在硬件或专用电路、软件、逻辑或其任何组合中实现。例如,一些方面可以被实现在硬件中,而其它方面可以被实现在可以被控制器、微处理器或其它计算装置执行的固件或软件中,尽管本申请不限于此。
本申请的实施例可以通过移动装置的数据处理器执行计算机程序指令来实现,例如在处理器实体中,或者通过硬件,或者通过软件和硬件的组合。计算机程序指令可以是汇编指令、指令集架构(Instruction Set Architecture,ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码。
本申请附图中的任何逻辑流程的框图可以表示程序步骤,或者可以表示相互连接的逻辑电路、模块和功能,或者可以表示程序步骤与逻辑电路、模块和功能的组合。计算机程序可以存储在存储器上。存储器可以具有任何适合于本地技术环境的类型并且可以使用任何适合的数据存储技术实现,例如但不限于只读存储器(Read-Only Memory,ROM)、随机访问存储器(Random Access Memory,RAM)、光存储器装置和系统(数码多功能光碟(Digital Video Disc,DVD)或光盘(Compact Disk,CD))等。计算机可读介质可以包括非瞬时性存储介质。数据处理器可以是任何适合于本地技术环境的类型,例如但不限于通用计算机、专用计算机、微处理器、数字信号处理器(Digital Signal Processing,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、可编程逻辑器件(Field-Programmable Gate Array,FGPA)以及基于多核处理器架构的处理器。
通过示范性和非限制性的示例,上文已提供了对本申请的示范实施例的详细描述。但结合附图和权利要求来考虑,对以上实施例的多种修改和调整对本领域技术人员来说是显而易见的,但不偏离本申请的范围。因此,本申请的恰当范围将根据权利要求确定。
Claims (10)
1.一种数据交互方法,其特征在于,包括:
通过管理数据输入输出MDIO接口获取数据帧;
触发对应所述数据帧的脉冲信号,所述脉冲信号为基于高级外围总线APB接口的时钟信号确定;
基于所述脉冲信号和所述数据帧,与所述APB接口进行数据交互。
2.根据权利要求1所述的方法,其特征在于,所述数据帧包括以下至少之一:地址信息、物理接口PHY标识信息、设备DEV标识信息和第一数据信息,其中,第一数据信息为写入APB接口的信息。
3.根据权利要求1所述的方法,其特征在于,所述触发对应所述数据帧的脉冲信号包括:
在所述数据帧为写操作帧且写操作结束的情况下,触发写脉冲信号;
在所述数据帧为读操作帧且读操作结束的情况下,触发读脉冲信号;
在所述数据帧为地址帧且地址帧结束的情况下,触发地址脉冲信号。
4.根据权利要求1所述的方法,其特征在于,所述基于所述脉冲信号和所述数据帧,与所述APB接口进行数据交互,包括:
在所述数据帧中的PHY标识信息为非零的情况下,基于所述脉冲信号向APB接口发送所述PHY标识信息对应的地址信息和第一数据信息,更新所述APB接口的状态信息,所述脉冲信号为写脉冲信号;
在所述数据帧中的PHY标识信息为非零的情况下,基于所述脉冲信号向APB接口发送所述PHY标识信息对应的地址信息,接收所述APB接口发送的所述地址信息下的第二数据信息,向所述MDIO接口发送所述第二数据信息,其中,所述脉冲信号为读脉冲信号,所述第二数据信息为从APB接口读出的信息。
5.根据权利要求1所述的方法,其特征在于,还包括以下一个或多个:
在所述数据帧为读数据帧、读操作结束且所述数据帧中的PHY标识信息为零的情况下,向所述MDIO接口发送所述PHY标识信息对应地址信息下的第三数据信息;
在所述数据帧为写操作帧、写操作结束且所述数据帧中的PHY标识信息为零的情况下,更新所述PHY标识信息对应的地址信息。
6.根据权利要求1所述的方法,其特征在于,在所述APB接口连接至少两个设备的情况下,所述基于所述脉冲信号和所述数据帧,与所述APB接口进行数据交互,包括:
基于所述脉冲信号、所述数据帧和所述数据帧中PHY标识信息对应的片选信息,与所述APB接口进行数据交互。
7.根据权利要求1所述的方法,其特征在在于,还包括:
在所述数据帧为地址帧且地址帧结束的情况下,基于所述脉冲信号存储PHY标识信息对应的地址信息,所述脉冲信号为地址脉冲信号。
8.一种数据交互装置,其特征在于,包括:
获取模块,设置为通过管理数据输入输出MDIO接口获取数据帧;
触发模块,设置为触发对应所述数据帧的脉冲信号,所述脉冲信号为基于高级外围总线APB接口的时钟信号确定;
交互模块,设置为基于所述脉冲信号和所述数据帧,与所述APB接口进行数据交互。
9.一种终端设备,其特征在于,包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如权利要求1-7任一所述的方法。
10.一种存储介质,其特征在于,所述存储介质存储有计算机程序,所述计算机程序被处理器执行时实现权利要求1-7任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911143466.6A CN112825064A (zh) | 2019-11-20 | 2019-11-20 | 一种数据交互方法、装置、终端设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911143466.6A CN112825064A (zh) | 2019-11-20 | 2019-11-20 | 一种数据交互方法、装置、终端设备和存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112825064A true CN112825064A (zh) | 2021-05-21 |
Family
ID=75907032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911143466.6A Pending CN112825064A (zh) | 2019-11-20 | 2019-11-20 | 一种数据交互方法、装置、终端设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112825064A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113576598A (zh) * | 2021-07-27 | 2021-11-02 | 江苏朴芃医疗科技有限公司 | 电极耗材交互方法、钙化斑块医疗设备及可读存储介质 |
-
2019
- 2019-11-20 CN CN201911143466.6A patent/CN112825064A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113576598A (zh) * | 2021-07-27 | 2021-11-02 | 江苏朴芃医疗科技有限公司 | 电极耗材交互方法、钙化斑块医疗设备及可读存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5235232B2 (ja) | 試験装置および半導体デバイス | |
US9684583B2 (en) | Trace data export to remote memory using memory mapped write transactions | |
US9639447B2 (en) | Trace data export to remote memory using remotely generated reads | |
CN108197042B (zh) | 一种基于fpga的通用异步串口及其应答方法 | |
CN107992390B (zh) | 一种基于片上总线的芯片调试方法 | |
EP2856692A1 (en) | Data interface synchronization | |
CN102130951A (zh) | 一种服务器及其可编程逻辑器件的远程升级方法 | |
US9330031B2 (en) | System and method for calibration of serial links using a serial-to-parallel loopback | |
US10705142B2 (en) | Device, system and method for providing on-chip test/debug functionality | |
US20230009095A1 (en) | Data transmission method and apparatus, and related assembly | |
CN112540952B (zh) | 具有片内并行接口的片上系统 | |
US7895376B2 (en) | Hardware configuration information system, method, and computer program product | |
CN108628784B (zh) | 串行通信器及串行通信系统 | |
WO2022213865A1 (zh) | 计算机设备、虚拟化加速设备、数据传输方法及存储介质 | |
CN105786736A (zh) | 一种多芯片级联的方法、芯片和装置 | |
US10393805B2 (en) | JTAG support over a broadcast bus in a distributed memory buffer system | |
CN116089343A (zh) | 一种基于axi的数据存储方法、装置、存储介质及设备 | |
CN109656844A (zh) | 一种AT24xx EEPROM驱动方法和装置 | |
CN112825064A (zh) | 一种数据交互方法、装置、终端设备和存储介质 | |
CN108667628B (zh) | 一种接口转换装置和接口转换方法 | |
CN109358820B (zh) | 数据访问方法、装置、电子设备及计算机可读存储介质 | |
CN101998135A (zh) | 移动电视信号采集及播放系统、控制方法 | |
CN115687012A (zh) | 一种总线监测模块、监测方法和相关设备 | |
CN110096002A (zh) | 一种基于canfd总线的自动化测试系统及测试方法 | |
CN108319200B (zh) | 一种便携式互联网逻辑分析仪 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |