CN117472136A - 一种ldo电路、电子系统以及电子设备 - Google Patents
一种ldo电路、电子系统以及电子设备 Download PDFInfo
- Publication number
- CN117472136A CN117472136A CN202311643079.5A CN202311643079A CN117472136A CN 117472136 A CN117472136 A CN 117472136A CN 202311643079 A CN202311643079 A CN 202311643079A CN 117472136 A CN117472136 A CN 117472136A
- Authority
- CN
- China
- Prior art keywords
- voltage
- unit
- coupled
- ldo circuit
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims abstract description 30
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 30
- 230000002596 correlated effect Effects 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000015556 catabolic process Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 6
- 230000009471 action Effects 0.000 claims description 3
- 230000009466 transformation Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本发明提供了一种LDO电路、电子系统以及电子设备，通过源极跟随单元和第一电流镜单元在功率管的控制端形成低阻点，以将功率管的控制端处的极点推到LDO电路的环路带宽之外；还通过第一电流镜单元将第一负载电流按比例变换成第二负载电流并输出至环路补偿模块；其中，负载极点的位置与第一负载电流的大小呈正相关；环路补偿模块响应于第二负载电流，对LDO电路的整个环路进行补偿，并在误差放大模块的输出端产生第一零点和第一极点；其中，第一零点的位置与第二负载电流的大小呈正相关，即表示第一零点的位置是随着负载极点的位置同向变化的；再结合第一极点，以确保LDO电路的环路内始终有两个极点和一个零点，进而实现LDO电路的环路稳定。
Description
技术领域
本发明涉及DC-DC转换器领域，尤其涉及一种LDO电路、电子系统以及电子设备。
背景技术
随着科技的发展，越来越多的电子产品成为了我们生活中不可或缺的东西，常用的如手机、数码相机等手持电子设备都广泛的使用了LDO电路，所谓LDO是Low DropoutRegulator的缩写，意思是低压差线性稳压器，具有降压稳压作用、隔离电源抑制噪声、滤波等优点。
请参考图1，图1是现有的LDO电路的原理框图，其导通组件为PMOS。工作原理为：参考电压Vref和反馈电压Vfb(Vout通过两个电阻分压)分别接在误差放大器的正向端和反向端，然后输出误差量，再通过驱动电路调整输出电压大小，达到输出稳定。当输出电压增大时，反馈电压增大，放大器输出的误差量减小，PMOS管M0的栅极电压减小，导致PMOS管M0的的栅源电压减小，最后使PMOS管M0的输出电压减小，从而形成了一个负反馈系统。为了满足LDO电路的稳压输出要求，LDO电路的负载电流通常会在宽范围内波动，而负载电流的宽范围波动会造成输出节点的阻抗的宽范围波动，最后导致负载极点的频率位置会在十几倍的范围内波动，这会为LDO电路的稳定性设计带来极大的挑战。
发明内容
本发明提供了一种LDO电路、电子系统以及电子设备，以实现LDO电路的环路稳定。
根据本发明的第一方面，提供了一种LDO电路，包括误差放大模块、驱动模块、功率管、分压负反馈单元、环路补偿模块；所述功率管的第一端耦接至第一高压；所述功率管的第二端作为所述LDO电路的输出端，并耦接至所述分压负反馈单元的输入端；所述分压负反馈单元的输出端耦接至所述误差放大模块的第一差分输入端，所述分压负反馈单元用于对所述LDO电路的输出电压进行分压，获得反馈电压并输出至所述误差放大模块的第一差分输入端；
所述误差放大模块的第二差分输入端接入第一参考电压，其输出端耦接至所述驱动模块的输入端；所述误差放大模块用于对所述第一参考电压和所述反馈电压进行差分放大，产生第一驱动电压并输出至所述驱动模块的输入端；
驱动模块包括源极跟随单元和第一电流镜单元；所述源极跟随单元的输入端作为所述驱动模块的输入端，所述源极跟随单元的输出端耦接至所述功率管的控制端，所述源极跟随单元用于对所述第一驱动电压进行跟随变换，以输出第二驱动电压至所述功率管的控制端，所述源极跟随单元还用于在所述功率管的控制端处形成低阻点，以将此处的极点推到所述LDO电路的环路带宽之外；所述第一电流镜单元的第一端和第二端分别耦接至所述源极跟随单元的输出端和所述功率管的控制端，所述第一电流镜单元的第三端耦接至所述第一高压，所述第一电流镜单元用于进一步降低所述功率管控制端处的阻抗，以将此处的极点进一步推到所述LDO电路的环路带宽之外，所述第一电流镜单元还用于对流经所述功率管的第一负载电流进行成比例变换，产生第二负载电流并输出；其中，负载极点的位置与所述第一负载电流的大小呈正相关；
所述环路补偿模块的第一输入端和第二输入端分别耦接至所述第一电流镜单元的输出端和所述误差放大模块的输出端，所述环路补偿模块用于响应所述第二负载电流，对所述LDO电路的整个环路进行补偿，并在所述误差放大模块的输出端产生第一零点和第一极点；其中，所述第一零点的位置与所述第二负载电流的大小呈正相关。
可选的，所述环路补偿模块包括第一电容、第一电阻、第二电阻、第一MOS管、第二MOS管；
所述第一电容的第一端作为所述环路补偿模块的第二输入端，所述第一电容的第二端耦接至所述第一电阻的第一端；所述第一电阻的第二端耦接至所述第二电阻的第一端；所述第二电阻的第一端和第二端分别耦接至所述第一MOS管的第二端和第一端，所述第二MOS管的栅极分别耦接至所述第一MOS管的栅极和自身第二端，且所述第二MOS管的第二端作为所述环路补偿模块的第一输入端；所述第一MOS管的第一端和所述第二MOS管的第一端均耦接至第二高压；其中，所述第二高压小于所述第一高压。
可选的，所述第一MOS管和所述第二MOS管均包括低压NMOS管。
可选的，所述源极跟随器单元包括第三MOS管；所述第三MOS管的控制端作为所述源极跟随单元的输入端，所述第三MOS管的第一端作为所述源极跟随单元的输出端，所述第三MOS管的第二端耦接至所述分压负反馈单元的输出端。
可选的，所述第一电流镜单元包括第四MOS管和第五MOS管；所述第四MOS管的第二端作为所述第一电流镜单元的第一端，所述第四MOS管的栅极作为所述第一电流镜单元的第二端，所述第四MOS管用于与所述功率管构成第一电流镜，以降低所述功率管控制端处的阻抗；所述第五MOS管的栅极耦接至所述第四MOS管的栅极，所述第五MOS管的第二端作为所述第一电流镜单元的输出端，所述第五MOS管用于与所述功率管构成第二电流镜，以对所述第一负载电流进行成比例变换，获得所述第二负载电流并输出；所述第四MOS管的第一端和所述第五MOS管的第一端均耦接至所述第一高压。
可选的，所述第三MOS管至所述第五MOS管均包括高压PMOS管。
可选的，还包括电压钳位单元，所述电压钳位单元的第一端和第二端分别耦接至所述误差放大模块的输出端和所述第三MOS管的第一端，所述电压钳位单元用于防止所述第三MOS管被击穿。
可选的，所述电压钳位单元包括齐纳二极管；所述齐纳二极管的正极作为所述电压钳位单元的第一端，所述齐纳二极管的负极作为所述电压钳位单元的第二端。
可选的，所述第二高压等于所述第一高压和所述电压钳位单元的击穿电压之差。
可选的，所述第一电容包括低压电容。
可选的，所述误差放大模块包括偏置电流源、第一级放大电路单元以及第二级放大电路单元；
所述偏置电流源耦接至所述第一级放大电路单元的偏置端；所述偏置电流源用于输出偏置电流；
所述第一级放大电路单元的输出端耦接至所述第二级放大电路单元的输入端，所述第一级放大电路单元的第一差分输入端和第二差分输入端分别作为所述误差放大模块的第一差分输入端和第二差分输入端；所述第一级放大电路单元用于在所述偏置电流的偏置作用下，对所述反馈电压与所述第一参考电压进行差分放大，产生第一放大电压并输出至所述第二级放大电路单元；所述第二级放大电路单元的输出端作为所述误差放大模块的输出端，所述第二级放大电路单元的第一端和第二端分别耦接至所述第一高压和地端，所述第二级放大电路单元用于对所述第一放大电压进行第二放大，产生所述第一驱动电压并输出。
可选的，所述分压负反馈环路单元包括第一分压电阻及第二分压电阻；所述第一分压电阻的第一端接所述功率管的第二端，所述第一分压电阻的第二端作为所述分压负反馈环路单元的输出端，并耦接至所述第二分压电阻的第一端；所述二分压电阻的第二端耦接至地端。
根据本发明的第二方面，提供了一种电子电路，包括本发明第一方面及可选方案提供的LDO电路。
根据本发明的第三方面，提供了一种电子设备，包括本发明第二方面提供的电子电路。
本发明提供的LDO电路，通过源极跟随单元和所述第一电流镜单元在功率管的控制端形成低阻点，以将功率管的控制端处的极点推到LDO电路的环路带宽之外；还通过第一电流镜单元将第一负载电流按比例变换成第二负载电流并输出至环路补偿模块；其中，负载极点的位置与所述第一负载电流的大小呈正相关；环路补偿模块响应于第二负载电流，对所述LDO电路的整个环路进行补偿，并在所述误差放大模块的输出端产生第一零点和第一极点；其中，所述第一零点的位置与所述第二负载电流的大小呈正相关，即表示所述第一零点的位置是随着负载极点的位置同向变化的；再结合第一极点，以确保LDO电路的环路内始终有两个极点和一个零点，进而实现LDO电路的环路稳定。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为现有技术的LDO电路的电路结构图；
图2为本发明的第一实施例提供的LDO电路的模块框图；
图3为本发明的第一实施例提供的LDO电路的电路结构图一；
图4为本发明的第一实施例提供的LDO电路的电路结构图二；
图5为本发明的第一实施例提供的LDO电路的电路结构图三。
附图标记：
10-分压负反馈单元；
20-误差放大模块；
21-第一级放大电路单元；
22-第二级放大电路单元；
30-驱动模块；
31-源极跟随单元；
32-第一电流镜单元；
40-环路补偿模块；
50-电压钳位单元；
M0-功率管；
M1-第一MOS管；
M2-第二MOS管；
M3-第三MOS管；
M4-第四MOS管；
M5-第五MOS管；
C0-第一电容；
R0-第一电阻；
R1-第二电阻；
R2-第一分压电阻；
R3-第二分压电阻；
D0-齐纳二极管；
Vref-第一参考电压；
Vout-输出电压；
Vfb-反馈电压；
Vc-第一驱动电压；
VB1-第一高压；
VB2-第二高压；
Ibias-偏置电流源。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包括了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在对本发明的实施例进行阐述之前，先对本发明的设计思路进行简要阐述：
由于现有技术中LDO电路的负载极点的频率位置会随着负载电流的波动而发生极大变化，这会为LDO电路的稳定性设计带来极大的挑战。而电路是否稳定取决于环路带宽内极点和零点的比例，具体为：环路带宽内的极点个数大于零点个数不超过2；例如，环路带宽内的极点个数为2，环路带宽内零点的个数为1，则此时环路稳定。为实现环路稳定，本发明就需要确保环路内只有一个零点和只有两个极点，其中一个极点为负载极点。
请参考图2，本发明的第一实施例提供了一种LDO电路，包括误差放大模块20、驱动模块30、功率管M0、分压负反馈单元10、环路补偿模块40；所述功率管M0的第一端耦接至第一高压VB1；所述功率管M0的第二端作为所述LDO电路的输出端，并耦接至所述分压负反馈单元10的输入端；所述分压负反馈单元10的输出端耦接至所述误差放大模块20的第一差分输入端，所述分压负反馈单元10用于对所述LDO电路的输出电压Vout进行分压，获得反馈电压Vfb并输出至所述误差放大模块20的第一差分输入端；
所述误差放大模块20的第二差分输入端接入第一参考电压Vref，其输出端耦接至所述驱动模块30的输入端；所述误差放大模块20用于对所述第一参考电压Vref和所述反馈电压Vfb进行差分放大，产生第一驱动电压Vc并输出至所述驱动模块30的输入端；
驱动模块30包括源极跟随单元31和第一电流镜单元32；所述源极跟随单元31的输入端作为所述驱动模块30的输入端，所述源极跟随单元31的输出端耦接至所述功率管M0的控制端，所述源极跟随单元31用于对所述第一驱动电压Vc进行跟随变换，以输出第二驱动电压至所述功率管M0的控制端，所述源极跟随单元31还用于在所述功率管M0的控制端处形成低阻点，以将此处的极点推到所述LDO电路的环路带宽之外；所述第一电流镜单元32的第一端和第二端分别耦接至所述源极跟随单元31的输出端和所述功率管M0的控制端，所述第一电流镜单元32的第三端耦接至所述第一高压VB1，所述第一电流镜单元32用于进一步降低所述功率管M0控制端处的阻抗，以将此处的极点进一步推到所述LDO电路的环路带宽之外，所述第一电流镜单元32还用于对流经所述功率管M0的第一负载电流进行成比例变换，产生第二负载电流并输出；其中，负载极点的位置与所述第一负载电流的大小呈正相关；
所述环路补偿模块40的第一输入端和第二输入端分别耦接至所述第一电流镜单元32的输出端和所述误差放大模块20的输出端，所述环路补偿模块40用于响应所述第二负载电流，对所述LDO电路的整个环路进行补偿，并在所述误差放大模块20的输出端产生第一零点和第一极点；其中，所述第一零点的位置与所述第二负载电流的大小呈正相关。
请参考图3，具体的：所述环路补偿模块40包括第一电容C0、第一电阻R0、第二电阻R1、第一MOS管M1、第二MOS管M2；所述第一电容C0的第一端作为所述环路补偿模块40的第二输入端，所述第一电容C0的第二端耦接至所述第一电阻R0的第一端；所述第一电阻R0的第二端耦接至所述第二电阻R1的第一端；所述第二电阻R1的第一端和第二端分别耦接至所述第一MOS管M1的第二端和第一端，所述第二MOS管M2的栅极分别耦接至所述第一MOS管M1的栅极和自身第二端，且所述第二MOS管M2的第二端作为所述环路补偿模块40的第一输入端；所述第一MOS管M1的第一端和所述第二MOS管M2的第一端均耦接至第二高压VB2；其中，所述第二高压VB2小于所述第一高压VB1。
请参考图3，本发明的第一实施例通过上述技术方案，以实现LDO电路的环路稳定。其原理为：
负载极点的频率位置公式为：
fPole1＝1/(2πRC)；其中，fPole1用于表征负载极点的频率位置；C用于表征负载电容；R用于表征输出阻抗，且R＝Rload//RM0；其中，Rload用于表征负载阻抗；RM0用于表征所述功率管M0的等效阻抗。由于所述功率管M0工作在饱和区，因此RM0>>Rload，即表示R≈Rload＝Vout/Iload；其中，Vout用于表征所述LDO电路的输出电压Vout；Iload用于表征所述第一负载电流。因此所述第一负载电流越大，负载阻抗越小，即输出阻抗越小，进而负载极点的频率位置越大；反之，所述第一负载电流越小，负载阻抗越大，即输出阻抗越大，进而负载极点的频率位置越小。
通过所述第一电流镜单元32将所述第一负载电流按一定比例进行变换，以输出第二负载电流至所述环路补偿模块40；所述第二负载电流流经所述第二MOS管M2并通过所述第二MOS管M2和所述第一MOS管M1构成电流镜，镜像至所述第一MOS管M1。因此流过所述第一MOS管M1的漏源电流与所述第一负载电流成正比。
而所述环路补偿模块40对所述LDO电路的整个环路进行补偿，以在所述误差放大模块20的输出端产生第一零点和第一极点；其中，所述第一零点和所述第一极点的公式分别为：
fzero＝1/[2πC0(R0+R1//Ron_M1)]；其中，fzero用于表征所述第一零点的频率位置；C0用于表征所述第一电容C0的容值；R0用于表征所述第一电阻R0的阻值；R1用于表征所述第二电阻R1的阻值；Ron_M1用于表征所述第一MOS管M1的等效电阻。由于所述第一MOS管M1工作在线性区，因此Ron_M1<<R1，即表示fzero≈1/[2πC0(R0+Ron_M1)]；又因为所述第一MOS管M1的等效电阻和所述第一MOS管M1的漏源电流的公式分别为：
Ron_M1＝1/[μnCox(W/L)*(Vgs-Vth)]；
Ids＝(1/2)*μnCox(W/L)*(Vgs-Vth)2；
其中，Ids用于表征所述第一MOS管M1的漏源电流；Vgs用于表征所述第一MOS管M1的栅源电压；Vth用于表征所述第一MOS管M1的阈值电压；μn用于表征电子的迁移速率；Cox用于表征MOS管的单位面积栅氧化层电容；W/L用于表征氧化层宽长比；
fPole2＝1/(2π*Rvc*C0)；其中，fPole2用于表征所述第一极点的频率位置；Rvc用于表征从所述误差放大模块的输出阻抗。
结合上述公式，并结合所述第一MOS管M1的漏源电流和所述第一负载电流成正比。可知若所述第一负载电流变大，则所述第一MOS管M1的漏源电流变大，则所述第一MOS管M1的栅源电压也变大，进而所述第一MOS管M1的等效电阻变小，最终使所述第一零点的频率位置变大。又由上述可知，若所述第一负载电流变大，也会使所述负载极点的频率位置变大，因此所述负载极点的频率位置和所述第一零点的频率位置都会随着所述第一负载电流的变化而同步变化，以确保所述LDO电路的环路内一直有一对零极点。又因为所述第一电容C0在所述误差放大模块20的输出端产生了所述第一极点，且所述第一极点的频率位置只与所述误差放大模块的输出阻抗有关。又因为所述误差放大模块的输出阻抗很大，所以所述第一极点的频率位置非常小，以确保所述第一极点一直处在环路带宽内。因此无论所述第一负载电流如何变化，所述LDO电路的环路内都一直存在所述负载极点、所述第一极点、所述第一零点，即所述LDO电路的环路内一直保持两个极点和一个零点，实现环路稳定。
以下对所述LDO电路中的具体电路结构进行说明：
请参考图3，作为一种具体实施方式，所述源极跟随器单元包括第三MOS管M3；所述第三MOS管M3的控制端作为所述源极跟随单元31的输入端，所述第三MOS管M3的第一端作为所述源极跟随单元31的输出端，所述第三MOS管M3的第二端耦接至所述分压负反馈单元10的输出端。
所述第一电流镜单元32包括第四MOS管M4和第五MOS管M5；所述第四MOS管M4的第二端作为所述第一电流镜单元32的第一端，所述第四MOS管M4的栅极作为所述第一电流镜单元32的第二端，所述第四MOS管M4用于与所述功率管M0构成第一电流镜，以降低所述功率管M0控制端处的阻抗；所述第五MOS管M5的栅极耦接至所述第四MOS管M4的栅极，所述第五MOS管M5的第二端作为所述第一电流镜单元32的输出端，所述第五MOS管M5用于与所述功率管M0构成第二电流镜，以对所述第一负载电流进行成比例变换，获得所述第二负载电流并输出；所述第四MOS管M4的第一端和所述第五MOS管M5的第一端均耦接至所述第一高压VB1。由于所述第一电流镜单元32的第三端耦接至第一高压VB1；即高压电源，因此所述第三MOS管M3至所述第五MOS管M5均为耐高压MOS管；例如：高压PMOS管，且所述第三MOS管M3至所述第五MOS管M5各自的控制端、第一端、第二端均对应PMOS管的栅极、源极、漏极。当然，MOS管的具体型号可以根据需求进行选择，在此不做限定。
由于所述第一负载电流和所述第二负载电流之间成比例，即所述第一负载电流等于k倍的所述第二负载电流；其中，k＞0；作为一种优选方式，通过调整所述功率管M0和所述第五MOS管M5的宽长比，以使k为正整数，且k远大于1，即将所述第一负载电流等比例缩小，以降低LDO在大负载电流工况下的电流损耗。例如：所述第一MOS管M1和所述第二MOS管M2均为低压NMOS管，且所述第一MOS管M1和所述第二MOS管M2各自的控制端、第一端、第二端均对应NMOS管的栅极、源极、漏极。
请参考图4，作为一种具体实施方式，当所述LDO电路的环路失锁时，所述误差放大模块20输出的第一驱动电压Vc被拉低，即增大了所述第三MOS管M3的源栅电压。为了防止所述第三MOS管M3的源栅电压高于所述第三MOS管M3的击穿电压，以使所述第三MOS管M3被击穿；因此所述LDO电路还包括电压钳位单元50，所述电压钳位单元50的第一端和第二端分别耦接至所述误差放大模块20的输出端和所述第三MOS管M3的第一端，所述电压钳位单元50用于对所述第三MOS管M3的源栅电压进行钳位，以防止所述第三MOS管M3被击穿。具体的：所述电压钳位单元50包括齐纳二极管D0，且齐纳二极管D0的正极耦接至所述误差放大模块20的输出端，齐纳二极管D0的负极耦接至所述第三MOS管M3的第一端。当然，除了齐纳二极管D0，所述电压钳位单元50也可以包括其他类型的钳位电路；例如多个自偏置的MOS管，由于该实施方式为本领域的惯用技术手段，在此不再赘述。
作为一种优选实施方式，所述第二高压VB2等于所述第一高压VB1和所述电压钳位电路的击穿电压之差；例如所述电压钳位电路具体为齐纳二极管D0，则所述第二高压VB2等于所述第一高压VB1和齐纳二极管D0的击穿电压之差，其具有的有益效果为：所述第一电容C0可以选择低压栅电容，以降低电路成本。具体原理为：
以齐纳二极管D0的击穿电压为5V进行举例。当所述LDO电路正常工作时，所述误差放大器模块输出的第一驱动电压Vc的公式为：
Vc＝VB1-VSG_M0-VSG_M3；其中，Vc用于表征所述第一驱动电压Vc；VB1用于表征所述第一高压VB1；VSG_M0用于表征所述功率管M0的源栅电压；VSG_M3用于表征所述第三MOS管M3的源栅电压。
又因为所述第一电容C0的压降等于所述第一驱动电压Vc与所述第二高压VB2之差，因此此时所述第一电容C0的压降公式为：
ΔVc0＝Vc-VB2＝5V-VSG_M0-VSG_M3＜5V；其中，ΔVc0用于表征所述第一电容C0的压降；所述VB2用于表征所述第二高压VB2。
由上式可以看出，当所述LDO电路正常工作时，所述第一电容C0的压降小于5V，又因为常见低压工艺的器件耐压为5V，以低压栅电容的进行举例，其耐压范围为+-5V，因此所述第一电容C0的压降并没有超过低压栅电容的耐压。
当所述LDO电路因起电或输出电压Vout短接到地时，所述LDO电路的输出电压Vout会低于设计电压，以使所述第一驱动电压Vc被拉低，进而触发电压钳位单元50对所述第一驱动电压Vc进行钳位，此时所述第一驱动电压Vc的公式为：
Vc＝VB1-VSG_M4-VD0；其中，VSG_M4用于表征所述第四MOS管M4的源栅电压；VD0用于表征齐纳二极管D0的击穿电压。
又因为所述第一电容C0的压降等于所述第一驱动电压Vc与所述第二高压VB2之差，因此此时所述第一电容C0的压降公式为：
ΔVc0＝Vc-VB2＝5V-VSG_M4-VD0；又因为齐纳二极管D0的击穿电压为5V，即VD0为5V。因此ΔVc0＝-VSG_M4＞-5V。
由上式可以看出，当所述LDO电路非正常工作以使电压钳位电路被触发时，所述第一电容C0的压降仍没有超过上述低压栅电容的耐压。综上，无论所述LDO电路是否正常工作，通过设置所述第一MOS管M1的第一端和所述第二MOS管M2的第一端均耦接至第二高压VB2，均能使所述第一电容C0选择低压栅电容，进而降低了电路成本。
请参考图5，作为一种具体实施方式，所述误差放大模块20包括偏置电流源Ibias、第一级放大电路单元21以及第二级放大电路单元22；
所述偏置电流源Ibias耦接至所述第一级放大电路单元21的偏置端；所述偏置电流源Ibias用于输出偏置电流；
所述第一级放大电路单元21的输出端耦接至所述第二级放大电路单元22的输入端，所述第一级放大电路单元21的第一差分输入端和第二差分输入端分别作为所述误差放大模块20的第一差分输入端和第二差分输入端；所述第一级放大电路单元21用于在所述偏置电流的偏置作用下，对所述反馈电压Vfb与所述第一参考电压Vref进行差分放大，产生第一放大电压并输出至所述第二级放大电路单元22；所述第二级放大电路单元22的输出端作为所述误差放大模块20的输出端，所述第二级放大电路单元22的第一端和第二端分别耦接至所述第一高压VB1和地端，所述第二级放大电路单元22用于对所述第一放大电压进行第二放大，产生所述第一驱动电压Vc并输出。具体的：所述误差放大模块20具体包括PMOS输入对的折叠共源共栅运算放大器，为了满足高压输入的要求，因此所述第二级放大电路单元22中的部分MOS管按需求设置为高压MOS管。由于PMOS输入对的折叠共源共栅运算放大器为本领域的惯用技术手段，其具体结构和工作原理在此不再赘述。当然，所述误差放大模块20也可以选择其他类型的运算放大器，在此不做限定。
请参考图1至图5中的任意图，作为一种具体实施方式，所述分压负反馈环路单元包括第一分压电阻R2及第二分压电阻R3；所述第一分压电阻R2的第一端接所述功率管M0的第二端，所述第一分压电阻R2的第二端作为所述分压负反馈环路单元的输出端，并耦接至所述第二分压电阻R3的第一端；所述二分压电阻的第二端耦接至地端。通过设置两个分压电阻对所述LDO电路的输出电压Vout进行分压，获得所述反馈并将所述反馈电压Vfb反馈至所述误差放大模块20的第一差分输入端，以构成所述LDO电路的负反馈环路。
综上，本发明第一实施例提供的所述LDO电路，通过源极跟随单元和所述第一电流镜单元在功率管的控制端形成低阻点，以将功率管的控制端处的极点推到LDO电路的环路带宽之外；还通过第一电流镜单元将第一负载电流按比例变换成第二负载电流并输出至环路补偿模块；其中，负载极点的位置与所述第一负载电流的大小呈正相关；环路补偿模块响应于第二负载电流，对所述LDO电路的整个环路进行补偿，并在所述误差放大模块的输出端产生第一零点和第一极点；其中，所述第一零点的位置与所述第二负载电流的大小呈正相关，即表示所述第一零点的位置是随着负载极点的位置同步变化的；再结合第一极点，以确保LDO电路的环路内始终有两个极点和一个零点，进而实现LDO电路的环路稳定。
本发明的第二实施例提供了一种电子电路，包括所述LDO电路。
本发明的第三实施例提供了一种电子设备，包括所述电子电路。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (14)
1.一种LDO电路，其特征在于，包括误差放大模块、驱动模块、功率管、分压负反馈单元、环路补偿模块；所述功率管的第一端耦接至第一高压；所述功率管的第二端作为所述LDO电路的输出端，并耦接至所述分压负反馈单元的输入端；所述分压负反馈单元的输出端耦接至所述误差放大模块的第一差分输入端，所述分压负反馈单元用于对所述LDO电路的输出电压进行分压，获得反馈电压并输出至所述误差放大模块的第一差分输入端；
所述误差放大模块的第二差分输入端接入第一参考电压，其输出端耦接至所述驱动模块的输入端；所述误差放大模块用于对所述第一参考电压和所述反馈电压进行差分放大，产生第一驱动电压并输出至所述驱动模块的输入端；
驱动模块包括源极跟随单元和第一电流镜单元；所述源极跟随单元的输入端作为所述驱动模块的输入端，所述源极跟随单元的输出端耦接至所述功率管的控制端，所述源极跟随单元用于对所述第一驱动电压进行跟随变换，以输出第二驱动电压至所述功率管的控制端，所述源极跟随单元还用于在所述功率管的控制端处形成低阻点，以将此处的极点推到所述LDO电路的环路带宽之外；所述第一电流镜单元的第一端和第二端分别耦接至所述源极跟随单元的输出端和所述功率管的控制端，所述第一电流镜单元的第三端耦接至所述第一高压，所述第一电流镜单元用于进一步降低所述功率管控制端处的阻抗，以将此处的极点进一步推到所述LDO电路的环路带宽之外，所述第一电流镜单元还用于对流经所述功率管的第一负载电流进行成比例变换，产生第二负载电流并输出；其中，负载极点的位置与所述第一负载电流的大小呈正相关；
所述环路补偿模块的第一输入端和第二输入端分别耦接至所述第一电流镜单元的输出端和所述误差放大模块的输出端，所述环路补偿模块用于响应所述第二负载电流，对所述LDO电路的整个环路进行补偿，并在所述误差放大模块的输出端产生第一零点和第一极点；其中，所述第一零点的位置与所述第二负载电流的大小呈正相关。
2.根据权利要求1所述的LDO电路，其特征在于，所述环路补偿模块包括第一电容、第一电阻、第二电阻、第一MOS管、第二MOS管；
所述第一电容的第一端作为所述环路补偿模块的第二输入端，所述第一电容的第二端耦接至所述第一电阻的第一端；所述第一电阻的第二端耦接至所述第二电阻的第一端；所述第二电阻的第一端和第二端分别耦接至所述第一MOS管的第二端和第一端，所述第二MOS管的栅极分别耦接至所述第一MOS管的栅极和自身第二端，且所述第二MOS管的第二端作为所述环路补偿模块的第一输入端；所述第一MOS管的第一端和所述第二MOS管的第一端均耦接至第二高压；其中，所述第二高压小于所述第一高压。
3.根据权利要求2所述的LDO电路，其特征在于，所述第一MOS管和所述第二MOS管均包括低压NMOS管。
4.根据权利要求2所述的LDO电路，其特征在于，所述源极跟随器单元包括第三MOS管；所述第三MOS管的控制端作为所述源极跟随单元的输入端，所述第三MOS管的第一端作为所述源极跟随单元的输出端，所述第三MOS管的第二端耦接至所述分压负反馈单元的输出端。
5.根据权利要求4所述的LDO电路，其特征在于，所述第一电流镜单元包括第四MOS管和第五MOS管；所述第四MOS管的第二端作为所述第一电流镜单元的第一端，所述第四MOS管的栅极作为所述第一电流镜单元的第二端，所述第四MOS管用于与所述功率管构成第一电流镜，以降低所述功率管控制端处的阻抗；所述第五MOS管的栅极耦接至所述第四MOS管的栅极，所述第五MOS管的第二端作为所述第一电流镜单元的输出端，所述第五MOS管用于与所述功率管构成第二电流镜，以对所述第一负载电流进行成比例变换，获得所述第二负载电流并输出；所述第四MOS管的第一端和所述第五MOS管的第一端均耦接至所述第一高压。
6.根据权利要求5所述的LDO电路，其特征在于，所述第三MOS管至所述第五MOS管均包括高压PMOS管。
7.根据权利要求4所述的LDO电路，其特征在于，还包括电压钳位单元，所述电压钳位单元的第一端和第二端分别耦接至所述误差放大模块的输出端和所述第三MOS管的第一端，所述电压钳位单元用于防止所述第三MOS管被击穿。
8.根据权利要求7所述的LDO电路，其特征在于，所述电压钳位单元包括齐纳二极管；所述齐纳二极管的正极作为所述电压钳位单元的第一端，所述齐纳二极管的负极作为所述电压钳位单元的第二端。
9.根据权利要求8所述的LDO电路，其特征在于，所述第二高压等于所述第一高压和所述电压钳位单元的击穿电压之差。
10.根据权利要求9所述的LDO电路，其特征在于，所述第一电容包括低压电容。
11.根据权利要求1所述的LDO电路，其特征在于，所述误差放大模块包括偏置电流源、第一级放大电路单元以及第二级放大电路单元；
所述偏置电流源耦接至所述第一级放大电路单元的偏置端；所述偏置电流源用于输出偏置电流；
所述第一级放大电路单元的输出端耦接至所述第二级放大电路单元的输入端，所述第一级放大电路单元的第一差分输入端和第二差分输入端分别作为所述误差放大模块的第一差分输入端和第二差分输入端；所述第一级放大电路单元用于在所述偏置电流的偏置作用下，对所述反馈电压与所述第一参考电压进行差分放大，产生第一放大电压并输出至所述第二级放大电路单元；所述第二级放大电路单元的输出端作为所述误差放大模块的输出端，所述第二级放大电路单元的第一端和第二端分别耦接至所述第一高压和地端，所述第二级放大电路单元用于对所述第一放大电压进行第二放大，产生所述第一驱动电压并输出。
12.根据权利要求1所述的LDO电路，其特征在于，所述分压负反馈环路单元包括第一分压电阻及第二分压电阻；所述第一分压电阻的第一端接所述功率管的第二端，所述第一分压电阻的第二端作为所述分压负反馈环路单元的输出端，并耦接至所述第二分压电阻的第一端；所述二分压电阻的第二端耦接至地端。
13.一种电子电路，其特征在于，包括权利要求1至12中任一项所述的LDO电路。
14.一种电子设备，其特征在于，包括权利要求13所述的电子电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311643079.5A CN117472136B (zh) | 2023-12-01 | 2023-12-01 | 一种ldo电路、电子系统以及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311643079.5A CN117472136B (zh) | 2023-12-01 | 2023-12-01 | 一种ldo电路、电子系统以及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117472136A true CN117472136A (zh) | 2024-01-30 |
| CN117472136B CN117472136B (zh) | 2024-05-17 |
Family
ID=89636327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311643079.5A Active CN117472136B (zh) | 2023-12-01 | 2023-12-01 | 一种ldo电路、电子系统以及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117472136B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016082420A1 (zh) * | 2014-11-24 | 2016-06-02 | 深圳市中兴微电子技术有限公司 | 一种低压差线性稳压器 |
| CN110825157A (zh) * | 2019-12-12 | 2020-02-21 | 思瑞浦微电子科技（苏州）股份有限公司 | 基于重载补偿的低压差线性稳压器 |
| CN115097895A (zh) * | 2022-08-04 | 2022-09-23 | 广东鸿翼芯汽车电子科技有限公司 | 一种ldo电路、电子系统以及电子设备 |
| CN116107373A (zh) * | 2022-12-15 | 2023-05-12 | 贵州振华风光半导体股份有限公司 | 一种用于ldo的极点-极点跟踪频率补偿电路 |
-
2023
- 2023-12-01 CN CN202311643079.5A patent/CN117472136B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016082420A1 (zh) * | 2014-11-24 | 2016-06-02 | 深圳市中兴微电子技术有限公司 | 一种低压差线性稳压器 |
| CN110825157A (zh) * | 2019-12-12 | 2020-02-21 | 思瑞浦微电子科技（苏州）股份有限公司 | 基于重载补偿的低压差线性稳压器 |
| CN115097895A (zh) * | 2022-08-04 | 2022-09-23 | 广东鸿翼芯汽车电子科技有限公司 | 一种ldo电路、电子系统以及电子设备 |
| CN116107373A (zh) * | 2022-12-15 | 2023-05-12 | 贵州振华风光半导体股份有限公司 | 一种用于ldo的极点-极点跟踪频率补偿电路 |
Non-Patent Citations (1)
| Title |
|---|
| 黄海生等: "无片外电容高稳定型LDO电路设计", 西安邮电大学学报, vol. 25, no. 5, 31 October 2020 (2020-10-31), pages 63 - 68 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117472136B (zh) | 2024-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106558987B (zh) | 低静态电流线性调节器电路 | |
| CN100480944C (zh) | 一种压控电流源及带有压控电流源的低压差稳压电源 | |
| CN101419477B (zh) | 提供多输出电压的可控低压差线性稳压电路 | |
| US8154263B1 (en) | Constant GM circuits and methods for regulating voltage | |
| US8513929B2 (en) | Method for providing and operating an LDO | |
| CN111522389A (zh) | 宽输入低压差线性稳压电路 | |
| US8854136B2 (en) | Fully differential operational amplifier with common-mode feedback circuit | |
| KR20140089814A (ko) | 저전압 강하 레귤레이터 | |
| CN109101067B (zh) | 一种双电源轨的低压差线性稳压器 | |
| Blakiewicz | Output-capacitorless low-dropout regulator using a cascoded flipped voltage follower | |
| CN116317996B (zh) | 一种误差放大器和电源转换装置 | |
| CN211878488U (zh) | 宽输入低压差线性稳压电路 | |
| CN108052153A (zh) | 新型cmos结构的ldo线性稳压器 | |
| CN115639874A (zh) | 一种ldo电路以及电子电路 | |
| CN115016594A (zh) | 低压差线性稳压器 | |
| CN112684846B (zh) | 低压差线性稳压器的误差放大器以及低压差线性稳压器 | |
| Kao et al. | A multipath output-capacitor-less LDO regulator | |
| CN117472136B (zh) | 一种ldo电路、电子系统以及电子设备 | |
| KR20180071988A (ko) | 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어 | |
| CN108445959B (zh) | 一种可选接片外电容的低压差线性稳压器 | |
| CN115840483A (zh) | 一种具有瞬态增强特性的低压差线性稳压器 | |
| CN112965567B (zh) | 一种低噪声电压驱动缓冲器 | |
| El Khadiri et al. | A low noise, high PSR low-dropout regulator for low-cost portable electronics | |
| CN103425168A (zh) | 电压-电流变换器电路 | |
| US6831501B1 (en) | Common-mode controlled differential gain boosting |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |