CN117456924A - 一种驱动电路和显示装置 - Google Patents
一种驱动电路和显示装置 Download PDFInfo
- Publication number
- CN117456924A CN117456924A CN202311794539.4A CN202311794539A CN117456924A CN 117456924 A CN117456924 A CN 117456924A CN 202311794539 A CN202311794539 A CN 202311794539A CN 117456924 A CN117456924 A CN 117456924A
- Authority
- CN
- China
- Prior art keywords
- switch
- level
- node
- signal
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 47
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 9
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000001808 coupling effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 201000005569 Gout Diseases 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本申请公开了一种驱动电路和显示装置，其中，该驱动电路包括多个级联的驱动单元，每一驱动单元用于对一行像素输出栅极驱动信号和发光驱动信号，驱动单元包括第一输出模块、第二输出模块、上下拉模块、第一下拉模块和第二下拉模块，第一输出模块被配置为输出栅极驱动信号，第二输出模块被配置为输出发光驱动信号。通过上述方式，采用同一个电路即可输出栅极驱动信号和发光驱动信号，可以减小电路面积，从而降低显示装置的成本。
Description
技术领域
本申请涉及显示技术领域，特别是涉及一种驱动电路和显示装置。
背景技术
随着显示技术不断发展，现市面上主流显示器有LCD(Liquid Crystal Display，液晶显示器)以及OLED(Organic Light-Emitting Diode，有机发光半导体显示器)，它们具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：电视、移动电话、个人数字助理(PDA，personal digital assistant)、数字相机、计算机屏幕或笔记本电脑屏幕等，在平板显示领域中占主导地位。
GDL(Gate driver less)表示的是阵列基板上栅驱动集成，它能实现液晶面板的逐行扫描驱动功能。在传统的有源矩阵液晶显示器中，行扫描信号是由外接集成电路板(Integrated Circuit，IC)来实现的，而采用GDL驱动，就是在外接电路仅提供几路控制信号的基础上，采用与薄膜晶体管(TFT)同样制程的工艺制作出行扫描驱动电路，实现逐行扫描驱动功能。因此，采用GDL驱动，节省了扫描驱动相关的集成电路，实现了液晶显示器制作成本的降低。
对比LCD，OLED因像素补偿电路故而多出了EOA(Emission D-IC On Array，显示面板发光驱动)电路，其仅在数据输入阶段为低电平，在其它阶段均为高电平，即在数据输入阶段，EOA电路处于截止状态，不输出信号，驱动IC输出的数据信号经由驱动晶体管进入，完成数据信号的输入。
可以理解地，采用GDL电路和EOA电路两个电路模块来实现OLED面板的驱动，必然会导致驱动电路使用的晶体管数据过多，且面积较大，提高了显示装置的成本。
发明内容
为解决上述问题，本申请提供一种驱动电路和显示装置，采用同一个电路即可输出栅极驱动信号和发光驱动信号，可以减小电路面积，从而降低显示装置的成本。
本申请采用的一个技术方案是：提供一种驱动电路，该驱动电路包括多个级联的驱动单元，每一驱动单元用于对一行像素输出栅极驱动信号和发光驱动信号，驱动单元包括：第一输出模块，包括第一开关和第二开关，第一开关的第一端被配置为输入时钟信号，第一开关的第二端被配置为输出栅极驱动信号，第二开关的第一端连接第一开关的第二端，第二开关的第二端被配置为输入公共低电平信号，第一开关的控制端为第一节点，第二开关的控制端为第二节点；第二输出模块，连接第二节点，第二输出模块被配置为输入直流信号，以及在第二节点为高电平时，输出发光驱动信号；上下拉模块，连接第一节点和第二节点，上下拉模块被配置为输入第一级传信号，以及在第一级传信号为高电平时，拉高第一节点的电平，拉低第二节点的电平；第一下拉模块，连接第一节点，第一下拉模块被配置为输入第二级传信号，以及在第二级传信号为高电平时，拉低第一节点的电平；第二下拉模块，连接第一开关的第二端和第二输出模块，第二下拉模块被配置为输入第三级传信号，以及在第三级传信号和栅极驱动信号为高电平时，拉低发光驱动信号的电平。
在一实施例中，第一输出模块还包括电容，电容的第一端连接第一节点，电容的第二端连接第一开关的第二端。
在一实施例中，上下拉模块包括：第三开关，第三开关的控制端被配置为输入第一级传信号，第三开关的第一端连接第三开关的控制端，第三开关的第二端连接第一节点；第四开关，第四开关的控制端连接第三开关的控制端，第四开关的第一端连接第二节点，第四开关的控制端被配置为输入公共低电平信号。
在一实施例中，上下拉模块还包括：第五开关，第五开关的控制端连接第二节点，第五开关的第一端连接第一节点，第五开关第二端被配置为输入公共低电平信号第六开关，第六开关的控制端连接第一节点，第六开关的第一端连接第二节点，第六开关第二端被配置为输入公共低电平信号。
在一实施例中，第n级驱动单元输入的第一级传信号为第n-4级驱动单元输出的栅极驱动信号。
在一实施例中，第一下拉模块包括第七开关，第七开关的控制端被配置为输入第二级传信号，第七开关的第一端连接第一节点，第七开关第二端被配置为输入公共低电平信号。
在一实施例中，第n级驱动单元输入的第二级传信号为第n+4级驱动单元输出的栅极驱动信号。
在一实施例中，第二输出模块包括：第八开关，第八开关的控制端被配置为输入直流信号，第八开关的第一端连接第八开关的控制端，第八开关的第二端连接第二节点；第九开关，第九开关的控制端连接第八开关的控制端，第九开关的第一端连接第九开关的控制端，第九开关的第二端被配置为输出发光驱动信号。
在一实施例中，第二下拉模块包括：第十开关，第十开关的第一端被配置为输入第三级传信号，第十开关的控制端连接第一开关的第二端；第十一开关，第十一开关的控制端连接第十开关的第二端，第十一开关的第一端连接第九开关的第二端，第十一开关的第二端被配置为输入公共低电平信号。
在一实施例中，第n级驱动单元输入的第三级传信号为第n+3级驱动单元输出的栅极驱动信号。
本申请采用的另一个技术方案是：提供一种显示装置，该显示装置包括如上述的驱动电路及为其供电的供电模块。
本申请提供的驱动电路包括多个级联的驱动单元，每一驱动单元用于对一行像素输出栅极驱动信号和发光驱动信号，驱动单元包括：第一输出模块，包括第一开关和第二开关，第一开关的第一端被配置为输入时钟信号，第一开关的第二端被配置为输出栅极驱动信号，第二开关的第一端连接第一开关的第二端，第二开关的第二端被配置为输入公共低电平信号，第一开关的控制端为第一节点，第二开关的控制端为第二节点；第二输出模块，连接第二节点，第二输出模块被配置为输入直流信号，以及在第二节点为高电平时，输出发光驱动信号；上下拉模块，连接第一节点和第二节点，上下拉模块被配置为输入第一级传信号，以及在第一级传信号为高电平时，拉高第一节点的电平，拉低第二节点的电平；第一下拉模块，连接第一节点，第一下拉模块被配置为输入第二级传信号，以及在第二级传信号为高电平时，拉低第一节点的电平；第二下拉模块，连接第一开关的第二端和第二输出模块，第二下拉模块被配置为输入第三级传信号，以及在第三级传信号和栅极驱动信号为高电平时，拉低发光驱动信号的电平。通过上述方式，将栅极驱动电路(GDL)和发光驱动电路(EOA)整合为一个驱动电路，该驱动电路一方面减少了控制信号的输入，仅需要输入8个时钟信号，其他控制信号由其他级的栅极驱动信号取代，另一方面由于将两个电路合二为一，减少了元器件的使用，减小了电路的面积，因此，本实施例有利于促进显示面板的屏占比进一步增加，同时减小电路设计成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的驱动电路一实施例的结构示意图；
图2是图1中驱动单元一实施例的结构示意图；
图3是一实施例中图2对应的电路示意图；
图4是一实施例中图3对应的时序示意图；
图5是本申请提供的显示装置一实施例的结构示意图。
100，驱动单元；10，第一输出模块；20，第二输出模块；30，上下拉模块；40，第一下拉模块；50，第二下拉模块；T1，第一开关；T2，第二开关；T3，第三开关；T4，第四开关；T5，第五开关；T6，第六开关；T7，第七开关；T8，第八开关；T9，第九开关；T10，第十开关；T11，第十一开关；C，电容；500，显示装置。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
参阅图1，图1是本申请提供的驱动电路一实施例的结构示意图，该驱动电路包括多个级联的驱动单元，每一驱动单元用于对一行像素输出栅极驱动信号(GOUT，用G表示)和发光驱动信号(EMIT，用E表示)，图1示出了第n级驱动单元至第n+7级(自下而上)共8级驱动单元的连接示意图。
具体地，本实施例中每8个驱动单元使用一组共8个时钟信号，其他的输入信号由其他级输出的栅极驱动信号作为级联信号。以第n级为例，第n级驱动单元的输入信号包括时钟信号CLK1、第n-4级驱动单元输出的栅极驱动信号G(n-4)和第n+4级驱动单元输出的栅极驱动信号G(n+4)，其中只有时钟信号CLK1是需要外部输入的。因此，本实施例的驱动电路的外部输入信号仅有8个时钟信号(CLK1~CLK8)。
进一步参阅图2，图2是图1中驱动单元一实施例的结构示意图，图2以第n级驱动单元为例，该驱动单元100包括第一输出模块10、第二输出模块20、上下拉模块30、第一下拉模块40和第二下拉模块50。
其中，第一输出模块10包括第一开关T1、第二开关T2和电容C，第一开关T1的第一端被配置为输入时钟信号CLK1，第一开关T1的第二端被配置为输出栅极驱动信号G(n)，第二开关T2的第一端连接第一开关T1的第二端，第二开关T2的第二端被配置为输入公共低电平信号VSS，第一开关T1的控制端为第一节点Q1，第二开关的控制端为第二节点Q2；电容C的第一端连接第一节点Q1，电容C的第二端连接第一开关T1的第二端；第二输出模块20连接第二节点Q2，第二输出模块20被配置为输入直流信号VDD，以及在第二节点Q2为高电平时，输出发光驱动信号E(n)；上下拉模块30连接第一节点Q1和第二节点Q2，上下拉模块30被配置为输入第一级传信号G(n-4)，以及在第一级传信号G(n-4)为高电平时，拉高第一节点Q1的电平，拉低第二节点Q2的电平；第一下拉模块40连接第一节点Q1，第一下拉模块40被配置为输入第二级传信号G(n+4)，以及在第二级传信号G(n+4)为高电平时，拉低第一节点Q1的电平；第二下拉模块50连接第一开关T1的第二端和第二输出模块20，第二下拉模块50被配置为输入第三级传信号G(n+3)，以及在第三级传信号G(n+3)和栅极驱动信号G(n)为高电平时，拉低发光驱动信号E(n)的电平。
具体地，本实施例中以第一开关T1和第二开关T2为NMOS管进行举例说明，驱动单元100的工作流程可以包括以下五个阶段：
第一阶段：该阶段为工作前的下拉维持阶段，直流信号VDD持续工作，第二输出模块20输出的发光驱动信号E(n)保持为高电压状态；
第二阶段：第一级传信号G(n-4)为高电平时，上下拉模块拉高第一节点Q1的电平，并使得电容C开始充电进入预充电状态，以及拉低第二节点Q2的电平；
第三阶段：第一级传信号G(n-4)为低电平、时钟信号CLK1为高电平时，基于第一开关T1的电容耦合作用使得第一节点Q1点电位进一步抬高，使得第一开关T1开启并输出栅极驱动信号G(n)；
第四阶段：栅极驱动信号G(n)和第三级传信号G(n+3)均为高电平，第二下拉模块50拉低发光驱动信号E(n)的电平；
第五阶段：第二级传信号G(n+4)为高电平、时钟信号CLK1为低电平，第一下拉模块40拉低第一节点Q1的电位，并导致第二节点Q2电位升高，使得第一开关T1关闭结束栅极驱动信号G(n)的输出，发光驱动信号E(n)继续输出为高电平，此时再次进入下拉维持阶段(第一阶段)。
区别于现有技术，本实施例提供的驱动电路包括多个级联的驱动单元，每一驱动单元用于对一行像素输出栅极驱动信号和发光驱动信号，驱动单元包括：第一输出模块，包括第一开关和第二开关，第一开关的第一端被配置为输入时钟信号，第一开关的第二端被配置为输出栅极驱动信号，第二开关的第一端连接第一开关的第二端，第二开关的第二端被配置为输入公共低电平信号，第一开关的控制端为第一节点，第二开关的控制端为第二节点；第二输出模块，连接第二节点，第二输出模块被配置为输入直流信号，以及在第二节点为高电平时，输出发光驱动信号；上下拉模块，连接第一节点和第二节点，上下拉模块被配置为输入第一级传信号，以及在第一级传信号为高电平时，拉高第一节点的电平，拉低第二节点的电平；第一下拉模块，连接第一节点，第一下拉模块被配置为输入第二级传信号，以及在第二级传信号为高电平时，拉低第一节点的电平；第二下拉模块，连接第一开关的第二端和第二输出模块，第二下拉模块被配置为输入第三级传信号，以及在第三级传信号和栅极驱动信号为高电平时，拉低发光驱动信号的电平。通过上述方式，将栅极驱动电路(GDL)和发光驱动电路(EOA)整合为一个驱动电路，该驱动电路一方面减少了控制信号的输入，仅需要输入8个时钟信号，其他控制信号由其他级的栅极驱动信号取代，另一方面由于将两个电路合二为一，减少了元器件的使用，减小了电路的面积，因此，本实施例有利于促进显示面板的屏占比进一步增加，同时减小电路设计成本。
结合图2和图3，图3是一实施例中图2对应的电路示意图，图2和图3以第n级驱动单元为例，该驱动单元100包括第一输出模块10、第二输出模块20、上下拉模块30、第一下拉模块40和第二下拉模块50。
其中，第一输出模块10包括第一开关T1、第二开关T2和电容C，第一开关T1的第一端被配置为输入时钟信号CLK1，第一开关T1的第二端被配置为输出栅极驱动信号G(n)，第二开关T2的第一端连接第一开关T1的第二端，第二开关T2的第二端被配置为输入公共低电平信号VSS，第一开关T1的控制端为第一节点Q1，第二开关的控制端为第二节点Q2；电容C的第一端连接第一节点Q1，电容C的第二端连接第一开关T1的第二端；第二输出模块20连接第二节点Q2，第二输出模块20被配置为输入直流信号VDD，以及在第二节点Q2为高电平时，输出发光驱动信号E(n)；上下拉模块30连接第一节点Q1和第二节点Q2，上下拉模块30被配置为输入第一级传信号G(n-4)，以及在第一级传信号G(n-4)为高电平时，拉高第一节点Q1的电平，拉低第二节点Q2的电平；第一下拉模块40连接第一节点Q1，第一下拉模块40被配置为输入第二级传信号G(n+4)，以及在第二级传信号G(n+4)为高电平时，拉低第一节点Q1的电平；第二下拉模块50连接第一开关T1的第二端和第二输出模块20，第二下拉模块50被配置为输入第三级传信号G(n+3)，以及在第三级传信号G(n+3)和栅极驱动信号G(n)为高电平时，拉低发光驱动信号E(n)的电平。
可选地，在一实施例中，上下拉模块30包括第三开关T3和第四开关T4，第三开关T3的控制端被配置为输入第一级传信号(第n-4级驱动单元输出的栅极驱动信号G(n-4))，第三开关T3的第一端连接第三开关T3的控制端，第三开关T3的第二端连接第一节点Q1；第四开关T4的控制端连接第三开关T3的控制端，第四开关T4的第一端连接第二节点Q2，第四开关T4的控制端被配置为输入公共低电平信号VSS。
进一步，上下拉模块30还包括第五开关T5和第六开关T6，第五开关T5的控制端连接第二节点Q2，第五开关T5的第一端连接第一节点Q1，第五开关T5第二端被配置为输入公共低电平信号VSS，第六开关T6的控制端连接第一节点Q1，第六开关T6的第一端连接第二节点Q2，第六开关T6第二端被配置为输入公共低电平信号VSS。
可选地，在一实施例中，第一下拉模块40包括第七开关T7，第七开关T7的控制端被配置为输入第二级传信号(第n+4级驱动单元输出的栅极驱动信号G(n+4))，第七开关T7的第一端连接第一节点Q1，第七开关T7第二端被配置为输入公共低电平信号VSS。
可选地，在一实施例中，第二输出模块20包括第八开关T8和第九开关T9，第八开关T8的控制端被配置为输入直流信号VDD，第八开关T8的第一端连接第八开关T8的控制端，第八开关T8的第二端连接第二节点Q2；第九开关T9的控制端连接第八开关T8的控制端，第九开关T9的第一端连接第九开关T9的控制端，第九开关T9的第二端被配置为输出发光驱动信号E(n)。
可选地，在一实施例中，第二下拉模块50包括第十开关T10和第十一开关T11，第十开关T10的第一端被配置为输入第三级传信号(第n+3级驱动单元输出的栅极驱动信号G(n+3))，第十开关T10的控制端连接第一开关T1的第二端；第十一开关T11的控制端连接第十开关T10的第二端，第十一开关T11的第一端连接第九开关T9的第二端，第十一开关T11的第二端被配置为输入公共低电平信号VSS。
具体地，如图4所示，图4是一实施例中图3对应的时序示意图，本实施例中以第一开关T1、第二开关T2、第三开关T3、第四开关T4、第五开关T5、第六开关T6、第七开关T7、第八开关T8、第九开关T9、第十开关T10、第十一开关T11为NMOS管进行举例说明，驱动单元100的工作流程可以包括以下五个阶段：
第一阶段A：该阶段为工作前的下拉维持阶段，直流信号VDD持续工作，第八开关T8和第九开关T9导通，发光驱动信号E(n)保持为高电压状态，同时，第二节点Q2的电压被拉高，第二开关T2和第五开关T5导通，此时，栅极驱动信号G(n)和第一节点Q1为低电平，第一开关T1关闭；
第二阶段B：第一级传信号G(n-4)为高电平时，第三开关T3和第四开关T4导通，第一节点Q1的电压被拉高为高电平，第二节点Q2的电压被拉低为低电平，电容C开始充电，进入预充电阶段；
第三阶段C：第一级传信号G(n-4)为低电平、时钟信号CLK1为高电平时，基于第一开关T1的栅极和源极之间的栅源电容的耦合作用，第一节点Q1的电压被进一步拉高，第一开关T1导通，输出高电平的栅极驱动信号G(n);
与此同时栅极驱动信号G(n)使得第十开关T10栅极拉高为高电平，第十开关T10导通，但是此时第三级传信号G(n+3)均为低电平，第十一开关T11仍然关闭，因此发光驱动信号E(n)的电平依然处于高电平；
第四阶段D：栅极驱动信号G(n)和第三级传信号G(n+3)均为高电平，第十开关T10导通，第十一开关T11导通，导致发光驱动信号E(n)的电平被拉至低电平状态；
第五阶段E：第二级传信号G(n+4)为高电平、时钟信号CLK1为低电平，导致第七开关T7导通，从而将第一节点Q1点电位拉低至低电平、且第二节点Q2的电平被拉高至高电平，同时由于栅极驱动信号G(n)为低电平，使得第十开关T10和第十一开关T11关闭，在直流信号VDD的作用下，发光驱动信号E(n)继续输出为高电平，此时再次进入下拉维持阶段(第一阶段A)。
通过上述的驱动方式，实现了通过一个驱动电路完成栅极驱动信号G(n)和发光驱动信号E(n)的输出。
可以理解地，上述实施例中的驱动电路，将栅极驱动电路(GDL)和发光驱动电路(EOA)整合为一个驱动电路，该驱动电路一方面减少了控制信号的输入，仅需要输入8个时钟信号，其他控制信号由其他级的栅极驱动信号取代，另一方面由于将两个电路合二为一，减少了元器件的使用，其中总共需要使用11个晶体管和1个电容，大大减小了电路的面积，因此，本实施例有利于促进显示面板的屏占比进一步增加，同时减小电路设计成本。
参阅图5，图5是本申请提供的显示装置一实施例的结构示意图，该显示装置500包括驱动电路及为其供电的供电模块，该驱动电路是如上述实施例中介绍的驱动电路。
另外，在一实施例中，该显示装置500还包括显示面板，该显示面板中设置有纵横交错的扫描线和数据线，扫描线和数据线将显示面板划分为多个子像素，驱动电路连接扫描线和数据线，以提供栅极驱动信号和发光驱动信号。
在一实施例中，该显示装置500为OLED显示装置，或者是具有OLED显示面板的电子设备，例如手机、平板电脑、电视机、智能穿戴设备等。
在本申请所提供的几个实施方式中，应该理解到，所揭露的方法以及设备，可以通过其它的方式实现。例如，以上所描述的设备实施方式仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外，在本申请各个实施方式中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种驱动电路，其特征在于，所述驱动电路包括多个级联的驱动单元，每一所述驱动单元用于对一行像素输出栅极驱动信号和发光驱动信号，所述驱动单元包括：
第一输出模块，包括第一开关和第二开关，所述第一开关的第一端被配置为输入时钟信号，所述第一开关的第二端被配置为输出栅极驱动信号，所述第二开关的第一端连接所述第一开关的第二端，所述第二开关的第二端被配置为输入公共低电平信号，所述第一开关的控制端为第一节点，所述第二开关的控制端为第二节点；
第二输出模块，连接所述第二节点，所述第二输出模块被配置为输入直流信号，以及在所述第二节点为高电平时，输出发光驱动信号；
上下拉模块，连接所述第一节点和所述第二节点，所述上下拉模块被配置为输入第一级传信号，以及在所述第一级传信号为高电平时，拉高所述第一节点的电平，拉低所述第二节点的电平；
第一下拉模块，连接所述第一节点，所述第一下拉模块被配置为输入第二级传信号，以及在所述第二级传信号为高电平时，拉低所述第一节点的电平；
第二下拉模块，连接所述第一开关的第二端和所述第二输出模块，所述第二下拉模块被配置为输入第三级传信号，以及在所述第三级传信号和所述栅极驱动信号为高电平时，拉低所述发光驱动信号的电平。
2.根据权利要求1所述的驱动电路，其特征在于，所述第一输出模块还包括电容，所述电容的第一端连接所述第一节点，所述电容的第二端连接所述第一开关的第二端。
3.根据权利要求1所述的驱动电路，其特征在于，所述上下拉模块包括：
第三开关，所述第三开关的控制端被配置为输入第一级传信号，所述第三开关的第一端连接所述第三开关的控制端，所述第三开关的第二端连接所述第一节点；
第四开关，所述第四开关的控制端连接所述第三开关的控制端，所述第四开关的第一端连接所述第二节点，所述第四开关的控制端被配置为输入公共低电平信号。
4.根据权利要求3所述的驱动电路，其特征在于，所述上下拉模块还包括：
第五开关，所述第五开关的控制端连接所述第二节点，所述第五开关的第一端连接所述第一节点，所述第五开关第二端被配置为输入公共低电平信号；
第六开关，所述第六开关的控制端连接所述第一节点，所述第六开关的第一端连接所述第二节点，所述第六开关第二端被配置为输入公共低电平信号。
5.根据权利要求3所述的驱动电路，其特征在于，第n级驱动单元输入的第一级传信号为第n-4级驱动单元输出的栅极驱动信号。
6.根据权利要求1所述的驱动电路，其特征在于，所述第一下拉模块包括第七开关，所述第七开关的控制端被配置为输入第二级传信号，所述第七开关的第一端连接所述第一节点，所述第七开关第二端被配置为输入公共低电平信号。
7.根据权利要求6所述的驱动电路，其特征在于，第n级驱动单元输入的第二级传信号为第n+4级驱动单元输出的栅极驱动信号。
8.根据权利要求1所述的驱动电路，其特征在于，所述第二输出模块包括：
第八开关，所述第八开关的控制端被配置为输入直流信号，所述第八开关的第一端连接所述第八开关的控制端，所述第八开关的第二端连接所述第二节点；
第九开关，所述第九开关的控制端连接所述第八开关的控制端，所述第九开关的第一端连接所述第九开关的控制端，所述第九开关的第二端被配置为输出所述发光驱动信号。
9.根据权利要求8所述的驱动电路，其特征在于，所述第二下拉模块包括：
第十开关，所述第十开关的第一端被配置为输入第三级传信号，所述第十开关的控制端连接所述第一开关的第二端；
第十一开关，所述第十一开关的控制端连接所述第十开关的第二端，所述第十一开关的第一端连接所述第九开关的第二端，所述第十一开关的第二端被配置为输入公共低电平信号。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求1-9任一项所述的驱动电路及为其供电的供电模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311794539.4A CN117456924B (zh) | 2023-12-25 | 2023-12-25 | 一种驱动电路和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311794539.4A CN117456924B (zh) | 2023-12-25 | 2023-12-25 | 一种驱动电路和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117456924A true CN117456924A (zh) | 2024-01-26 |
| CN117456924B CN117456924B (zh) | 2024-04-19 |
Family
ID=89595190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311794539.4A Active CN117456924B (zh) | 2023-12-25 | 2023-12-25 | 一种驱动电路和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117456924B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409038A (zh) * | 2014-11-25 | 2015-03-11 | 北京大学深圳研究生院 | 栅极驱动电路及其单元和一种amoled显示器 |
| CN109272960A (zh) * | 2018-11-13 | 2019-01-25 | 昆山龙腾光电有限公司 | 栅极驱动电路及显示装置 |
| CN110767255A (zh) * | 2019-11-04 | 2020-02-07 | 京东方科技集团股份有限公司 | 移位寄存器单元及驱动方法、栅极驱动电路、显示面板 |
| CN212675894U (zh) * | 2020-06-17 | 2021-03-09 | 昆山龙腾光电股份有限公司 | 栅极驱动电路及其显示装置 |
| CN115713915A (zh) * | 2022-11-08 | 2023-02-24 | 深圳市华星光电半导体显示技术有限公司 | 一种集成栅极驱动电路和显示装置 |
-
2023
- 2023-12-25 CN CN202311794539.4A patent/CN117456924B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409038A (zh) * | 2014-11-25 | 2015-03-11 | 北京大学深圳研究生院 | 栅极驱动电路及其单元和一种amoled显示器 |
| CN109272960A (zh) * | 2018-11-13 | 2019-01-25 | 昆山龙腾光电有限公司 | 栅极驱动电路及显示装置 |
| CN110767255A (zh) * | 2019-11-04 | 2020-02-07 | 京东方科技集团股份有限公司 | 移位寄存器单元及驱动方法、栅极驱动电路、显示面板 |
| CN212675894U (zh) * | 2020-06-17 | 2021-03-09 | 昆山龙腾光电股份有限公司 | 栅极驱动电路及其显示装置 |
| CN115713915A (zh) * | 2022-11-08 | 2023-02-24 | 深圳市华星光电半导体显示技术有限公司 | 一种集成栅极驱动电路和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117456924B (zh) | 2024-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10685616B2 (en) | Shift register circuit, method for driving the same, gate drive circuit, and display panel | |
| US11688351B2 (en) | Shift register unit and driving method, gate driving circuit, and display device | |
| US10019949B2 (en) | Shift register unit, gate driving circuit, display panel and display device | |
| CN105632446B (zh) | Goa单元及其驱动方法、goa电路、显示装置 | |
| CN112154497B (zh) | 移位寄存器单元、驱动电路、显示装置以及驱动方法 | |
| CN110808015A (zh) | 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 | |
| CN107358902B (zh) | 显示面板驱动器、显示装置及驱动显示面板的方法 | |
| US10796780B2 (en) | Shift register unit and driving method thereof, gate driving circuit and display apparatus | |
| US11270649B2 (en) | Shift register, driving method thereof, driving circuit, and display device | |
| CN108538335B (zh) | 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| US10984700B1 (en) | Shift register unit, shift register circuit and driving method, and display panel | |
| US10777118B2 (en) | Shift register and method for driving the same, gate driving circuit and display device | |
| US11094389B2 (en) | Shift register unit and driving method, gate driving circuit, and display device | |
| JP7092279B2 (ja) | アレイ基板行駆動回路 | |
| US20210225312A1 (en) | Shift register unit and driving method thereof, gate driving circuit and display device | |
| WO2019140943A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路 | |
| CN109616060B (zh) | 一种低功耗电路 | |
| CN111276084B (zh) | 移位寄存器单元、驱动方法、移位寄存器和显示装置 | |
| US11221699B2 (en) | Shift register, driving method thereof and device | |
| CN117456924B (zh) | 一种驱动电路和显示装置 | |
| CN113421518B (zh) | 移位寄存器单元、驱动方法、驱动电路和显示装置 | |
| CN113257178B (zh) | 驱动电路及显示面板 | |
| CN110910852B (zh) | 移位寄存器单元、栅极驱动电路及显示装置 | |
| WO2023050086A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路、显示装置 | |
| CN114613341B (zh) | 阵列栅极驱动单元、电路及其驱动方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |