CN117452557B - 3d硅基光端面耦合器及其制备方法 - Google Patents

3d硅基光端面耦合器及其制备方法 Download PDF

Info

Publication number
CN117452557B
CN117452557B CN202311782583.3A CN202311782583A CN117452557B CN 117452557 B CN117452557 B CN 117452557B CN 202311782583 A CN202311782583 A CN 202311782583A CN 117452557 B CN117452557 B CN 117452557B
Authority
CN
China
Prior art keywords
layer
cladding
waveguide
tip
mode waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311782583.3A
Other languages
English (en)
Other versions
CN117452557A (zh
Inventor
于圣韬
葛崇祜
刘军
吴建波
郝沁汾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Core Optical Interconnect Technology Research Institute Co ltd
Original Assignee
Wuxi Core Optical Interconnect Technology Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Core Optical Interconnect Technology Research Institute Co ltd filed Critical Wuxi Core Optical Interconnect Technology Research Institute Co ltd
Priority to CN202311782583.3A priority Critical patent/CN117452557B/zh
Publication of CN117452557A publication Critical patent/CN117452557A/zh
Application granted granted Critical
Publication of CN117452557B publication Critical patent/CN117452557B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002Three-dimensional structures
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13Integrated optical circuits characterised by the manufacturing method
    • G02B6/136Integrated optical circuits characterised by the manufacturing method by etching
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035Materials
    • G02B2006/12038Glass (SiO2 based materials)
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133Functions
    • G02B2006/12147Coupler

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明涉及集成光学技术领域,具体公开了一种3D硅基光端面耦合器及其制备方法,包括:硅衬底层;波导层,形成在硅衬底层上,包括尖端波导部分和与尖端波导部分连接的单模波导部分,尖端波导部分至少包括由背离单模波导部分的一端到与单模波导部分连接的一端呈横截面宽度逐渐增加的渐变结构,且尖端波导部分与单模波导部分连接的一端的宽度与单模波导部分的宽度相同;包覆层,至少包括锥形包覆结构,锥形包覆结构包覆波导层的尖端波导部分的预设比例结构,锥形包覆结构包括截面宽度和截面高度由靠近单模波导部分的一端至背离单模波导部分的一端以预设幅度逐渐增大的渐变结构。本发明提供的3D硅基光端面耦合器能够有效提升端面耦合器耦合效率。

Description

3D硅基光端面耦合器及其制备方法
技术领域
本发明涉及集成光学技术领域,尤其涉及一种3D硅基光端面耦合器及3D硅基光端面耦合器的制备方法。
背景技术
SSC(Spot Size Convector,模斑匹配器)是光子集成芯片必备的光I/O(Input/Output,输入输出接口)器件,承担着接收外部光纤、激光器等光源光信号输入及光芯片内部调制光信号输出的作用。如图1和图2所示,通常外部光源如半导体激光器或光纤(图1和图2中纤芯b,纤芯b外层包覆光纤包层c)出光的模斑尺寸在5µm~9µm,而光芯片内部单模波导a的截面尺寸在500nm×200nm,两者的直接耦合将会产生极大的光功率损失,SSC就是为了解决上述问题的。而常规的SSC按耦合方式主要有用于端面耦合的端面耦合器以及用于垂直方向耦合的垂直耦合器两大类,两种耦合器通过波导尖端缩小或光栅衍射的方式,可实现波导内小模斑至5µm~9µm较大模斑的放大。其中商用的端面耦合器可提供2.5dB的插损,商用的光栅耦合器可实现4.5dB以下的插损。
现有技术中,通常片上端面耦合器和光栅耦合器是在芯片制造商固有的PDK(工艺设计工具包)下进行设计和制造的。对于光芯片制造常用的SOI工艺平台(如图2中的埋氧层+Si衬底层所形成的的SOI工艺平台d),片上端面耦合器由于模斑受制造工艺的影响而导致损耗大,并且对准容差小进而导致其耦合窗口较小;而光栅耦合器由于占据的平面尺寸大,而压缩其他光芯片的器件布局;另外针对片上三维硅基端面耦合器虽然能够兼顾改善容差以及偏振问题,但是传统片上三维硅基端面耦合器的加工精度难以控制且与当前的CMOS工艺兼容性较差。
因此,如何能够提升端面耦合器的耦合效率且提升其对准容差成为本领域技术人员亟待解决的技术问题。
发明内容
本发明提供了一种3D硅基光端面耦合器及3D硅基光端面耦合器的制备方法,解决相关技术中存在的端面耦合器的耦合效率低且对准容差小的问题。
作为本发明的第一个方面,提供一种3D硅基光端面耦合器,其中,包括:
硅衬底层;
波导层,形成在所述硅衬底层上,包括尖端波导部分和与所述尖端波导部分连接的单模波导部分,所述尖端波导部分至少包括由背离所述单模波导部分的一端到与所述单模波导部分连接的一端呈横截面宽度逐渐增加的渐变结构,且所述尖端波导部分与所述单模波导部分连接的一端的横截面宽度与所述单模波导部分的横截面宽度相同;
包覆层,至少包括锥形包覆结构,所述锥形包覆结构能够包覆所述波导层的尖端波导部分的预设比例结构,所述锥形包覆结构包括截面宽度和截面高度由靠近所述单模波导部分的一端至背离所述单模波导部分的一端以预设幅度逐渐增大的渐变结构。
进一步地,所述包覆层还包括凹槽型包覆结构,
所述凹槽型包覆结构与所述锥形包覆结构连接,所述锥形包覆结构位于所述凹槽型包覆结构的凹槽内,所述凹槽型包覆结构至少包覆所述单模波导部分。
进一步地,所述锥形包覆结构的高度小于所述凹槽型包覆结构的槽口的高度。
进一步地,所述锥形包覆结构包括第一部分和第二部分,所述第一部分的一端靠近所述单模波导部分,所述第一部分的另一端背离所述单模波导部分,所述第二部分的一端与所述第一部分的另一端连接,
所述第一部分为截面宽度和截面高度由靠近所述单模波导部分的一端至背离所述单模波导部分的一端以预设幅度逐渐增大的渐变结构;
所述第二部分为截面宽度和截面高度保持不变的不变结构,所述第二部分的截面宽度和所述第一部分的另一端的截面宽度相同,所述第二部分的截面高度和所述第一部分的另一端的截面高度相同。
进一步地,所述尖端波导部分的类型包括单引脚、双引脚和三引脚中的任意一种。
作为本发明的另一个方面,提供一种3D硅基光端面耦合器的制备方法,用于制备前文所述的3D硅基光端面耦合器,其中,所述制备方法包括:
提供硅衬底层;
在所述硅衬底层上经过光刻与刻蚀形成包括尖端波导部分和与所述尖端波导部分连接的单模波导部分的波导层,所述尖端波导部分至少包括由背离所述单模波导部分的一端到与所述单模波导部分连接的一端呈横截面宽度逐渐增加的渐变结构,且所述尖端波导部分与所述单模波导部分连接的一端的横截面宽度与所述单模波导部分的横截面宽度相同;
采用压印工艺形成包覆层的垂直方向的结构,并采用套刻工艺对所述包覆层在二维方向的形貌进行约束,获得包覆层,所述包覆层至少包括锥形包覆结构,所述锥形包覆结构能够包覆所述波导层的尖端波导部分的预设比例结构,所述锥形包覆结构包括截面宽度和截面高度由靠近所述单模波导部分的一端至背离所述单模波导部分的一端以预设幅度逐渐增大的渐变结构。
进一步地,在所述硅衬底层上经过光刻与刻蚀形成包括尖端波导部分和与所述尖端波导部分连接的单模波导部分的波导层,包括:
在所述硅衬底层上,选取目标区域光刻后形成波导层的二维形状和用于压印工艺的对准标记图形;所述波导层的二维形状为形成在硅衬底层所在平面所涉及到的两个维度的形状;
在显影后的硅衬底层上对目标区域进行预设高度刻蚀形成包括尖端波导部分和与所述尖端波导部分连接的单模波导部分的波导层。
进一步地,采用压印工艺以形成包覆层的垂直方向的结构,并采用套刻工艺对所述包覆层的二维方向的形貌进行约束,包括:
在形成波导层后的硅衬底层上旋涂UV树脂;
根据压印模版对所述UV树脂进行压印后获得包覆层的垂直方向的结构;
在获得包覆层的垂直方向的结构上进行套刻以及刻蚀,获得包括凹槽型包覆结构和与所述凹槽型包覆结构连接的所述锥形包覆结构的包覆层,所述锥形包覆结构位于所述凹槽型包覆结构的凹槽内,所述凹槽型包覆结构至少包覆所述单模波导部分。
进一步地,在获得包覆层的垂直方向的结构上进行套刻以及刻蚀,包括:
在获得包覆层的垂直方向的结构上涂覆第二光刻胶;
对涂覆第二光刻胶后的结构依次进行套刻和显影,获得能够约束所述锥形包覆结构的光刻胶牺牲层;
对所述光刻胶牺牲层进行刻蚀,获得包括凹槽型包覆结构和与所述凹槽型包覆结构连接的所述锥形包覆结构的包覆层。
进一步地,根据压印模版对所述UV树脂进行压印后获得包覆层的垂直方向的结构,包括:
根据压印模版对所述UV树脂进行压印;
对压印后的UV树脂进行固化和脱模,获得横截面为直角三角形的3D斜坡。
本发明提供的3D硅基光端面耦合器,在波导层采用尖端波导和单模波导的组合形式,且尖端波导的尖端连接光纤,尖端波导的横截面宽度由尖端到与单模波导的连接位置呈逐渐加宽的变化式结构,能够对入射光起到约束作用;同时包覆盖尖端波导的包覆层也采用截面宽度和截面高度渐变的锥形包覆结构,靠近尖端的部分的截面面积大于靠近单模波导的一端的截面面积,这种截面宽度和截面高度渐变的锥形包覆结构同样能够对尖端波导内的光起到约束作用,基于上述这种波导层结构以及包覆层结构所形成的大端口面积的变径波导,能够实现端面耦合器的耦合效率的提升,同时还能够获得较大的耦合容差,进而提升对准容差。
附图说明
附图是用来提供对本发明的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明,但并不构成对本发明的限制。
图1为现有技术中的模斑匹配器与光纤匹配的示意图。
图2为现有技术中的波导与纤芯的匹配截面示意图。
图3a为本发明提供的3D硅基光端面耦合器的结构的一种实施方式的俯视图。
图3b为本发明提供的3D硅基光端面耦合器的结构的侧视图。
图3c为本发明提供的3D硅基光端面耦合器的结构的另一实施方式的俯视图。
图3d为本发明提供的3D硅基光端面耦合器的结构的另一实施方式的俯视图。
图4为本发明提供的3D硅基光端面耦合器的结构的立体图。
图5为本发明提供的3D硅基光端面耦合器的制备方法的流程图。
图6为本发明提供的硅衬底层的结构示意图。
图7为本发明提供的在硅衬底层上制备波导层的流程图。
图8a为本发明提供的在硅衬底层上涂覆第一光刻胶后的截面示意图。
图8b为本发明提供的在第一光刻胶上设置掩膜版的截面示意图。
图8c为本发明提供的显影后获得第一掩蔽牺牲层的截面示意图。
图8d为图8c对应的俯视图。
图9a为本发明提供的对显影后的硅衬底层进行干法刻蚀的截面示意图。
图9b为图9a干法刻蚀后去除第一光刻胶残留后的截面示意图。
图10为本发明提供的根据压印工艺制备包覆层的二维方向的结构的流程图。
图11为本发明提供的在形成波导层的硅衬底层上涂覆UV树脂后的截面图。
图12a为本发明提供的提供压印模版后的界面示意图。
图12b为图12a的俯视图。
图13a为本发明提供的通过压印工艺后进行固化和脱模后的截面示意图。
图13b为本发明提供的获得3D斜坡的截面示意图。
图13c为图13b的俯视图。
图14a为本发明提供的涂覆第二光刻胶的截面示意图。
图14b为本发明提供的对涂覆第二光刻胶的结构进行套刻和显影后的俯视图。
图14c为本发明提供的经过显影后的第二掩蔽牺牲层的俯视图。
图15为本发明提供的形成包覆层结构的俯视图。
具体实施方式
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包括,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
当前端面耦合器的耦合效率主要受光源与耦合器模斑重合面积大小的影响以及耦合器内部损耗的影响,而现有的片上端面耦合器由于模斑受制造工艺的影响而导致损耗大,因此现有的片上端面耦合器的耦合效率低,且由于现有片上端面耦合器的对准容差小进而导致耦合窗口较小。
基于此,在本实施例中提供了一种3D硅基光端面耦合器,图3a和图3b分别是本发明实施例提供的3D硅基光端面耦合器的结构的俯视图和侧视图,图4为本发明实施例提供的3D硅基光端面耦合器的立体图,如图3a、图3b以及图4所示,包括:
硅衬底层100;
波导层200,形成在所述硅衬底层100上,包括尖端波导部分210和与所述尖端波导部分210连接的单模波导部分220,所述尖端波导部分210至少包括由背离所述单模波导部分220的一端到与所述单模波导部分220连接的一端呈横截面宽度逐渐增加的渐变结构,且所述尖端波导部分210与所述单模波导部分220连接的一端的横截面宽度与所述单模波导部分220的横截面宽度相同;
包覆层300,至少包括锥形包覆结构310,所述锥形包覆结构310能够包覆所述波导层200的尖端波导部分210的预设比例结构,所述锥形包覆结构310包括截面宽度和截面高度由靠近所述单模波导部分220的一端至背离所述单模波导部分220的一端以预设幅度逐渐增大的渐变结构。
在本发明实施例中,硅衬底层100上形成有波导层200,波导层200包括相互连接的尖端波导部分210和单模波导部分220,由于尖端波导部分210的横截面宽度呈渐变式,即以图3a所示为例,尖端波导部分210的一端为尖端,另一端与单模波导部分220连接,尖端波导部分210由一端到另一端的横截面宽度呈逐渐增加的变化趋势,且与单模波导部分220连接的另一端的宽度与单模波导部分220的宽度相同。
需要说明的是,尖端波导部分210的另一端与单模波导部分220对齐连接,即二者连接处的连接线的长度与尖端波导部分210的另一端的宽度、单模波导部分220的宽度均相同。在此指出,在本实施例中,以单模波导部分220的宽度为定值进行阐述,值得注意的是,如此设置仅是为了便于描述,并非是对单模波导部分220的宽度必须为定值的具体限定。
另外,在本发明实施例中,所述尖端波导部分210的预设比例结构被所述锥形包覆结构310包覆,所述预设比例结构具体可以为所述尖端波导部分210的五分之四部分的结构,或者三份之二的结构等等。具体预设比例结构的比例可以根据需要进行选择设定,此处并不做限定。
在该实施例中,在端面耦合器实际工作时尖端波导部分210的尖端与光纤连接,这种宽度渐变式的结构在光源偏移时,能够实现对入射光的较强约束,从而使得最终的端面耦合器具有较大的耦合容差,同时尖端波导部分210的渐变式结构还能够有效减少端面耦合器的内部损耗,进而达到提升端面耦合器的耦合效率的目的。
此处举例说明一下,例如端面耦合器的单模尺寸为单模波导500nm*220nm,当波导尺寸进一步缩小时,光场会泄露在包覆层中,因此波导缩小的程度和包覆层的轮廓直接决定模斑的大小。因此当光源与端面耦合器偏移较大时,包覆层能够在耦合器后端提供进一步的光场约束,因此能够提供较大的耦合容差。此外,在本发明实施例中的尖端波导部分210所形成的渐变结构即绝热结构,波导的宽度变化越缓慢绝热的效果越好。即基于菲涅尔反射定律,光会选择在两种介质中折射率植较大的介质种传播,绝热结构有助于减少光传播过程中的衰减和损耗,因此,尖端波导部分210的渐变式结构还能够有效减少端面耦合器的内部损耗,进而达到提升端面耦合器的耦合效率的目的。
另外,在本发明实施例中,包覆层300包覆尖端波导部分210的部分能够形成截面面积渐变的锥形包覆结构310,如图3a和图4可以看出,锥形包覆结构310与尖端相同的一端的截面面积大于与单模波导部分220的一端的截面面积。而该截面面积渐变式的锥形包覆结构310同样能够在光源偏移时实现对入射光的较强约束,进而使得端面耦合器获得较大的耦合容差,同时还能够减少端面耦合器的内部损耗,达到提升端面耦合器的耦合效率的目的。
因此,本发明提供的3D硅基光端面耦合器,在波导层采用尖端波导和单模波导的组合形式,且尖端波导的尖端连接光纤,尖端波导的横截面宽度由尖端到与单模波导的连接位置呈逐渐加宽的变化式结构,能够对入射光起到约束作用;同时包覆盖尖端波导的包覆层也采用截面宽度和截面高度渐变的锥形包覆结构,靠近尖端的部分的截面面积大于靠近单模波导的一端的截面面积,这种截面宽度和截面高度渐变的锥形包覆结构同样能够对尖端波导内的光起到约束作用,基于上述这种波导层结构以及包覆层结构所形成的大端口面积的变径波导,能够实现端面耦合器的耦合效率的提升,同时还能够获得较大的耦合容差,进而提升对准容差。
作为锥形包覆结构310的具体实施方式,如图3a所示,所述锥形包覆结构包括第一部分311和第二部分312,所述第一部分311的一端靠近所述单模波导部分220,所述第一部分311的另一端背离所述单模波导部分220,所述第二部分312的一端与所述第一部分311的另一端连接,
所述第一部分311为截面宽度和截面高度由靠近所述单模波导部分220的一端至背离所述单模波导部分220的一端以预设幅度逐渐增大的渐变结构;
所述第二部分312为截面宽度和截面高度保持不变的不变结构,所述第二部分312的截面宽度和所述第一部分311的另一端的截面宽度相同,所述第二部分312的截面高度和所述第一部分311的另一端的截面高度相同。
在本发明一个实施例中,所述尖端波导部分210的截面高度由背离所述单模波导部分220的一端到与所述单模波导部分220连接的一端逐渐增大。
应当理解的是,在前述实施例的基础上,尖端波导部分210的截面宽度和高度均呈逐渐增大的结构,尖端波导部分210与单模波导部分220连接的部分的宽度和高度均相同。或者可以理解为,为了使得尖端波导的性能更为良好,可以同样设置尖端波导部分的截面宽度和高度均呈逐渐增大的结构;也可以理解为,当仅设置尖端波导部分的截面宽度呈逐渐增大的结构不能满足实际需求时,再次设置尖端波导部分的高度均呈逐渐增大的结构,具体的渐变幅度依据实际需求进行设定,在此对其不做具体限定。
作为本发明的尖端波导部分210的具体实施方式,所述尖端波导部分210的类型包括单引脚、双引脚和三引脚中的任意一种。
如图3a所示,尖端波导部分210的类型具体为单引脚形式,即尖端波导部分210背离单模波导部分220的一端形成为一个尖端。如图3c所示,尖端波导部分210的类型为双引脚形式,即尖端波导部分210背离单模波导部分220的一端形成为两个尖端,双引脚形式的尖端波导部分210类似于“Y”型。关于两个尖端之间的夹角在本发明实施例中并不做限定,具体可以根据需要进行设定。
如图3d所示,尖端波导部分210的类型为三引脚形式,即尖端波导部分210背离单模波导部分220的一端形成一个主尖端211,以及位于主尖端两侧对称设置的辅尖端212,应当理解的是,辅尖端212与主尖端211之间的距离根据工艺以及耦合效率要求应该保持在适当范围内,例如可以设置在0.5μm至2μm之间,该范围在本发明实施例中并不做限定,具体可以根据实际工艺需求以及耦合效率要求做出改变。
具体地,在本发明实施例中,所述硅衬底层100具体可以为SOI衬底。
在本发明实施例中,如图4所示,所述包覆层300还包括凹槽型包覆结构320,所述凹槽型包覆结构320与所述锥形包覆结构310连接,所述锥形包覆结构310位于所述凹槽型包覆结构320的凹槽内,所述凹槽型包覆结构320至少包覆所述单模波导部分220。
具体地,本发明实施例中的凹槽型包覆结构320能够将包括单模波导部分220在内的波导层进行包覆,且该凹槽型包覆结构320的凹槽在尖端波导部分210的尖端所在的截面为开口式,以实现尖端波导部分与光纤的连接。该凹槽型包覆结构320能够使得光纤与端面耦合器在实际光耦合过程中,使得端面耦合器两侧形成折射率对称结构,达到提高端面耦合器的耦合效率的目的。
在本发明实施例中,为了保护芯片转移过程中端面耦合器的顶部,所述锥形包覆结构310高度小于所述凹槽型包覆结构320的槽口的高度。
具体地,所述锥形包覆结构310的顶部与凹槽型包覆结构320的顶部形成高度差,且锥形包覆结构310的高度小于凹槽型包覆结构320的高度,该高度差具体可以在0.5μm~2μm之间,优选为1μm左右,从而能够起到芯片转移过程对端面耦合器的端面结构进行充分保护的作用。
在本发明实施例中,所述包覆层300的制作材料包括折射率在1.30~1.60之间的UV树脂。
应当理解的是,本发明所述包覆层300的制作材料具体可以为UV树脂,折射率可选择1.30~1.60之间,UV树脂通过匀胶机覆盖整个Si器件层,包覆层300的厚度具体可以由匀交机的转速控制,本发明实施例中,包覆层300的厚度具体可以为4µm。
作为3D硅基光端面耦合器的一种具体的实施例,具体地,所述3D硅基光端面耦合器的器件层具体可以为220nm、埋氧层3μm的SOI通用衬底。在该实施例中,以单引脚的尖端波导为例,所述尖端波导部分210背离单模波导部分220的一端所形成的尖端的宽度可以为300nm,所述尖端波导部分210的长度具体可以为60μm,所述尖端波导部分210与单模波导部分220连接的一端的宽度具体可以为500nm,单模波导部分220的宽度为500nm。作为包覆层300的具体实施方式,包覆层300的端面尺寸具体可以为10μm*3μm,所述包覆层的锥形包覆结构320的尾端截面尺寸为2μm*1μm,所述包覆层的长度具体可以为65μm。
综上,本发明提供的3D硅基光端面耦合器,在波导层采用横截面宽度渐变的尖端波导结构,在包覆层包覆尖端波导的包覆结构采用截面宽度和截面高度渐变的锥形包覆结构,均能够实现对端面耦合器的耦合效率的提升,以及对准容差的提升;另外该3D硅基端面耦合器的结构占据尺寸并不大,不会影响其他光芯片器件的布局。
作为本发明的另一实施例,提供一种3D硅基光端面耦合器的制备方法,用于制备前文所述的3D硅基光端面耦合器,其中,如图5所示,所述制备方法包括:
S100、提供硅衬底层;
在本发明实施例中,选择SOI衬底作为硅衬底层100。如图6所示,为SOI衬底的截面图,SOI衬底具体可以包括Si衬底11和依次形成在Si衬底11上的埋氧层12和Si器件层13。
S200、在所述硅衬底层上经过光刻与刻蚀形成包括尖端波导部分和与所述尖端波导部分连接的单模波导部分的波导层,所述尖端波导部分至少包括由背离所述单模波导部分的一端到与所述单模波导部分连接的一端呈横截面宽度逐渐增加的渐变结构,且所述尖端波导部分与所述单模波导部分连接的一端的横截面宽度与所述单模波导部分的横截面宽度相同;
在本发明实施例中,为了能够形成波导层,需要在硅衬底层上进行光刻和刻蚀。
具体地,如图7所示,在所述硅衬底层上经过光刻与刻蚀形成包括尖端波导部分和与所述尖端波导部分连接的单模波导部分的波导层,包括:
S210、在所述硅衬底层上,选取目标区域光刻后形成波导层的二维形状和用于压印工艺的对准标记图形;所述波导层的二维形状为形成在硅衬底层所在平面所涉及到的两个维度的形状;
应当理解的是,在硅衬底层上通过涂覆光刻胶,并基于曝光显影过程,获得波导层的二维形状,即获得尖端波导和单模波导的二维形状,同时为了方便后续的压印工艺,在该过程中一并获得用于压印工艺的对准标记图形。
具体地,如图8a至图8d所示,为在硅衬底层上进行光刻的具体示意图。在所述硅衬底层上进行光刻后形成波导层的二维形状和用于压印工艺的对准标记图形,包括:
如图8a所示,在所述硅衬底层100上涂覆第一光刻胶14;
如图8b至8d所示,对第一光刻胶14进行曝光,并依次经过显影和清洗工艺获得波导层的二维形状和用于压印工艺的对准标记图形。
应当理解的是,图8b所示,在第一光刻胶14上方设置掩膜版15,并进行紫外灯照射,以实现曝光。
在经过对第一光刻胶14进行曝光后,依次经过光刻、显影和清洗工艺,获得如图8c和8d所示的第一掩蔽牺牲层16。该第一掩蔽牺牲层16所显示的为波导层的二维形状,另外,与第一掩蔽牺牲层位于同一层显示的还有用于压印工艺的对准标记图形17。
图8d为图8c的俯视图,即第一掩蔽牺牲层16的俯视图,在该俯视图中还可以看出在硅衬底层的上表面的四个角形成有用于压印工艺的对准标记图形17。
S220、在显影后的硅衬底层上对目标区域进行预设高度刻蚀形成包括尖端波导部分和与所述尖端波导部分连接的单模波导部分的波导层。
如图9a所示,对图8c所示的显影后的硅衬底层100进行ICP干法刻蚀,通过选择性刻蚀完成波导层的图形化加工,即形成尖端波导部分和单模波导部分。
图9b所示,对图9a完成刻蚀后的图形进行去胶工艺,即去掉充当第一掩蔽牺牲层的第一光刻胶残留。
S300、采用压印工艺形成包覆层的垂直方向的结构,并采用套刻工艺对所述包覆层在二维方向的形貌进行约束,获得包覆层,所述包覆层至少包括锥形包覆结构,所述锥形包覆结构能够包覆所述波导层的尖端波导部分的预设比例结构,所述锥形包覆结构包括截面宽度和截面高度由靠近所述单模波导部分的一端至背离所述单模波导部分的一端以预设幅度逐渐增大的渐变结构。
在本发明实施例中,具体可以先根据压印工艺形成包覆层的垂直方向的结构,进而根据套刻工艺对包覆层二维方向的形貌进行约束,获得最终的三维包覆层结构。
具体地,如图10所示,采用压印工艺以形成包覆层的垂直方向的结构,并采用套刻工艺对所述包覆层的二维方向的形貌进行约束,包括:
S310、在形成波导层后的硅衬底层上旋涂UV树脂;
如图11所示,在形成波导层的所述硅衬底层100上旋涂UV树脂20,具体转速可以控制在1500rpm/s,以形成4µm的包覆层。
S320、根据压印模版对所述UV树脂进行压印后获得包覆层的垂直方向的结构;
在该实施方式中,通过压印工艺获得包覆层垂直方向的斜坡结构。
具体地,根据压印模版对所述UV树脂进行压印后获得包覆层的垂直方向的结构,包括:
如图12a所示,提供压印模版21,以实现对所述UV树脂进行压印;图12b所示为图12a的俯视图,应当理解的是,压印模版21具体可以通过用于压印工艺的对准图像实现与硅衬底层的对准。
需要说明的是,作为俯视图的图12b为了能够方便显示压印模版21下方的用于压印工艺的对准图形17,未在压印模版的图形上设置图案填充,应当理解的是,该图12b的俯视图是与图12a对应的。
具体地,所述压印模版21的制作材料具体可以为PDMS材料。
根据图12a和图12b所示的压印模版21,对压印后的UV树脂进行固化和脱模,获得横截面为直角三角形的3D斜坡。
应当理解的是,如图13a所示,通过压印模版21压印UV树脂后,依次进行固化和脱模,获得图13b所示的横截面为直角三角形的3D斜坡22,图13c为图13b对应的俯视图,在图13c所示的俯视图上仍然能够显示对准图形17。
在本发明实施例中,具体的UV固化时间可以设定为2min。
S330、在获得包覆层的垂直方向的结构上进行套刻以及刻蚀,获得包括凹槽型包覆结构和与所述凹槽型包覆结构连接的所述锥形包覆结构的包覆层,所述锥形包覆结构位于所述凹槽型包覆结构的凹槽内,所述凹槽型包覆结构至少包覆所述单模波导部分。
在本发明实施例中,在获得图13b所示的斜坡结构后,继续进行刻蚀才能够获得锥形包覆层结构。
进一步具体地,在获得包覆层的垂直方向的结构上进行套刻以及刻蚀,包括:
如图14a所示,在获得包覆层的垂直方向的结构上涂覆第二光刻胶23;
在涂覆第二光刻胶23后,如图14b所示,设置套刻掩膜版24,对涂覆第二光刻胶23后的结构依次进行套刻和显影,获得能够约束所述锥形包覆结构的光刻胶牺牲层;
需要说明的是,图14c所示为经过显影后的第二掩蔽牺牲层25,该第二掩蔽牺牲层即为能够约束锥形包覆结构的光刻胶牺牲层。
如图15所示,对所述光刻胶牺牲层进行刻蚀,获得包括凹槽型包覆结构和与所述凹槽型包覆结构320连接的所述锥形包覆结构310的包覆层。
应当理解的是,在图14c的基础上,通过干法刻蚀工艺,实现包覆层的3D化,并采用过刻蚀的方式在锥形包覆结构310的两侧进行同时制备出沟槽结构,并继续根据沟槽端面处理工艺完成划片,获得获得如图4所示的立体结构。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。

Claims (4)

1.一种3D硅基光端面耦合器的制备方法,用于制备3D硅基光端面耦合器,其特征在于,所述制备方法包括:
提供硅衬底层;
在所述硅衬底层上经过光刻与刻蚀形成包括尖端波导部分和与所述尖端波导部分连接的单模波导部分的波导层,所述尖端波导部分至少包括由背离所述单模波导部分的一端到与所述单模波导部分连接的一端呈横截面宽度逐渐增加的渐变结构,且所述尖端波导部分与所述单模波导部分连接的一端的横截面宽度与所述单模波导部分的横截面宽度相同;
采用压印工艺形成包覆层的垂直方向的结构,并采用套刻工艺对所述包覆层在二维方向的形貌进行约束,获得包覆层,所述包覆层至少包括锥形包覆结构,所述锥形包覆结构能够包覆所述波导层的尖端波导部分的预设比例结构,所述锥形包覆结构包括截面宽度和截面高度由靠近所述单模波导部分的一端至背离所述单模波导部分的一端以预设幅度逐渐增大的渐变结构;
其中,采用压印工艺以形成包覆层的垂直方向的结构,并采用套刻工艺对所述包覆层的二维方向的形貌进行约束,包括:
在形成波导层后的硅衬底层上旋涂UV树脂;
根据压印模版对所述UV树脂进行压印后获得包覆层的垂直方向的结构;
在获得包覆层的垂直方向的结构上进行套刻以及刻蚀,获得包括凹槽型包覆结构和与所述凹槽型包覆结构连接的所述锥形包覆结构的包覆层,所述锥形包覆结构位于所述凹槽型包覆结构的凹槽内,所述凹槽型包覆结构至少包覆所述单模波导部分;
在获得包覆层的垂直方向的结构上进行套刻以及刻蚀,包括:
在获得包覆层的垂直方向的结构上涂覆第二光刻胶;
对涂覆第二光刻胶后的结构依次进行套刻和显影,获得能够约束所述锥形包覆结构的光刻胶牺牲层;
对所述光刻胶牺牲层进行刻蚀,获得包括凹槽型包覆结构和与所述凹槽型包覆结构连接的所述锥形包覆结构的包覆层。
2.根据权利要求1所述的制备方法,其特征在于,在所述硅衬底层上经过光刻与刻蚀形成包括尖端波导部分和与所述尖端波导部分连接的单模波导部分的波导层,包括:
在所述硅衬底层上,选取目标区域光刻后形成波导层的二维形状和用于压印工艺的对准标记图形;所述波导层的二维形状为形成在硅衬底层所在平面所涉及到的两个维度的形状;
在显影后的硅衬底层上对目标区域进行预设高度刻蚀形成包括尖端波导部分和与所述尖端波导部分连接的单模波导部分的波导层。
3.根据权利要求1所述的制备方法,其特征在于,根据压印模版对所述UV树脂进行压印后获得包覆层的垂直方向的结构,包括:
根据压印模版对所述UV树脂进行压印;
对压印后的UV树脂进行固化和脱模,获得横截面为直角三角形的3D斜坡。
4.根据权利要求1所述的制备方法,其特征在于,所述尖端波导部分的类型包括单引脚、双引脚和三引脚中的任意一种。
CN202311782583.3A 2023-12-22 2023-12-22 3d硅基光端面耦合器及其制备方法 Active CN117452557B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311782583.3A CN117452557B (zh) 2023-12-22 2023-12-22 3d硅基光端面耦合器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311782583.3A CN117452557B (zh) 2023-12-22 2023-12-22 3d硅基光端面耦合器及其制备方法

Publications (2)

Publication Number Publication Date
CN117452557A CN117452557A (zh) 2024-01-26
CN117452557B true CN117452557B (zh) 2024-03-08

Family

ID=89585944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311782583.3A Active CN117452557B (zh) 2023-12-22 2023-12-22 3d硅基光端面耦合器及其制备方法

Country Status (1)

Country Link
CN (1) CN117452557B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102047158A (zh) * 2008-05-28 2011-05-04 光导束公司 低折射率、大模场直径光耦合器
CN102159975A (zh) * 2008-09-17 2011-08-17 英特尔公司 用于在硅光子芯片与光纤之间有效耦合的方法和设备
CN103033877A (zh) * 2012-12-26 2013-04-10 东南大学 一种具有阶梯光栅反射镜的波导耦合器及其制备方法
CN109445032A (zh) * 2019-01-14 2019-03-08 科新网通科技有限公司 SiON波导与光纤耦合结构及其制作方法
CN112285829A (zh) * 2020-11-23 2021-01-29 亨通洛克利科技有限公司 硅基光斑模场转化器及其制作工艺
CN113552669A (zh) * 2021-08-27 2021-10-26 东莞铭普光磁股份有限公司 一种端面耦合器及其制备方法
CN115793140A (zh) * 2022-11-29 2023-03-14 中山大学 一种基于光纤与铌酸锂波导耦合的端面耦合器及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002350659A (ja) * 2001-05-22 2002-12-04 Fuji Xerox Co Ltd 光導波路素子及び光導波路素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102047158A (zh) * 2008-05-28 2011-05-04 光导束公司 低折射率、大模场直径光耦合器
CN102159975A (zh) * 2008-09-17 2011-08-17 英特尔公司 用于在硅光子芯片与光纤之间有效耦合的方法和设备
CN103033877A (zh) * 2012-12-26 2013-04-10 东南大学 一种具有阶梯光栅反射镜的波导耦合器及其制备方法
CN109445032A (zh) * 2019-01-14 2019-03-08 科新网通科技有限公司 SiON波导与光纤耦合结构及其制作方法
CN112285829A (zh) * 2020-11-23 2021-01-29 亨通洛克利科技有限公司 硅基光斑模场转化器及其制作工艺
CN113552669A (zh) * 2021-08-27 2021-10-26 东莞铭普光磁股份有限公司 一种端面耦合器及其制备方法
CN115793140A (zh) * 2022-11-29 2023-03-14 中山大学 一种基于光纤与铌酸锂波导耦合的端面耦合器及其制备方法

Also Published As

Publication number Publication date
CN117452557A (zh) 2024-01-26

Similar Documents

Publication Publication Date Title
US9658411B2 (en) Alignment of single-mode polymer waveguide (PWG) array and silicon waveguide (SiWG) array of providing adiabatic coupling
CN103777275B (zh) 提供绝热耦合的聚合物波导阵列和硅波导阵列的对准
KR100886069B1 (ko) 광섬유와 평면 집적 도파관 간의 광 결합 효율 증대를 위한시스템 및 테이퍼형 도파관 및 그 제조 방법
CN103901563B (zh) 一种折射率可调的光栅耦合器及其制作方法
EP0737324A4 (en) FIBER OPTICAL CONNECTIONS WITH SELF-ALIGNED CORE PROJECTS
JP2006259729A (ja) 光バックプレーン及び統合された光バックプレーンを製造する方法
US7221843B2 (en) Optical waveguide
US20080050582A1 (en) Multi-level optical structure and method of manufacture
KR100471380B1 (ko) 레이저 직접 묘화법을 이용한 광 도파로 제작방법 및 이를이용한 광 도파로
US6400857B1 (en) Method for making integrated and composite optical devices utilizing prefabricated optical fibers and such devices
CN117452557B (zh) 3d硅基光端面耦合器及其制备方法
JPH1090544A (ja) 導波路型光学素子の作製法
CN107102401A (zh) 一种多通道光子混合集成的互联芯片及其制备方法
US6445837B1 (en) Hybrid opto-electronic circuits and method of making
TW200525742A (en) Substrate optical waveguides having fiber-like shape and methods of making the same
US12072529B2 (en) Optical waveguides and methods for producing
US20020034372A1 (en) Method of simultaneously fabricating waveguides and intersecting etch features
JPH09297235A (ja) 光導波路及びその製造方法並びにそれを用いた光導波路モジュール
JP3433586B2 (ja) 光導波路及びその製造方法
CN112558222A (zh) 端面耦合器的制造方法
US20050118740A1 (en) Method of manufacturing a branch optical waveguide
CN219039564U (zh) 光栅压印母版
KR100294538B1 (ko) 광도파로소자제작방법
JP2002116335A (ja) 半導体光導波路構造およびその製造方法
US20210141250A1 (en) Active region-less modulator and method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant