CN117440605A - 电路板的制备方法 - Google Patents
电路板的制备方法 Download PDFInfo
- Publication number
- CN117440605A CN117440605A CN202311588438.1A CN202311588438A CN117440605A CN 117440605 A CN117440605 A CN 117440605A CN 202311588438 A CN202311588438 A CN 202311588438A CN 117440605 A CN117440605 A CN 117440605A
- Authority
- CN
- China
- Prior art keywords
- target
- circuit board
- finished product
- semi
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 71
- 239000011265 semifinished product Substances 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000005553 drilling Methods 0.000 claims abstract description 8
- 230000008602 contraction Effects 0.000 claims description 14
- 230000008961 swelling Effects 0.000 claims description 8
- 239000002699 waste material Substances 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0214—Back-up or entry material, e.g. for mechanical drilling
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请涉及印刷电路板加工技术领域,具体涉及一种电路板的制备方法,方法包括:提供电路板半成品,电路板半成品包括基板以及设置在基板一侧的导电层,电路板半成品设有对位标记;在导电层上形成第一目标图形;采用目标工艺流程对电路板半成品进行加工;对电路板半成品进行钻孔,得到第一目标孔,其中,第一目标图形与对位标记之间的相对位置、距离和第一目标孔与对位标记之间的相对位置、距离对应相同;根据第一目标图形以及第一目标孔之间的相对位置,确定电路板半成品在经过目标工艺流程后是否涨缩。本申请的电路板的制备方法,可以快速检测电路板在制备过程中是否涨缩,从而能够及时调整钻孔位置,提高生产效率。
Description
技术领域
本申请涉及印刷电路板加工技术领域,特别是涉及一种电路板的制备方法。
背景技术
目前,在印刷电路板制作时,容易出现孔偏不良的问题,并且对于孔偏的检测还十分繁琐,使得生产效率大大降低。
发明内容
有鉴于此,本申请提供一种电路板的制备方法,可以快速检测电路板在制备过程中是否涨缩,能够便于及时调整钻孔位置,提高生产效率。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种电路板的制备方法,方法包括:提供电路板半成品,电路板半成品包括基板以及设置在基板一侧的导电层,电路板半成品设有对位标记;在导电层上形成第一目标图形;采用目标工艺流程对电路板半成品进行加工;对电路板半成品进行钻孔,得到第一目标孔,其中,第一目标图形与对位标记之间的相对位置、距离和第一目标孔与对位标记之间的相对位置、距离对应相同;根据第一目标图形以及第一目标孔之间的相对位置,确定电路板半成品在经过目标工艺流程后是否涨缩。
其中,电路板半成品包括废料区以及成品区,在导电层上形成第一目标图形的步骤,包括在位于废料区的导电层上形成第一目标图形。
其中,方法还包括对电路板半成品的废料区进行切割处理。
其中,在导电层上形成第一目标图形的步骤,包括去除掉位于预设区域的导电层,得到位于预设区域的第一目标图形。
其中,在导电层上形成第一目标图形的步骤,包括去除掉位于预设区域外围的导电层,得到位于预设区域的第一目标图形。
其中,预设区域为圆形区域,第一目标孔为圆形孔,第一目标孔的半径小于圆形区域的半径。
其中,第一目标孔延伸至基板中。
其中,根据第一目标图形以及第一目标孔之间的相对位置,确定电路板半成品在经过目标工艺流程后是否涨缩的步骤,包括判断第一目标图形的中心点与第一目标孔的中心点是否重合;若重合,则确定电路板半成品在经过目标工艺流程后不存在涨缩;否则,确定电路板半成品在经过目标工艺流程后存在涨缩。
其中,根据第一目标图形以及第一目标孔之间的相对位置,确定电路板半成品在经过目标工艺流程后是否涨缩的步骤,包括获取第一目标图形的中心点与第一目标孔的中心点之间的第一目标距离;响应于第一目标距离小于或者等于距离阈值,确定电路板半成品在经过目标工艺流程后不存在涨缩;否则,确定电路板半成品在经过目标工艺流程后存在涨缩。
其中,方法还包括在确定电路板半成品在经过目标工艺后存在涨缩后,根据第一目标图形以及第一目标孔之间的相对位置,确定电路板半成品的涨缩量,根据涨缩量,调整第二目标孔的位置;根据调整后的位置,在电路板半成品上形成第二目标孔。
有益效果是:本申请提供一种电路板的制备方法,通过在导电层上形成第一目标图形,对电路板半成品进行钻孔,得到第一目标孔,通过直观地观察第一目标图形以及第一目标孔之间的相对位置,能够确定电路板半成品在经过目标工艺流程后是否涨缩,从而在确定电路板半成品存在涨缩时,可以及时调整钻孔位置,提高生产效率。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图,其中:
图1是本申请电路板的制备方法一实施方式的流程示意图;
图2是一实施方式中图1方法对应的制备过程图;
图3是图2实施方式中电路板半成品未发生涨缩时的俯视图;
图4是图2实施方式中电路板半成品发生涨缩时的俯视图;
图5是另一实施方式中图1方法对应的制备过程图;
图6是图5实施方式中电路板半成品未发生涨缩时的俯视图;
图7是图5实施方式中电路板半成品发生涨缩时的俯视图;
图8是一实施方式中电路板半成品的俯视结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本申请保护的范围。
需要说明的是,本申请中的术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。此外,术语“包括”和“具有”以及它们任何涨缩,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
结合图1至图2,在本申请的技术方案中,提供一种电路板的制备方法,方法包括:
S100:提供电路板半成品100,电路板半成品100包括基板110以及设置在基板110一侧的导电层120,电路板半成品100设有对位标记(图未示)。
具体地,基板110起支撑作用,导电层120用于形成线路图形,其中,导电层120的数量可以是两个,两个导电层120设置在基板110的两侧。其中对位标记用于在制备过程中设备对电路板半成品100进行定位,其中,对位标记可以形成在基板110上,也可以形成在导电层120上,当形成在基板110上时,导电层120上设有暴露对位标记的开口区域,以使对位标记裸露。其中导电层120具体可以是铜层。
S200:在导电层120上形成第一目标图形122。
具体地,第一目标图形122可以形成在导电层120上,其可以是任何图形,例如可以是形成在导电层120上的孔,也可以是保留在基板110上的导电块,在此不做限制,具体介绍可参见下文。
S300:采用目标工艺流程对电路板半成品100进行加工。
具体地,目标工艺流程可以是任何工艺流程,例如层压工艺流程,或者是切割工艺流程等,在此不做限制。在一应用场景中,目标工艺流程是高温工艺流程,本申请的目的就是评估在经过目标工艺流程之后,电路板半成品100是否发生变形。
S400:对电路板半成品100进行钻孔,得到第一目标孔124,其中,第一目标图形122与对位标记之间的相对位置、距离和第一目标孔124与对位标记之间的相对位置、距离对应相同。
具体地,在采用目标工艺流程对电路板半成品100进行加工之后,对电路板半成品100进行钻孔,得到第一目标孔124。
其中,在形成第一目标图形122、第一目标孔124时,设备均是以对位标记对电路板半成品100进行定位,且保证第一目标图形122与对位标记之间的相对位置、距离和第一目标孔124与对位标记之间的相对位置、距离对应相同,因此如果在经过目标工艺流程时,电路板半成品100没有变形,那么第一目标图形122与第一目标孔124的位置重合或者大致重合,而如果第一目标图形122与第一目标孔124相距较远,则说明电路板半成品100在经过目标工艺流程后发生了涨缩。
S500:根据第一目标图形122以及第一目标孔124之间的相对位置,确定电路板半成品100在经过目标工艺流程后是否涨缩。
具体地,由上述分析可知,第一目标图形122以及第一目标孔124之间的相对位置反映了电路板半成品100在经过目标工艺流程后是否发生了涨缩,因此在根据第一目标图形122与第一目标孔124之间的相对位置,确定电路板半成品100在经过目标工艺流程后发生涨缩后,还可以及时调整后续对电路板半成品100进行加工的位置参数,不再以原位置参数对电路板半成品100进行加工,可以保证加工的准确性。且由于第一目标图形122以及第一目标孔124可以直观地被观察到,也可以便于操作。
在第一实施方式中,结合图2以及图3,步骤S200包括:去除掉位于预设区域的导电层120,得到位于预设区域的第一目标图形122,也就是说,此时第一目标图形122是形成在导电层120上的镂空区域,其中,预设区域可以是圆形,也可以是方形或者其他异形,在此不做限制。
且在第一实施方式中,第一目标孔124也可以是圆形孔,且为了能够方便直观地观察到第一目标孔124与第一目标图形122之间的相对位置,第一目标孔124的半径小于为圆形的预设区域的半径且第一目标孔124延伸至基板110,此时如果第一目标图形122与第一目标孔124之间不存在偏差,则第一目标图形122与第一目标孔124的相对位置图如图3所示,而如果第一目标图形122与第一目标孔124之间存在偏差,则第一目标图形122与第一目标孔124的相对位置图如图4所示。
需要说明的是,在其他实施方式中,当第一目标图形122为导电层120设有的圆形镂空区域时,第一目标孔124的半径也可以等于第一目标图形122的半径,此时如果电路板半成品100不发生涨缩,则最终第一目标孔124在导电层120上的正投影与第一目标图形122完全重合,而如果电路板半成品100发生涨缩,则第一目标孔124在导电层120上的正投影与第一目标图形122不完全重合,此时也能直观地观察出。
在第二实施方式中,结合图5,形成第一目标图形122的步骤也可以是:去除掉位于预设区域外围的导电层120,得到位于预设区域的第一目标图形122,也就是说,形成的第一目标图形122是保留在基板110上的导电图形,此时如果第一目标图形122与第一目标孔124之间不存在偏差,则第一目标图形122与第一目标孔124的相对位置图如图6所示,而如果第一目标图形122与第一目标孔124之间存在偏差,则第一目标图形122与第一目标孔124的相对位置图如图7所示。
在一实施方式中,电路板半成品100包括废料区以及成品区,第一目标图形122以及第一目标孔124均形成在废料区,在最终制得的电路板中,废料区将不存在,也就是说,在后续的制备流程中,将会切割掉废料区。具体而言,设置第一目标图形122与第一目标孔124是为了检测制备过程中电路板半成品100是否发生涨缩,后续在确定发生涨缩时,能够及时调整后续的加工位置参数,第一目标图形122与第一目标孔124的设置并不是为了传递信号,并不是为了实现电路板的基本功能而增加的工序,因此为了避免影响电路板的美观以及增大电路板的尺寸,将第一目标图形122与第一目标孔124形成在废料区,后续将废料区切除。
在一实施方式中,为了将第一目标图形122与电路板半成品100上的其他图案区分开,如图8所示,当第一目标图形122为导电层120设有的镂空区域时,还会在镂空区域内形成标记1241,在一应用场景中,该标记1241为保留在镂空区域内的导电图形。
在一实施方式中,步骤S500确定电路板半成品100是否涨缩的过程可以是:判断第一目标图形122的中心点与第一目标孔124的中心点是否重合;若重合,则确定电路板半成品100在经过目标工艺流程后不存在涨缩;否则,确定电路板半成品100在经过目标工艺流程后存在涨缩。也就是说,此时只要第一目标图形122的中心点与第一目标孔124的中心点不重合,则确定电路板半成品100在经过目标工艺流程后发生了涨缩,只有第一目标图形122的中心点与第一目标孔124的中心点重合,才确定电路板半成品100在经过目标工艺流程后未发生涨缩。
在另一实施方式中,步骤S500确定电路板半成品100是否涨缩的过程可以是:获取第一目标图形122的中心点与124的中心点之间的第一目标距离;响应于第一目标距离小于或者等于距离阈值,确定电路板半成品100在经过目标工艺流程后不存在涨缩;否则,确定电路板半成品100在经过目标工艺流程后存在涨缩。
具体地,与上一实施方式不同的是,此时即使第一目标图形122的中心点与124的中心点不重合,但是只要第一目标图形122的中心点与124的中心点之间的距离小于距离阈值,则确定电路板半成品100在经过目标工艺流程后不存在涨缩。其中,距离阈值可以实际需求进行设置,在此不做限制。
在一实施方式中,步骤S200形成的第一目标图形122的数量可以是多个,后续步骤S400在钻第一目标孔124时,可以先形成与其中一个第一目标图形122对应的第一目标孔124,观察两者的相对位置,并在确定电路板半成品100发生涨缩时,获取电路板半成品100的涨缩量,然后根据涨缩量调整与另一个第一目标图形122对应的第一目标孔124的位置,然后根据调整后的位置形成与另一个第一目标图形122对应的第一目标孔124的位置,观察第一目标图形122与第一目标孔124之间的相对位置,不断重复上述过程,直至第一目标图形122与第一目标孔124的中心点重合,最终获取到电路板半成品100准确的涨缩量。
其中,在确定电路板半成品100在经过目标工艺后存在涨缩后,根据第一目标图形122以及第一目标孔124之间的相对位置,确定电路板半成品100的涨缩量;根据涨缩量,调整第二目标孔的位置;根据调整后的位置,在电路板半成品100上形成第二目标孔。
具体地,在确定电路板半成品100发生涨缩后,可以获取第一目标图形122与第一目标孔124中心点之间的距离,并将该距离作为电路板半成品100的涨缩量,然后调整要钻的第二目标孔的位置,并根据调整后的位置钻第二目标孔,保证第二目标孔的位置准确性。
总而言之,本申请根据目标工艺流程之前形成的第一目标图形122与目标工艺流程之后形成的第一目标孔124之间的相对位置而判断电路板半成品100的涨缩量,从而可以及时调整后续钻孔的位置参数,一方面可以便于直观地观察,另一方面也能够提高生产效率。
以上仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其它相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种电路板的制备方法,其特征在于,所述方法包括:
提供电路板半成品,所述电路板半成品包括基板以及设置在所述基板一侧的导电层,所述电路板半成品设有对位标记;
在所述导电层上形成第一目标图形;
采用目标工艺流程对所述电路板半成品进行加工;
对所述电路板半成品进行钻孔,得到第一目标孔,其中,所述第一目标图形与所述对位标记之间的相对位置、距离和所述第一目标孔与所述对位标记之间的相对位置、距离对应相同;
根据所述第一目标图形以及第一目标孔之间的相对位置,确定所述电路板半成品在经过所述目标工艺流程后是否涨缩。
2.根据权利要求1所述的方法,其特征在于,所述电路板半成品包括废料区以及成品区,所述在所述导电层上形成第一目标图形的步骤,包括:
在位于所述废料区的所述导电层上形成所述第一目标图形。
3.根据权利要求2所述的方法,其特征在于,所述方法还包括:
对所述电路板半成品的所述废料区进行切割处理。
4.根据权利要求1所述的方法,其特征在于,所述在所述导电层上形成第一目标图形的步骤,包括:
去除掉位于预设区域的所述导电层,得到位于所述预设区域的所述第一目标图形。
5.根据权利要求1所述的方法,其特征在于,所述在所述导电层上形成第一目标图形的步骤,包括:
去除掉位于预设区域外围的所述导电层,得到位于所述预设区域的所述第一目标图形。
6.根据权利要求4或者5所述的方法,其特征在于,所述预设区域为圆形区域,所述第一目标孔为圆形孔,所述第一目标孔的半径小于所述圆形区域的半径。
7.根据权利要求4或者5所述的方法,其特征在于,所述第一目标孔延伸至所述基板中。
8.根据权利要求1所述的方法,其特征在于,所述根据所述第一目标图形以及第一目标孔之间的相对位置,确定所述电路板半成品在经过所述目标工艺流程后是否涨缩的步骤,包括:
判断所述第一目标图形的中心点与所述第一目标孔的中心点是否重合;
若重合,则确定所述电路板半成品在经过所述目标工艺流程后不存在涨缩;
否则,确定所述电路板半成品在经过所述目标工艺流程后存在涨缩。
9.根据权利要求1所述的方法,其特征在于,所述根据所述第一目标图形以及第一目标孔之间的相对位置,确定所述电路板半成品在经过所述目标工艺流程后是否涨缩的步骤,包括:
获取所述第一目标图形的中心点与所述第一目标孔的中心点之间的第一目标距离;
响应于所述第一目标距离小于或者等于距离阈值,确定所述电路板半成品在经过所述目标工艺流程后不存在涨缩;
否则,确定所述电路板半成品在经过所述目标工艺流程后存在涨缩。
10.根据权利要求1所述的方法,其特征在于,所述方法还包括:
在确定所述电路板半成品在经过所述目标工艺后存在涨缩后,根据所述第一目标图形以及第一目标孔之间的相对位置,确定所述电路板半成品的涨缩量;
根据所述涨缩量,调整第二目标孔的位置;
根据调整后的位置,在所述电路板半成品上形成所述第二目标孔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311588438.1A CN117440605A (zh) | 2023-11-24 | 2023-11-24 | 电路板的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311588438.1A CN117440605A (zh) | 2023-11-24 | 2023-11-24 | 电路板的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117440605A true CN117440605A (zh) | 2024-01-23 |
Family
ID=89546097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311588438.1A Pending CN117440605A (zh) | 2023-11-24 | 2023-11-24 | 电路板的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117440605A (zh) |
-
2023
- 2023-11-24 CN CN202311588438.1A patent/CN117440605A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1901059B1 (en) | Method for forming master data for inspecting protruding and recessed figure | |
US9779994B2 (en) | Wafer processing method | |
EP0242045B1 (en) | Dimension checking method | |
CN114999908A (zh) | 晶圆加工方法、设备以及计算机可读存储介质 | |
CN106341940A (zh) | 线路板的冲孔方法 | |
US8415813B2 (en) | Identification of dies on a semiconductor wafer | |
CN117440605A (zh) | 电路板的制备方法 | |
CN113272736A (zh) | 用于过程控制的管芯内量测方法和系统 | |
US6440821B1 (en) | Method and apparatus for aligning wafers | |
EP3190464B1 (en) | Method for inspecting a pattern of features on a semiconductor die | |
CN111128829B (zh) | 对准方法及校准方法 | |
CN1972560B (zh) | 一种柔性印刷线路板及其制造方法 | |
JP2002288678A (ja) | 円形マークの中心位置測定方法及び基板露光装置における位置合わせ方法 | |
KR100904732B1 (ko) | 오정렬 가늠 마크를 이용한 정렬도 측정 방법 | |
CN115112058A (zh) | 电路板层间偏移检测结构及偏移量测量方法 | |
JP2000021769A (ja) | 位置合わせ方法及び位置合わせ装置 | |
CN111113549B (zh) | 超厚芯板冲孔系统及超厚芯板冲孔方法 | |
CN109143794B (zh) | 提高曝光精度的方法以及装置 | |
KR100905152B1 (ko) | 커넥터 펀칭장치, 방법 및 프로그램을 저장한 컴퓨터로 판독가능한 기록 매체 | |
CN115083982B (zh) | 套刻对准方法及套刻模板组件 | |
CN109859198B (zh) | 一种大幅面pcb板多区域精准定位方法 | |
JP5839398B2 (ja) | 露光装置及び露光方法 | |
JPH10186634A (ja) | フォトマスク | |
US8415175B2 (en) | Identification of dies on a semiconductor wafer | |
CN210469850U (zh) | 一种可检测内层芯板层偏的多层板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |