CN117440273B - 一种xgspon olt上行数据拼包的系统及方法 - Google Patents
一种xgspon olt上行数据拼包的系统及方法 Download PDFInfo
- Publication number
- CN117440273B CN117440273B CN202311736656.5A CN202311736656A CN117440273B CN 117440273 B CN117440273 B CN 117440273B CN 202311736656 A CN202311736656 A CN 202311736656A CN 117440273 B CN117440273 B CN 117440273B
- Authority
- CN
- China
- Prior art keywords
- packet
- xgspon
- read
- write
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 238000011144 upstream manufacturing Methods 0.000 title claims description 14
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Security & Cryptography (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明涉及一种XGSPON OLT上行数据拼包的系统及方法，所述系统包括XGSPON碎包写模块、DDR控制模块、读写地址FIFO、XGSPON整包读取模块。充分利用DDR的性能完成上行数据拼包，利用4路16bits的DDR4，实现4路XGSPON OLT上行数据的拼包，提高了DDR的带宽利用率，同时降低上行包的延迟，可以保证大多数带宽类型，都可以完成上行数据的拼包并且不会拥塞。
Description
技术领域
本发明涉及XGSPON领域，具体涉及一种XGSPON OLT上行数据拼包的系统及方法。
背景技术
随着PON技术的飞速发展，XGSPON的上行带宽达到了10G，对于4路XGSPON OLT，其上行包将达到40G的速率，在拼包的时候，读和写分别需要40G，这样DDR的有效带宽需要超过80G，而64bits的DDR4的数据带宽（不包括开销）仅为153G，如果有频繁的随机读写的碎片操作，其有效带宽将低于80G，这样无法满足4路XGSPON的上行拼包。 同时如果等待时间过长，将导致包的延迟过长。因此，如何提高DDR的利用率同时降低延迟，就成为该系统能否正常运行的关键。
发明内容
本发明目的是克服现有技术中DDR4利用率较低的问题，提供一种XGSPONOTL上行数据拼包的系统及方法，其利用4路16bits的DDR4，实现4路XGSPON OLT的上行数据的拼包，提高了DDR带宽的利用率，同时降低上行包的延迟。
为实现上述目的，本发明采用的技术方案是：
一种XGSPON OLT上行数据拼包的系统，所述系统包括XGSPON碎包写模块、DDR控制模块、读写地址FIFO、XGSPON整包读取模块；
所述XGSPON碎包写模块用于接收以太网包，并对以太网包进行以下处理：将接收的以太网包分割成多个64字节的数据子包，并且为每个数据子包附加相应的读写地址信息，同时生成写指针和标志；所述XGSPON碎包写模块还用于在完成所有数据子包的写操作后，输出写指针和标志到读写地址FIFO中进行存储；所述XGSPON碎包写模块还用于将处理后的数据子包传送至DDR控制模块，
所述读写地址FIFO用于存储数据子包的写指针和标志；
所述DDR控制模块用于根据预设的控制逻辑，进行写操作和读操作；DDR控制模块预设的控制逻辑为：先是若干个写操作，然后是Idle1操作，再是若干个读操作，然后是Idle2操作，最后是刷新操作和Idle3操作；上述每个操作的最小单元都含四个bank操作，bank顺序分别为bank0，bank1，bank2，bank3；
XGSPON整包读模块根据读写地址FIFO中的写指针和标志，来获取写地址，进而生成相应的读地址；XGSPON整包读模块还用于将所有读取的数据子包进行拼包操作。
所述的以太网包按照512bits大小分割成多个数据子包，对于不足512bits的数据部分，通过添加0进行填充。
一种XGSPON OLT上行数据拼包的方法，所述方法包括以下步骤：
步骤S1、XGSPON碎包写模块接收以太网包，并对接收到的以太网包分割成多个64字节的数据子包，并且为每个数据子包附加相应的读写地址信息，同时生成写指针和标志；
步骤S2、将处理后的数据子包传送至DDR控制模块，DDR控制模块按照预设的控制逻辑执行写操作；
步骤S3、XGSPON碎包写模块在完成写操作后输出写指针和标志到读写地址FIFO存储，如果是最后一个数据子包，写入写指针到FIFO，供XGSPON整包读模块读取；
步骤S4、XGSPON整包读模块使用读写地址FIFO中的信息，其中包括了写指针和标志，来获取写地址，进而生成相应的读地址；这些写指针和标志提供数据包的状态和位置的关键信息，确保数据正确读取；随后，DDR控制模块按照生成的读地址执行读操作，每次逐块读取大小为512bits数据；当执行完最后一次读操作，表明读包完成。
步骤S5、XGSPON整包读模块将所有读取的512bits数据实施拼包操作。
与现有技术相比，本发明的优点是：每次操作以512bits为单位，拼包速度快，延迟少。同时读和写相对集中，提高了DDR带宽的利用率，可以达到极端情况下的XGSPON的上行拼包操作。因为DDR在读写操作切换的时候需要延迟，无法达到很高的带宽利用率，而本发明充分利用DDR控制模块的BANK读写特性，集中进行写操作和集中进行读操作，使DDR控制模块的利用率达到90%以上，利用4块16位的DDR4即可完成4路XGSPON 的OLT的上行数据的拼包。
附图说明
图1为本发明的框架图；
图2为本发明DDR控制模块的控制逻辑示意图。
具体实施方式
下面通过具体的实施方式结合附图对本发明作进一步详细说明。
请参见图1，图中示出的是一种XGSPON OLT上行数据拼包的系统，其包括XGSPON碎包写模块、DDR控制模块、读写地址FIFO、XGSPON整包读取模块。
其中，XGSPON碎包写模块用于接收以太网包，并对以太网包进行以下处理：将接收的以太网包分割成多个64字节的数据子包，并且为每个数据子包附加相应的读写地址信息，同时生成写指针和标志。所述的以太网包按照512bits（一个字节为8bit，相当于64字节）大小分割成多个数据子包，对于不足512bits的数据部分，通过添加0进行填充，以满足数据格式要求，实现了有效的数据分割和传输。
在完成所有数据子包的写操作后，输出写指针和标志到读写地址FIFO中进行存储，如果是最后一个碎包（数据子包）写入写指针到FIFO，供XGSPON整包读取模块，如果不是最后一个碎包，模块会缓存这个地址，但不会写入FIFO。所以，读写地址FIFO用于存储数据子包的写指针和标志。
在完成所有数据子包的写操作的同时，将处理后的数据子包传送至DDR控制模块，DDR控制模块根据预设的控制逻辑执行写操作，有效写入数据。如图2所示，DDR控制模块预设的控制逻辑为：先是若干个写操作（这里若干个是按照DDR的时钟，进行计算，以综合满足延迟和效率为准则），然后是Idle1操作(Idle操作是指空操作，无意义），再是若干个读操作，然后是Idle2操作，最后是刷新操作和Idle3操作。上述每个操作的最小单元都含四个bank操作，bank顺序分别为bank0，bank1，bank2，bank3。
XGSPON整包读模块根据读写地址FIFO中的信息（包括了写指针和标志）来获取写地址，进而生成相应的读地址。写指针和标志提供数据子包的状态和位置的关键信息，确保数据正确读取。XGSPON整包读模块还用于将所有读取的数据子包进行拼包操作。DDR控制模块按照生成的读地址执行读操作，每次逐块读取大小为512bits数据；当执行完最后一次读操作，表明读包完成。
本发明还揭示了一种XGSPON OLT上行数据拼包的方法，其包括以下步骤：
步骤S1、XGSPON碎包写模块接收以太网包，并对接收到的以太网包分割成多个64字节的数据子包，并且为每个数据子包附加相应的读写地址信息，同时生成写指针和标志。
步骤S2、将处理后的数据子包传送至DDR控制模块，DDR控制模块按照预设的控制逻辑执行写操作。
步骤S3、XGSPON碎包写模块在完成写操作后输出写指针和标志到读写地址FIFO存储，如果是最后一个碎包，写入写指针到FIFO，供XGSPON整包读模块读取。
步骤S4、XGSPON整包读模块使用读写地址FIFO中的信息，其中包括了写指针和标志，来获取写地址，进而生成相应的读地址；这些写指针和标志提供数据包的状态和位置的关键信息，确保数据正确读取。随后，DDR控制模块按照生成的读地址执行读操作，每次逐块读取大小为512bits数据；当执行完最后一次读操作，表明读包完成。
步骤S5、XGSPON整包读模块将所有读取的512bits数据实施拼包操作。
写操作后就是Idle1操作，读操作后是Idle2操作，该Idle1操作和Idle2操作会浪费带宽，如果随机读写操作，就会造成DDR带宽的利用率不高，本发明不能随机读写操作，采用固定的读写操作控制顺序，集中进行写操作和集中进行读操作，即写写写写写写写写Idle1读读读读读读读读Idle2，这样就可以大大降低带宽浪费，提高DDR带宽的利用率。
本发明充分利用DDR的性能完成上行数据拼包，利用4路16bits的DDR4，实现4路XGSPON OLT上行数据的拼包，提高了DDR的带宽利用率，同时降低上行包的延迟，可以保证大多数带宽类型，都可以完成上行数据的拼包并且不会拥塞。
其描述较为具体和详细，但且不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (3)
1.一种XGSPON OLT上行数据拼包的系统，其特征在于，所述系统包括XGSPON碎包写模块、DDR控制模块、读写地址FIFO、XGSPON整包读取模块；
所述XGSPON碎包写模块用于接收以太网包，并对以太网包进行以下处理：将接收的以太网包分割成多个64字节的数据子包，并且为每个数据子包附加相应的读写地址信息，同时生成写指针和标志；所述XGSPON碎包写模块还用于在完成所有数据子包的写操作后，输出写指针和标志到读写地址FIFO中进行存储；所述XGSPON碎包写模块还用于将处理后的数据子包传送至DDR控制模块，
所述读写地址FIFO用于存储数据子包的写指针和标志；
所述DDR控制模块用于根据预设的控制逻辑，进行写操作和读操作；DDR控制模块预设的控制逻辑为：先是若干个写操作，然后是Idle1操作，再是若干个读操作，然后是Idle2操作，最后是刷新操作和Idle3操作；上述每个操作的最小单元都含四个bank操作，bank顺序分别为bank0，bank1，bank2，bank3；
XGSPON整包读取模块根据读写地址FIFO中的写指针和标志，来获取写地址，进而生成相应的读地址；XGSPON整包读取模块还用于将所有读取的数据子包进行拼包操作。
2.根据权利要求1所述的一种XGSPON OLT上行数据拼包的系统，其特征在于：所述的以太网包按照512bits大小分割成多个数据子包，对于不足512bits的数据部分，通过添加0进行填充。
3.一种XGSPON OLT上行数据拼包的方法，其特征在于，所述方法包括以下步骤：
步骤S1、XGSPON碎包写模块接收以太网包，并对接收到的以太网包分割成多个64字节的数据子包，并且为每个数据子包附加相应的读写地址信息，同时生成写指针和标志；
步骤S2、将处理后的数据子包传送至DDR控制模块，DDR控制模块按照预设的控制逻辑执行写操作；
步骤S3、XGSPON碎包写模块在完成写操作后输出写指针和标志到读写地址FIFO存储，如果是最后一个数据子包，写入写指针到FIFO，供XGSPON整包读取模块读取；
步骤S4、XGSPON整包读取模块使用读写地址FIFO中的信息，其中包括了写指针和标志，来获取写地址，进而生成相应的读地址；这些写指针和标志提供数据包的状态和位置的关键信息，确保数据正确读取；随后，DDR控制模块按照预设的控制逻辑和生成的读地址执行读操作，每次逐块读取大小为512bits数据；当执行完最后一次读操作，表明读包完成；
步骤S5、XGSPON整包读取模块将所有读取的512bits数据实施拼包操作；
所述DDR控制模块预设的控制逻辑为：先是若干个写操作，然后是Idle1操作，再是若干个读操作，然后是Idle2操作，最后是刷新操作和Idle3操作；上述每个操作的最小单元都含四个bank操作，bank顺序分别为bank0，bank1，bank2，bank3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311736656.5A CN117440273B (zh) | 2023-12-18 | 2023-12-18 | 一种xgspon olt上行数据拼包的系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311736656.5A CN117440273B (zh) | 2023-12-18 | 2023-12-18 | 一种xgspon olt上行数据拼包的系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117440273A CN117440273A (zh) | 2024-01-23 |
| CN117440273B true CN117440273B (zh) | 2024-03-22 |
Family
ID=89556884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311736656.5A Active CN117440273B (zh) | 2023-12-18 | 2023-12-18 | 一种xgspon olt上行数据拼包的系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117440273B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103092785A (zh) * | 2013-02-08 | 2013-05-08 | 豪威科技(上海)有限公司 | Ddr2 sdram控制器 |
| CN111506264A (zh) * | 2020-04-10 | 2020-08-07 | 华中科技大学 | 支持灵活分块存取的虚拟多通道sdram访问方法 |
| CN111984563A (zh) * | 2020-09-18 | 2020-11-24 | 西安电子科技大学 | 基于fpga的ddr3读写控制器及矩阵转置实现方法 |
| CN112115081A (zh) * | 2020-09-16 | 2020-12-22 | 南京艾科朗克信息科技有限公司 | 证券期货领域Fpga与计算机之间的DMA传输系统和方法 |
| WO2023030195A1 (zh) * | 2021-09-02 | 2023-03-09 | 深圳市中兴微电子技术有限公司 | 缓存管理方法和装置、控制程序及控制器 |
-
2023
- 2023-12-18 CN CN202311736656.5A patent/CN117440273B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103092785A (zh) * | 2013-02-08 | 2013-05-08 | 豪威科技(上海)有限公司 | Ddr2 sdram控制器 |
| CN111506264A (zh) * | 2020-04-10 | 2020-08-07 | 华中科技大学 | 支持灵活分块存取的虚拟多通道sdram访问方法 |
| CN112115081A (zh) * | 2020-09-16 | 2020-12-22 | 南京艾科朗克信息科技有限公司 | 证券期货领域Fpga与计算机之间的DMA传输系统和方法 |
| CN111984563A (zh) * | 2020-09-18 | 2020-11-24 | 西安电子科技大学 | 基于fpga的ddr3读写控制器及矩阵转置实现方法 |
| WO2023030195A1 (zh) * | 2021-09-02 | 2023-03-09 | 深圳市中兴微电子技术有限公司 | 缓存管理方法和装置、控制程序及控制器 |
Non-Patent Citations (5)
| Title |
|---|
| Design of Low-Power DDR Controller and DRAM for Deep Learning and Server Applications;A.R等;《2021 IEEE 4th International Conference on Computing, Power and Communication Technologies (GUCON)》;20211102;第1-6页 * |
| SDRAM控制器的设计与实现;于明等;《电子测试》;20140115(第01期);第63-67页 * |
| 基于FPGA的DDR3协议解析逻辑设计;谭海清等;《计算机应用》;20170510;第37卷(第05期);第1223-1228页 * |
| 基于FPGA的DDR4高速存储模块设计;刘帅等;《单片机与嵌入式系统应用》;20231101;第23卷(第11期);第37-40页 * |
| 实时目标跟踪硬件处理系统的研究与实现;李先通;《中国优秀硕士学位论文全文数据库信息科技辑》;20200215(第2期);第1-105页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117440273A (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2913963B1 (en) | Data caching system and method for an ethernet device | |
| CN110806986B (zh) | 提高网络芯片报文存储效率的方法、设备及存储介质 | |
| CN111126589B (zh) | 神经网络数据处理装置、方法和电子设备 | |
| US8499105B2 (en) | Buffer manager and buffer management method based on address pointer linked list | |
| US9170753B2 (en) | Efficient method for memory accesses in a multi-core processor | |
| CN110058816B (zh) | 一种基于ddr的高速多用户队列管理器及方法 | |
| EP3166269A1 (en) | Queue management method and apparatus | |
| EP3657744B1 (en) | Message processing | |
| US10205673B2 (en) | Data caching method and device, and storage medium | |
| WO2024077890A1 (zh) | 一种异步fifo读写控制方法、系统及电子设备 | |
| CN111181874B (zh) | 一种报文处理方法、装置及存储介质 | |
| CN105446699A (zh) | 数据帧队列管理方法 | |
| CN117440273B (zh) | 一种xgspon olt上行数据拼包的系统及方法 | |
| CN113126911B (zh) | 基于ddr3 sdram的队列管理方法、介质、设备 | |
| CN112787955B (zh) | Mac层数据报文的处理方法、设备和存储介质 | |
| CN109800195A (zh) | 一种基于fpga的光纤通道适配器及数据传输方法 | |
| US12010045B2 (en) | Packet processing device and packet processing method | |
| KR20100101449A (ko) | 메모리 장치, 그것의 마스크 데이터 전송 방법 및 입력 데이터 정렬 방법 | |
| KR101228511B1 (ko) | 동기식 디지털 계위 가상 연접 딜레이 보상 버퍼 효율을 향상시키는 방법 및 장치 | |
| CN102571535B (zh) | 一种数据延迟装置、方法及通信系统 | |
| CN112235206A (zh) | 一种基于单片机的环形缓冲队列数据接收机制 | |
| CN102055549A (zh) | 一种长期演进系统中的速率匹配装置及方法 | |
| CN100358320C (zh) | 一种数据包存储的管理方法和装置 | |
| CN113867796B (zh) | 利用多状态机提高读性能的协议转换桥及实现方法 | |
| CN116414732A (zh) | 基于ddr3的高速大容量双通道双缓冲存储系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |