CN117435031A - 存储系统 - Google Patents

存储系统 Download PDF

Info

Publication number
CN117435031A
CN117435031A CN202310061051.4A CN202310061051A CN117435031A CN 117435031 A CN117435031 A CN 117435031A CN 202310061051 A CN202310061051 A CN 202310061051A CN 117435031 A CN117435031 A CN 117435031A
Authority
CN
China
Prior art keywords
low power
power consumption
state
channel
link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310061051.4A
Other languages
English (en)
Inventor
渡边亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN117435031A publication Critical patent/CN117435031A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Iron Core Of Rotating Electric Machines (AREA)
  • Soundproofing, Sound Blocking, And Sound Damping (AREA)
  • Vehicle Body Suspensions (AREA)
  • Memory System (AREA)

Abstract

本发明涉及存储系统。根据实施方式，存储系统能够与主机连接。存储系统具备非易失性存储器和控制器。控制器控制非易失性存储器。控制器基于主机与存储系统之间的经由链路的数据传输所需要的频带，将链路所包含的多个通道中的至少一个第0通道设定为动作状态，将其余通道中的第1通道设定为第1低功耗状态，将其余通道中的第2通道设定为第2低功耗状态。第1低功耗状态和第2低功耗状态的各状态下的功耗比动作状态下的功耗低。从第1低功耗状态转换到动作状态为止的时间与从第2低功耗状态转换到动作状态为止的时间不同。由此，实现能够改善链路宽度变窄的情况下的动作的存储系统。

Description

存储系统
本申请享受以日本专利申请2022-117090号(申请日：2022年7月22日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。
技术领域
本发明的实施方式涉及存储系统(memory system)。
背景技术
作为用于连接主机与存储系统的接口标准之一，已知有PCI Express(PCIe)(注册商标)标准。通过遵照PCIe标准的接口，主机与存储系统经由被称为链路(link)的传输路径而连接。在链路上使用数据包(packet，分组)传输数据。使用数据包传输的数据例如包含从主机向存储系统的请求、从存储系统向主机的响应、或者用户数据。
在PCIe标准中，规定了即使设备处于动作状态也可将链路设定为低功耗状态的功能。该功能被称为活动状态电源管理(ASPM：Active State Power Management)。
在经由链路的数据包传输没有特定期间的情况下，设备利用ASPM功能使链路从通常动作状态转换到低功耗状态。在PCIe标准中，通常动作状态例如被规定为链路电源状态(link power state)L0。另外，低功耗状态例如被规定为链路电源状态L1。
在PCIe Gen6(PCIe 6.0标准)中，在链路电源状态L0中新规定了流量控制单元(FLIT：flow control unit)模式下的链路电源状态L0p。链路电源状态L0p是能够传输数据并且能够降低功耗的链路电源状态。在链路电源状态L0p下，通过动态控制链路宽度(linkwidth)，能够降低功耗。链路宽度是链路所包含的多个通道(lane)中的被设定为通常动作状态的通道的数量。
发明内容
本发明的一个实施方式提供能够改善链路宽度变窄的情况下的动作的存储系统。
根据实施方式，存储系统能够与主机连接。存储系统具备非易失性存储器和控制器。控制器控制非易失性存储器。控制器基于主机与存储系统之间的经由链路的数据传输所需要的频带(带宽)，将链路所包含的多个通道中的至少一个第0通道设定为动作状态，将其余通道中的第1通道设定为第1低功耗状态，将其余通道中的第2通道设定为第2低功耗状态。第1低功耗状态和第2低功耗状态的各状态下的功耗比动作状态下的功耗低。从第1低功耗状态转换到动作状态为止的时间与从第2低功耗状态转换到动作状态为止的时间不同。
附图说明
图1是表示第1实施方式涉及的包括存储系统的信息处理系统的构成例的框图。
图2是表示在第1实施方式的存储系统中根据链路宽度设定的通道的状态的例子的图。
图3是表示第1实施方式的存储系统中的PCIe PHY的构成例的框图。
图4是表示第1实施方式的存储系统中的通道电路的第1控制例的图。
图5是表示第1实施方式的存储系统中的通道电路的第2控制例的图。
图6是表示第1实施方式的存储系统中的通道电路的第3控制例的图。
图7是表示第1实施方式的存储系统中的通道电路的第4控制例的图。
图8是表示根据所需频带控制链路宽度的情况下的第1实施方式的存储系统中的链路的功耗和比较例涉及的存储系统中的链路的功耗的例子的图。
图9是表示第2实施方式涉及的存储系统中的通道电路的第1控制例的图。
图10是表示第2实施方式涉及的存储系统中的通道电路的第2控制例的图。
图11是表示第2实施方式涉及的存储系统中的通道电路的第3控制例的图。
图12是表示第2实施方式涉及的存储系统中的通道电路的第4控制例的图。
图13是表示根据所需频带控制链路宽度的情况下的第2实施方式的存储系统中的链路的功耗和比较例涉及的存储系统中的链路的功耗的例子的图。
图14是表示第3实施方式涉及的存储系统中的通道电路的第1控制例的图。
图15是表示第3实施方式涉及的存储系统中的通道电路的第2控制例的图。
图16是表示根据所需频带控制链路宽度的情况下的第3实施方式的存储系统中的链路的功耗和第1实施方式的存储系统中的链路的功耗的例子的图。
标号说明
1信息处理系统；2主机；3存储系统；4NAND型闪速存储器；5DRAM；6控制器；11CPU；12NAND I/F(接口)；13DRAM I/F；14主机I/F；21PCIe PHY；22PCIe链路控制器；23NVMe控制器；31链路；41链路宽度控制器；42-0、42-1、42-7低功率控制器；LC0、LC1、LC7通道电路；43-0、43-1、43-7PLL(锁相环)电路；44-0、44-1、44-7门控时钟(clock-gating)电路；45-1、45-2、45-7第1电路；46-1、46-2、46-7第2电路。
具体实施方式
以下，参照附图，对实施方式进行说明。
首先，参照图1，说明第1实施方式涉及的包括存储系统的信息处理系统1的构成的例子。信息处理系统1包括主机设备2和存储系统3。
主机设备2是将数据存储于存储系统3的信息处理装置。主机设备2例如是将大量且多样的数据存储于存储系统3的存储服务器或者个人计算机。以下，将主机设备2称为主机2。
存储系统3是构成为向非易失性存储器写入数据、从非易失性存储器读取数据的半导体存储设备。非易失性存储器例如是NAND型闪速存储器。存储系统3也被称为存储设备。存储系统3例如被实现为固态硬盘(SSD)。
存储系统3可以被用作主机2的储存器。存储系统3连接于主机2。
用于将主机2与存储系统3连接的接口遵照PCI Express(PCIe)(注册商标)、NVMExpress(NVMe)(注册商标)等标准。
存储系统3例如具备NAND型闪速存储器4、动态随机存取存储器(DRAM)5以及控制器6。
NAND型闪速存储器4包括一个以上的存储芯片。各存储芯片包括多个区块(block)。1个区块作为数据擦除动作的最小单位而发挥功能。区块有时也被称为“擦除块”或者“物理块”。多个区块各自包括多个页面(page)。多个页面各自包括连接于单一字线的多个存储单元。1个页面作为数据写入动作和数据读取动作的单位而发挥功能。此外，字线也可以作为数据写入动作和数据读取动作的单位而发挥功能。
DRAM5是易失性存储器。DRAM5的存储区域例如被分配为固件(FW：firmware)的存储区域、逻辑物理地址转换表的高速缓存区域以及用户数据的缓冲区域。
控制器6是控制NAND型闪速存储器4和DRAM5的存储控制器。控制器6例如由系统单芯片(SoC：System-on-a-chip)这种电路实现。控制器6也可以内置静态随机存取存储器(SRAM)或者DRAM。在该情况下，也可以不设置控制器6外部的DRAM5。
控制器6例如包括中央处理单元(CPU)11、NAND接口(NAND I/F)12、DRAM接口(DRAMI/F)13以及主机接口(主机I/F)14。这些CPU11、NAND I/F12、DRAM I/F13以及主机I/F14也可以经由总线10连接。
CPU11是构成为控制NAND I/F12、DRAM I/F13以及主机I/F14的处理器。CPU11通过执行从NAND型闪速存储器4加载到DRAM5的FW，进行各种处理。FW是包含用于使CPU11执行各种处理的命令组的控制程序。CPU11能够执行用于处理来自主机2的各种指令(command，命令)的指令处理等。CPU11的动作通过由CPU11执行的FW来控制。
NAND I/F12将控制器6与NAND型闪速存储器4电连接。NAND I/F12对应于ToggleDDR、ONFI(Open NAND Flash Interface)等接口标准。
NAND I/F12作为构成为控制NAND型闪速存储器4的NAND控制电路而发挥功能。NAND I/F12也可以经由多个沟道(Channel)分别与NAND型闪速存储器4内的多个存储芯片连接。通过并行驱动多个存储芯片，能够使NAND型闪速存储器4与控制器6之间的存取(访问)宽带化。
DRAM I/F13作为构成为控制对DRAM5的存取的DRAM控制电路而发挥功能。
主机I/F14是作为进行存储系统3与主机2之间的通信的接口而发挥功能的电路。主机I/F14包括用于向主机2发送数据包的电路和用于从主机2接收数据包的电路。数据包例如是遵照PCIe标准的数据包。数据包例如包含指令、响应或者用户数据。指令例如是输入输出(I/O)指令或者各种控制指令。I/O指令例如是读指令或者写指令。
主机I/F14例如具备PCIe PHY21、PCIe链路控制器22以及NVMe控制器23。
PCIe PHY21是经由串行接口与主机2连接的电路。该串行接口包含能够将主机2与存储系统3相互连接的链路31。PCIe PHY21相当于由PCIe标准规定的物理层。PCIe PHY21例如具有遵照PCIe标准的物理连接形式。PCIe PHY21进行经由链路31物理收发数据的接口动作。
链路31由多个通道构成。多个通道各自是从主机2向存储系统3传输的信号用的信号线与从存储系统3向主机2传输的信号用的信号线的信号线对。多个通道各自例如由通道编号确定。在图1中例示了链路31由通道0、通道1、……和通道7这8个通道构成的情况。通道0、通道1、……和通道7这8个通道例如分别由0至7的通道编号确定。
PCIe链路控制器22是管理链路31并进行用于在PCIe PHY21与NVMe控制器23之间交换数据的处理的电路。更具体而言，PCIe链路控制器22经由链路31和PCIe PHY21从主机2接收数据包。PCIe链路控制器22处理数据包，例如取得应该向NVMe控制器23发送的数据。PCIe链路控制器22将取得的数据发送给NVMe控制器23。应该向NVMe控制器23发送的数据例如是与对NAND型闪速存储器4的存取关联的数据。更详细而言，应该向NVMe控制器23发送的数据例如是对于NAND型闪速存储器4的写入请求、读取请求和产商定义消息(VDM：VendorDefined Message)。
NVMe控制器23是处理对于NAND型闪速存储器4的写入请求、读取请求或者VDM这样的事务的电路。NVMe控制器23进行与经由PCIe PHY21和PCIe链路控制器22接收到的数据所包含的请求相应的动作、和用于经由PCIe PHY21和PCIe链路控制器22发送包含对于请求的响应的数据的动作。NVMe控制器23进行的动作例如遵照NVMe标准。
如此，PCIe PHY21、PCIe链路控制器22以及NVMe控制器23控制主机2与存储系统3之间的数据传输。
此外，控制器6内各部分的功能既可以由控制器6内的专用硬件实现，也可以通过CPU11执行FW来实现。
在此，对针对链路设定的链路电源状态进行说明。链路电源状态是针对链路设定的功率(电力)状态。链路电源状态例如通过由PCIe标准规定的ASPM功能设定。更具体而言，链路电源状态例如由具有ASPM功能的PCIe链路控制器22控制。ASPM功能是即使设备(例如存储系统3)处于动作状态也可将链路设定为低功耗状态的功能。作为链路电源状态，例如有链路电源状态L0和链路电源状态L1。链路电源状态L0为通常动作状态(活动(active)状态)。链路电源状态L1为低功耗状态(非活动(inactive)状态)。
链路电源状态L0有时包括链路电源状态L0p。链路电源状态L0p是由PCIe Gen6新规定的FLIT模式下的链路电源状态。FLIT模式是可在物理层重发数据的模式。在FLIT模式中，将从上层收取到的数据例如分解成以256字节为单位的FLIT包，以FLIT包为单位进行重发控制。链路电源状态L0p是能够传输数据并且能够降低功耗的链路电源状态。在链路电源状态L0p下，至少一个通道维持在通常动作状态(即，能够进行数据传输的状态)。为此，在链路电源状态L0p下，链路不会断开。在链路电源状态L0p下，通过动态控制链路宽度，能够降低功耗。
在链路被设定为链路电源状态L0p期间，链路所包含的多个通道各自被设定为通常动作状态和低功耗状态中的任一方。也将被设定为通常动作状态的通道称为活动通道。也将被设定为低功耗状态的通道称为非活动通道。在转换到链路电源状态L0p的链路内的非活动通道中，有望实现与转换到链路电源状态L1的链路内的通道相同程度的功耗的降低。链路宽度由链路所包含的多个通道中的活动通道的数量N表示。链路宽度例如记作“×N”。在PCIe标准中，例如在链路由8个通道构成的情况下，链路宽度被设定为×1、×2、×4和×8中的任一方。也即是说，在链路被设定为链路电源状态L0p期间，8个通道中的1个、2个、4个或者8个通道被设定为通常动作状态。其余的通道被设定为低功耗状态。
具体对在链路31转换到链路电源状态L0p的情况下8个通道各自被设定的状态进行说明。将8个通道设为通道0、通道1、……和通道7。
图2表示根据链路宽度设定的通道的状态的例子。在图2中，表示了链路宽度为×N的情况下的活动通道的通道编号和非活动通道的通道编号。此外，通道0是与链路宽度无关地始终被设定为通常动作状态的通道。也即是说，通道0始终为活动通道，而与链路宽度无关。
在链路宽度为×1的情况下，通道0被设定为通常动作状态，通道1至通道7的7个通道被设定为低功耗状态。也即是说，在该情况下，与链路宽度×1相当的1个通道(通道0)为活动通道，其余7个通道(通道1～通道7)为非活动通道。
在链路宽度为×2的情况下，通道0和通道1的2个通道被设定为通常动作状态，通道2至通道7的6个通道被设定为低功耗状态。也即是说，在该情况下，与链路宽度×2相当的2个通道(通道0和通道1)为活动通道，其余6个通道(通道2～通道7)为非活动通道。
在链路宽度为×4的情况下，通道0至通道3的4个通道被设定为通常动作状态，通道4至通道7的4个通道被设定为低功耗状态。也即是说，在该情况下，与链路宽度×4相当的4个通道(通道0～通道3)为活动通道，其余4个通道(通道4～通道7)为非活动通道。
在链路宽度为×8的情况下，通道0至通道7的8个通道被设定为通常动作状态。也即是说，在该情况下，与链路宽度×8相当的8个通道(通道0～通道7)为活动通道。
在此，对链路宽度被变宽(扩宽)或变窄(收窄)的情况下状态发生转换的通道的单位进行说明。
在链路宽度变宽的情况下，在链路31中，以与变宽的链路宽度相应的特定单位，通道从低功耗状态转换到通常动作状态。具体而言，在链路宽度从×1扩宽到×2的情况下，1个通道(通道1)从低功耗状态转换到通常动作状态(图2中的T1)。在链路宽度从×2扩宽到×4的情况下，2个通道(通道2和通道3)从低功耗状态转换到通常动作状态(图2中的T2)。在链路宽度从×4扩宽到×8的情况下，4个通道(通道4、通道5、通道6和通道7)从低功耗状态转换到通常动作状态(图2中的T3)。
在链路宽度变窄的情况下也同样地，在链路31中，以与变窄的链路宽度相应的特定单位，通道从通常动作状态转换到低功耗状态。具体而言，在链路宽度从×8收窄到×4的情况下，4个通道(通道4、通道5、通道6和通道7)从通常动作状态转换到低功耗状态(图2中的T3)。在链路宽度从×4收窄到×2的情况下，2个通道(通道2和通道3)从通常动作状态转换到低功耗状态(图2中的T2)。在链路宽度从×2收窄到×1的情况下，1个通道(通道1)从通常动作状态转换到低功耗状态(图2中的T1)。
如此，在链路31中，根据链路宽度被变宽或变窄，对应的单位的通道的状态发生转换。以下，也将链路宽度在×1和×2之间变化的情况下状态发生转换的1个通道(通道1)称为第1组通道。也将链路宽度在×2和×4之间变化的情况下状态发生转换的2个通道(通道2和通道3)称为第2组通道。也将链路宽度在×4和×8之间变化的情况下状态发生转换的4个通道(通道4、通道5、通道6和通道7)称为第3组通道。此外，也将与链路宽度无关地被设定为通常动作状态的通道0称为第0组通道。
接下来，对链路31转换到链路电源状态L0p的情况下的电耗降低(电力削减)效果和恢复时间进行说明。
在转换到链路电源状态L1的链路31恢复成链路电源状态L0的情况下，例如会产生几微秒的延迟(exit latency)。由于该延迟，经由链路31的数据包传输的性能可能会下降。在转换到链路电源状态L0p的链路31中，在通道从低功耗状态恢复成通常动作状态的情况下，也可能产生同样的延迟。
在PCIe Gen6中，没有具体规定在链路31被设定为链路电源状态L0p的情况下在非活动通道中功耗降低的程度。然而，在遵照PCIe Gen6的信息处理系统1中，一般会假定链路31内的非活动通道全部被设定为同一低功耗状态。该假定是基于转换到链路电源状态L1的链路31内的所有通道一般会被设定为同一低功耗状态而做出的。
在链路31内的非活动通道全部被设定为同一低功耗状态的情况下，关于恢复时间和电耗降低效果，例如考虑与非活动通道关联的电路会如以下2个事例这样被控制。在此，恢复时间是通道从低功耗状态恢复到通常动作状态所需的时间。更详细而言，恢复时间是从根据所需频带的上升而请求扩宽链路宽度的时刻到对应的通道根据该请求而从低功耗状态转换到通常动作状态的时刻(即，链路宽度实际扩宽了的时刻)为止的时间。所需频带是主机2与存储系统3之间经由链路31的包数据传输所需要的频带。所需频带例如基于由主机2发行后尚未由存储系统3受理的指令的数量来预测。
主机2进行的指令发行例如意味着，主机2将指令存储于主机2内的存储器(例如，提交队列)，并将表示存储指令的位置的指针的值写入存储系统3内的寄存器(即，提交队列尾门铃寄存器(submission queue tail doorbell register))。存储系统3进行的指令受理例如意味着，存储系统3(更详细而言为控制器6)从主机2内的存储器中获取指令，并开始进行与所获取的指令相应的处理。控制器6例如能够根据表示应该获取指令的位置的指针(即，提交队列头门铃寄存器)与提交队列尾门铃寄存器的差量，管理由主机2发行后尚未由存储系统3受理的指令的数量。
另外，根据所需频带的上升而请求扩宽链路宽度的时刻例如是所需频带超过阈值的时刻。电耗降低效果表示通过通道从通常动作状态转换到低功耗状态而降低的功耗的大小。此外，以下也将与各通道的状态关联的电路称为通道电路。
(事例1)优先缩短恢复时间，抑制功耗的降低。
在事例1中，即使链路宽度变窄，链路31的电耗降低效果也不大。也即是说，即使非活动通道的数量增加，由于非活动的各通道的电耗降低效果小，因而链路31的电耗降低效果也不大。因此，活动空闲期间内的链路31的电耗降低效果小。活动空闲期间是链路宽度变窄的期间(例如，链路宽度为×1的期间)。
(事例2)优先降低功耗，恢复时间延长。
在事例2中，恢复时间延长，从而难以将链路宽度收窄。例如基于假设收窄了链路宽度的情况下的恢复时间和预测的所需频带，判断是否将链路宽度收窄。在恢复时间长的情况下，无法根据所需频带的上升迅速将链路宽度扩宽，因此难以将链路宽度收窄。而且，由于链路宽度没有变窄，因此电耗降低效果变小。
在本实施方式涉及的存储系统3中，在链路31被设定为链路电源状态L0p的情况下，将非活动通道按各通道或者按状态同时转换的通道的各单位(组)设定为不同的低功耗状态。由此，在存储系统3中，例如能够优化链路宽度变窄的情况下的通道电路的动作，以获得适合于链路31的利用状况的恢复时间和电耗降低效果。
在PCIe PHY21中控制链路31内的各通道的状态。
图3表示PCIe PHY21的构成例。在此，例示链路31由8个通道(通道0～通道7)构成的情况。
PCIe PHY21例如包括链路宽度控制器41、8个低功率控制器42(低功率控制器42-0、低功率控制器42-1、……和低功率控制器42-7)以及8个通道电路LC(通道电路LC0、通道电路LC1、……和通道电路LC7)。链路宽度控制器41与低功率控制器42-0～低功率控制器42-7连接。低功率控制器42-0～低功率控制器42-7各自与通道电路LC0～通道电路LC7连接。也即是说，低功率控制器42-0～低功率控制器42-7分别与通道电路LC0～通道电路LC7对应。
低功率控制器42和对应的1个通道电路LC的组对应于1个通道。例如，低功率控制器42-0和通道电路LC0的组对应于通道0。低功率控制器42-1和通道电路LC1的组对应于通道1。低功率控制器42-7和通道电路LC7的组对应于通道7。
链路宽度控制器41是在链路31被设定为链路电源状态L0p的情况下根据所需频带控制链路宽度的电路。链路宽度控制器41将与所需频带相应的链路宽度通知给低功率控制器42-0～低功率控制器42-7中的每一个。
更具体而言，NVMe控制器23例如基于由主机2发行后尚未由存储系统3受理的指令的数量，预测所需频带。也即是说，NVMe控制器23基于在根据指令被存储于主机2内的存储器这一情况而指针的值被写入存储系统3内的寄存器后尚未由存储系统3从主机2内的存储器中获取且尚未开始处理的指令的数量，预测所需频带。NVMe控制器23将预测出的所需频带通知给链路宽度控制器41。而且，链路宽度控制器41基于被通知的所需频带和阈值，决定链路宽度。
例如，在链路31所包含的通道的总数为8的情况下，基于与×1、×2、×4和×8的各个链路宽度对应的频带，确定用于决定链路宽度的3个阈值。将3个阈值设为第1阈值、第2阈值和第3阈值。第1阈值是用于判定所需频带是与链路宽度×1对应的频带和与链路宽度×2对应的频带中的哪一个的阈值。第2阈值是用于判定所需频带是与链路宽度×2对应的频带和与链路宽度×4对应的频带中的哪一个的阈值。第3阈值是用于判定所需频带是与链路宽度×4对应的频带和与链路宽度×8对应的频带中的哪一个的阈值。第1阈值小于第2阈值。第2阈值小于第3阈值。
链路宽度控制器41在所需频带小于等于第1阈值的情况下，将链路宽度决定为×1。链路宽度控制器41在所需频带大于第1阈值且小于等于第2阈值的情况下，将链路宽度决定为×2。链路宽度控制器41在所需频带大于第2阈值且小于等于第3阈值的情况下，将链路宽度决定为×4。链路宽度控制器41在所需频带大于第3阈值的情况下，将链路宽度决定为×8。
而且，链路宽度控制器41将所决定的链路宽度通知给低功率控制器42-0～低功率控制器42-7中的每一个。
低功率控制器42-0～低功率控制器42-7各自是根据由链路宽度控制器41通知的链路宽度来控制对应的通道电路LC0～通道电路LC7中的至少一部分的电路。低功率控制器42-0～低功率控制器42-7各自能够向对应的通道电路LC内的一部分电路发送控制信号。控制信号是使通道电路LC内的一部分电路或者该一部分电路的功能工作(运行)或停止的信号。在使通道电路LC内的一部分电路工作的情况下，例如，控制信号被有效(assert)。在使通道电路LC内的一部分电路停止的情况下，例如，控制信号被无效(negate)。或者，在使通道电路LC内的一部分电路的功能(例如，门控时钟功能)工作的情况下，例如，控制信号被有效。另外，在使通道电路LC内的一部分电路的功能停止的情况下，例如，控制信号被无效。被有效的控制信号是活动状态的控制信号。被无效的控制信号是非活动状态的控制信号。
更详细而言，例如，低功率控制器42-0根据被通知的链路宽度来控制通道电路LC0的至少一部分。低功率控制器42-0为了控制通道电路LC0，例如发送控制信号S1-0、控制信号S2-0和控制信号S3-0。
低功率控制器42-1根据被通知的链路宽度来控制通道电路LC1的至少一部分。低功率控制器42-1为了控制通道电路LC1，发送控制信号S1-1、控制信号S2-1和控制信号S3-1。
低功率控制器42-7根据被通知的链路宽度来控制通道电路LC7的至少一部分。低功率控制器42-7为了控制通道电路LC7，发送控制信号S1-7、控制信号S2-7和控制信号S3-7。
通道电路LC0～通道电路LC7各自是控制经由对应的1个通道在存储系统3与主机2之间传输的信号的电路。通道电路LC0～通道电路LC7连接于主机2。通道电路LC0～通道电路LC7各自的动作根据对应的通道被设定的状态来控制。也即是说，通道电路LC0～通道电路LC7各自是与对应的1个通道的状态关联的电路。通道被设定的状态是通常动作状态和低功耗状态中的任一方。
通道电路LC0例如具备锁相环路(Phase-locked loop：PLL)电路43-0、门控时钟电路44-0、第1电路45-0以及第2电路46-0。
PLL电路43-0是生成在通道0中使用的时钟CLK的电路。PLL电路43-0例如被供给参考时钟REFCLK和参考电压VREF。PLL电路43-0根据参考时钟REFCLK生成时钟CLK。PLL电路43-0将生成的时钟CLK供给到门控时钟电路44-0。
PLL电路43-0的工作或停止基于从低功率控制器42-0发送来的控制信号S1-0控制。在从低功率控制器42-0发送来被有效的控制信号S1-0的情况下，PLL电路43-0工作。也即是说，PLL电路43-0生成时钟CLK并供给到门控时钟电路44-0。另一方面，在从低功率控制器42-0发送来被无效的控制信号S1-0的情况下，PLL电路43-0停止。也即是说，PLL电路43-0不生成时钟CLK。因此，没有向门控时钟电路44-0供给时钟CLK。
门控时钟电路44-0是具有门控时钟功能的电路。门控时钟电路44-0例如是AND电路。门控时钟功能是在从PLL电路43-0供给了时钟CLK的情况下控制该时钟CLK向第1电路45-0的供给的功能。在门控时钟功能工作的情况下，门控时钟电路44-0不将时钟CLK供给到第1电路45-0。在门控时钟功能停止的情况下，门控时钟电路44-0将时钟CLK供给到第1电路45-0。
门控时钟电路44-0中的门控时钟功能的工作或停止基于从低功率控制器42-0发送来的控制信号S2-0控制。在从低功率控制器42-0发送来被有效的控制信号S2-0(即，低电平的控制信号S2-0)的情况下，门控时钟功能工作。也即是说，门控时钟电路44-0不将时钟CLK供给到第1电路45-0。另一方面，在从低功率控制器42-0发送来被无效的控制信号S2-0(即，高电平的控制信号S2-0)的情况下，门控时钟功能停止。也即是说，门控时钟电路44-0将时钟CLK供给到第1电路45-0。
第1电路45-0以及第2电路46-0是使用从门控时钟电路44-0供给的时钟CLK控制经由通道0传输的信号的电路。第1电路45-0例如使用从门控时钟电路44-0供给的时钟CLK，向第2电路46-0供给信号。第2电路46-0例如将从第1电路45-0供给的信号发送给主机2。
第2电路46-0的工作或停止基于从低功率控制器42-0发送来的控制信号S3-0控制。在从低功率控制器42-0发送来被有效的控制信号S3-0的情况下，第2电路46-0工作。也即是说，第2电路46-0将从第1电路45-0供给的信号发送给主机2。另一方面，在从低功率控制器42-0发送来被无效的控制信号S3-0的情况下，第2电路46-0停止。也即是说，第2电路46-0不将从第1电路45-0供给的信号发送给主机2。
如此，低功率控制器42-0在使PLL电路43-0工作的情况下，使控制信号S1-0有效。低功率控制器42-0在使PLL电路43-0停止的情况下，使控制信号S1-0无效。低功率控制器42-0在使门控时钟电路44-0中的门控时钟功能工作的情况下，使控制信号S2-0有效。低功率控制器42-0在使门控时钟电路44-0中的门控时钟功能停止的情况下，使控制信号S2-0无效。低功率控制器42-0在使第2电路46-0工作的情况下，使控制信号S3-0有效。低功率控制器42-0在使第2电路46-0停止的情况下，使控制信号S3-0无效。
此外，由控制信号S3-0控制工作或停止的电路也可以不是第2电路46-0而是通道电路LC0内的任意电路。另外，第1电路45-0不由低功率控制器42-0发送控制信号。也即是说，第1电路45-0是不由低功率控制器42-0直接控制动作的电路。
其他通道电路LC1～通道电路LC7也具有与通道电路LC0同样的电路结构。其他通道电路LC1～通道电路LC7内的各电路与通道电路LC0内的各电路同样地动作。
此外，在图3中省略了一部分电路的图示，但是以下，将与通道i对应的低功率控制器表记为42-i。将从低功率控制器42-i发送的控制信号表记为控制信号S1-i、控制信号S2-i和控制信号S3-i。将与通道i对应的通道电路表记为LCi。将通道电路LCi内的各电路表记为PLL电路43-i、门控时钟电路44-i、第1电路45-i和第2电路46-i。在链路31所包含的通道的总数为M的情况下，i为从0至M-1中的任一整数。
在此，设想将对链路31内的通道所设定的状态优化为所需频带低的期间(即，低负荷的期间)比较长的利用状况的情况。在该情况下，对应的通道开始被使用时的链路宽度越宽，则低功率控制器42-0～低功率控制器42-7各自将该通道转换的低功耗状态设定为越深的低功耗状态。例如，第3组的通道被设定为比第2组的通道深的低功耗状态。另外，对应的通道开始被使用时的链路宽度越窄，则低功率控制器42-0～低功率控制器42-7各自将该通道转换的低功耗状态设定为越浅的低功耗状态。例如，第1组的通道被设定为比第2组的通道浅的低功耗状态。通道开始被使用意味着该通道从低功耗状态转换到通常动作状态。深的低功耗状态是电耗降低效果大且恢复时间长的状态。浅的低功耗状态是电耗降低效果小且恢复时间短的状态。
参照图4至图7，对在链路31被设定为链路电源状态L0p的情况下的、与链路宽度的变化相应的通道电路LC0～通道电路LC7的控制例进行说明。
＜链路电源状态L0p下的链路宽度为×1的情况＞
图4表示链路31被设定为链路电源状态L0p的情况下的链路宽度为×1的情况下的通道电路LC0～通道电路LC7的控制例。在该情况下，通道0(第0组的通道)为活动通道。通道1～通道7(第1组、第2组和第3组的通道)为非活动通道。以下，按每组说明对应的通道电路LC的控制例。
(第0组：通道0)
低功率控制器42-0使通道电路LC0在通常动作状态下动作。具体而言，低功率控制器42-0使门控时钟电路44-0中的门控时钟功能停止。即，时钟CLK供给到第1电路45-0。低功率控制器42-0使第2电路46-0工作。低功率控制器42-0使PLL电路43-0工作。
因此，通道电路LC0中没有电耗降低效果。另外，由于通道电路LC0在通常动作状态下动作，因此没有用于恢复成通常动作状态的恢复时间。
(第1组：通道1)
低功率控制器42-1使通道电路LC1在低功耗状态下动作。具体而言，低功率控制器42-1使门控时钟电路44-1中的门控时钟功能工作。即，停止向第1电路45-1供给时钟CLK。低功率控制器42-1使第2电路46-1工作。低功率控制器42-1使PLL电路43-1工作。以下，也将根据这种组合设定的低功耗状态称为第1低功耗状态。
通过这种控制，在通道电路LC1中可获得小的电耗降低效果。该电耗降低效果根据门控时钟电路44-1中的门控时钟功能工作而来。另外，通道电路LC1用于恢复成通常动作状态的恢复时间短。这是因为，只要使门控时钟电路44-1中的门控时钟功能停止，通道电路LC1就会恢复成通常动作状态。
如此，低功率控制器42-1由于通道1开始被使用时的链路宽度×2窄，因此将通道1(更详细而言是通道电路LC1)设定为浅的第1低功耗状态。
(第2组：通道2和通道3)
低功率控制器42-2使通道电路LC2在低功耗状态下动作。具体而言，低功率控制器42-2使门控时钟电路44-2中的门控时钟功能工作。即，停止向第1电路45-2供给时钟CLK。低功率控制器42-2使第2电路46-2停止。低功率控制器42-2使PLL电路43-2工作。以下，也将根据这种组合设定的低功耗状态称为第2低功耗状态。
同样地，低功率控制器42-3使通道电路LC3在第2低功耗状态下动作。
通过这种控制，在通道电路LC2和通道电路LC3中分别可获得比通道电路LC1中的电耗降低效果大的中等程度的电耗降低效果。也即是说，第2低功耗状态下的功耗比第1低功耗状态下的功耗小。通道电路LC2和通道电路LC3各自中的电耗降低效果根据门控时钟电路44-2和门控时钟电路44-3各自中的门控时钟功能工作、以及第2电路46-2和第2电路46-3分别停止而来。另外，通道电路LC2和通道电路LC3各自用于恢复成通常动作状态的恢复时间是比通道电路LC1中的恢复时间长的中等程度的时间。
如此，低功率控制器42-2和低功率控制器42-3由于通道2和通道3开始被使用时的链路宽度×4为中等程度，因此将通道2和通道3(更详细而言是通道电路LC2和通道电路LC3)设定为电耗降低效果以及恢复时间为中等程度的第2低功耗状态。
(第3组：通道4、通道5、通道6和通道7)
低功率控制器42-4使通道电路LC4在低功耗状态下动作。具体而言，低功率控制器42-4使门控时钟电路44-4中的门控时钟功能工作。即，停止向第1电路45-4供给时钟CLK。低功率控制器42-4使第2电路46-4停止。低功率控制器42-4使PLL电路43-4停止。以下，也将根据这种组合设定的低功耗状态称为第3低功耗状态。
同样地，低功率控制器42-5使通道电路LC5在第3低功耗状态下动作。低功率控制器42-6使通道电路LC6在第3低功耗状态下动作。低功率控制器42-7使通道电路LC7在第3低功耗状态下动作。
通过这种控制，在通道电路LC4、通道电路LC5、通道电路LC6和通道电路LC7中分别可获得比通道电路LC2和通道电路LC3各自中的电耗降低效果大的电耗降低效果。换言之，第3低功耗状态下的功耗比第2低功耗状态下的功耗小。通道电路LC4、通道电路LC5、通道电路LC6和通道电路LC7各自中的电耗降低效果根据门控时钟电路44-4～门控时钟电路44-7各自中的门控时钟功能工作、第2电路46-4～第2电路46-7分别停止、以及PLL电路43-4～PLL电路43-7分别停止而来。另外，通道电路LC4、通道电路LC5、通道电路LC6和通道电路LC7各自用于恢复成通常动作状态的恢复时间比通道电路LC2和通道电路LC3各自中的恢复时间长。这是因为，例如为了通道电路LC4恢复成通常动作状态，需要使门控时钟电路44-4中的门控时钟功能停止(即，使时钟CLK供给到第1电路45-4)、使第2电路46-4工作、并使PLL电路43-4工作。
如此，低功率控制器42-4～低功率控制器42-7由于通道4～通道7开始被使用时的链路宽度×8宽，因此将通道4～通道7(更详细而言是通道电路LC4、通道电路LC5、通道电路LC6和通道电路LC7)设定为深的第3低功耗状态。
＜链路电源状态L0p下的链路宽度为×2的情况＞
图5表示链路31被设定为链路电源状态L0p的情况下的链路宽度为×2的情况下的通道电路LC0～通道电路LC7的控制例。在该情况下，通道0和通道1(第0组和第1组的通道)为活动通道。通道2～通道7(第2组和第3组的通道)为非活动通道。以下，按每组说明对应的通道电路LC的控制例。此外，图5所示的影线的地方表示了根据链路宽度从×1扩宽到×2而变更的通道电路LC0～通道电路LC7的控制内容。
(第0组：通道0)
低功率控制器42-0使通道电路LC0在通常动作状态下动作。由低功率控制器42-0进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×1的情况是同样的。
(第1组：通道1)
低功率控制器42-1使通道电路LC1在通常动作状态下动作。具体而言，低功率控制器42-1使门控时钟电路44-1中的门控时钟功能停止。即，时钟CLK供给到第1电路45-1。低功率控制器42-1使第2电路46-1工作。低功率控制器42-1使PLL电路43-1工作。
因此，通道电路LC1中没有电耗降低效果。另外，由于通道电路LC1在通常动作状态下动作，因此没有用于恢复成通常动作状态的恢复时间。
(第2组：通道2和通道3)
低功率控制器42-2使通道电路LC2在第2低功耗状态下动作。低功率控制器42-3使通道电路LC3在第2低功耗状态下动作。由低功率控制器42-2和低功率控制器42-3进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×1的情况是同样的。
(第3组：通道4、通道5、通道6和通道7)
低功率控制器42-4使通道电路LC4在第3低功耗状态下动作。低功率控制器42-5使通道电路LC5在第3低功耗状态下动作。低功率控制器42-6使通道电路LC6在第3低功耗状态下动作。低功率控制器42-7使通道电路LC7在第3低功耗状态下动作。由低功率控制器42-4～低功率控制器42-7进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×1的情况是同样的。
＜链路电源状态L0p下的链路宽度为×4的情况＞
图6表示链路31被设定为链路电源状态L0p的情况下的链路宽度为×4的情况下的通道电路LC0～通道电路LC7的控制例。在该情况下，通道0～通道3(第0组、第1组和第2组的通道)为活动通道。通道4～通道7(第3组的通道)为非活动通道。以下，按每组说明对应的通道电路LC的控制例。此外，图6所示的影线的地方表示了根据链路宽度从×2扩宽到×4而变更的通道电路LC0～通道电路LC7的控制内容。
(第0组：通道0)
低功率控制器42-0使通道电路LC0在通常动作状态下动作。由低功率控制器42-0进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×1的情况是同样的。
(第1组：通道1)
低功率控制器42-1使通道电路LC1在通常动作状态下动作。由低功率控制器42-1进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×2的情况是同样的。
(第2组：通道2和通道3)
低功率控制器42-2使通道电路LC2在通常动作状态下动作。具体而言，低功率控制器42-2使门控时钟电路44-2中的门控时钟功能停止。即，时钟CLK供给到第1电路45-2。低功率控制器42-2使第2电路46-2工作。低功率控制器42-2使PLL电路43-2工作。
同样地，低功率控制器42-3使通道电路LC3在通常动作状态下动作。
因此，在通道电路LC2和通道电路LC3各自中没有电耗降低效果。另外，由于通道电路LC2和通道电路LC3各自在通常动作状态下动作，因此没有用于恢复成通常动作状态的恢复时间。
(第3组：通道4、通道5、通道6和通道7)
低功率控制器42-4使通道电路LC4在第3低功耗状态下动作。低功率控制器42-5使通道电路LC5在第3低功耗状态下动作。低功率控制器42-6使通道电路LC6在第3低功耗状态下动作。低功率控制器42-7使通道电路LC7在第3低功耗状态下动作。由低功率控制器42-4～低功率控制器42-7进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×1的情况是同样的。
＜链路电源状态L0p下的链路宽度为×8的情况＞
图7表示链路31被设定为链路电源状态L0p的情况下的链路宽度为×8的情况下的通道电路LC0～通道电路LC7的控制例。在该情况下，通道0～通道7(第0组、第1组、第2组和第3组的通道)为活动通道。以下，按每组说明对应的通道电路LC的控制例。此外，图7所示的影线的地方表示了根据链路宽度从×4扩宽到×8而变更的通道电路LC0～通道电路LC7的控制内容。
(第0组：通道0)
低功率控制器42-0使通道电路LC0在通常动作状态下动作。由低功率控制器42-0进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×1的情况是同样的。
(第1组：通道1)
低功率控制器42-1使通道电路LC1在通常动作状态下动作。由低功率控制器42-1进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×2的情况是同样的。
(第2组：通道2和通道3)
低功率控制器42-2使通道电路LC2在通常动作状态下动作。低功率控制器42-3使通道电路LC3在通常动作状态下动作。由低功率控制器42-2和低功率控制器42-3进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×4的情况是同样的。
(第3组：通道4、通道5、通道6和通道7)
低功率控制器42-4使通道电路LC4在通常动作状态下动作。具体而言，低功率控制器42-4使门控时钟电路44-4中的门控时钟功能停止。即，时钟CLK供给到第1电路45-4。低功率控制器42-4使第2电路46-4工作。低功率控制器42-4使PLL电路43-4工作。
同样地，低功率控制器42-5使通道电路LC5在通常动作状态下动作。低功率控制器42-6使通道电路LC6在通常动作状态下动作。低功率控制器42-7使通道电路LC7在通常动作状态下动作。
因此，在通道电路LC4、通道电路LC5、通道电路LC6和通道电路LC7各自中没有电耗降低效果。另外，由于通道电路LC4、通道电路LC5、通道电路LC6和通道电路LC7各自在通常动作状态下动作，因此没有用于恢复成通常动作状态的恢复时间。
此外，低功率控制器42-0～低功率控制器42-7各自例如保持表示图4至图7所示的链路电源状态L0p下的与链路宽度的变化相应的通道电路LC0～通道电路LC7的控制内容中的、对应的通道电路LC的控制内容的表。低功率控制器42-0～低功率控制器42-7各自使用该表，根据由链路宽度控制器41通知的链路宽度，控制对应的通道电路LC的至少一部分。
图8是表示在所需频带低的期间比较长的利用状况下根据所需频带控制链路宽度的情况下的、第1实施方式的存储系统3中的链路31的功耗和比较例涉及的存储系统中的链路的功耗的例子的图表。横轴表示时间。纵轴表示功耗和所需频带。在此，设想在比较例涉及的存储系统中，非活动通道全部被设定为优先缩短恢复时间而抑制功耗的降低量的低功耗状态(即，浅的低功耗状态)。另外，所需频带81随着时间的经过，从与链路宽度×1对应的频带慢慢上升到与链路宽度×8对应的频带后，再慢慢下降到与链路宽度×1对应的频带。所需频带81表示了所需频带低的期间比较长的利用状况。
第1实施方式的存储系统3中的链路31的功耗61和比较例的存储系统中的链路的功耗71由于链路宽度根据所需频带81的上升而变宽从而增加。另外，功耗61和功耗71由于链路宽度根据所需频带81的下降而变窄从而减少。
在比较例的存储系统中，非活动通道全部被设定为浅的低功耗状态。与此相对，在第1实施方式的存储系统3中，开始被使用时的链路宽度越窄的非活动通道，设定为越浅的低功耗状态，开始被使用时的链路宽度越宽的非活动通道，设定为电耗降低效果越大、恢复时间越长的低功耗状态(即，深的低功耗状态)。
具体对第1实施方式的存储系统3和比较例的存储系统的恢复时间进行说明。
链路宽度根据所需频带81超过了第1阈值而从×1扩宽到×2的时刻(恢复时刻)在比较例的存储系统中为时刻t11，在第1实施方式的存储系统3中为时刻t12。时刻t11比时刻t12早。时刻t11在比较例的存储系统中相当于1个通道(例如通道1)从浅的低功耗状态恢复成通常动作状态的时刻。时刻t12在第1实施方式的存储系统3中相当于1个通道(例如通道1)从浅的低功耗状态(例如第1低功耗状态)恢复成通常动作状态的时刻。时刻t11与时刻t12之差比较小。
链路宽度根据所需频带81超过了第2阈值而从×2扩宽到×4的时刻在比较例的存储系统中为时刻t13，在第1实施方式的存储系统3中为时刻t14。时刻t13比时刻t14早。时刻t13在比较例的存储系统中相当于2个通道(例如通道2和通道3)从浅的低功耗状态恢复成通常动作状态的时刻。时刻t14在第1实施方式的存储系统3中相当于2个通道(例如通道2和通道3)从比较深的低功耗状态(例如第2低功耗状态)恢复到通常动作状态的时刻。因此，时刻t13与时刻t14之差大于时刻t11与时刻t12之差。
链路宽度根据所需频带81超过了第3阈值而从×4扩宽到×8的时刻在比较例的存储系统中为时刻t15，在第1实施方式的存储系统3中为时刻t16。时刻t15比时刻t16早。时刻t15在比较例的存储系统中相当于4个通道(例如通道4～通道7)从浅的低功耗状态恢复成通常动作状态的时刻。时刻t16在第1实施方式的存储系统3中相当于4个通道(例如通道4～通道7)从深的低功耗状态(例如第3低功耗状态)恢复成通常动作状态的时刻。因此，时刻t15与时刻t16之差大于时刻t13与时刻t14之差。
如此，在链路宽度根据所需频带81的上升而变宽的情况下，比较例的存储系统中的恢复时刻比第1实施方式的存储系统3中的恢复时刻早。因此，比较例的存储系统中的恢复时间比第1实施方式的存储系统3中的恢复时间短。另外，链路宽度越宽，比较例的存储系统与第1实施方式的存储系统3的恢复时间之差越大。
接下来，具体对第1实施方式的存储系统3和比较例的存储系统的功耗进行说明。
在链路宽度为×1的情况下，在比较例的存储系统中，7个通道(例如通道1～通道7)被设定为浅的低功耗状态。另一方面，在第1实施方式的存储系统3中，1个通道(例如通道1)被设定为浅的低功耗状态(例如第1低功耗状态)，2个通道(例如通道2和通道3)被设定为比较深的低功耗状态(例如第2低功耗状态)，4个通道(例如通道4～通道7)被设定为深的低功耗状态(例如第3低功耗状态)。因此，第1实施方式的存储系统3中的链路31的功耗61大幅低于比较例的存储系统中的链路的功耗71。
在链路宽度为×2的情况下，在比较例的存储系统中，6个通道(例如通道2～通道7)被设定为浅的低功耗状态。另一方面，在第1实施方式的存储系统3中，2个通道(例如通道2和通道3)被设定为比较深的低功耗状态(例如第2低功耗状态)，4个通道(例如通道4～通道7)被设定为深的低功耗状态(例如第3低功耗状态)。因此，第1实施方式的存储系统3中的链路31的功耗61低于比较例的存储系统中的链路的功耗71。链路宽度为×2的情况下的功耗61与功耗71之差小于链路宽度为×1的情况下的功耗61与功耗71之差。
在链路宽度为×4的情况下，在比较例的存储系统中，4个通道(例如通道4～通道7)被设定为浅的低功耗状态。另一方面，在第1实施方式的存储系统3中，4个通道(例如通道4～通道7)被设定为深的低功耗状态(例如第3低功耗状态)。因此，第1实施方式的存储系统3中的链路31的功耗61低于比较例的存储系统中的链路的功耗71。链路宽度为×4的情况下的功耗61与功耗71之差小于链路宽度为×2的情况下的功耗61与功耗71之差。
此外，在链路宽度为×8的情况下，第1实施方式的存储系统3中的链路31的功耗61与比较例的存储系统中的链路的功耗71相同。
如此，在比较例的存储系统中，虽然根据所需频带81的上升而用短的恢复时间扩宽了链路宽度，但是电耗降低效果小。
与此相对，在第1实施方式的存储系统3中，在链路宽度窄的情况下可获得大的电耗降低效果。而且，在存储系统3中，能够在所需频带低的期间，跟随上升的所需频带81，扩宽链路宽度。为此，在存储系统3中，能够在所需频带低的期间比较长的利用状况下，确保链路宽度对于所需频带81的可跟踪性。虽然存储系统3中的链路宽度的可跟踪性劣于比较例中的链路宽度的可跟踪性，但是在所需频带低的期间比较长的利用状况下，产生扩宽链路宽度的必要性的可能性本来就低。因此，可认为数据包传输的性能下降不会成为问题。
因此，在存储系统3中，能够优化链路宽度变窄的情况下的通道电路LC的动作，以获得适合于所需频带低的期间比较长这一链路31的利用状况的恢复时间以及电耗降低效果。
(第2实施方式)
在第1实施方式中，在所需频带低的期间比较长这一链路31的利用状况下，控制链路31内的各通道。与此相对，在第2实施方式中，在所需频带高的期间比较长这一链路31的利用状况下，控制链路31内的各通道。
第2实施方式涉及的存储系统3的构成与第1实施方式的存储系统3是同样的。在第2实施方式与第1实施方式中，低功率控制器42-0～低功率控制器42-7进行的通道的控制动作不同。以下，主要说明与第1实施方式的不同之处。
在此，设想将对链路31内的通道所设定的状态优化为所需频带高的期间(即，高负荷的期间)比较长的利用状况。在该情况下，低功率控制器42-0～低功率控制器42-7各自例如将仅在开始被使用时的链路宽度为最大的链路宽度(例如×8)的情况下所使用的通道转换的低功耗状态设定为浅的低功耗状态。例如，第3组的通道被设定为浅的低功耗状态(例如第1低功耗状态)。另外，低功率控制器42-0～低功率控制器42-7各自例如将即使开始被使用时的链路宽度为最大的链路宽度以外的链路宽度也被使用的通道转换的低功耗状态设定为深的低功耗状态。例如，第1组和第2组的通道被设定为深的低功耗状态(例如第3低功耗状态)。
参照图9至图12，对在链路31被设定为链路电源状态L0p的情况下的、与链路宽度的变化相应的通道电路LC0～通道电路LC7的控制例进行说明。
＜链路电源状态L0p下的链路宽度为×1的情况＞
图9表示链路31被设定为链路电源状态L0p的情况下的链路宽度为×1的情况下的通道电路LC0～通道电路LC7的控制例。在该情况下，通道0(第0组的通道)为活动通道。通道1～通道7(第1组、第2组和第3组的通道)为非活动通道。以下，按每组说明对应的通道电路LC的控制例。
(第0组：通道0)
低功率控制器42-0使通道电路LC0在通常动作状态下动作。具体而言，低功率控制器42-0使门控时钟电路44-0中的门控时钟功能停止。即，时钟CLK供给到第1电路45-0。低功率控制器42-0使第2电路46-0工作。低功率控制器42-0使PLL电路43-0工作。
因此，通道电路LC0中没有电耗降低效果。另外，由于通道电路LC0在通常动作状态下动作，因此没有用于恢复成通常动作状态的恢复时间。
(第1组：通道1)
低功率控制器42-1使通道电路LC1在第3低功耗状态下动作。具体而言，低功率控制器42-1使门控时钟电路44-1中的门控时钟功能工作。即，停止向第1电路45-1供给时钟CLK。低功率控制器42-1使第2电路46-1停止。低功率控制器42-1使PLL电路43-1停止。
通过这种控制，在通道电路LC1中可获得大的电耗降低效果。该电耗降低效果根据门控时钟电路44-1中的门控时钟功能工作、第2电路46-1停止以及PLL电路43-1停止而来。另外，通道电路LC1用于恢复成通常动作状态的恢复时间长。这是因为，为了通道电路LC1恢复成通常动作状态，需要使门控时钟电路44-1中的门控时钟功能停止(即，使时钟CLK供给到第1电路45-1)、使第2电路46-1工作、并使PLL电路43-1工作。
如此，低功率控制器42-1将即使开始被使用时的链路宽度为×2(即，不是最大链路宽度)也被使用的通道1(更详细而言是通道电路LC1)设定为深的第3低功耗状态。
(第2组：通道2和通道3)
低功率控制器42-2使通道电路LC2在第3低功耗状态下动作。具体而言，低功率控制器42-2使门控时钟电路44-2中的门控时钟功能工作。即，停止向第1电路45-2供给时钟CLK。低功率控制器42-2使第2电路46-2停止。低功率控制器42-2使PLL电路43-2停止。
同样地，低功率控制器42-3使通道电路LC3在第3低功耗状态下动作。
通过这种控制，在通道电路LC2和通道电路LC3中分别可获得大的电耗降低效果。另外，通道电路LC2和通道电路LC3用于恢复成通常动作状态的恢复时间长。
如此，低功率控制器42-2和低功率控制器42-3将即使开始被使用时的链路宽度为×4(即，不是最大链路宽度)也被使用的通道2和通道3(更详细而言是通道电路LC2和通道电路LC3)设定为深的第3低功耗状态。
(第3组：通道4、通道5、通道6和通道7)
低功率控制器42-4使通道电路LC4在第1低功耗状态下动作。具体而言，低功率控制器42-4使门控时钟电路44-4中的门控时钟功能工作。即，停止向第1电路45-4供给时钟CLK。低功率控制器42-4使第2电路46-4工作。低功率控制器42-4使PLL电路43-4工作。
同样地，低功率控制器42-5使通道电路LC5在第1低功耗状态下动作。低功率控制器42-6使通道电路LC6在第1低功耗状态下动作。低功率控制器42-7使通道电路LC7在第1低功耗状态下动作。
通过这种控制，在通道电路LC4～通道电路LC7中分别可获得比通道电路LC1、通道电路LC2和通道电路LC3各自中的电耗降低效果小的电耗降低效果。换言之，第1低功耗状态下的功耗大于第3低功耗状态下的功耗。通道电路LC4～通道电路LC7各自中的电耗降低效果根据门控时钟电路44-4～门控时钟电路44-7各自中的门控时钟功能工作而来。另外，通道电路LC4～通道电路LC7各自用于恢复成通常动作状态的恢复时间比通道电路LC1、通道电路LC2和通道电路LC3各自中的恢复时间短。这是因为，只要使门控时钟电路44-4～门控时钟电路44-7各自中的门控时钟功能停止，对应的通道电路LC4～通道电路LC7各自就会恢复成通常动作状态。
如此，低功率控制器42-4～低功率控制器42-7将仅在开始被使用时的链路宽度为×8(即，最大链路宽度)的情况下所使用的通道4～通道7(更详细而言是通道电路LC4～通道电路LC7)设定为浅的第1低功耗状态。
＜链路电源状态L0p下的链路宽度为×2的情况＞
图10表示链路31被设定为链路电源状态L0p的情况下的链路宽度为×2的情况下的通道电路LC0～通道电路LC7的控制例。在该情况下，通道0和通道1(第0组和第1组的通道)为活动通道。通道2～通道7(第2组和第3组的通道)为非活动通道。以下，按每组说明对应的通道电路LC的控制例。此外，图10所示的影线的地方表示了根据链路宽度从×1扩宽到×2而变更的通道电路LC0～通道电路LC7的控制内容。
(第0组：通道0)
低功率控制器42-0使通道电路LC0在通常动作状态下动作。由低功率控制器42-0进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×1的情况是同样的。
(第1组：通道1)
低功率控制器42-1使通道电路LC1在通常动作状态下动作。具体而言，低功率控制器42-1使门控时钟电路44-1中的门控时钟功能停止。即，时钟CLK供给到第1电路45-1。低功率控制器42-1使第2电路46-1工作。低功率控制器42-1使PLL电路43-1工作。
因此，通道电路LC1中没有电耗降低效果。另外，由于通道电路LC1在通常动作状态下动作，因此没有用于恢复成通常动作状态的恢复时间。
(第2组：通道2和通道3)
低功率控制器42-2使通道电路LC2在第3低功耗状态下动作。低功率控制器42-3使通道电路LC3在第3低功耗状态下动作。由低功率控制器42-2和42-3进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×1的情况是同样的。
(第3组：通道4、通道5、通道6和通道7)
低功率控制器42-4使通道电路LC4在第1低功耗状态下动作。低功率控制器42-5使通道电路LC5在第1低功耗状态下动作。低功率控制器42-6使通道电路LC6在第1低功耗状态下动作。低功率控制器42-7使通道电路LC7在第1低功耗状态下动作。由低功率控制器42-4～低功率控制器42-7进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×1的情况是同样的。
＜链路电源状态L0p下的链路宽度为×4的情况＞
图11表示链路31被设定为链路电源状态L0p的情况下的链路宽度为×4的情况下的通道电路LC0～通道电路LC7的控制例。在该情况下，通道0～通道3(第0组、第1组和第2组的通道)为活动通道。通道4～通道7(第3组的通道)为非活动通道。以下，按每组说明对应的通道电路LC的控制例。此外，图11所示的影线的地方表示了根据链路宽度从×2扩宽到×4而变更的通道电路LC0～通道电路LC7的控制内容。
(第0组：通道0)
低功率控制器42-0使通道电路LC0在通常动作状态下动作。由低功率控制器42-0进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×1的情况是同样的。
(第1组：通道1)
低功率控制器42-1使通道电路LC1在通常动作状态下动作。由低功率控制器42-1进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×2的情况是同样的。
(第2组：通道2和通道3)
低功率控制器42-2使通道电路LC2在通常动作状态下动作。具体而言，低功率控制器42-2使门控时钟电路44-2中的门控时钟功能停止。即，时钟CLK供给到第1电路45-2。低功率控制器42-2使第2电路46-2工作。低功率控制器42-2使PLL电路43-2工作。
同样地，低功率控制器42-3使通道电路LC3在通常动作状态下动作。
因此，通道电路LC2和通道电路LC3各自中没有电耗降低效果。另外，由于通道电路LC2和通道电路LC3各自在通常动作状态下动作，因此没有用于恢复成通常动作状态的恢复时间。
(第3组：通道4、通道5、通道6和通道7)
低功率控制器42-4使通道电路LC4在第1低功耗状态下动作。低功率控制器42-5使通道电路LC5在第1低功耗状态下动作。低功率控制器42-6使通道电路LC6在第1低功耗状态下动作。低功率控制器42-7使通道电路LC7在第1低功耗状态下动作。由低功率控制器42-4～低功率控制器42-7进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×1的情况是同样的。
＜链路电源状态L0p下的链路宽度为×8的情况＞
图12表示链路31被设定为链路电源状态L0p的情况下的链路宽度为×8的情况下的通道电路LC0～通道电路LC7的控制例。在该情况下，通道0～通道7(第0组、第1组、第2组和第3组的通道)为活动通道。以下，按每组说明对应的通道电路LC的控制例。此外，图12所示的影线的地方表示了根据链路宽度从×4扩宽到×8而变更的通道电路LC0～通道电路LC7的控制内容。
(第0组：通道0)
低功率控制器42-0使通道电路LC0在通常动作状态下动作。由低功率控制器42-0进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×1的情况是同样的。
(第1组：通道1)
低功率控制器42-1使通道电路LC1在通常动作状态下动作。由低功率控制器42-1进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×2的情况是同样的。
(第2组：通道2和通道3)
低功率控制器42-2使通道电路LC2在通常动作状态下动作。低功率控制器42-3使通道电路LC3在通常动作状态下动作。由低功率控制器42-2和低功率控制器42-3进行的具体控制、电耗降低效果以及恢复时间与链路电源状态L0p下的链路宽度为×4的情况是同样的。
(第3组：通道4、通道5、通道6和通道7)
低功率控制器42-4使通道电路LC4在通常动作状态下动作。具体而言，低功率控制器42-4使门控时钟电路44-4中的门控时钟功能停止。即，时钟CLK供给到第1电路45-4。低功率控制器42-4使第2电路46-4工作。低功率控制器42-4使PLL电路43-4工作。
同样地，低功率控制器42-5使通道电路LC5在通常动作状态下动作。低功率控制器42-6使通道电路LC6在通常动作状态下动作。低功率控制器42-7使通道电路LC7在通常动作状态下动作。
因此，通道电路LC4、通道电路LC5、通道电路LC6和通道电路LC7各自中没有电耗降低效果。另外，由于通道电路LC4、通道电路LC5、通道电路LC6和通道电路LC7各自在通常动作状态下动作，因此没有用于恢复成通常动作状态的恢复时间。
此外，低功率控制器42-0～低功率控制器42-7各自例如保持表示图9至图12所示的链路电源状态L0p下的与链路宽度的变化相应的通道电路LC0～通道电路LC7的控制内容中的、对应的通道电路LC的控制内容的表。低功率控制器42-0～低功率控制器42-7各自使用该表，根据由链路宽度控制器41通知的链路宽度，控制对应的通道电路LC的至少一部分。
图13是表示在所需频带高的期间比较长的利用状况下根据所需频带控制链路宽度的情况下的、第2实施方式的存储系统3中的链路31的功耗和比较例涉及的存储系统中的链路的功耗的例子的图表。横轴表示时间。纵轴表示功耗和所需频带。在此，设想在比较例涉及的存储系统中，非活动通道全部被设定为优先降低功耗而恢复时间延长的低功耗状态(即，深的低功耗状态)。另外，所需频带82随着时间的经过，以跨越与链路宽度×4对应的频带和与链路宽度×8对应的频带的阈值(第3阈值)的方式反复上升和下降。也即是说，所需频带82表示了所需频带高的期间比较长的利用状况。
第2实施方式的存储系统3中的链路31的功耗62和比较例的存储系统中的链路的功耗72由于链路宽度根据所需频带82的上升而变宽从而增加。另外，功耗62和功耗72由于链路宽度根据所需频带82的下降而变窄从而减少。
在比较例的存储系统中，非活动通道全部被设定为深的低功耗状态。与此相对，在第2实施方式的存储系统3中，将仅在开始被使用时的链路宽度为最大的链路宽度(在此为×8)的情况下所使用的非活动通道设定为电耗降低效果小、恢复时间短的低功耗状态(浅的低功耗状态)。另外，在第2实施方式的存储系统3中，将即使开始被使用时的链路宽度为最大的链路宽度以外的链路宽度也被使用的非活动通道设定为深的低功耗状态。
具体而言，在时刻t21，所需频带82从与链路宽度×8对应的频带下降到与链路宽度×4对应的频带的情况下(即，所需频带82变为第3阈值以下的情况下)，第2实施方式的存储系统3根据恢复时间短，即使考虑到今后预测的所需频带82的上升，也能够判断为可将链路宽度从×8收窄到×4。因此，在第2实施方式的存储系统3中，链路宽度从×8收窄到×4。
另一方面，在比较例的存储系统中，链路宽度维持在×8。在比较例的存储系统中，在根据所需频带82下降而将链路宽度从×8收窄到×4后，根据所需频带82上升而又将链路宽度从×4扩宽到×8的情况下，需要长的恢复时间。为此，在所需频带82以跨越第3阈值的方式反复上升和下降的状况下，即使所需频带82下降，考虑到长的恢复时间和今后预测的所需频带82的上升的关系，比较例的存储系统有时也无法做出将链路宽度从×8收窄到×4的判断。例如，在所需频带82下降了的情况下，如果到今后预测的所需频带82的上升为止的时间(例如，预测出所需频带82超过第3阈值为止的时间)相对于恢复时间足够长，则比较例的存储系统判断为可将链路宽度从×8收窄到×4。另一方面，如果到今后预测的所需频带82的上升为止的时间与恢复时间相等或者相对于恢复时间较短，则比较例的存储系统判断为不将链路宽度从×8收窄到×4。在时刻t21，虽然所需频带82下降了，但是根据长的恢复时间，相对于今后预测的所需频带82的上升而无法不延迟地恢复，因此，比较例的存储系统判断为不将链路宽度从×8收窄到×4，而将链路宽度维持在×8。
接下来，在时刻t22，所需频带82从与链路宽度×4对应的频带上升到与链路宽度×8对应的频带的情况下(即，所需频带82超过了第3阈值的情况下)，在第2实施方式的存储系统3中，链路宽度在时刻t23从×4扩宽到×8。在第2实施方式的存储系统3中，从根据所需频带82的上升而要求将链路宽度从×4扩宽为×8到链路宽度根据该请求而从×4扩宽为×8为止的恢复时间是从时刻t22到时刻t23为止的时间tr。恢复时间tr在第2实施方式的存储系统3中相当于4个通道(例如通道4～通道7)从浅的低功耗状态(例如第1低功耗状态)恢复成通常动作状态的时刻。在恢复时间tr之间，第2实施方式的存储系统3相对于所需频带82的上升而没有延迟地将链路宽度从×4扩宽到×8。为此，在第2实施方式的存储系统3中，能够根据所需频带82的跨越第3阈值的上升和下降，频繁地将链路宽度变更为×4和×8中的任一方。
另外，在从时刻t21到时刻t23的期间内，链路宽度为×4的第2实施方式的存储系统3中的链路31的功耗62比链路宽度为×8的比较例的存储系统中的链路的功耗72低。
如前所述，在比较例的存储系统中，在根据所需频带82的上升而将链路宽度扩宽的情况下，需要长的恢复时间。
与此相对，在第2实施方式的存储系统3中，在链路宽度宽的情况下(例如为×4的情况下)，用短的恢复时间将链路宽度变宽。为此，在存储系统3中，能够在所需频带高的期间比较长的利用状况下，根据所需频带82的上升或下降，频繁地变更链路宽度。此外，在第2实施方式的存储系统3中，即使开始被使用时的链路宽度为最大的链路宽度以外也被使用的通道(例如通道1～通道3)被设定为深的低功耗状态(例如第3低功耗状态)。因此，在从链路宽度窄的情况(例如为×2的情况)将链路宽度扩宽的情况下(例如扩宽到×4的情况下)，链路宽度的可跟踪性会恶化。然而，在所需频带高的期间比较长的利用状况下，产生将链路宽度收窄的必要性的可能性本来就低。例如，通道1～通道3被设定为第3低功耗状态的可能性本来就低。因此，可认为数据包传输的性能下降不会成为问题。
因此，在存储系统3中，能够优化链路宽度变窄的情况下的通道电路的动作，以获得适合于所需频带高的期间比较长这一链路31的利用状况的恢复时间以及电耗降低效果。
(第3实施方式)
在第1实施方式中，在所需频带低的期间比较长这一链路31的利用状况下，控制链路31内的各通道。在第3实施方式中，在所需频带低的期间比较长这一链路31的利用状况下，控制链路31内的各通道以进一步缩短恢复时间。
第3实施方式涉及的存储系统3的构成与第1实施方式的存储系统3是同样的。在第3实施方式和第1实施方式中，低功率控制器42-0～低功率控制器42-7进行的通道的控制动作不同。以下，主要说明与第1实施方式的不同之处。
在第3实施方式的存储系统3中，链路31被设定为链路电源状态L0p的情况下的、与链路宽度的变化相应的通道电路LC0～通道电路LC7的控制例如上在第1实施方式中参照图4至图7所述。
在第3实施方式的存储系统3中，进而将对根据所需频带达到应该将链路宽度扩宽的阈值而从非活动转换为活动的通道所设定的低功耗状态事先变更为更浅的低功耗状态。具体而言，相对于所需频带，除了用于判定是否变更链路宽度的阈值之外，还设置有用于在链路宽度被变更之前判定是否变更低功耗状态的内容的阈值(以下，称为事先阈值)。
例如，设置有用于在链路宽度从×2变更到×4之前判定是否变更对根据链路宽度从×2扩宽到×4而开始被使用的通道2和通道3所设定的低功耗状态的内容的事先阈值(以下，称为第1事先阈值)。在该情况下，如果所需频带超过了第1事先阈值，则低功率控制器42-2和低功率控制器42-3将对非活动通道2和通道3所设定的第2低功耗状态变更为更浅的低功耗状态。此外，所需频带超过了第1事先阈值这一情况例如从NVMe控制器23经由链路宽度控制器41通知给低功率控制器42-2和42-3。
另外，例如设置有用于在链路宽度从×4变更到×8之前判定是否变更对根据链路宽度扩宽到×8而开始被使用的通道4～通道7所设定的低功耗状态的内容的事先阈值(以下，称为第2事先阈值)。在该情况下，如果所需频带超过了第2事先阈值，则低功率控制器42-4～低功率控制器42-7将对非活动通道4～通道7所设定的第3低功耗状态变更为更浅的低功耗状态。此外，所需频带超过了第2事先阈值这一情况例如从NVMe控制器23经由链路宽度控制器41通知给低功率控制器42-4～低功率控制器42-7。
图14表示在链路31被设定为链路电源状态L0p且链路宽度为×2期间所需频带超过了第1事先阈值的情况下的通道电路LC0～通道电路LC7的控制例。在该情况下，通道0和通道1(第0组和第1组的通道)为活动通道。通道2～通道7(第2组和第3组的通道)为非活动通道。
链路宽度为×2的情况下的、分别与属于第0组、第1组和第3组的通道0、通道1和通道4～通道7对应的通道电路LC的控制例如上参照图5所述。
对与属于第2组的通道2和通道3分别对应的通道电路LC2和通道电路LC3的控制例进行说明。
如上参照图5所述，低功率控制器42-2在链路宽度为×2的情况下使通道电路LC2在第2低功耗状态下动作。具体而言，低功率控制器42-2使门控时钟电路44-2中的门控时钟功能工作。即，停止向第1电路45-2供给时钟CLK。低功率控制器42-2使第2电路46-2停止。低功率控制器42-2使PLL电路43-2工作。
而且，如果所需频带超过了第1事先阈值，如图14所示，则低功率控制器42-2使通道电路LC2在更浅的低功耗状态下动作。具体而言，低功率控制器42-2使第2电路46-2工作。
同样地，低功率控制器42-3在链路宽度为×2的情况下使通道电路LC3在第2低功耗状态下动作。而且，如果所需频带超过了第1事先阈值，则低功率控制器42-3使通道电路LC3在更浅的低功耗状态下动作。
通过这种控制，在通道电路LC2和通道电路LC3各自中，虽然电耗降低效果变小，但是恢复时间被缩短。换言之，更浅的低功耗状态下的通道电路LC的功耗比第2低功耗状态的通道电路LC中的功耗大。另外，通道电路LC从更浅的低功耗状态转换到动作状态为止的时间比通道电路LC从第2低功耗状态转换到动作状态为止的时间短。
如此，低功率控制器42-2和低功率控制器42-3在预测为链路宽度会从×2扩宽到×4的情况下，将通道2和通道3(更详细而言是通道电路LC2和通道电路LC3)的状态变更为比第2低功耗状态浅的低功耗状态。由此，能够在链路宽度从×2扩宽到×4的情况下缩短恢复时间。
图15表示在链路31被设定为链路电源状态L0p且链路宽度为×4期间所需频带超过了第2事先阈值的情况下的通道电路LC0～通道电路LC7的控制例。在该情况下，通道0～通道3(第0组、第1组和第2组的通道)为活动通道。通道4～通道7(第3组的通道)为非活动通道。
链路宽度为×4的情况下的、分别与属于第0组、第1组和第2组的通道0～通道3对应的通道电路LC的控制例如上参照图6所述。
对分别与属于第3组的通道4～通道7对应的通道电路LC4～通道电路LC7的控制例进行说明。
如上参照图6所述，低功率控制器42-4在链路宽度为×4的情况下使通道电路LC4在第3低功耗状态下动作。具体而言，低功率控制器42-4使门控时钟电路44-4中的门控时钟功能工作。即，停止向第1电路45-4供给时钟CLK。低功率控制器42-4使第2电路46-4停止。低功率控制器42-4使PLL电路43-4停止。
而且，如果所需频带超过了第2事先阈值，如图15所示，则低功率控制器42-4使通道电路LC4在更浅的低功耗状态下动作。具体而言，低功率控制器42-4例如使PLL电路43-4工作。
低功率控制器42-5～低功率控制器42-7也与低功率控制器42-4同样地分别控制通道电路LC5～通道电路LC7。
通过这种控制，在通道电路LC4～通道电路LC7各自中，虽然电耗降低效果变小，但是恢复时间被缩短。换言之，更浅的低功耗状态下的通道电路LC的功耗比第3低功耗状态的通道电路中的功耗大。另外，通道电路LC从更浅的低功耗状态转换到动作状态为止的时间比通道电路LC从第3低功耗状态转换到动作状态为止的时间短。
如此，低功率控制器42-4～低功率控制器42-7在预测为链路宽度会从×4扩宽到×8的情况下，将通道4～通道7(更详细而言是通道电路LC4～通道电路LC7)的状态变更为比第3低功耗状态浅的低功耗状态。由此，能够在链路宽度从×4扩宽到×8的情况下，缩短恢复时间。
此外，低功率控制器42-0～低功率控制器42-7各自例如保持表示图4至图7、图14和图15所示的链路电源状态L0p下的与链路宽度的变化以及所需频带的变化相应的通道电路LC0～通道电路LC7的控制内容中的、对应的通道电路LC的控制内容的表。低功率控制器42-0～低功率控制器42-7各自使用该表，根据由链路宽度控制器41通知的链路宽度，控制对应的通道电路LC的至少一部分。另外，低功率控制器42-2和低功率控制器42-3使用该表，根据从链路宽度控制器41收到所需频带超过了第1事先阈值这一情况的通知，控制对应的通道电路LC2和通道电路LC3的至少一部分。低功率控制器42-4～低功率控制器42-7使用该表，根据从链路宽度控制器41收到所需频带超过了第2事先阈值这一情况的通知，控制对应的通道电路LC4～通道电路LC7的至少一部分。
图16是表示在所需频带低的期间比较长的利用状况下根据所需频带控制链路宽度的情况下的、第1实施方式的存储系统3中的链路31的功耗和第3实施方式涉及的存储系统3中的链路31的功耗的例子的图表。横轴表示时间。纵轴表示功耗和所需频带。所需频带81随着时间的经过，从与链路宽度×1对应的频带慢慢上升到与链路宽度×8对应的频带后，再慢慢下降到与链路宽度×1对应的频带。所需频带81表示了所需频带低的期间比较长的利用状况。
第1实施方式的存储系统3中的链路31的功耗61和第3实施方式的存储系统3中的链路31的功耗63由于链路宽度根据所需频带81的上升而变宽从而增加。另外，功耗61和功耗63由于链路宽度根据所需频带81的下降而变窄从而减少。
再者，通过根据在链路宽度为×2期间所需频带81超过了第1事先阈值这一情况，第2组的通道2和通道3被设定为更浅的低功耗状态，从而功耗63增加。通过根据在链路宽度为×4期间所需频带81超过了第2事先阈值这一情况，第3组的通道4～通道7被设定为更浅的低功耗状态，从而功耗63增加。
具体而言，链路宽度根据所需频带81超过了第1阈值而从×1扩宽到×2的时刻(恢复时刻)在第1实施方式的存储系统3和第3实施方式的存储系统3中的任一方中都为时刻t31。时刻t31在第1实施方式的存储系统3和第3实施方式的存储系统3中分别相当于1个通道(例如通道1)从浅的低功耗状态(例如第1低功耗状态)恢复成通常动作状态的时刻。
接下来，根据所需频带81在时刻t32超过了第1事先阈值这一情况，在第3实施方式的存储系统3中，第2组的通道2和通道3变更为更浅的低功耗状态(图16中的“pre×2to×4”)。通过通道2和通道3变更为更浅的低功耗状态，第3实施方式的存储系统3中的链路31的功耗63变得比第1实施方式的存储系统3的功耗61高。
链路宽度根据所需频带81超过了第2阈值而从×2扩宽到×4的时刻在第3实施方式的存储系统3中为时刻t33，在第1实施方式的存储系统3中为时刻t35。时刻t33比时刻t35早时间65。时刻t33在第3实施方式的存储系统3中相当于2个通道(通道2和通道3)从更浅的低功耗状态恢复成通常动作状态的时刻。时刻t35在第1实施方式的存储系统3中相当于2个通道(通道2和通道3)从比较深的低功耗状态(例如第2低功耗状态)恢复成通常动作状态的时刻。在第3实施方式的存储系统3中，通过事先将通道2和通道3设定为更浅的低功耗状态，能够使恢复时间比第1实施方式的存储系统3缩短时间65。
另外，根据所需频带81在时刻t33与时刻t35之间的时刻t34超过了第2事先阈值这一情况，在第3实施方式的存储系统3中，第3组的通道4～通道7变更为更浅的低功耗状态(图16中的“pre×4to×8”)。通过通道4～通道7变更为更浅的低功耗状态，第3实施方式的存储系统3的功耗63变得比第1实施方式的存储系统3的功耗61高。
链路宽度根据所需频带81超过了第3阈值而从×4扩宽到×8的时刻在第3实施方式的存储系统3中为时刻t36，在第1实施方式的存储系统3中为时刻t37。时刻t36比时刻t37早时间66。时刻t36在第3实施方式的存储系统3中相当于4个通道(通道4～通道7)从更浅的低功耗状态恢复成通常动作状态的时刻。时刻t37在第1实施方式的存储系统3中相当于4个通道(通道4～通道7)从深的低功耗状态(例如第3低功耗状态)恢复成通常动作状态的时刻。在第3实施方式的存储系统3中，通过事先将通道4～通道7设定为更浅的低功耗状态，能够使恢复时间比第1实施方式的存储系统3缩短时间66。
如此，在第3实施方式的存储系统3中，根据所需频带81超过了第1事先阈值，第2组的通道2和通道3变更为更浅的低功耗状态。另外，在第3实施方式的存储系统3中，根据所需频带81超过了第2事先阈值，第3组的通道4～通道7变更为更浅的低功耗状态。在第2组的通道2和通道3被设定为更浅的低功耗状态的期间以及第3组的通道4～通道7被设定为更浅的低功耗状态的期间，第3实施方式的存储系统3中的电耗降低效果变得比第1实施方式的存储系统3小。然而，在第3实施方式的存储系统3中，能够使链路宽度从×2扩宽到×4的情况下的恢复时间和链路宽度从×4扩宽到×8的情况下的恢复时间比第1实施方式的存储系统3缩短。由此，在第3实施方式的存储系统3中，能够在链路宽度从×2扩宽到×4的情况下和链路宽度从×4扩宽到×8的情况下，比第1实施方式的存储系统3提高链路宽度的可跟踪性。
因此，在第3实施方式的存储系统3中，能够优化链路宽度变窄的情况下的通道电路LC的动作，以获得适合于所需频带低的期间比较长这一链路31的利用状况的恢复时间以及电耗降低效果，并且能够缩短恢复时间。
如上所述，根据本实施方式，能够改善链路宽度变窄的情况下的动作。控制器6(更详细而言是链路宽度控制器41和低功率控制器42-0～低功率控制器42-7)基于主机2与存储系统3之间的经由链路31的数据传输所需要的频带，将链路31所包含的多个通道中的至少一个第0通道设定为动作状态，将其余通道中的第1通道设定为第1低功耗状态，将其余通道中的第2通道设定为第2低功耗状态。第1低功耗状态和第2低功耗状态的各状态下的功耗比动作状态下的功耗低。从第1低功耗状态转换到动作状态为止的时间与从第2低功耗状态转换到动作状态为止的时间不同。
由此，控制器6例如能够在链路31被设定为链路电源状态L0p的情况下将非活动通道按各通道或者按状态同时转换的通道的各单位设定为不同的低功耗状态。因此，在存储系统3中，例如能够改善链路宽度变窄的情况下的通道电路的动作，以获得适合于链路31的利用状况的恢复时间以及电耗降低效果。
第1至第3实施方式所记载的各种功能各自也可以由电路(处理电路)实现。处理电路的例子包括如中央处理装置(CPU)这种被编程的处理器。该处理器通过执行存储于存储器的计算机程序(命令组)，执行所记载的各个功能。该处理器也可以是包括电子电路的微处理器。处理电路的例子也包括数字信号处理器(DSP)、专用集成电路(ASIC)、微控制器、控制器、其他电子电路部件。这些实施方式所记载的CPU以外的其他组件各自也可以由处理电路实现。
说明了本发明的一些实施方式，但是这些实施方式是作为例子而提示的，并非意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明主旨的范围内能够进行各种省略、替换、变更。这些实施方式和其变形包含于发明的范围和/或主旨内，并且包含于权利要求书所记载的发明及与其等同的范围内。

Claims (18)

1.一种存储系统，是能够与主机连接的存储系统，具备：
非易失性存储器；以及
控制器，其构成为，
控制所述非易失性存储器，
基于所述主机与所述存储系统之间的经由链路的数据传输所需要的频带，将所述链路所包含的多个通道中的至少一个第0通道设定为动作状态，将其余通道中的第1通道设定为第1低功耗状态，将所述其余通道中的第2通道设定为第2低功耗状态，
所述第1低功耗状态和所述第2低功耗状态的各状态下的功耗比所述动作状态下的功耗低，
从所述第1低功耗状态转换到所述动作状态为止的时间与从所述第2低功耗状态转换到所述动作状态为止的时间不同。
2.根据权利要求1所述的存储系统，
从所述第2低功耗状态转换到所述动作状态为止的时间比从所述第1低功耗状态转换到所述动作状态为止的时间长。
3.根据权利要求2所述的存储系统，
所述第2低功耗状态下的功耗比所述第1低功耗状态下的功耗小。
4.根据权利要求3所述的存储系统，
所述控制器包括分别与所述多个通道对应的锁相环路，
所述控制器还构成为，
使与处于所述动作状态的所述第0通道对应的所述锁相环路工作，
使与处于所述第1低功耗状态的所述第1通道对应的所述锁相环路工作，
使与处于所述第2低功耗状态的所述第2通道对应的所述锁相环路停止。
5.根据权利要求3所述的存储系统，
所述控制器包括分别与所述多个通道对应的门控时钟电路，
所述控制器还构成为，
使与处于所述动作状态的所述第0通道对应的所述门控时钟电路的门控时钟功能停止，
使与处于所述第1低功耗状态的所述第1通道对应的所述门控时钟电路的门控时钟功能工作，
使与处于所述第2低功耗状态的所述第2通道对应的所述门控时钟电路的门控时钟功能工作。
6.根据权利要求3所述的存储系统，
所述控制器包括分别与所述多个通道对应的特定电路，
所述控制器还构成为，
使与处于所述动作状态的所述第0通道对应的所述特定电路工作，
使与处于所述第1低功耗状态的所述第1通道对应的所述特定电路工作，
使与处于所述第2低功耗状态的所述第2通道对应的所述特定电路停止。
7.根据权利要求1所述的存储系统，
从所述第2低功耗状态转换到所述动作状态为止的时间比从所述第1低功耗状态转换到所述动作状态为止的时间短。
8.根据权利要求7所述的存储系统，
所述第2低功耗状态下的功耗比所述第1低功耗状态下的功耗大。
9.根据权利要求8所述的存储系统，
所述控制器包括分别与所述多个通道对应的锁相环路，
所述控制器还构成为，
使与处于所述动作状态的所述第0通道对应的所述锁相环路工作，
使与处于所述第1低功耗状态的所述第1通道对应的所述锁相环路停止，
使与处于所述第2低功耗状态的所述第2通道对应的所述锁相环路工作。
10.根据权利要求8所述的存储系统，
所述控制器包括分别与所述多个通道对应的门控时钟电路，
所述控制器还构成为，
使与处于所述动作状态的所述第0通道对应的所述门控时钟电路的门控时钟功能停止，
使与处于所述第1低功耗状态的所述第1通道对应的所述门控时钟电路的门控时钟功能工作，
使与处于所述第2低功耗状态的所述第2通道对应的所述门控时钟电路的门控时钟功能工作。
11.根据权利要求8所述的存储系统，
所述控制器包括分别与所述多个通道对应的特定电路，
所述控制器还构成为，
使与处于所述动作状态的所述第0通道对应的所述特定电路工作，
使与处于所述第1低功耗状态的所述第1通道对应的所述特定电路停止，
使与处于所述第2低功耗状态的所述第2通道对应的所述特定电路工作。
12.根据权利要求1所述的存储系统，
所述控制器还构成为，根据所述频带超过了第1事先阈值，使所述第1通道从所述第1低功耗状态转换到第3低功耗状态，
从所述第3低功耗状态转换到所述动作状态为止的时间比从所述第1低功耗状态转换到所述动作状态为止的时间短。
13.根据权利要求12所述的存储系统，
所述第3低功耗状态下的功耗比所述第1低功耗状态下的功耗大。
14.根据权利要求13所述的存储系统，
所述控制器包括分别与所述多个通道对应的锁相环路、门控时钟电路和特定电路，
所述控制器还构成为，
使与处于所述第3低功耗状态的所述第1通道对应的所述锁相环路工作，
使与处于所述第3低功耗状态的所述第1通道对应的所述门控时钟电路的门控时钟功能工作，
使与处于所述第3低功耗状态的所述第1通道对应的所述特定电路工作。
15.根据权利要求13所述的存储系统，
所述控制器还构成为，根据所述频带超过了第2事先阈值，使所述第2通道从所述第2低功耗状态转换到第4低功耗状态，
从所述第4低功耗状态转换到所述动作状态为止的时间比从所述第2低功耗状态转换到所述动作状态为止的时间短。
16.根据权利要求15所述的存储系统，
所述第4低功耗状态下的功耗比所述第2低功耗状态下的功耗大。
17.根据权利要求16所述的存储系统，
所述控制器包括分别与所述多个通道对应的锁相环路、门控时钟电路和特定电路，
所述控制器还构成为，
使与处于所述第4低功耗状态的所述第2通道对应的所述锁相环路工作，
使与处于所述第4低功耗状态的所述第2通道对应的所述门控时钟电路的门控时钟功能工作，
使与处于所述第4低功耗状态的所述第2通道对应的所述特定电路停止。
18.根据权利要求1至17中任一项所述的存储系统，
所述控制器还构成为，
根据所述频带超过了第1阈值，使所述第1通道从所述第1低功耗状态转换到所述动作状态，
根据所述频带超过了比所述第1阈值大的第2阈值，使所述第2通道从所述第2低功耗状态转换到所述动作状态。
CN202310061051.4A 2022-07-22 2023-01-19 存储系统 Pending CN117435031A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-117090 2022-07-22
JP2022117090A JP2024014337A (ja) 2022-07-22 2022-07-22 メモリシステム

Publications (1)

Publication Number Publication Date
CN117435031A true CN117435031A (zh) 2024-01-23

Family

ID=89545078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310061051.4A Pending CN117435031A (zh) 2022-07-22 2023-01-19 存储系统

Country Status (4)

Country Link
US (1) US20240028223A1 (zh)
JP (1) JP2024014337A (zh)
CN (1) CN117435031A (zh)
TW (1) TWI821045B (zh)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8046488B2 (en) * 2004-05-21 2011-10-25 Intel Corporation Dynamically modulating link width
US7197591B2 (en) * 2004-06-30 2007-03-27 Intel Corporation Dynamic lane, voltage and frequency adjustment for serial interconnect
US9146892B2 (en) * 2007-10-11 2015-09-29 Broadcom Corporation Method and system for improving PCI-E L1 ASPM exit latency
US7793030B2 (en) * 2007-10-22 2010-09-07 International Business Machines Corporation Association of multiple PCI express links with a single PCI express port
US8862920B2 (en) * 2011-06-16 2014-10-14 Advanced Micro Devices, Inc. Power state management of an input/output servicing component of a processor system
US9436630B2 (en) * 2013-06-11 2016-09-06 Western Digital Technologies, Inc. Using dual phys to support multiple PCIe link widths
US9612647B2 (en) * 2013-11-08 2017-04-04 Intel Corporation Power management for a physical layer interface connecting a display panel to a display transmit engine
US11029748B2 (en) * 2016-03-15 2021-06-08 Qualcomm Incorporated Adaptive peripheral component interconnect express link substate initiation for optimal performance and power savings
US20170280385A1 (en) * 2016-03-23 2017-09-28 Qualcomm Incorporated Link speed control systems for power optimization
US20180150125A1 (en) * 2016-11-28 2018-05-31 Qualcomm Incorporated Wifi memory power minimization
US10083147B2 (en) * 2016-12-30 2018-09-25 Intel Corporation Apparatuses and methods for multilane universal serial bus (USB2) communication over embedded universal serial bus (eUSB2)
JP2019057121A (ja) * 2017-09-21 2019-04-11 東芝メモリ株式会社 メモリシステム、メモリシステムの制御方法、及びコントローラ回路
US20190332558A1 (en) * 2018-04-25 2019-10-31 Qualcomm Incorporated Low-power states in a multi-protocol tunneling environment
US11157068B2 (en) * 2019-01-25 2021-10-26 Intel Corporation Power state management for lanes of a communication port
US11194751B2 (en) * 2019-07-16 2021-12-07 Intel Corporation Power management of re-driver devices
US11836101B2 (en) * 2019-11-27 2023-12-05 Intel Corporation Partial link width states for bidirectional multilane links
TWI751501B (zh) * 2020-02-25 2022-01-01 宏碁股份有限公司 鏈路狀態轉換的控制設定方法及使用此方法的電子裝置
US11137823B1 (en) * 2020-05-20 2021-10-05 Western Digital Technologies, Inc. Systems and methods for power management in a data storage device
US20210041929A1 (en) * 2020-10-21 2021-02-11 Intel Corporation Dynamic network controller power management
US20220197519A1 (en) * 2020-12-19 2022-06-23 Intel Corporation Multi-level memory system power management apparatus and method
US20230076468A1 (en) * 2021-09-07 2023-03-09 Intel Corporation Per-lane power management of bus interconnects

Also Published As

Publication number Publication date
US20240028223A1 (en) 2024-01-25
TWI821045B (zh) 2023-11-01
TW202405664A (zh) 2024-02-01
JP2024014337A (ja) 2024-02-01

Similar Documents

Publication Publication Date Title
US20180081543A1 (en) Memory devices and electronic systems having a hybrid cache with static and dynamic cells, and related methods
US10877686B2 (en) Mass storage device with host initiated buffer flushing
US10936046B2 (en) Method for performing power saving control in a memory device, associated memory device and memory controller thereof, and associated electronic device
CN110377528B (zh) 进行电源管理的方法、记忆装置和其控制器、和电子装置
JP2002109490A (ja) メモリカードおよびクロック制御回路
US7949818B2 (en) Memory system comprising semiconductor memory having plural different operation modes
US7725621B2 (en) Semiconductor device and data transfer method
CN110888520B (zh) 操作频率调整方法及装置
US11158390B2 (en) Method and apparatus for performing automatic power control in a memory device with aid of associated detection during initialization phase
CN110764964B (zh) 存储装置及其控制方法
US11630587B2 (en) Storage device and a data backup method thereof
US11790997B2 (en) Memory system
TWI798806B (zh) 藉助於熱控制單元以使用動態速度調整的資料存取方法以及相關設備
US20230259307A1 (en) Memory system
CN117435031A (zh) 存储系统
TWI688864B (zh) 儲存設備及儲存方法
JP2010026950A (ja) 記憶装置
US11899974B2 (en) Method and apparatus for performing automatic setting control of memory device in predetermined communications architecture with aid of auxiliary setting management
US11977746B2 (en) Storage device and a data backup method thereof
KR20230127824A (ko) 시스템 온 칩, 그것의 버스 파워 게이팅 방법 및 시스템
CN116661582A (zh) 片上系统、该片上系统的总线电力门控方法和总线

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination