CN117420882A - 一种增强型通用定时器 - Google Patents

Abstract

本申请涉及一种增强型通用定时器，涉及芯片定时器技术领域，该定时器包括：时钟管理单元，其用于生成输出时钟信号以及时钟控制信号；信号处理单元，其用于接收输入信号，结合时钟控制信号进行信号处理，获得对应的输出信号；中断服务单元，其用于基于中断信号，对定时器内部实施中断操作；安全服务单元，其用于对定时器内部进行监控。本申请通过设计一种新的通用定时器，其自身配置有对应的时钟管理单元，能够处理复杂且实时变化的输入信号，以满足当前芯片定时器需求。

Description

一种增强型通用定时器

技术领域

本申请涉及芯片定时器技术领域，具体涉及一种增强型通用定时器。

背景技术

对于嵌入式车规级芯片来说，定时器模块主要用于输入信号的捕捉以及输出信号的比较，本专利旨在为嵌入式控制系统一种增强型的定时控制平台，用以满足复杂输入信号的处理以及高精度的信号的输出控制。

在车规级的电子系统的控制中，经常需要对复杂的实时变化的输入信号进行处理，并将其从模拟信号转化为数字信号，进行一系列的运算后再输出高精度的控制信号。

因此，如何应对处理复杂的实时变化的输入信号，是目前车规级芯片定时器亟需解决的技术问题。

发明内容

本申请提供一种增强型通用定时器，通过设计一种新的通用定时器，其自身配置有对应的时钟管理单元，能够处理复杂且实时变化的输入信号，以满足当前芯片定时器需求。

为实现上述目的，本申请提供以下方案。

第一方面，本申请提供了一种增强型通用定时器，所述定时器包括：

时钟管理单元，其用于生成输出时钟信号以及时钟控制信号；

信号处理单元，其用于接收输入信号，结合所述时钟控制信号进行信号处理，获得对应的输出信号；

中断服务单元，其用于基于中断信号，对所述定时器内部实施中断操作；

安全服务单元，其用于对所述定时器内部进行监控。

具体的，所述时钟管理单元包括：

时间基准模块，其用于提供公共时间基；

时钟分频模块，其用于生成时钟信号，并基于所述公共时间基，生成所述输出时钟信号以及所述时钟控制信号。

具体的，所述时钟管理单元还包括数字锁相环模块；

所述数字锁相环模块用于在所述时钟管理单元内部执行频率相乘操作。

具体的，所述信号处理单元包括：

信号输入模块，其用于接收输入信号；

死区时间模块，其用于接收所述时钟控制信号，并传输至所述信号输入模块；

微处理器模块，其用于接收所述信号输入模块传输的所述输入信号以及所述时钟处理信号，处理获得对应的所述输出信号，并通过所述信号输入模块传输至信号输出模块；

所述信号输出模块，其用于输出所述输出信号。

具体的，所述微处理器模块与所述信号输入模块借助预设的专用数据通路模块进行信号连接。

具体的，所述信号处理单元还包括：

参数缓存模块，其通过所述专用数据通路模块与所述微处理器模块信号连接，其用于存储所述微处理器模块进行信号处理时生成的缓存数据。

具体的，所述信号处理单元还包括：

先进先出模块，其用于基于先进先出原则，管控所述死区时间模块向所述信号输入模块传输的所述时钟控制信号。

具体的，所述安全服务单元包括：

信号监测模块，其用于对所述输出时钟信号或所述时钟控制信号进行监测，并检查所述输出信号。

具体的，所述安全服务单元还包括：

输出比较模块，其用于比较相邻的所述输出信号，当两个所述输出信号相同时发布比较提示信号。

具体的，所述信号监测模块包括：

时钟监测子模块，其用于对所述输出时钟信号或所述时钟控制信号进行监测，并检查所述输出信号；

误差监测子模块，其用于接收所述比较提示信号。

基于上述技术方案，存在一种具体的操作情况，具体如下：

本申请提供的具体可以是一种增强型通用定时器，其子模块根据功能可分为四大类：

一、信号处理单元，主要进行输入信号的采集、滤波、运算和输出信号生成；

二、时钟管理单元，生成通用定时器外部时钟和内部时钟信号等；

三、中断服务单元，负责各个子模块的中断信号集中处理；

四、安全服务单元，保证系统的可靠可控可观测运行。

从而通过设计一种新的通用定时器，其自身配置有对应的时钟管理单元，能够处理复杂且实时变化的输入信号，以满足当前芯片定时器需求。

针对上述四个大类，进行逐一说明：

第一，时钟管理单元：

时钟管理单元的结构，其主要是对时钟进行管理，生成通用定时器的外内和内部的时钟信号；

所述时钟管理单元包括时间基准模块、时钟分频模块、数字锁相环模块、输入映射模块以及配置的专用数据总线。

具体的，时钟分频模块负责计数器和模块时钟生成，时钟分频模块包括多个子单元，为整个通用定时器模块生成不同的时钟源；

由于这个控制寄存器带有缓冲器，它能够在运行时被改变，新的预分频器的参数在下一次更新事件到来时被采用。

其中，时钟分频模块分为多个子单元，其功能分别如下：

可配置时钟生成子单元为时钟分频模块提供8个专用时钟源，模块的每个实例都可以选择任意的时钟源，以指定广泛的时间基。

固定时钟生成子单元可生成预定义的不同配置时钟，其信号来自于全局时钟分频器产生的使能信号。

外部时钟产生子单元能够产生可见的芯片外部时钟信号。

时间基准模块为时钟管理单元提供了公共时间基。

其中，时间基准模块有多个通道，其中通道数量依赖于设备；

时钟基准模块内最多有四个通道。通道0的时间基寄存器为27位宽，无论下24位还是上24位作为信号源提供给通用定时器模块，它都是可配置的。两个时间基准模块信道1和2具有24位长度的时间基寄存器。时间基寄存器的值提供给定时器模块的后续子模块。

时间基准模块通道的时基寄存器为24位宽，被用作模计数器，以获得相对角度时钟。时基信道可以相互独立运行，并且可以通过全局信道启用寄存器中的控制位同步启用和禁用。

另外，数字锁相环子模块用于频率乘法，其目的是在快速改变输入频率的应用情况下获得更高的精度。

第二，信号处理单元：

信号处理单元包括信号输出模块、信号输入模块、专用数据通路模块、微处理器模块、参数缓存模块、先进先出模块、死亡时间模块、信号复用模块以及配置的系统总线。

信号处理单元主要是对输入输出模块进行处理，负责滤波和捕获通用定时模块的输入信号，其中一些输入信号的特性可以在信号输入模块的通道内测量，对于高级数据信号的处理处理，则可以通过专用数据通路模块路由到参数缓存模块中，进行后续的数据处理。

信号处理单元的输入捕捉可以对输入的信号的上升沿，下降沿或者双边沿进行捕捉，常用的有测量输入信号的脉宽和测量PWM输入信号的频率和占空比这两种。输入捕捉的原理就是，当捕捉到信号的跳变沿的时候，把时间基准模块提供计数器值锁存到寄存器中，把前后两次捕获到的寄存器中的值相减，就可以算出脉宽或者频率。当输入信号存在高频干扰时，需要对输入信号进行滤波，即进行重新采样，根据耐奎斯特采样定理，采样频率必须大于等于输入信号的采样频率的2倍。

具体的，死区时间模块中：

死区时间是PWM输出时，为了使H桥或半H桥的上下管不会因为开关速度问题发生同时导通而设置的一个保护时段，通常也指PWM响应时间。由于IGBT(绝缘栅极型功率管)等功率器件都存在一定的结电容，会造成器件导通关断的延迟现象，死区时间可有效地避免延迟效应所造成的一个桥臂未完全关断，而另一桥臂又处于导通状态，避免模块的损坏。死区时间模块能够输出两路互补信号，并且能够管理输出的瞬时关断和接通。可以根据连接的输出器件和它们的特性(电平转换的延时、电源开关的延时等)来调整死区时间。死区时间大，模块工作更加可靠，但会带来输出波形的失真及降低输出效率。死区时间小，输出波形要好一些，只是会降低可靠性，死区时间一般为微秒级。死区时间在变频器里一般是指功率器件输出电压、电流的“0”区，在传动控制里一般是指电机正反向转换电压、电流的过零时间。

DTM即死区时间模块，提供的第二个功能是，允许PWM信号相移。

DTM即死区时间模块，提供的第三个功能是对DTM通道内信号、输入信号、输出信号进行逻辑运算操作。

第三，中断服务单元：

中断服务单元将子模块的中断映射到中断组中，在子模块和通道内启用或者禁止中断，微控制器读取中断通知寄存器确定中断源，实施中断服务。

第四，安全功能单元：

安全功能单元包括输出比较模块、信号监测模块以及配置的外部总线，

信号监测模块又分为时钟监测、状态监测、误差监测、轮询周期监测等。

具体的，输出比较模块是为安全相关应用而设计，其主要目的是为了防止重复输出，以便在这个单元中进行比较。由于使用了简单的EXOR函数，因此需要保证输出模块的总周期精确输出行为进行比较。当两个相邻的信道在其输出处产生相移为零的相同信号时，就给出了这一点。如果它们同时启动输出生成，则可以实现这一功能。

具体的，信号监测模块设计用于安全相关应用，主要用来监测常用的电路和资源，以及时钟信号的变更，它可以通过信号输入模块重读入并路由到时钟处理模块，在时钟处理模块的通道中检查输出信号的特性。当比较失败时，在时钟处理模块中产生错误信号并发送到对应的监控单元。

本申请提供的技术方案带来的有益效果包括：

本申请通过设计一种新的通用定时器，其自身配置有对应的时钟管理单元，能够处理复杂且实时变化的输入信号，以满足当前芯片定时器需求。

附图说明

术语解释：

PWM：Pulse Width Modulation，脉冲宽度调制；

IGBT：Insulated Gate Bipolar Transistor，绝缘栅极型功率管；

DTM：Dead-Time Module，死区时间模块。

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例中提供的增强型通用定时器的结构框图；

图2为本申请实施例中提供的时钟管理单元的结构框图；

图3为本申请实施例中提供的信号处理单元的结构框图；

图4为本申请实施例中提供的安全功能单元的结构框图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

以下结合附图对本申请的实施例作进一步详细说明。

本申请实施例提供一种增强型通用定时器，通过设计一种新的通用定时器，其自身配置有对应的时钟管理单元，能够处理复杂且实时变化的输入信号，以满足当前芯片定时器需求。

为达到上述技术效果，本申请的总体思路如下：

一种增强型通用定时器，该定时器包括：

时钟管理单元，其用于生成输出时钟信号以及时钟控制信号；

信号处理单元，其用于接收输入信号，结合所述时钟控制信号进行信号处理，获得对应的输出信号；

中断服务单元，其用于基于中断信号，对所述定时器内部实施中断操作；

安全服务单元，其用于对所述定时器内部进行监控。

具体的，所述时钟管理单元包括：

时间基准模块，其用于提供公共时间基；

时钟分频模块，其用于生成时钟信号，并基于所述公共时间基，生成所述输出时钟信号以及所述时钟控制信号。

具体的，所述时钟管理单元还包括数字锁相环模块；

所述数字锁相环模块用于在所述时钟管理单元内部执行频率相乘操作。

具体的，所述信号处理单元包括：

信号输入模块，其用于接收输入信号；

死区时间模块，其用于接收所述时钟控制信号，并传输至所述信号输入模块；

微处理器模块，其用于接收所述信号输入模块传输的所述输入信号以及所述时钟处理信号，处理获得对应的所述输出信号，并通过所述信号输入模块传输至信号输出模块；

所述信号输出模块，其用于输出所述输出信号。

具体的，所述安全服务单元包括：

信号监测模块，其用于对所述输出时钟信号或所述时钟控制信号进行监测，并检查所述输出信号。

具体的，所述信号监测模块包括：

时钟监测子模块，其用于对所述输出时钟信号或所述时钟控制信号进行监测，并检查所述输出信号；

误差监测子模块，其用于接收所述比较提示信号。

以下结合附图对本申请的实施例作进一步详细说明。

参见图1～4所示，本申请实施例提供一种增强型通用定时器，该定时器包括：

时钟管理单元，其用于生成输出时钟信号以及时钟控制信号；

信号处理单元，其用于接收输入信号，结合所述时钟控制信号进行信号处理，获得对应的输出信号；

中断服务单元，其用于基于中断信号，对所述定时器内部实施中断操作；

安全服务单元，其用于对所述定时器内部进行监控。

本申请实施例中，通过设计一种新的通用定时器，其自身配置有对应的时钟管理单元，能够处理复杂且实时变化的输入信号，以满足当前芯片定时器需求。

具体的，所述时钟管理单元包括：

时间基准模块，其用于提供公共时间基；

时钟分频模块，其用于生成时钟信号，并基于所述公共时间基，生成所述输出时钟信号以及所述时钟控制信号。

具体的，所述时钟管理单元还包括数字锁相环模块；

所述数字锁相环模块用于在所述时钟管理单元内部执行频率相乘操作。

具体的，所述信号处理单元包括：

信号输入模块，其用于接收输入信号；

死区时间模块，其用于接收所述时钟控制信号，并传输至所述信号输入模块；

微处理器模块，其用于接收所述信号输入模块传输的所述输入信号以及所述时钟处理信号，处理获得对应的所述输出信号，并通过所述信号输入模块传输至信号输出模块；

所述信号输出模块，其用于输出所述输出信号。

具体的，所述微处理器模块与所述信号输入模块借助预设的专用数据通路模块进行信号连接。

具体的，所述信号处理单元还包括：

参数缓存模块，其通过所述专用数据通路模块与所述微处理器模块信号连接，其用于存储所述微处理器模块进行信号处理时生成的缓存数据。

具体的，所述信号处理单元还包括：

先进先出模块，其用于基于先进先出原则，管控所述死区时间模块向所述信号输入模块传输的所述时钟控制信号。

具体的，所述安全服务单元包括：

信号监测模块，其用于对所述输出时钟信号或所述时钟控制信号进行监测，并检查所述输出信号。

具体的，所述安全服务单元还包括：

输出比较模块，其用于比较相邻的所述输出信号，当两个所述输出信号相同时发布比较提示信号。

具体的，所述信号监测模块包括：

时钟监测子模块，其用于对所述输出时钟信号或所述时钟控制信号进行监测，并检查所述输出信号；

误差监测子模块，其用于接收所述比较提示信号。

基于上述技术方案，给出一种实施方式，具体如下：

如说明书附图的图1所示，本申请实施例提供的具体可以是一种增强型通用定时器的子模块根据功能可分为四大类：

一、信号处理单元，主要进行输入信号的采集、滤波、运算和输出信号生成；

二、时钟管理单元，生成通用定时器外部时钟和内部时钟信号等；

三、中断服务单元，负责各个子模块的中断信号集中处理；

四、安全服务单元，保证系统的可靠可控可观测运行。

针对上述四个大类，进行逐一说明：

第一，时钟管理单元：

时钟管理单元的结构框图，如说明书附图的图2所示，其主要是对时钟进行管理，生成通用定时器的外内和内部的时钟信号；

所述时钟管理单元包括时间基准模块、时钟分频模块、数字锁相环模块、输入映射模块以及配置的专用数据总线。

具体的，时钟分频模块负责计数器和模块时钟生成，时钟分频模块包括多个子单元，为整个通用定时器模块生成不同的时钟源；

由于这个控制寄存器带有缓冲器，它能够在运行时被改变，新的预分频器的参数在下一次更新事件到来时被采用。

其中，时钟分频模块分为多个子单元，其功能分别如下：

可配置时钟生成子单元为时钟分频模块提供8个专用时钟源，模块的每个实例都可以选择任意的时钟源，以指定广泛的时间基。

固定时钟生成子单元可生成预定义的不同配置时钟，其信号来自于全局时钟分频器产生的使能信号。

外部时钟产生子单元能够产生可见的芯片外部时钟信号。

时间基准模块为时钟管理单元提供了公共时间基。

其中，时间基准模块有多个通道，其中通道数量依赖于设备；

时钟基准模块内最多有四个通道。通道0的时间基寄存器为27位宽，无论下24位还是上24位作为信号源提供给通用定时器模块，它都是可配置的。两个时间基准模块信道1和2具有24位长度的时间基寄存器。时间基寄存器的值提供给定时器模块的后续子模块。

时间基准模块通道的时基寄存器为24位宽，被用作模计数器，以获得相对角度时钟。时基信道可以相互独立运行，并且可以通过全局信道启用寄存器中的控制位同步启用和禁用。

另外，数字锁相环子模块用于频率乘法，其目的是在快速改变输入频率的应用情况下获得更高的精度。

第二，信号处理单元：

信号处理单元的结构框图，如说明书附图的图3所示，信号处理单元包括信号输出模块、信号输入模块、专用数据通路模块、微处理器模块、参数缓存模块、先进先出模块、死亡时间模块、信号复用模块以及配置的系统总线。

信号处理单元主要是对输入输出模块进行处理，负责滤波和捕获通用定时模块的输入信号，其中一些输入信号的特性可以在信号输入模块的通道内测量，对于高级数据信号的处理处理，则可以通过专用数据通路模块路由到参数缓存模块中，进行后续的数据处理。

信号处理单元的输入捕捉可以对输入的信号的上升沿，下降沿或者双边沿进行捕捉，常用的有测量输入信号的脉宽和测量PWM输入信号的频率和占空比这两种。输入捕捉的原理就是，当捕捉到信号的跳变沿的时候，把时间基准模块提供计数器值锁存到寄存器中，把前后两次捕获到的寄存器中的值相减，就可以算出脉宽或者频率。当输入信号存在高频干扰时，需要对输入信号进行滤波，即进行重新采样，根据耐奎斯特采样定理，采样频率必须大于等于输入信号的采样频率的2倍。

具体的，死区时间模块中：

死区时间是PWM输出时，为了使H桥或半H桥的上下管不会因为开关速度问题发生同时导通而设置的一个保护时段，通常也指PWM响应时间。由于IGBT(绝缘栅极型功率管)等功率器件都存在一定的结电容，会造成器件导通关断的延迟现象，死区时间可有效地避免延迟效应所造成的一个桥臂未完全关断，而另一桥臂又处于导通状态，避免模块的损坏。死区时间模块能够输出两路互补信号，并且能够管理输出的瞬时关断和接通。可以根据连接的输出器件和它们的特性(电平转换的延时、电源开关的延时等)来调整死区时间。死区时间大，模块工作更加可靠，但会带来输出波形的失真及降低输出效率。死区时间小，输出波形要好一些，只是会降低可靠性，死区时间一般为微秒级。死区时间在变频器里一般是指功率器件输出电压、电流的“0”区，在传动控制里一般是指电机正反向转换电压、电流的过零时间。

DTM即死区时间模块，提供的第二个功能是，允许PWM信号相移。

DTM即死区时间模块，提供的第三个功能是对DTM通道内信号、输入信号、输出信号进行逻辑运算操作。

第三，中断服务单元：

中断服务单元将子模块的中断映射到中断组中，在子模块和通道内启用或者禁止中断，微控制器读取中断通知寄存器确定中断源，实施中断服务。

第四，安全功能单元：

安全功能单元包括输出比较模块、信号监测模块以及配置的外部总线，

信号监测模块又分为时钟监测、状态监测、误差监测、轮询周期监测等，安全功能单元的结构框图如说明书附图的图4所示。

具体的，输出比较模块是为安全相关应用而设计，其主要目的是为了防止重复输出，以便在这个单元中进行比较。由于使用了简单的EXOR函数，因此需要保证输出模块的总周期精确输出行为进行比较。当两个相邻的信道在其输出处产生相移为零的相同信号时，就给出了这一点。如果它们同时启动输出生成，则可以实现这一功能。

具体的，信号监测模块设计用于安全相关应用，主要用来监测常用的电路和资源，以及时钟信号的变更，它可以通过信号输入模块重读入并路由到时钟处理模块，在时钟处理模块的通道中检查输出信号的特性。当比较失败时，在时钟处理模块中产生错误信号并发送到对应的监控单元。

需要说明的是，在本申请中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种增强型通用定时器，其特征在于，所述定时器包括：

时钟管理单元，其用于生成输出时钟信号以及时钟控制信号；

信号处理单元，其用于接收输入信号，结合所述时钟控制信号进行信号处理，获得对应的输出信号；

中断服务单元，其用于基于中断信号，对所述定时器内部实施中断操作；

安全服务单元，其用于对所述定时器内部进行监控。

2.如权利要求1所述的增强型通用定时器，其特征在，所述时钟管理单元包括：

时间基准模块，其用于提供公共时间基；

时钟分频模块，其用于生成时钟信号，并基于所述公共时间基，生成所述输出时钟信号以及所述时钟控制信号。

3.如权利要求2所述的增强型通用定时器，其特征在于，所述时钟管理单元还包括数字锁相环模块；

所述数字锁相环模块用于在所述时钟管理单元内部执行频率相乘操作。

4.如权利要求1所述的增强型通用定时器，其特征在于，所述信号处理单元包括：

信号输入模块，其用于接收输入信号；

死区时间模块，其用于接收所述时钟控制信号，并传输至所述信号输入模块；

微处理器模块，其用于接收所述信号输入模块传输的所述输入信号以及所述时钟处理信号，处理获得对应的所述输出信号，并通过所述信号输入模块传输至信号输出模块；

所述信号输出模块，其用于输出所述输出信号。

5.如权利要求4所述的增强型通用定时器，其特征在于：

所述微处理器模块与所述信号输入模块借助预设的专用数据通路模块进行信号连接。

6.如权利要求5所述的增强型通用定时器，其特征在于，所述信号处理单元还包括：

参数缓存模块，其通过所述专用数据通路模块与所述微处理器模块信号连接，其用于存储所述微处理器模块进行信号处理时生成的缓存数据。

7.如权利要求5所述的增强型通用定时器，其特征在于，所述信号处理单元还包括：

先进先出模块，其用于基于先进先出原则，管控所述死区时间模块向所述信号输入模块传输的所述时钟控制信号。

8.如权利要求1所述的增强型通用定时器，其特征在于，所述安全服务单元包括：

信号监测模块，其用于对所述输出时钟信号或所述时钟控制信号进行监测，并检查所述输出信号。

9.如权利要求8所述的增强型通用定时器，其特征在于，所述安全服务单元还包括：

输出比较模块，其用于比较相邻的所述输出信号，当两个所述输出信号相同时发布比较提示信号。

10.如权利要求9所述的增强型通用定时器，其特征在于，所述信号监测模块包括：

时钟监测子模块，其用于对所述输出时钟信号或所述时钟控制信号进行监测，并检查所述输出信号；

误差监测子模块，其用于接收所述比较提示信号。