CN117418214A - 层沉积方法和层沉积装置 - Google Patents

层沉积方法和层沉积装置 Download PDF

Info

Publication number
CN117418214A
CN117418214A CN202310713708.0A CN202310713708A CN117418214A CN 117418214 A CN117418214 A CN 117418214A CN 202310713708 A CN202310713708 A CN 202310713708A CN 117418214 A CN117418214 A CN 117418214A
Authority
CN
China
Prior art keywords
layer
chamber
ald
atomic
atomic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310713708.0A
Other languages
English (en)
Inventor
全寅铎
林汉镇
丁炯硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN117418214A publication Critical patent/CN117418214A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在沉积层的方法中，将衬底装载到腔室内的衬底台上。将前体气体和反应气体交替地供应到腔室中以形成至少一层原子层。通过对至少一层原子层的表面施加压力以将位于具有相对高曲率的表面上的分子扩散到相对较低曲率的位置，来平滑至少一层原子层的表面。可以继续将前体气体和反应气体交替地供应到腔室中，以在平滑后的原子层上形成另外的原子层。

Description

层沉积方法和层沉积装置
相关申请的交叉引用
本申请要求于2022年7月19日在韩国知识产权局(KIPO)递交的韩国专利申请No.10-2022-0088812的优先权，其全部内容通过引用合并于此。
技术领域
示例实施例涉及一种层沉积方法以及一种层沉积装置。更具体地，示例实施例涉及一种通过原子层沉积工艺来沉积诸如介电层之类的层的方法、以及和用于执行该方法的层沉积装置。
背景技术
在具有高纵横比的结构(例如，DRAM器件的电容器)中，可以通过原子层沉积(ALD)工艺来形成诸如介电层之类的薄层。当沉积一层薄的原子层时，原子层不会生长得平坦，并且具有粗糙的表面，这会增加介电层的表面粗糙度。因此，当堆叠具有高表面粗糙度的原子层以形成电容器的介电层时，所得介电层的大表面使得难以形成具有高电容和低漏电流的电容器。
发明内容
示例实施例提供了一种制造方法，该方法能够通过堆叠具有降低的表面粗糙度的原子层来形成具有优异特性的薄膜。
示例实施例提供了一种用于执行上述层沉积方法的层沉积装置。
根据示例实施例，一种制造半导体器件的方法包括：将衬底装载到腔室内的衬底台上；将前体气体和反应气体交替地供应到腔室中，以形成包括至少一层原子层的原子层沉积(ALD)层；通过向ALD层的表面施加压力，以将位于ALD层的表面的具有第一曲率的第一位置处的ALD层的分子扩散到ALD层的表面的具有低于第一曲率的第二曲率的第二位置，来平滑ALD层的表面；以及将前体气体和反应气体交替地供应到腔室中，以在平滑后的ALD层上形成至少一层另外的原子层。
根据示例实施例，一种制造方法包括：将前体气体和反应气体交替地供应到腔室中，以形成至少一层原子层；扩散位于至少一层原子层的表面处的分子，以平滑至少一层原子层的表面；以及重复执行这些步骤，以形成原子层的堆叠，原子层的堆叠形成期望厚度的原子层沉积(ALD)层。
根据示例实施例，一种层沉积装置包括：腔室；衬底台，被配置为在腔室内支撑衬底；气体供应器，被配置为将前体气体和反应气体交替地供应到腔室中，以在衬底上形成至少一层原子层；以及原子扩散器，被配置为向至少一层原子层的表面施加压力，以扩散位于至少一层原子层的表面上的分子，从而平滑至少一层原子层的表面。
根据示例实施例，可以将前体气体和反应气体交替地供应到腔室中，以在衬底上形成至少一层原子层，并且可以扩散位于至少一层原子层的表面上的分子，以平滑原子层的表面，并且可以交替并重复执行原子层沉积步骤和表面平滑步骤，直到原子层具有期望厚度为止。
当前体气体和反应气体反应以在衬底上形成一层原子层时，该原子层可能不会生长得平坦，并且可能具有不平坦的表面。在原子层的凸起表面上的分子可以具有比在具有相对低曲率的表面上的分子更高的化学势。通过对凸起表面上的分子施加等于或大于化学势(阈值)的压力，可以扩散位于至少一层原子层的表面上的分子，以降低原子层的表面的表面粗糙度。
因此，当堆叠具有低表面粗糙度的原子层以形成电容器的介电层时，电容器可以具有期望的特性(例如，高电容和低漏电流)。
附图说明
根据以下结合附图的详细描述，将更清楚地理解示例性实施例。图1至图15表示本文所述的非限制性示例实施例。
图1是示出了根据示例实施例的层沉积装置的框图。
图2是示出了根据示例实施例的用于沉积薄层的方法的流程图。
图3是示出了图2的层沉积方法的时序图。
图4A、图5A和图6A是示出了通过图2的层沉积方法而在衬底上形成的原子层的截面图。
图4B、图5B和图6B是示出了图4A、图5A和图6A的部分“A”的放大截面图。
图7是示出了根据示例实施例的层沉积方法的时序图。
图8是示出了根据示例实施例的层沉积方法的时序图。
图9至图15是示出了根据示例实施例的制造电容器的方法的截面图。
具体实施方式
在下文中，将参考附图来详细说明示例实施例。
图1是示出了根据示例实施例的层沉积装置的框图。
参考图1，层沉积装置10可以包括腔室20、衬底台30、气体供应器40和原子扩散器70。另外，层沉积装置10还可以包括排气系统60、温度控制机构等。
在示例实施例中，层沉积装置10可以是被配置为在诸如半导体晶片W之类的衬底上形成薄层的沉积装置。例如，层沉积装置10可以是原子层沉积(ALD)装置，该ALD装置被配置为交替地供应前体气体和反应气体，该前体气体和该反应气体在晶片W上彼此反应，以形成诸如氧化锆(ZrO2)、氧化铪(HfO2)等的金属氧化物。然而，本发明不限于此，并且层沉积装置10可以是例如化学气相沉积(CVD)装置(例如，其不是ALD装置)。
晶片W可以是其上形成有诸如介电层之类的ALD层的物体。晶片W可以包括衬底(例如，诸如硅晶片或锗晶片之类的半导体晶片)，并且还可以包括在制造工艺期间形成在衬底上的附加层。应当理解，晶片W在制造工艺中经过处理，并且因此，“晶片”可以用于泛指被处理的结构、或所得结构，并且因此，可以指示衬底、中间产品(例如，在其上形成有一层或多层的衬底)、或最终产品(例如，在其上形成有半导体器件的晶片，该半导体器件稍后彼此分离(即，从晶片单体化)以形成对应的半导体芯片)。
例如，导电层或电极(例如，金属、金属氮化物、金属硅化物、金属氧化物等)、和/或绝缘层(例如，氧化硅、氮化硅等)还可以形成在晶片W上。在一些实施例中，薄ALD层可以通过下述工艺来沉积在晶片W的表面上的结构上，该结构包括具有高纵横比的柱形或圆柱形形状、或在其中的孔或开口。
腔室20可以形成圆柱形处理容器。腔室20可以包括铝、不锈钢等。用于装载/卸载晶片W的闸门22可以形成在腔室20的侧壁中，并且可以安装用于打开和关闭闸门22的闸阀24。另外，加热器(未示出)可以作为温度控制机构的一部分安装在腔室20的侧壁上，以在层沉积期间控制腔室20的温度。例如，腔室20内部的温度可以保持在约200℃至约600℃的范围内。
排气口26可以形成在腔室20的底壁中。排气口26可以通过排气管来连接到具有真空泵、压力控制阀等的排气系统60。排气系统60可以保持腔室20内部的压力，使得腔室20内部的加工空间可以被减压至期望的真空水平。另外，腔室20中的工艺副产物和残留工艺气体可以通过排气口26排出。备选地，排气口26可以安装在腔室20的侧壁中。
衬底台30可以设置在腔室20内部，并且可以用作晶片W装载在其上的基座。一个或多个晶片W可以设置在衬底台30上。衬底台30可以被配置为上下移动。附加地，衬底台30可以被配置为可以预定速度旋转。
衬底台30可以在其中包括加热器32。加热器32可以连接到加热器电源(未示出)，并且可以将晶片W加热到期望的温度。加热器32可以被加热到约200℃至700℃的温度范围。加热器32可以包括同心布置的线圈。另外，衬底台30还可以包括静电电极(未示出)，该静电电极被配置为使用静电力来将晶片W保持在其上。
在示例实施例中，气体供应器40可以交替地供应前体气体和反应气体，以在晶片W上形成至少一层原子层。
具体地，气体供应器40可以包括作为气体注入喷嘴的喷头42。喷头42可以安装在衬底台30上方以面对衬底台30。喷头42可以安装在腔室20的上壁的中间区域，以连接到引入部44。喷头42可以通过朝向衬底台30的注入孔来将源气体(例如，前体气体、反应气体、吹扫气体、增压气体等)供应到腔室20中。
层沉积装置10可以包括被配置为供应气体的多个气体供应源50a、50b、50c和50d、以及连接到每个气体供应源以向腔室20供应气体的气体供应管线52a、52b、52c和52d。
第一气体供应源50a可以供应前体气体。例如，前体气体可以是锆(Zr)、铪(Hf)、钛(Ti)、钽(Ta)等。第二气体供应源50b可以供应反应气体。反应气体可以是氧气(O2)、臭氧(O3)等。第三气体供应源50c可以供应吹扫气体。吹扫气体可以是例如氮气(N2)。第四气体供应源50d可以供应增压气体。增压气体可以用于增加腔室20内部的压力，并且可以是惰性气体，例如氩气(Ar)、氦气(He)、氮气(N2)等。
来自第一气体供应源50a的前体气体可以通过第一气体供应管线52a被引入到喷头42中。来自第二气体供应源50b的反应气体可以通过第二气体供应管线52b被引入到喷头42中。来自第三气体供应源50c的吹扫气体可以通过第三气体供应管线52c被引入到喷头42中。来自第四气体供应源50d的增压气体可以通过第四气体供应管线52d被引入到喷头42中。
尽管附图中未示出，但气体供应器40可以向腔室20附加地供应添加气体(additive gas)，以促进原子层沉积反应。例如，喷头42可以喷射添加气体。备选地，气体供应器40还可以包括安装在腔室20的侧壁上以注入添加气体的气体注入喷嘴。
阀54a、54b、54c和54d可以是用于供应和阻断气体的供应控制元件。在原子层沉积工艺(ALD)中，可能需要使用可精确控制的阀来控制气体供应，并在相对短的时间段内切断气体供应。如上所述，可以使用喷淋方式来将气体供应到腔室20中，但本发明不限于此。例如，可以使用流动型气体供应元件来将气体供应到腔室20中。如果需要，可以使用两种或更多种类型的气体供应元件的组合。
在原子层沉积工艺中，可以依次形成多个原子层，以形成可以在本文中被称为ALD层的薄层或薄膜。例如，在ALD工艺中，腔室20的温度可以保持在约550℃。来自第一气体供应源50a的前体气体可以通过第一气体供应管线52a经由喷头42被引入到腔室20中，并且喷头42可以将前体气体喷射到腔室20中，并且喷射到在衬底台30上的晶片W上。前体气体的分子实体(形成前体气体的分子和/或原子)可以附着到晶片W的表面(例如，结合到在晶片W的表面上的位点)。当完成将前体气体供应到腔室20中时，可以将吹扫气体供应到腔室20中预定时间以吹扫腔室20的内部，以去除腔室20中剩余(例如，未附着在晶片W的表面)的前体气体。在完成腔室20内部的吹扫之后，可以将反应气体供应到腔室20中。来自第二气体供应源50b的反应气体可以通过第二气体供应管线52b经由喷头42被引入到腔室20中，并且喷头42可以将反应气体喷射到在衬底台30上的晶片W上。反应气体可以与附着在晶片W的表面的前体气体反应。因此，可以在晶片W上形成诸如氧化锆层(ZrO2)、氧化铪层(HfO2)等的原子层。原子层的材料可以是、和/或包括由前体气体和反应气体的组合(其可以是前体气体和/或反应气体的全部或部分分子)形成的分子(例如，化合物)。原子层(以及原子层形成的ALD层)的此类分子可以在本文所述的平滑步骤期间扩散。在形成原子层之后，可以将吹扫气体供应到腔室20中，以吹扫腔室20内部的剩余反应气体。
在示例实施例中，原子扩散器70可以向形成在晶片W上的ALD层的表面施加压力，以扩散位于ALD层的表面上的ALD层的原子和/或分子(分子实体)以平滑ALD层的表面。当ALD层形成在晶片W上时，该ALD层可能不会生长得平坦，并且具有不平坦的表面，并且因此，该ALD层的表面粗糙度会随着ALD层的生长而增加。原子扩散器70可以平滑ALD层的表面，以降低表面粗糙度。
一个原子扩散器70可以安装在腔室20中，以向形成在晶片W上的ALD层的表面施加压力。备选地，多个原子扩散器70可以安装在腔室20中。
例如，原子扩散器70可以包括表面谐振器、电磁波发生器、声学波发生器和离子注入器中的至少一种。表面谐振器可以向原子层的表面施加振动压力。在一些示例中，谐振器可以(直接或间接)连接到衬底台30，以通过使衬底台振动来向晶片W施加振动。电磁波发生器可以向原子层的表面施加辐射压力。离子注入器可以在原子层的表面上生成机械轰击。例如，电磁波发生器可以是激光器或射频(RF)源(例如，诸如空腔谐振器、介电谐振器等的RF谐振器)。激光器可以形成激光退火设备。表面谐振器和声学波发生器(例如，声波发生器)可以经由腔室20的大气(例如，气体)来提供振动(例如，声学波)。离子注入器可以是原子枪等。
气体供应器40可以将前体气体和反应气体交替地供应到腔室20中，以在晶片W上形成包括至少一层原子层的ALD层，并且原子扩散器70可以扩散位于ALD层的表面上的分子，以降低ALD层的表面的表面粗糙度。气体供应器40和原子扩散器70可以重复执行原子层沉积和表面平滑，直至ALD层具有期望厚度为止。应当理解，ALD层可以由多个依次形成的原子层(该原子层指代由将前体气体和反应气体引入腔室20的单个循环形成的层)形成。根据上下文，因此本文中所提及的ALD层可以指代最终形成的ALD层、或形成最终形成的ALD层的组分的中间产物(也构成ALD层)，附加原子层随后被添加至该中间产物。
因此，当电容器的介电层形成为如本文所述的ALD层时，由于具有低表面粗糙度的原子层堆叠以形成电容器的介电层，因此该电容器可以具有期望的特性(例如，高电容和低漏电流)。
在下文中，将描述使用图1的层沉积装置来沉积薄层(例如，ALD层)的方法。
图2是示出了根据示例实施例的用于沉积薄层的方法的流程图。图3是示出了图2的层沉积方法的时序图。图4A、图5A和图6A是示出了通过图2的层沉积方法而在衬底上形成的原子层的截面图。图4B、图5B和图6B是示出了图4A、图5A和图6A的部分“A”的放大截面图。
参考图1至图6B，首先，可以将晶片W装载到腔室20中(S10)。
在示例实施例中，腔室20可以是用于ALD工艺的腔室。晶片W可以是其上形成有诸如ALD层之类的薄层的物体。晶片W可以是衬底、或由例如半导体衬底晶片(例如，形成体衬底的硅晶片或锗晶片)制造。还可以在衬底上形成各种结构(未示出)以形成晶片W。
然后，可以交替地供应前体气体和反应气体以在晶片W上形成原子层D1(S20)，并且可以扩散位于原子层D1的表面上的分子以平滑原子层D1的表面(S30)。可以交替且重复执行步骤S20和步骤S30，以形成作为此类原子层的堆叠的ALD层至期望厚度(S40)。
在示例实施例中，在将前体气体和反应气体供应到腔室20中之前，可以将腔室20的内部减压至真空环境。例如，可以在5托尔的腔室压力下执行形成原子层D1的步骤。另外，腔室20的温度可以在360℃至500℃的范围内，但本发明不限于此。
如本文所述，可以通过喷头42将作为ALD层源气体的前体气体和反应气体供应到在腔室20中的衬底台30上的晶片W上。
如图3中所示，一个循环的原子层形成工艺可以包括前体气体供应步骤(T1)、吹扫步骤(T2)、反应气体供应步骤(T3)、吹扫步骤(T4)、表面平滑步骤(T5)和吹扫步骤(T6)。
具体地，在将晶片W装载到腔室20中之后，可以在时间T1期间将前体气体(例如，包含锆(Zr))供应到腔室20中，以在晶片W的表面上吸附(或附着)锆(Zr)。然后，可以在时间T2期间执行吹扫，以去除未吸附在腔室20中的晶片的表面上的前体气体。在一些示例中，当将前体气体供应到腔室20时，该前体气体可以与晶片W的材料(例如，前体所附着的上表面)反应。在此类示例中，可以执行吹扫，以去除未反应的气体和反应副产物两者。在这种情况下，可以使用诸如氩气或氮气之类的惰性气体作为吹扫气体。
然后，可以在时间T3期间将反应气体(例如，包含氧气(O2)或臭氧(O3))供应到腔室20中，以与吸附在晶片(W)的表面上的锆(Zr)反应以形成氧化锆(ZrO2)的原子层D1。然后，可以在时间T4期间进行吹扫，以去除未反应的气体和/或反应副产物。原子层D1可以形成为具有至/>的厚度。
然后，可以通过在时间T5期间向原子层D1的表面施加压力，以扩散位于表面上的分子(例如，将位于具有相对高曲率的表面的上部(例如，凸形形状的上部)处的分子)扩散到具有低曲率的位置(例如，在具有较平坦的凸起表面、平坦表面、凹陷表面的较低位置处的位置)，平滑原子层D1的表面。在一些示例中，平滑步骤(T5)可以平坦化原子层D1的表面。应当理解，本文所述的原子层D1的平滑可以对原子层D1(以及由原子层D1形成的ALD层)的表面执行，而不去除原子层D1/ALD层的部分(例如，未蚀刻和/或图案化原子层D1/ALD层)。原子层D1/ALD层的平滑可以降低原子层D1/ALD层的表面粗糙度(即，平滑前的原子层D1/ALD层的表面粗糙度大于平滑后的原子层D1/ALD层的表面粗糙度)。然后，可以在时间T6期间执行吹扫，以去除未反应的气体和/或反应副产物。
可以重复多次一个循环的原子层形成工艺，以形成具有期望厚度的包括原子层D1的堆叠的ALD层。ALD层的期望厚度可以在至/>的范围内。
如图4A和图4B中所示，在一个循环的原子层形成工艺中，当前体气体与反应气体反应以在晶片W上形成一层原子层D1时，该原子层D1可能生长得不平坦，并且可能具有不平整的表面S。
如图5A和图5B中所示，可以通过向原子层D1的表面施加压力P来平滑原子层D1的表面。球形表面上的原子/分子相对于平坦的参考表面的化学势μ可以由下面的等式(1)来表示。
在等式(1)中，μ为表面上的原子/分子的化学势，Ω为原子体积，γ为表面能(张力)，并且R为球面半径。
原子层D1中的分子的化学势可以受表面的曲率半径影响。从图5B中可以看出，在原子层的具有相对大曲率的凸起表面部分的上部上的分子(a1)的化学势大于在表面的具有相对低曲率(相对低曲率在这里包括(较平坦的凸起部分的)相对较小曲率、(平坦部分的)零曲率、以及(凹陷部分的)负曲率)的部分上的分子(a2)的化学势。在热力学上，凸起表面上的分子可以具有更高的化学势。原子扩散器70可以对在凸起表面上的具有较高化学势的分子a1施加等于或大于化学势(阈值)的压力，以将该分子a1扩散到处于相对低能量状态的低曲率表面。
如图6A和图6B中所示，可以通过表面平滑步骤来降低原子层D1的表面的表面粗糙度。
图7是示出了根据示例实施例的层沉积方法的时序图。除执行表面平滑步骤的顺序之外，层沉积方法可以与参考图3描述的层沉积方法相同或相似。因此，相同的附图标记将用于指代相同或相似的元件，并且可以省略关于上述元件的重复说明。
参考图7，可以仅在一些循环(其中每个循环形成单个原子层)中执行用于降低ALD层的表面的表面粗糙度的表面平滑步骤。可以在连续形成多层原子层之后执行表面平滑步骤。
在示例实施例中，可以在连续形成两层原子层之后、并且在形成任何后续原子层之前执行表面平滑步骤。该表面平滑步骤可以不在奇数循环的原子层形成工艺期间执行，并且可以在偶数循环的原子层形成工艺期间执行。备选地，表面平滑步骤可以在奇数循环的原子层形成工艺中执行，并且可以不在偶数循环的原子层形成工艺期间执行。然而，本发明不限于此，并且可以理解的是，例如，表面平滑步骤可以在每三个循环之后立即执行、或在连续形成四层原子层之后立即执行，或者可以在循环顺序内的一些其他预定位置(不需要间隔相同的循环数)中执行。
图8是示出了根据示例实施例的层沉积方法的时序图。除供应增压气体的附加步骤之外，层沉积方法可以与参考图7描述的层沉积方法相同或相似。因此，相同的附图标记将用于指代相同或相似的元件，并且可以省略关于上述元件的重复说明。
参考图8，层沉积方法还可以包括增加腔室20内部的压力(腔室环境的压力)以改善形成在衬底上的ALD层的特性的步骤。例如，增压气体可以是惰性气体、或不与形成在衬底上的ALD层反应的其他气体。供应增压气体可以构成用于平滑ALD层的表面的表面平滑步骤，如上文针对图3的实施例、和/或图7的实施例的表面平滑步骤所述。在图8的实施例中，表面平滑化步骤可以向ALD层的表面添加压力，而不是通过增加腔室20内部的腔室环境的压力(例如，通过本文所述的原子扩散器70添加的压力)。
在示例实施例中，可以以特定循环来将增压气体供应到腔室20中，以增加腔室20内部的压力，使得将压力施加到所形成的ALD层的表面。
例如，可以在连续形成两层原子层之后执行供应增压气体的步骤。供应增压气体的步骤可以不在奇数循环的原子层形成工艺期间执行，并且可以在偶数循环的原子层形成工艺期间执行。备选地，供应增压气体的步骤可以在奇数循环的原子层形成工艺中执行，并且不在偶数循环的原子层形成工艺期间执行。然而，本发明不限于此，并且应当理解，例如，可以在形成三层、或四层原子层之后立即执行供应增压气体的步骤。
备选地，可以在相关循环的其他地方执行供应增压气体的步骤，例如，在供应前体气体的步骤和供应反应气体的步骤之间、或在供应反应气体的步骤和表面平滑的步骤之间执行。在一些实例中，供应增压气体的步骤可以与供应前体气体的步骤、供应反应气体的步骤、以及表面平滑步骤中的一个或多个同时执行(例如，延长一个循环的T1到T6中的一个或多个时间)。在一些示例中，供应增压气体的步骤可以在表面平滑步骤之后执行。通过供应增压气体的步骤可以将腔室20的压力增加到1atm或更高。
在下文中，将描述使用图1的层沉积装置和图3的层沉积方法制造具有柱状形状的下电极的电容器的方法。应当理解，对图3的层沉积方法的修改/备选(例如，针对图7和图8所描述的)也适用于该方法。
图9至图15是示出了根据示例实施例的制造电容器的方法的截面图。
参考图9，可以在衬底100上形成包括孔106的模制层104。衬底100可以是基底半导体衬底(例如，体Si、体SiGe、体Ge等)、或另一种类型的基底衬底(例如，绝缘体上硅(SOI))，以提供其中和/或其上形成有下电路(例如，包括互连晶体管的逻辑电路)的晶体半导体层。孔106可以对应于要形成下电极的区域。
在形成模制层104之前，可以形成下结构102。下结构连同衬底100可以具有形成在其中的下电路、以及覆盖下电路的一个或多个层间绝缘层。下电路连同覆盖下电路的层间绝缘层可以包括晶体管、接触插塞和导线。
可以在模制层104上形成下电极层以填充孔106。可以平坦化下电极层，直至暴露模制层104的上表面为止，以在孔106中形成下电极110。
在示例实施例中，可以通过沉积工艺(例如，物理气相沉积(PVD)、化学气相沉积(CVD)和原子层沉积(ALD))来形成下电极层。此外，平坦化工艺可以是化学机械抛光工艺。在平坦化工艺之后，可以例如通过回蚀工艺去除模制层104。
在一些示例实施例中，可以在下结构102上形成下电极层，并且可以通过光刻工艺来图案化下电极层，以形成下电极110。在这种情况下，可以省略形成模制层的步骤。
参考图10至图14，可以在下电极110的侧壁和上表面、以及下结构102上形成具有均匀厚度的介电层120。
如图10中所示，可以去除模制层104以暴露柱状形状的下电极110的侧壁和上表面。然后，可以在下电极110的侧壁、上表面和下结构102上形成第一介电层120a。第一介电层120a可以包括具有低介电常数的金属氧化物(例如，选自HfO2、ZrO2、TiO2、TaO2和La2O3中的至少一种)。
在示例实施例中，在将其上形成有下电极110的衬底100装载到图1的腔室20中之后，第一介电层120a可以是单层原子层，并且可以通过根据本文其他地方描述的实施例的一个循环的原子层形成工艺来形成。一个循环的原子层形成工艺可以包括前体气体供应步骤T1、吹扫步骤T2、反应气体供应步骤T3、吹扫步骤T4、表面平滑步骤T5和吹扫步骤T6。可以通过一个循环的原子层形成工艺来将第一介电层120a形成为具有至/>的厚度。
在原子层形成的一个循环中，当前体气体和反应气体彼此反应以在衬底100上形成作为单层原子层的第一介电层120a时，该第一介电层120a可能不会生长得平坦，并且可能具有粗糙的表面。
如图11中所示，可以通过向第一介电层120a的表面施加压力P来平滑第一介电层120a的表面。如本文其他地方所述，原子扩散器70可以执行表面平滑步骤。原子扩散器70可以对在第一介电层120a的凸起表面上的具有高化学势的分子施加等于或大于化学势(阈值)的压力，使分子扩散到具有相对较低能量的相对较低曲率的表面(更平坦、平坦或凹陷的表面)。因此，可以通过该表面平滑步骤来降低第一介电层120a的表面的表面粗糙度。
如图12中所示，可以通过重复参考图10描述的原子层形成步骤来在第一介电层120a上形成第二介电层120b。
在原子层形成的一个循环期间，当前体气体和反应气体反应以在第一介电层120a上形成第二介电层120b时，该第二介电层120b可能不会生长得平坦，并且可能具有粗糙的表面。
如图13中所示，可以通过执行与参考图11描述的步骤类似的步骤向第二介电层120b的表面施加压力P来平滑第二介电层120b。原子扩散器70可以扩散位于第二介电层120b的表面上的分子，以降低第二介电层120b的表面的表面粗糙度。
如图14中所示，可以多次重复执行原子层形成工艺循环，以形成具有期望厚度的介电层120。介电层的期望厚度可以在至/>的范围内。介电层120是针对先前实施例描述的ALD层的示例，并且可以如针对那些实施例中的任何一个实施例所述那样来形成。
参考图15，可以在介电层120上形成上电极130。
在示例实施例中，上电极130可以由与下电极110相同的材料、或与下电极110的材料不同的材料形成。
例如，可以通过诸如物理气相沉积(PVD)、化学气相沉积(CVD)和原子层沉积(ALD)之类的沉积工艺来沉积上电极130。
在示例实施例中，在形成上电极130之后，可以执行热处理工艺。可以通过热处理工艺来对介电层120中包括的层进行附加地结晶。另外，尽管形成介电层120的原子层120i(i可以是a、b...)被描述为由相同的材料成分形成(并且由相同的前体气体和反应气体形成)，但介电层120可以由不同材料成分的层形成(每个不同的材料层由根据本文描述的实施例的一个或多个原子层形成)。
因此，由于堆叠具有低表面粗糙度的原子层以形成电容器的介电层120，因此电容器可以具有期望的特性(例如，高电容和低漏电流)。
上述层沉积装置和层沉积方法可以用于制造诸如逻辑器件或存储器件之类的半导体器件(例如，半导体芯片)。该半导体器件可以是逻辑器件(例如，中央处理单元(CPU)、主处理单元(MPU)、或应用处理器(AP)等)，可以是易失性存储器件(例如，动态随机存取存储器(DRAM)器件、高带宽存储器(HBM)器件)，或者可以是非易失性存储器件(例如，闪存器件、相变随机存取存储器(PRAM)器件、磁性随机存取存储器(MRAM)器件、电阻式随机存取存储器(ReRAM)器件等)。
前述内容是对示例实施例的说明，而不应被解释为对其的限制。尽管已经描述了一些示例实施例，然而本领域技术人员将容易理解，在不实质上脱离本发明的新颖教义和优点的前提下，可以在示例实施例中进行多种修改。因此，所有这种修改旨在被包括在如在权利要求中限定的示例实施例的范围内。

Claims (20)

1.一种制造半导体器件的方法，包括：
i)将衬底装载到腔室内的衬底台上；
ii)将前体气体和反应气体交替地供应到所述腔室中，以形成包括至少一层原子层的原子层沉积ALD层；
iii)通过向所述ALD层的表面施加压力，以将位于所述ALD层的表面的具有第一曲率的第一位置处的所述ALD层的分子扩散到所述ALD层的表面的具有低于所述第一曲率的第二曲率的第二位置，来平滑所述ALD层的表面；以及
iv)将所述前体气体和所述反应气体交替地供应到所述腔室中，以在平滑后的ALD层上形成至少一层另外的原子层。
2.根据权利要求1所述的方法，其中，平滑所述ALD层的表面包括：向所述ALD层的表面施加振动压力。
3.根据权利要求1所述的方法，其中，平滑所述ALD层的表面包括：向所述ALD层的表面施加辐射压力。
4.根据权利要求1所述的方法，其中，平滑所述ALD层的表面包括：轰击所述ALD层的表面。
5.根据权利要求1所述的方法，其中，所述ALD层的每层原子层具有至/>的厚度。
6.根据权利要求1所述的方法，还包括：
重复执行步骤ii)和iii)，直到所述ALD层具有预定厚度为止。
7.根据权利要求6所述的方法，其中，所述ALD层的预定厚度在至/>的范围内。
8.根据权利要求1所述的方法，其中，所述前体气体包括锆或铪。
9.根据权利要求1所述的方法，还包括：
将增压气体供应到所述腔室中，以增加所述腔室内部的压力。
10.根据权利要求9所述的方法，其中，通过所述增压气体增加后的所述腔室的压力为至少1atm。
11.一种制造原子层沉积ALD层的方法，包括：
i)将前体气体和反应气体交替地供应到腔室中，以形成至少一层原子层；
ii)扩散位于所述至少一层原子层的表面处的分子，以平滑所述至少一层原子层的表面；以及
iii)重复执行步骤i)和步骤ii)，以形成原子层的堆叠，所述原子层的堆叠形成期望厚度的所述ALD层。
12.根据权利要求11所述的方法，其中，扩散位于所述至少一层原子层的表面处的分子包括：向所述至少一层原子层的表面施加振动压力。
13.根据权利要求11所述的方法，其中，扩散位于所述至少一层原子层的表面处的分子包括：向所述至少一层原子层的表面施加辐射压力。
14.根据权利要求11所述的方法，其中，扩散位于所述至少一层原子层的表面处的分子包括：轰击所述至少一层原子层的表面。
15.根据权利要求11所述的方法，其中，所述ALD层的每层原子层具有至/>的厚度。
16.根据权利要求11所述的方法，其中，所述ALD层的期望厚度在至/>的范围内。
17.根据权利要求11所述的方法，其中，所述前体气体包括锆或铪。
18.根据权利要求11所述的方法，还包括：
在步骤i)之后，将增压气体供应到所述腔室中，以增加所述腔室内部的压力。
19.根据权利要求18所述的方法，其中，通过所述增压气体增加后的所述腔室的压力为至少1atm。
20.根据权利要求11所述的方法，其中，每层原子层由氧化锆或氧化铪形成。
CN202310713708.0A 2022-07-19 2023-06-15 层沉积方法和层沉积装置 Pending CN117418214A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220088812A KR20240011402A (ko) 2022-07-19 2022-07-19 박막 증착 방법 및 박막 증착 장치
KR10-2022-0088812 2022-07-19

Publications (1)

Publication Number Publication Date
CN117418214A true CN117418214A (zh) 2024-01-19

Family

ID=89525297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310713708.0A Pending CN117418214A (zh) 2022-07-19 2023-06-15 层沉积方法和层沉积装置

Country Status (4)

Country Link
US (1) US20240030024A1 (zh)
KR (1) KR20240011402A (zh)
CN (1) CN117418214A (zh)
TW (1) TW202405241A (zh)

Also Published As

Publication number Publication date
US20240030024A1 (en) 2024-01-25
KR20240011402A (ko) 2024-01-26
TW202405241A (zh) 2024-02-01

Similar Documents

Publication Publication Date Title
KR100622609B1 (ko) 박막 형성 방법
JP7076956B2 (ja) 半導体装置の製造方法及び半導体装置の製造設備
JP7422557B2 (ja) 基板処理方法および基板処理装置
JP6656082B2 (ja) 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
US20170125255A1 (en) Substrate processing system and substrate processing method
US20010029891A1 (en) Apparatus and method for forming ultra-thin film of semiconductor device
US9147737B2 (en) Semiconductor device and fabrication method
JP2024045236A (ja) プラズマ処理装置および基板処理装置
JP7474805B2 (ja) 遠隔プラズマによる酸化へのアルゴン添加
JP2013542580A (ja) サイクリック薄膜の蒸着方法
KR102018432B1 (ko) 성막 방법
WO2014148551A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
US20070224828A1 (en) Plasma etching method
KR20030043380A (ko) 반도체 소자의 캐패시터 제조방법
JP7565763B2 (ja) 基板処理方法および基板処理システム
TW202236388A (zh) 使用電漿調諧金屬氮化物膜性質的方法
JP2018166223A (ja) 処理方法
US20210327719A1 (en) Method for processing workpiece
US20210202233A1 (en) Substrate processing method and substrate processing apparatus
KR100518560B1 (ko) 원자층 증착법을 이용한 박막 형성방법
CN117418214A (zh) 层沉积方法和层沉积装置
JP7210647B2 (ja) 薄膜蒸着方法及びこれを用いた半導体素子の製造方法
US20070264770A1 (en) Capacitor forming method
US8367549B2 (en) Method of manufacturing semiconductor device
TWI837224B (zh) 減少字元線撓曲的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication