CN117411494A - 射频前端模组 - Google Patents

Abstract

本申请公开了一种射频前端模组，包括基板，以及设置在所述基板上的第一芯片和第二芯片，所述第一芯片包括功率放大模块；第二芯片包括第一电容、第二电容和第一巴伦，所述功率放大模块的第一输出端通过所述第一电容与所述第一巴伦的第一输入端连接，所述功率放大模块的第二输出端通过所述第二电容与所述第一巴伦的第二输入端连接；本实施例通过将将功率放大模块设置在第一芯片上，以及将第一电容、第二电容和第一巴伦设置在第二芯片上，不但可以保证射频前端模组的集成度和占用面积，还能提高射频前端模组的品质因数，进而优化射频前端模组的性能。

Description

射频前端模组

技术领域

本申请涉及射频技术领域，更具体地，涉及一种射频前端模组。

背景技术

在射频技术领域中，随着科技的发展，要求射频前端模组在保持性能的同时，成本需要做到极致。为了在有限的空间中实现复杂的功能，不但需要保证射频前端模组的集成度，还需要保证射频前端模组的整体性能(例如，输出效率、线性度、损耗等等)。现阶段的产品中，在兼顾集成度和成本以及性能的同时，还有很大的提升空间。

发明内容

本申请实施例提供一种射频前端模组，以解决射频前端模组中无法很好的兼顾集成度、性能以及成本的问题。

本申请实施例提供一种射频前端模组，包括：基板，以及设置在所述基板上的第一芯片和第二芯片，所述第一芯片包括功率放大模块；第二芯片包括第一电容、第二电容和第一巴伦，所述功率放大模块的第一输出端通过所述第一电容与所述第一巴伦的第一输入端连接，所述功率放大模块的第二输出端通过所述第二电容与所述第一巴伦的第二输入端连接。

进一步地，所述第二芯片为集成无源器件芯片。

进一步地，所述第一芯片包括第一焊盘和第二焊盘，所述第一焊盘与所述功率放大模块的第一输出端连接，所述第二焊盘与所述功率放大模块的第二输出端连接，所述第二芯片包括第三焊盘和第四焊盘，所述第三焊盘与所述第一电容连接，所述第四焊盘与所述第二电容连接，所述第一焊盘通过第一引线键合至所述第三焊盘，所述第二焊盘通过第二引线键合至所述第四焊盘。

进一步地，所述第一引线的数量范围为[3,6]，和/或，所述第二引线的数量范围为[3,6]。

进一步地，所述第一芯片包括第一焊盘和第二焊盘，所述第一焊盘与所述功率放大模块的第一输出端连接，所述第二焊盘与所述功率放大模块的第二输出端连接，所述第二芯片包括第三焊盘和第四焊盘，所述第三焊盘与所述第一电容连接，所述第四焊盘与所述第二电容连接，所述第一焊盘通过倒扣方式连接至所述第三焊盘，所述第二焊盘通过倒扣方式连接至所述第四焊盘。

进一步地，所述第一电容被配置为谐振所述第一引线的等效电感，所述第二电容被配置为谐振所述第二引线的等效电感。

进一步地，所述第一电容设置在所述第三焊盘和所述第一巴伦的第一输入端之间，所述第二电容设置在所述第四焊盘和所述第一巴伦的第二输入端之间。

进一步地，所述第二芯片包括第一金属层和第二金属层，所述第一电容包括设置在所述第一金属层的的第一金属板和设置在所述第二金属层的第二金属板，所述第一金属板和所述第二金属板相对设置；所述第二电容包括设置在所述第一金属层的的第三金属板和设置在所述第二金属层的第四金属板，所述第三金属板和所述第四金属板相对设置。

进一步地，所述第一巴伦包括相互耦合的第一绕组和第二绕组，所述第二芯片包括自下而上设置的第一金属层、第二金属层和第三金属层；

所述第一绕组的第一端与所述第一电容连接，所述第一绕组的第二端与所述第二电容连接，所述第一绕组设置在所述第二金属层；

所述第二绕组包括并联连接的第一次级线和第二次级线，所述第一次级线设置在所述第一金属层，所述第三次级线设置在所述第三金属层。

进一步地，所述射频前端模组还包括设置在所述基板上的第一供电电源端口和第二供电电源端口，所述第一供电电源端口通过第一供电电感连接至所述第一焊盘，所述第二供电电源端口通过第二供电电感连接至所述第二焊盘。

进一步地，所述射频前端模组还包括设置在所述第二芯片的供电电源端口、第一供电电感和第二供电电感，所述第一巴伦包括相互耦合的第一绕组和第二绕组，所述供电电源端口与所述第一绕组的中心抽头连接；所述第一供电电感的第一端与所述功率放大模块的第一输出端连接，所述第一供电电感的第二端与所述第一绕组的第一端连接，所述第二供电电感的第一端与所述功率放大模块的第二输出端连接，所述第二供电电感的第二端与所述第一绕组的第二端连接。

进一步地，所述功率放大模块包括第一功率放大单元和第二功率放大单元，所述第一功率放大单元被配置为放大第一射频信号，所述第二功率放大单元被配置为放大第二射频信号，其中，所述第一射频信号和所述第二射频信号为一对差分信号。

进一步地，所述射频前端模组的工作频段为大于等于3GHz。

进一步地，所述射频前端模组还包括与所述第一巴伦连接的至少一个无源器件，所述无源器件设置在所述第一芯片上，所述无源器件被配置为参与阻抗匹配。

本实施例中，射频前端模组包括基板，以及设置在所述基板上的第一芯片和第二芯片，所述第一芯片包括功率放大模块；第二芯片包括第一电容、第二电容和第一巴伦，所述功率放大模块的第一输出端通过所述第一电容与所述第一巴伦的第一输入端连接，所述功率放大模块的第二输出端通过所述第二电容与所述第一巴伦的第二输入端连接；本实施例通过将将功率放大模块设置在第一芯片上，以及将第一电容、第二电容和第一巴伦设置在第二芯片上，不但可以保证射频前端模组的集成度和占用面积，还能提高射频前端模组的品质因数(Q值)，进而优化射频前端模组的性能(例如，输出效率、线性度、损耗等等)和降低射频前端模组的设计成本。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请的射频前端模组的一种结构示意图。

图2是本申请的射频前端模组的另一种结构示意图。

图3是本申请的射频前端模组的另一种结构示意图。

图4是本申请的射频前端模组的另一种结构示意图。

图5是本申请的射频前端模组的另一种结构示意图

图6是本申请的射频前端模组的另一种结构示意图

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图1，本申请第一实施例提供了一种射频前端模组，射频前端模组0是一种将射频开关、低噪声放大器、滤波器、双工器、功率放大器等两种或者两种以上的分立器件集成为一个独立模组的元件，从而提高集成度和硬件性能，并使体积小型化。具体地，射频前端模组可以应用于智能手机、平板电脑、智能手表等通信设备。

本申请提供了一种射频前端模组,参照下图1和图2所示，包括，基板100，以及设置在所述基板100上的第一芯片10和第二芯片20，所述第一芯片10包括功率放大模块101；第二芯片20包括第一电容C1、第二电容C2和第一巴伦201，所述功率放大模块101的第一输出端通过所述第一电容C1与所述第一巴伦201的第一输入端连接，所述功率放大模块101的第二输出端通过所述第二电容C1与所述第一巴伦201的第二输入端连接。

其中，所述第一芯片10可以为基于GaAs(砷化镓)工艺制造的，也可以为基于CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体))工艺制造的等。所述第二芯片20可以为基于IPD(Integrated Passive Devices)工艺制造的，可以为基于GaAs(砷化镓)工艺制造的等。本实施例不对所述第一芯片10和第二芯片20的工艺制造方式做具体限定。

在至少一个实施例中，所述第一芯片10和所述第二芯片20可以采用倒扣的方式或者打线的方式设置在所述基板上。所述第一芯片10包括功率放大模块101；所述功率放大模块101可以是由至少一个功率放大管构成的功率放大电路。例如，功率放大管可以为双极结型三极管、金属-氧化物半导体场效应晶体管等任意类似的晶体管。功率放大电路可以为差分功率放大电路、多尔蒂功率放大电路或者平衡性(balanced)功率放大电路等任意类型的放大电路。

在至少一个实施例中，所述第二芯片20包括第一电容C1、第二电容C2和第一巴伦201。其中，所述第一电容C1为连接在所述所述功率放大模块的第一输出端和所第第一巴伦的第一输入端之间的电容，所述第二电容C2为连接在所述功率放大模块的第二输出端和所述第一巴伦的第二输入端之间的电容。所述第一电容C1和所述第二电容C2可以阻隔直流信号，避免直流信号影响射频前端模组的功率输出效率。在本实施例中，所述第一电容C1和所述第二电容的电容值较大。例如，所述第一电容C1和所述第二电容的电容值均大于10pF。所述第一巴伦包括相互耦合的第一绕组和第二绕组，所述第一巴伦被配置为对经过所述功率放大模块放大后的所述第一射频放大信号和第二射频放大信号进行转换合成。本实施例中，为了实现更大的阻抗转换比，所述第二绕组和第一绕组的匝数比大于等于2：1。在实际应用过程中可根据实际需要灵活调整所述第二绕组和所述第一绕组的匝数比。

在至少一个实施例中，通过将功率放大模块设置在第一芯片上，以及将第一电容C1、第二电容C2和第一巴伦设置在第二芯片上；相比较于相关技术中将功率放大模块、第一电容和第二电容集成在同一芯片上，以及将第一巴伦设置在基板上，本实施例中的射频前端模组可减小功率放大模块所在芯片的占用面积和提高射频前端模组的品质因数(Q值)。另外，由于表面贴装元器件(Surface Mounted Devices)式的电容的寄生很大，因此，相比于采用表面贴装元器件(Surface Mounted Devices)的方式将所述第一电容和第二电容设置在基板上，以及将第一巴伦绕设在基板上；本实施例通过将第一电容、第二电容和第一巴伦集成在第二芯片上，从而可在保证射频前端模组的集成度的同时，提高射频前端模组的品质因数(Q值)，进而可提高射频前端模组的性能和降低射频前端模组的成本。

在本实施例中，射频前端模组包括基板，以及设置在所述基板上的第一芯片和第二芯片，所述第一芯片包括功率放大模块；第二芯片包括第一电容、第二电容和第一巴伦，所述功率放大模块的第一输出端通过所述第一电容与所述第一巴伦的第一输入端连接，所述功率放大模块的第二输出端通过所述第二电容与所述第一巴伦的第二输入端连接；本实施例通过将将功率放大模块设置在第一芯片上，以及将第一电容、第二电容和第一巴伦设置在第二芯片上，不但可以保证射频前端模组的集成度和占用面积，还能提高射频前端模组的品质因数(Q值)，进而优化射频前端模组的性能(例如，输出效率、线性度、损耗等等)和降低射频前端模组的设计成本。

在一具体实施例中，所述射频前端模组还包括与所述第一巴伦连接的至少一个无源器件，所述无源器件设置在所述第一芯片上，所述无源器件被配置为参与阻抗匹配。

其中，所述无源器件可以为与所述第一巴伦的输入端连接的电容、电感或电阻，或者连接在所述第一巴伦的初级绕组或者次级绕组上的电容、电感或电阻，或是与所述第一巴伦的输出端连接的电容、电感或电阻。所述电容、电感或电阻的任意一个或任意组合可实现阻抗、滤波、谐波抑制或者功率检测等功能。例如：所述无源器件包括与所述第一巴伦的输出端连接的LC并联电路，所述LC并联电路包括并联连接的电容和电感，所述LC并联电路与所述第一巴伦共同参与阻抗匹配。

在至少一个实施例中，所述无源器件可以是集成无源器件(IPD)，集成无源器件(IPD)可具有高性能无源器件的特性，高性能无源器件具有实现各种功能(包括阻抗、滤波、谐波抑制或者功率检测)的灵活性，从而可进一步改善的功率输出效率。

本实施例中，所述射频前端模组还包括与所述第一巴伦连接的至少一个无源器件，所述无源器件设置在所述第一芯片上，所述无源器件被配置为参与阻抗匹配；通过将与所述第一巴伦连接无源器件均集成在第一芯片上，可进一步优化射频前端模组的品质因数(Q值)和提高功率输出效率以及降低射频前端模组的设计成本。

在一具体实施例中，所述第二芯片为集成无源器件芯片。

在至少一个实施例中，所述第二芯片为集成无源器件(IPD)芯片。也即所述第二芯片20为基于IPD(Integrated Passive Devices)工艺制造的，所述第一电容、第二电容和第一巴伦均采用IPD(Integrated Passive Devices)工艺制造设置在所述第二芯片；从而进一步优化射频前端模组的品质因数(Q值)和提高功率输出效率。另外，由于第一电容和第二电容均采用集成无源器件(IPD)的方式设置在所述第二芯片上，因此，可根据集成无源器件(IPD)的工艺来调整第一电容和第二电容的面积，进而实现所述第一电容和第二电容的灵活布局。

在一具体实施例中，所述第一芯片10包括第一焊盘102和第二焊盘103，所述第一焊盘102与所述功率放大模块101的第一输出端连接，所述第二焊盘103与所述功率放大模块101的第二输出端连接，所述第二芯片20包括第三焊盘202和第四焊盘203，所述第三焊盘202与所述第一电容C1连接，所述第四焊与所述第二电容C2连接，所述第一焊盘102通过第一引线键合至所述第三焊盘202，所述第二焊盘103通过第二引线键合至所述第四焊盘203。

在至少一个实施例中，所述第一芯片10上的焊盘通过键合线的方式连接至所述第二芯片20的相应焊盘上。具体地，所述第一芯片10表面具有多个焊盘，例如，包括分别与功率放大模块的第一输出端和第二输出端连接的所述第一焊盘102和第二焊盘103；所述第二芯片20表面具有多个焊盘。例如，包括分别与所述第一电容和所述第二电容连接的第三焊盘202和第四焊盘203。所述第一焊盘102通过第一引线键合至所述第三焊盘202，所述第二焊盘103通过第二引线键合至所述第四焊盘203。所述第一引线产生的寄生电感与所述第一电容相互谐振，所述第二引线产生的寄生电感与所述第二电容相互谐振，进而可减小所述第一引线的寄生电感和所述第二引线的寄生电感所带来的损耗和提高提高功率输出效率。

在一具体实施例中，所述第一引线的数量范围为[3,6]，和/或，所述第二引线的数量范围为[3,6]。

在至少一个实施例中，所述第一引线的数量范围越多，所述第一引线所等效的寄生电感量越小，但其占用面积越大，同样地，第二引线的数量范围越多，所述第二引线所等效的寄生感电量越小，但其占用面积越大。本实施例通过限定所述第一引线的数量范围为[3,6]，和/或，所述第二引线的数量范围为[3,6]。例如：所述第一引线的数量可以为3根、4根、5根或6根等，所述第二引线的数量也可以为3根、4根、5根或6根等，从而可以在保证占用面积不易过大的同时，减小所述第一引线和所述第二引线所等效的寄生电感。

在一具体实施例中，所述第一芯片10包括第一焊盘102和第二焊盘103，所述第一焊盘102与所述功率放大模块101的第一输出端连接，所述第二焊盘102与所述功率放大模块101的第二输出端连接，所述第二芯片20包括第三焊盘202和第四焊盘203，所述第三焊盘202与所述第一电容C1连接，所述第四焊盘203与所述第二电容C2连接，所述第一焊盘102通过倒扣方式连接至所述第三焊盘202，所述第二焊盘103通过倒扣方式连接至所述第四焊盘203。

在至少一个实施例中，所述第一芯片10上的焊盘通过倒扣的方式连接至所述第二芯片20的相应焊盘上。具体地，所述第一芯片10表面具有多个焊盘，例如，包括分别与功率放大模块的第一输出端和第二输出端连接的所述第一焊盘102和第二焊盘103；所述第二芯片20表面具有多个焊盘。例如，包括分别与所述第一电容和所述第二电容连接的第三焊盘202和第四焊盘203。所述第一焊盘102通过倒扣的方式至所述第三焊盘202，所述第二焊盘103通过倒扣的方式至所述第四焊盘203。所述第一引线产生的寄生电感与所述第一电容相互谐振，所述第二引线产生的寄生电感与所述第二电容相互谐振，进而可避免所述第一引线的寄生电感和所述第二引线的寄生电感所带来的损耗和提高提高功率输出效率。另外，所述第一芯片和所述第二芯片采用倒扣的方式连接，还能减少后期的封装成本，以及减小第一引线和所述第二引线的寄生电感，使得在与所述第一电容和所述第二电容实现谐振的同时，更好地优化射频前端模组的带宽性能。

在一具体实施例中，所述第一电容被配置为谐振所述第一引线的等效电感，所述第二电容被配置为谐振所述第二引线的等效电感。

在至少一个实施例中，所述第一电容被配置为谐振所述第一引线的等效电感，所述第二电容被配置为谐振所述第二引线的等效电感；从而减小所述第一引线的寄生电感和所述第二引线的寄生电感所带来的损耗。具体地，基于其中，所述f0为射频信号的中心频点，L为第一引线或第二引线的等效电感，C为第一电容或第二电容的电容值，由此可知，在射频信号的中心频点f0不变的情况下，第一引线的等效电感的电感量越大，第一电容的电容值越小。第二引线的等效电感的电感量越大，第二电容的电容值越小。而本实施例中，为了保证所述射频前端模组的带宽性能，所述第一电容和第二电容均为电容值较大的电容，因此，所述第一引线和所述第二引线的等效电感的电感量应尽量小；以优化射频前端模组的性能(例如，输出效率、线性度、损耗等等)。

在一具体实施例中，所述第一电容设置在所述第三焊盘和所述第一巴伦的第一输入端之间，所述第二电容设置在所述第四焊盘和所述第一巴伦的第二输入端之间。

在至少一个实施例中，通过将所述第一电容和第二电容设置第二芯片上，且将所述第一电容设置在所述第二芯片的第三焊盘和所述第一巴伦的第一输入端之间，以及将所述第二电容设置在所述第二芯片的第四焊盘和所述第一巴伦的第二输入端之间，从而在保证射频前端模组的集成度的同时，还可以进一步提高射频前端模组的品质因数(Q值)。

在一具体实施例中，所述第二芯片包括第一金属层和第二金属层，所述第一电容包括设置在第一金属层的的第一金属板和设置在第二金属层的第二金属板，所述第一金属板和所述第二金属板相对设置；所述第二电容包括设置在第一金属层的的第三金属板和设置在第二金属层的第四金属板，所述第三金属板和所述第四金属板相对设置。

在至少一个实施例中，所述第二芯片包括至少两层金属层。其中，当所述第二芯片包括多层金属层时，第一金属层和第二金属层可以为所述第二芯片中的任意两层金属层。其中，第一电容包括设置在所述第一金属层的第一金属板和设置在所述第二金属层的第二金属板。其中，所述第一金属板和所述第二金属板相对设置形成平行板电容器。第一电容的第一端位于第一金属板，第一电容的第二端位于第二金属板。其中，第二电容包括设置在所述第一金属层的第三金属板和设置在所述第二金属层的第四金属板。其中，所述第三金属板和所述第四金属板相对设置形成平行板电容器。第二电容的第一端位于第三金属板，第二电容的第二端位于第四金属板。本实施例中设置在所述第二芯片上的所述第一电容和所述第二电容均为叠层电容，其具有体积小的优势，因此，当所述第一电容和所述第二电容设置在所述第二芯片时，不会占用过多的芯片面积，使得第二芯片上的元器件在进行布局时能够更加合理。

在至少一个实施例中，由于第二芯片为集成无源器件芯片(IPD),因此，所述第二芯片中不同金属层之间的间距往往不同。本实施例中的第一金属层和第二金属层为第二芯片中间距较小的两层金属层，从而可以保证第一电容和第二电容在有限的面积内实现较大电容值。

在一具体实施例中，参照下图3和图4所示，所述第一巴伦201包括相互耦合的第一绕组S1和第二绕组；所述第二芯片包括自下而上设置的第一金属层、第二金属层和第三金属层；所述第一绕组S1的第一端与所述第一电容连接，所述第一绕组S1的第二端与所述第二电容连接，所述第一绕组S1设置在第二金属层；所述第二绕组包括并联连接的第一次级线S21和第二次级线S22，所述第一次级线设置在第一金属层，所述第二次级线设置在第三金属层。

在至少一个实施例中，由于第一巴伦设置在第二芯片上，且第二芯片的面积有限，因此通过将所述第二绕组分别并联连接的第一次级线S21和第二次级线S22，第一次级线S21和第二次级线S22分别设置在第一金属层和第三金属层，且第一次级线S21和第二次级线S22分别与设置在第二金属层的第一绕组S1耦合，也即第一次级线S21与第一绕组S1在纵方向上的投影至少部分重叠，所述第二次级线S22与第一绕组S1在纵方向上的投影至少部分重叠，从而不但可以在有限的面积内保证所述第一巴伦的耦合度，且还能实现较大的阻抗转换比。

在一具体实施例中，参照下图1至图6所示，射频前端模组还包括设置在所述基板100上的第一供电电源端口VCC1，所述第一供电电源端口VCC1通过第一供电电感L1连接至所述第一焊盘102，所述第二供电电源端口VCC2通过第二供电电感L2连接至所述第二焊盘103。

在至少一个实施例中，所述第一供电电源端口VCC1和所述第二供电电源端口VCC2可以为同一个供电电源端口，也可以为不同的两个供电电源端口。第一供电电源端口VCC1输出的供电电压通过所述第一供电电感L1传输至所述功率放大模块的功率放大电路中，所述第二供电电源端口VCC1输出的供电电压通过所述第二供电电感L2传输至所述功率放大模块的功率放大电路中，以给所述功率放大模块中的功率放大电路供电，保证电路的正常工作。

在本实施例中，由于第一电容、第二电容与所述功率放大模块设置在不同的两个芯片上，因此，可将第一供电电感L1和所述第二供电电感L2绕设在基板上，且直接通过所述第一芯片的第一焊盘102和第二焊盘103与所述功率放大模块连接，从而不但可以进一步减小所述功率放大模块所在的第一芯片的面积，且可以减小第一供电电感L1和所述第二供电电感L2在所述基板上的冗余绕设，从而使得各个元器件和芯片在基板上布局能够更加合理和灵活。

在一具体实施例中，参照下图1至图6所示，所述射频前端模组还包括设置在所述第二芯片的供电电源端口VCC、第一供电电感L1和第二供电电感L2，所述第一巴伦包括相互耦合的第一绕组和第二绕组，所述供电电源端口与所述第一绕组的中心抽头连接；所述第一供电电感L1的第一端与所述功率放大模块的第一输出端连接，所述第一供电电感L1的第二端与所述第一绕组的第一端连接，所述第二供电电感L2的第一端与所述功率放大模块的第二输出端连接，所述第二供电电感L2的第二端与所述第一绕组的第二端连接。

在至少一个实施例中，通过将供电电源端口设置在所述第二芯片上，且与所述所述第一绕组的中心抽头连接，从而可以利用所述第一绕组的线圈作为部分供电电感使用，以减小供电电感的占用面积。然而，由于本实施例在所述功率放大模块的第一输出端和第一巴伦的第一输入端之间设置有第一电容，以及在所述功率放大模块的第二输出端和第一巴伦的第二输入端之间设置有第二电容，利用所述第一电容和所述第二电容的隔直作用，可避免所述功率放大模块和所述第一巴伦之间传输交流信号而不传输直流信号。但是，从供电电源端口接收的供电信号则无法通过所述第一电容和所述第二电容所在的支路传输至所述功率放大模块。因此，本实施例通过在所述第一绕组的第一端和所述功率放大模块的第一输出端之间接入第一供电电感，以及在所述第一绕组的第二端和所述功率放大模块的第二输出端之间接入第二供电电感，第一供电电感和第二供电电感用于将供电电源端口的供电信号传输至所述功率放大模块，从而保证推功率放大模块的正常工作。

在至少一个实施例中，所述第一供电电感和第二供电电感可以采用集成无源器件(IPD)的方式设置在所述第二芯片上，以进一步优化射频前端模组的品质因数(Q值)和提高功率输出效率。

在本实施例中，所述射频前端模组还包括设置在所述第二芯片的供电电源端口、第一供电电感和第二供电电感，所述第一巴伦包括相互耦合的第一绕组和第二绕组，所述供电电源端口与所述第一绕组的中心抽头连接；所述第一供电电感的第一端与所述功率放大模块的第一输出端连接，所述第一供电电感的第二端与所述第一绕组的第一端连接，所述第二供电电感的第一端与所述功率放大模块的第二输出端连接，所述第二供电电感的第二端与所述第一绕组的第二端连接；通过采用并联设置在所述功率放大模块的第一输出端和第一绕组的第一端之间的第一电容和第一供电电感分别传输交流信号和直流信号，以及并联设置在所述功率放大模块的第二输出端和第一绕组的第二端之间的第二电容和第二供电电感分别传输交流信号和直流信号，从而可以优化射频前端模组的品质因数(Q值)以及有助于减小寄生电感的影响，进而提高射频前端模组的输出功率和功率转换效率。

在一具体实施例中，参照下图5和图6所示，所述功率放大模块包括第一功率放大单元1011和第二功率放大单元1012，所述第一功率放大单元1011被配置为放大第一射频信号，所述第二功率放大单元1012被配置为放大第二射频信号，其中，所述第一射频信号和所述第二射频信号为一对差分信号。

在至少一个实施例中，所述功率放大模块为差分放大模块。第一射频信号经过第一功率放大单元进行放大处理，第二射频信号经过第二功率放大单元进行放大处理，其中，所述第一射频信号和所述第二射频信号为一对相位相差180度的差分信号，放大后的第一射频信号和放大后的第二射频信号再传输至第一巴伦中进行转换合成输出。

在一具体实施例中，所述射频前端模组的工作频段为大于等于3GHz。

在至少一个实施例中，由于本实施例中第一电容C1和所述第二电容C2的作用分别是用于谐振所述第一引线的等效电感和所述第二引线的等效电感，因此，若所述射频前端模组的工作频段太低会导致第一电容的电容值和第二电容的电容值需过大，进而导致第一电容和第二电容的占用面积过大和性能较差，因此，本实施例中的所述射频前端模组更适用于高频段的射频信号的传输。具体地，所述射频前端模组的工作频段为大于等于3GHz。

在本申请说明书中，如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一组件。说明书及权利要求并不以名称的差异作为区分组件的方式，而是以组件在功能上的差异作为区分的准则。如在通篇说明书及权利要求当中所提及的“包括”为一开放式用语，故应解释成“包含但不限定于”；“大致”是指本领域技术人员能够在一定误差范围内解决技术问题，基本达到技术效果。

在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“里”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请而简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请中，除非另有明确的规定或限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解。例如，可以是固定连接，也可以是可拆卸连接，或一体连接；可以是机械连接，也可以是电连接；可以是直接连接，也可以通过中间媒介间接相连，也可以是两个元件内部的连通，也可以是仅为表面接触。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不驱使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (14)

1.一种射频前端模组，其特征在于，包括：

基板，以及设置在所述基板上的第一芯片和第二芯片，所述第一芯片包括功率放大模块；第二芯片包括第一电容、第二电容和第一巴伦，所述功率放大模块的第一输出端通过所述第一电容与所述第一巴伦的第一输入端连接，所述功率放大模块的第二输出端通过所述第二电容与所述第一巴伦的第二输入端连接。

2.如权利要求1所述的射频前端模组，其特征在于，所述第二芯片为集成无源器件芯片。

3.如权利要求1所述的射频前端模组，其特征在于，所述第一芯片包括第一焊盘和第二焊盘，所述第一焊盘与所述功率放大模块的第一输出端连接，所述第二焊盘与所述功率放大模块的第二输出端连接，所述第二芯片包括第三焊盘和第四焊盘，所述第三焊盘与所述第一电容连接，所述第四焊盘与所述第二电容连接，所述第一焊盘通过第一引线键合至所述第三焊盘，所述第二焊盘通过第二引线键合至所述第四焊盘。

4.如权利要求3所述的射频前端模组，其特征在于，所述第一引线的数量范围为[3,6]，和/或，所述第二引线的数量范围为[3,6]。

5.如权利要求1所述的射频前端模组，其特征在于，所述第一芯片包括第一焊盘和第二焊盘，所述第一焊盘与所述功率放大模块的第一输出端连接，所述第二焊盘与所述功率放大模块的第二输出端连接，所述第二芯片包括第三焊盘和第四焊盘，所述第三焊盘与所述第一电容连接，所述第四焊盘与所述第二电容连接，所述第一焊盘通过倒扣方式连接至所述第三焊盘，所述第二焊盘通过倒扣方式连接至所述第四焊盘。

6.如权利要求1所述的射频前端模组，其特征在于，所述第一电容被配置为谐振所述第一引线的等效电感，所述第二电容被配置为谐振所述第二引线的等效电感。

7.如权利要求3或5所述射频前端模组，其特征在于，所述第一电容设置在所述第三焊盘和所述第一巴伦的第一输入端之间，所述第二电容设置在所述第四焊盘和所述第一巴伦的第二输入端之间。

8.如权利要求1所述射频前端模组，其特征在于，所述第二芯片包括第一金属层和第二金属层，所述第一电容包括设置在所述第一金属层的的第一金属板和设置在所述第二金属层的第二金属板，所述第一金属板和所述第二金属板相对设置；所述第二电容包括设置在所述第一金属层的的第三金属板和设置在所述第二金属层的第四金属板，所述第三金属板和所述第四金属板相对设置。

9.如权利要求1所述射频前端模组，其特征在于，

所述第一巴伦包括相互耦合的第一绕组和第二绕组，所述第二芯片包括自下而上设置的第一金属层、第二金属层和第三金属层；

所述第一绕组的第一端与所述第一电容连接，所述第一绕组的第二端与所述第二电容连接，所述第一绕组设置在所述第二金属层；

所述第二绕组包括并联连接的第一次级线和第二次级线，所述第一次级线设置在所述第一金属层，所述第三次级线设置在所述第三金属层。

10.如权利要求1所述的射频前端模组，其特征在于，所述射频前端模组还包括设置在所述基板上的第一供电电源端口和第二供电电源端口，所述第一供电电源端口通过第一供电电感连接至所述第一焊盘，所述第二供电电源端口通过第二供电电感连接至所述第二焊盘。

11.如权利要求1所述的射频前端模组，其特征在于，所述射频前端模组还包括设置在所述第二芯片的供电电源端口、第一供电电感和第二供电电感，所述第一巴伦包括相互耦合的第一绕组和第二绕组，所述供电电源端口与所述第一绕组的中心抽头连接；所述第一供电电感的第一端与所述功率放大模块的第一输出端连接，所述第一供电电感的第二端与所述第一绕组的第一端连接，所述第二供电电感的第一端与所述功率放大模块的第二输出端连接，所述第二供电电感的第二端与所述第一绕组的第二端连接。

12.如权利要求1所述的射频前端模组，其特征在于，所述功率放大模块包括第一功率放大单元和第二功率放大单元，所述第一功率放大单元被配置为放大第一射频信号，所述第二功率放大单元被配置为放大第二射频信号，其中，所述第一射频信号和所述第二射频信号为一对差分信号。

13.如权利要求1所述的射频前端模组，其特征在于，所述射频前端模组的工作频段为大于等于3GHz。

14.如权利要求1所述的射频前端模组，其特征在于，所述射频前端模组还包括与所述第一巴伦连接的至少一个无源器件，所述无源器件设置在所述第一芯片上，所述无源器件被配置为参与阻抗匹配。