CN117408208A - 一种传输门电路的版图结构 - Google Patents

Abstract

本发明提供了一种传输门电路的版图结构，本发明的对构成传输门的pmos管与nmos管由上下对齐排列改为沿第一方向左右对齐排列，避免了Gate(EN/EP)控制信号布线与IN/OUT传输信号布线的交叠，消除了控制信号与传输信号因交叠而产生的寄生电容。对于多个传输门共存的情况，本发明只需将相邻的nmos管或pmos管沿第一方向拼在一起，相应的电源线与地线沿第一方向延长，相应的控制信号布线与传输信号布线在与第一方向相交的第二方向上增加相应的数量即可。另外，还可以根据传输门的多少以及节省电路版图面积的考虑，将所有pmos管放在一起，所有nmos管放在一起，mos管的具体顺序，可以根据需求做出调整，因此本发明的传输门电路的版图其设计灵活，适用性强。

Description

一种传输门电路的版图结构

技术领域

本发明涉及集成电路技术领域，具体涉及版图设计领域，更具体地涉及一种传输门电路的版图结构。

背景技术

在模拟集成电路设计中，除了电路的设计和仿真之外，版图设计也是很重要的内容。通过版图设计可以建立电路设计和芯片之间的联系，版图可以具体表现出电路设计，按照版图设计结合工艺流程实现芯片制造。

CMOS传输门是一种用于信号传输的可控开关电路，通过EN/EP信号对pmos管与nmos管栅极的控制，实现IN/OUT两端信号的传输。现有技术中，COMS传输门的版图设计中，通常将pmos并排设置在第一排，nmos并排设置在在第二排，并且pmos与nmos纵向对齐放置。

在特定应用情况下，EN/EP控制信号为时钟信号(CLK)，而IN/OUT传输信号为模拟信号(ANA)，模拟信号很容易受到时钟信号的干扰，所以要做信号分离，最大可能地降低二者之间的寄生电容。

目前，为降低EN/EP控制信号与IN/OUT传输信号之间的寄生电容，布线通道选择两侧分离的方案，例如：上方为控制信号通道，下方为传输信号通道；但因传输门的特殊结构，这种做法必然会使EN/EP信号的多晶硅连接线与IN或OUT信号的金属连接线产生交叠，造成相互之间的寄生电容；对于高性能模拟芯片来讲，这种寄生电容对电路性能指标影响很大。

发明内容

鉴于现有技术中传输门电路的版图设计方面存在的上述缺陷，本发明提供一种传输门电路的版图及其设计方法，以解决上述一个或多个问题。

为了达到上述目的，第一方面本发明提供一种传输门电路的版图结构，其包括：

MOS管阵列，包括至少一个P型MOS管和至少一个N型MOS管，所述P型MOS管和所述N型MOS管在第一方向上并排排列；

至少一组控制信号布线，沿第一方向延伸，并在第二方向上分布在所述MOS管阵列的第一侧，所述第二方向与所述第一方向相交，以及

至少一组传输信号布线，沿第一方向延伸，并在第二方向上分布在所述MOS管阵列的第二侧；

所述P型MOS管和所述N型MOS管的栅极通过相应的布线连接至所述控制信号布线，所述P型MOS管的源/漏极和所述N型MOS管的源/漏极通过相应的布线连接至所述传输信号布线。

可选地，所述传输门电路中的一个传输门包括一个P型MOS管和一个N型MOS管，一组所述控制信号布线包括两条控制信号线，一组所述传输信号布线包括两条传输信号布线，一个所述传输门中的所述P型MOS管和所述N型MOS管的源极连接至相同的传输信号布线，漏极连接至相同的传输信号布线。

可选地，所述版图结构，还包括：

第一电压布线，沿所述第一方向延伸，并在所述第二方向上分布在所述MOS管阵列的第一侧，以及

第二电压布线，沿所述第一方向延伸，并在所述第二方向上分布在所述MOS管阵列的第二侧，

所述P型MOS管的背栅端通过接触孔连接至所述第一电压布线，所述N型MOS管的背栅端通过接触孔连接至所述第二电压布线，其中，所述第一电压布线上的第一电压大于所述第二电压布线上的第二电压。

可选地，所述版图结构包括：

第一金属层，沿所述第一方向延伸，并且在所述第二方向上分布在所述MOS管阵列的两侧，所述第一金属层包括：在所述MOS管阵列的一侧间隔分布的所述第一电压布线及所述至少一组所述控制信号布线，在所述MOS管阵列的另一侧间隔分布的所述第二电压布线及所述至少一组所述传输信号布线，

第二金属层，在所述第二方向上延伸，在第三方向上位于所述第一金属层的上方，在所述第二方向上，所述第二金属层将所述P型MOS管的源/漏极和所述N型MOS管的源/漏极连接到所述传输信号布线；

栅极连接线，将所述P型MOS管和所述N型MOS管的栅极连接到所述控制信号布线；

其中，所述第三方向垂直于所述第一方向和所述第二方向限定的平面，一个所述传输门对应一组所述传输信号布线及一组所述控制信号布线。

可选地，所述版图结构包括：

第一金属层，沿所述第一方向延伸，并且在第二方向上分布在所述MOS管阵列的两侧，所述第一金属层包括位于在所述MOS管阵列的一侧的所述第一电压布线及在位于所述MOS管阵列的另一侧的所述第二电压布线；

第二金属层，在所述第二方向上延伸，并且在第三方向上位于所述第一金属层的上方；

第三金属层，在所述第一方向上延伸，并且在所述第三方向上位于所述第二金属层和所述第一金属层之间，所述第三金属层包括所述至少一组控制信号布线及所述至少一组传输信号布线，至少一组控制信号布线间隔分布在所述第一电压线一侧，至少一组传输信号布线间隔分布在所述第二电压线一侧，所述第二金属层将所述P型MOS管的源/漏极和所述N型MOS管的源/漏极连接到所述传输信号布线；

第四金属层，在所述第二方向上延伸，并且在第三方向上位于所述第一金属层和所述第三金属层之间，所述第四金属层将所述P型MOS管和所述N型MOS管的栅极连接到所述控制信号布线；

其中，所述第三方向垂直于所述第一方向和所述第二方向限定的平面，一个所述传输门对应一组所述传输信号布线及一组所述控制信号布线。

可选地，所述栅极连接线为多晶硅连接层，并且在所述第三方向上，所述栅极连接线位于所述第一金属层的下方。

可选地，所述栅极连接线包括一体形成的栅极部分和连接部分，所述栅极部分位于所述漏源区的中间，所述连接部分从所述栅极部分延伸至所述控制信号布线。

可选地，每组所述控制信号布线包括第一控制信号布线和第二控制信号布线，所述P型MOS管的栅极连接到所述第一控制信号布线，所述N型MOS管的栅极连接到所述第二控制信号布线，其中，所述第一控制信号布线与所述第二控制信号布线上的信号互补。

可选地，每组所述传输信号布线包括输入信号布线和输出信号布线，所述P型MOS管的源/漏极和所述N型MOS管的源/漏极连接到所述输入信号布线，所述P型MOS管的漏/源极和所述N型MOS管的漏/源极连接到所述输出信号布线。

可选地，所述版图结构还包括第一连接层，所述第一连接层与所述第一金属层位于同一层，所述第一连接层连通所述P型MOS管和所述N型MOS管的源极/漏极，所述第二金属层经所述第一连接层将所述P型MOS管的源/漏极和所述N型MOS管的源/漏极连接到所述传输信号布线。

可选地，当所述至少一个P型MOS管大于等于两个，所述至少一个N型MOS管大于等于两个时，每组传输门的P型MOS管和N型MOS管相邻设置。

可选地，当所述至少一个P型MOS管大于等于两个，所述至少一个N型MOS管大于等于两个时，所有的N型MOS管相邻设置，所有的P型MOS管相邻设置。

可选地，不同层的金属层之间通过导电通孔进行连接。

可选地，所述控制信号布线上的控制信号设置为时钟信号，所述传输信号布线上的控制信号设置为模拟信号。

如上所述，本发明的传输门电路的版图结构，具有以下有益效果：

本发明的对构成传输门的pmos管与nmos管由上下对齐排列改为沿第一方向左右对齐排列，避免了Gate(EN/EP)控制信号布线与IN/OUT传输信号布线的交叠，消除了控制信号与传输信号因交叠而产生的寄生电容。对于多个传输门共存的情况，本发明只需将相邻的nmos管或pmos管沿第一方向拼在一起，相应的电源线与地线沿第一方向延长，相应的控制信号布线与传输信号布线在与第一方向相交的第二方向上增加相应的数量即可。另外，还可以根据传输门的多少以及节省电路版图面积的考虑，将所有pmos管放在一起，所有nmos管放在一起，mos管的具体顺序，可以根据需求做出调整，因此本发明的传输门电路的版图其设计灵活，适用性强。

附图说明

图1a和图1b显示为现有技术中传输门电路的版图结构的示意图，其中图1a显示了单个传输门电路的版图结构，图1b显示了多个传输门电路的版图结构。

图2a和图2b显示为本申请实施例一提供的传输门电路的版图结构的示意图，其中图2a显示了单个传输门电路的版图结构，图2b显示了多个传输门电路的版图结构。

图3a和图3b显示为本申请实施例二提供的传输门电路的版图结构的示意图，其中图3a显示了单个传输门电路的版图结构，图3b显示了多个传输门电路的版图结构。

图4a和图4b显示为本申请实施例三提供的传输门电路的版图结构的示意图，其中图4a显示了单个传输门电路的版图，图4b显示了多个传输门电路的版图结构。

图5显示为图4a所示的单个传输门电路的版图结构的立体示意图。

图6显示为本申请实施例四提供的传输门电路的版图结构的示意图。

图7显示为实施例四的可选实施例中版图结构的示意图。

元件标号说明

100、第一电压布线；200、控制信号布线；201、第一控制信号布线；202、第二控制信号布线；2001、第一组控制信号布线；2002、第二组控制信号布线；2003、第三控制信号布线；2004、第四控制传输信号布线；300、第二电压布线、400、传输信号布线；401、输入信号线；402、输出信号线；4001、第一组传输信号布线；4002、第二组传输信号布线；4003、第三传输信号布线；4004、第四组传输信号布线；500、第一连接层；501、第一连接线；502、第二连接线；M1、第一金属层；M2、第二金属层；M3、第三金属层；M4、第四金属层；V1、第一通孔；V2、第二通孔；V3、第三通孔；C1、第一接触孔。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

图1a和图1b示出了现有技术中的基本传输门的版图结构。其中，pmos和nmos以上下对齐的方式布置，pmos在第一排，nmos纵向对齐放在第二排，上下对应的一个pmos和一个nmos构成图1a所示的一个传输门。图1b中多个传输门依次并排布置。传输门的控制信号布线与传输信号布线同样以上下对齐的方式分布在传输门的上下两侧。例如：上方为控制信号通道，下方为传输信号通道。如图1a和图1b所示，EN/EP为一对控制信号，IN/OUT为传输信号。但因传输门的特殊结构，上述布线方式必然会使Gate信号(EN/EP)的多晶硅连接线和与传输信号布线IN或OUT信号连接的金属连接线在图中所示的A点产生交叠，这样就会使得Gate信号的多晶硅连接线和与传输信号布线IN或OUT信号连接的金属连接线相互之间的产生寄生电容。对于高性能模拟芯片来讲，这样的寄生电容的影响非常大。

为解决上述寄生电容问题，本申请提供了一种传输门电路的版图及其设计方法，现通过以下实施例并结合附图进行详细描述。在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语“实施例”并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员可以理解的是，本文所描述的实施例可以与其它实施例相结合。

下述描述中出现的方位词均为图中示出的方向，并不是对本申请的一种传输门电路的版图及其设计方法的具体结构进行限定。例如，在本申请的描述中，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，诸如X方向、Y方向以及Z方向等用于说明本实施例的一种传输门电路的版图及其设计方法的各构件的操作和构造的指示方向的表述不是绝对的而是相对的，且尽管当传输门电路的版图及其设计方法的各构件处于图中所示的位置时这些指示是恰当的，但是当这些位置改变时，这些方向应有不同的解释，以对应所述改变。

本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序，可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是指两个以上(包括两个)，同理，“多组”指的是两组以上(包括两组)。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，机械结构的“相连”或“连接”可以是指物理上的连接，例如，物理上的连接可以是固定连接，例如通过固定件固定连接，例如通过螺丝、螺栓或其它固定件固定连接；物理上的连接也可以是可拆卸连接，例如相互卡接或卡合连接；物理上的连接也可以是一体地连接，例如，焊接、粘接或一体成型形成连接进行连接。电路结构的“相连”或“连接”除了可以是指物理上的连接，还可以是指电连接或信号连接，例如，可以是直接相连，即物理连接，也可以通过中间至少一个元件间接相连，只要达到电路相通即可，还可以是两个元件内部的连通；信号连接除了可以通过电路进行信号连接外，也可以是指通过媒体介质进行信号连接，例如，无线电波。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

实施例一

本实施例提供一种传输门电路的版图结构，该版图结构包括MOS管阵列、至少一组控制信号布线及至少一组传输信号布线。其中MOS管阵列包括至少一个P型MOS管和至少一个N型MOS管，P型MOS管和N型MOS管在第一方向上并排排列。至少一组控制信号布线沿第一方向延伸，并在第二方向上分布在MOS管阵列的第一侧，其中第二方向与第一方向相交。至少一组传输信号布线沿第一方向延伸，并在第二方向上分布在MOS管阵列与第一侧相对的第二侧。MOS管阵列中的P型MOS管和N型MOS管的栅极通过相应的布线连接至控制信号布线，P型MOS管的源/漏极和N型MOS管的源/漏极通过相应的布线连接至传输信号布线。

传输门电路中的一个传输门包括一个P型MOS管和一个N型MOS管，一组控制信号布线包括两条控制信号布线，一组传输信号布线包括两条传输信号布线。同一个传输门中，P型MOS管和N型MOS管的源极连接至相同的传输信号布线，漏极连接至相同的传输信号布线。

本实施例的版图结构还包括：第一电压布线和第二电压布线，其中第一电压布线沿第一方向延伸，并在第二方向上分布在MOS管阵列的第一侧；第二电压布线沿第一方向延伸，并在第二方向上分布在MOS管阵列的第二侧。P型MOS管的背栅端通过接触孔连接至第一电压布线，N型MOS管的背栅端通过接触孔连接至第二电压布线，第一电压布线上的第一电压大于第二电压布线上的第二电压。

可选实施例中，如图2a和图2b所示，该版图结构包括：第一金属层M1、第二金属层M2及栅极连接线。

上述MOS管阵列包括至少一个P型MOS管和至少一个N型MOS管，P型MOS管和N型MOS管在第一方向上并排排列，相邻的一个P型MOS管和一个N型MOS管构成一个传输门。

可实施例中，上述P型MOS管可以包括增强型P沟道MOS管和耗尽型P沟道MOS管之一，N型MOS管可以包括增强型N沟道MOS管和耗尽型N沟道MOS管之一。示例性的，如图1所示的电路图，P型MOS管可以均为增强型P沟道MOS管，对应的，N型MOS管可以均为增强型N沟道MOS管。MOS管由源极D、漏极S和栅极G组成。

如图2a所示，示出了当MOS管阵列包含一个P型MOS管和一个N型MOS管，一个传输门的情形，其中，PMOS管和NMOS管沿第一方向，即图2a中的X方向并排布置，即沿图2a中的X方向，依次为PMOS管的源极、栅极、漏极，NMOS管的源极、栅极、漏极，其中，PMOS的源极和漏极可互换，NMOS的源极和漏极可互换。

同样如图2a所示，版图中的第一金属层M1沿第一方向，即X方向延伸，并且在第二方向，即图2a中的Y方向上分布在MOS管阵列的两侧，即，图2a所示的Y方向上的上下两侧。第一金属层M1包括在MOS管阵列的上方一侧间隔分布的第一电压布线100及一组控制信号布线200，在MOS管阵列的下方一侧间隔分布的第二电压布线300及一组传输信号布线400。P型MOS管的衬底侧，即背栅端与第一电压布线(例如，电源线)100连接，N型MOS管的衬底侧，即背栅端与第二电压布线(例如，地线)300连接。上述控制信号布线200包括第一控制信号布线201(即EN)和第二控制信号布线202(即EP)，P型MOS管的栅极G连接到第二控制信号布线202，N型MOS管的栅极G连接到第一控制信号布线201，其中，第一控制信号布线201和第二控制信号布线202上的信号互补。可选地，MOS管的栅极经栅极连接线连接到控制信号布线200，栅极连接线包括一体形成的栅极部分和连接部分，栅极部分位于MOS管的源/漏极中间；连接部分从栅极部分延伸至控制信号布线。该栅极连接线可以是多晶硅连接线，即连接部分与MOS管的栅极部分材料相同。可选地，该栅极连接线位于第一金属层M1的下方，栅极连接线经第一接触孔C1与第一金属层M1(即控制信号布线200)连接。本实施例的可选实施例中，控制信号布线200为时钟信号(CLK)。

传输信号布线400包括输入信号布线401(图2a中的IN)和输出信号布线402(图2a中的OUT)，P型MOS管和N型MOS管的源极S连接到输入信号布线401，P型MOS管和N型MOS管的漏极D连接到输出信号线402。由于CMOS管具有对称性，因此IN传输信号布线与OUT传输信号布线，可以互换。本实施例的可选实施例中，传输信号布线400为模拟信号(ANA)。

第二金属层M2用作连线层，如图2a所示，第二金属层M2在第二方向，即图2a中的Y方向上延伸，在第三方向上位于第一金属层M1的上方，该第三方向为垂直于XY平面的方向，可结合图5所示，即其中的Z方向。在第二方向上，第二金属层M2将P型MOS管的源/漏极和N型MOS管的源/漏极连接到传输信号布线400。如图2a所示，第二金属层M2包括多条在第二方向上延伸的连接线，包括将P型MOS管的源极和N型MOS管的源极连接到输入信号线401的源极连接线，将P型MOS管的漏极和N型MOS管的漏极连接到输出信号线402的漏极连接线。第二金属层M2通过第一通孔V1连接至上述输入/输出信号线。

本实施例的上述传输门中PMOS管和NMOS管在X方向上的并排放置，以及第一金属层M1和第二金属层M2的布置，不会出现控制信号布线200与传输连接线的重叠或者交叠，因此不会出现寄生电容，由此可以提高电路的电性能。

图2b示出了多个传输门的情况，以4个传输门为例。当集成电路需要多个传输门的时候，将多个传输门同样按照第一方向，即图2b中的X方向并排放置。即传输门的排列方向与传输门中MOS管的排列方向一致。对应于多个传输门，上述第一金属层M1相应地包括多组控制信号布线200及多组传输信号布线400。多组控制信号布线200分布在传输门的同一侧，例如图2b中的上方一侧，多组传输信号布线400分布在传输门的另一侧，例如图2b中的下方一侧。相应地，第二金属层M2包括连接每一个传输门的源极连接线和漏极连接线。同时，每个传输门中的两个MOS管的栅极均通过栅极连接线连接到对应的一组控制信号布线200；每个传输门中的两个MOS管的衬底端(即背栅端)分别连接至第一电压布线100和第二电压布线300。

本实施例同样提供上述版图的设计方法，具体包括以下步骤：

将至少一个P型MOS管和至少一个N型MOS管在第一方向上并排排列以形成MOS管阵列，其中，相邻的一个P型MOS管和一个N型MOS管构成一个传输门；

如图2a和图2b所示，沿X方向并排布置传输门中的P型MOS管和N型MOS管，同样地，当集成电路中有多个传输门时，同样沿X方向并排布置多个传输门。

布置第一金属层M1，第一金属层M1沿第一方向延伸，并且在第二方向上分布在MOS管阵列的两侧，同样如图2a和图2b所示，在MOS管阵列的一侧间隔布置第一电压布线100及至少一组控制信号布线200，在MOS管阵列的另一侧间隔布置第二电压布线300及至少一组传输信号布线400；

将P型MOS管的背栅极与第一电压布线100连接，将N型MOS管的背栅极与第二电压布线300连接；

布置第二金属层M2，第二金属层M2沿第二方向延伸，在第三方向上位于第一金属层M1的上方，在第二方向上，第二金属层将P型MOS管的源/漏极和N型MOS管的源/漏极连接到传输信号布线400；

布置栅极连接线，以将P型MOS管和N型MOS管的栅极连接到控制信号布线200。该版图的设计方法可参照上述版图的描述，在此不再赘述。

如上所述，即使集成电路中有多个传输门，只需要在第一金属层M1中对应布置在第二方向上间隔分布的相应组数的控制信号布线200和传输信号布线400，增加连接相应传输门中的MOS管与上述控制信号布线200和传输信号布线400的第二金属层M2即可。版图设计简单，同时能够避免出现因控制信号布线200和传输信号布线400交叠而导致的寄生电容现象，提高了器件的电性能及稳定性。

实施例二

本实施例同样提供一种传输门电路的版图结构。本申请中对于第一金属层M1和第二金属层M2的所采用的金属材料不做限制，可以是Cu、Al等任意导电性良好的金属材料。但是当顶层金属层，例如本实施例中的第二金属层M2为较厚的金属层时，第二金属层M2的最小宽度与第二金属层M2中相邻连接线之间的最小间距都会大很多，直接用第二金属层M2跳线连接所有PMOS管与NMOS管的源极与漏极会占用很大面积。

针对上述情况，本实施例的版图结构中，与实施例一的区别在于，在第一金属层M1所处的金属层次中增加了第一连接层500。如图3a和图3b所示，该第一连接层500与第二电压布线300及传输信号布线400分布在同侧，并且优选地，该第一连接层500相比于第二电压布线300更加靠近MOS管阵列。

第一连接层500包括连接同一传输门中的两MOS管的源极的第一连接线501，以及连接同一传输门中的两MOS管的漏极的第二连接线502。可选地，如图3a所示，第一连接线501和第二连接线502以相互平行并且环绕的方式间隔排布。此时，先通过第一金属层M1的第一连接层500连通PMOS管与NMOS管的源极与漏极，然后第二金属层M2经上述第一连接层500连接至MOS管的源极/漏极。

本实施例的上述第一金属层M1和第二金属层M2的布置方式减少了第二金属层M2中连接线的条数，相应地增大了彼此之间的间距，为增加连接线的宽度提供了空间。在保证第二金属层M2中连接线的条数及彼此之间的间距的前提下，一定程度上能够减小第二金属层M2的占用面积。

实施例三

本实施例同样提供一种传输门电路的版图结构。为了进一步降低相应的信号传输线对第一电压布线100或第二电压布线300的寄生电容，与上述实施例不同的是，本实施例增加金属层的层数。例如，图4a、图4b和图5所示，在第二金属层M2下方增加第三金属层M3，在第一金属层M1和第三金属层M3之间增加第四金属层M4。

具体地，本实施例中，第一金属层M1包括位于在MOS管阵列的一侧的第一电压布线100及在位于MOS管阵列的另一侧的第二电压布线300。第二金属层M2在第二方向上延伸，并且在第三方向上位于第一金属层M1的上方。第三金属层M3在第二方向上延伸，并且在述第三方向上位于第二金属层M2的下方，第三金属层M3包括至少一组控制信号布线200及至少一组传输信号布线400。第四金属层M4在第二方向上延伸，并且在第三方向上位于第一金属层M1和第三金属层M3之间。

上述第二金属层M2仍然作为连线层将MOS管的源极和漏极连接至传输信号布线400。第三金属层M3包括至少一组控制信号布线200和至少一组传输信号布线400，控制信号布线200间隔分布在第一电压布线100一侧，并且在第二方向上相对于第一电压布线100更加远离MOS管阵列；至少一组传输信号布线400间隔分布在第二电压布线300一侧，并且在第二方向上相对于第二电压布线300更加远离MOS管阵列。第四金属层M4作为栅极连接层，将P型MOS管和N型MOS管的栅极连接到控制信号布线200。如图5所示，第二金属层M2经第一通孔V1、第二通孔V2及第三通孔V3连接至MOS管的源极/漏极以及传输信号布线400；第四金属层M4经第一通孔V1和第一接触孔C1连接至MOS管的栅极，经第二通孔V2连接至信号控制连接线。

需要注意的是，本发明中的第一金属层，第二金属层，第三金属层以及第四金属层中的“第一”，“第二”，“第三”，“第四”并不代表金属所在的层次，具体的，在本实施例中，第一金属层位于第一层次，第四金属层位于第二层次，第三金属层位于第三层次，第二金属层位于第四层次，第一层次，第二层次，第三层次，第四层次为从下至上依次相邻排列的金属层。

以上实施例仅以有限数量的传输门为例对版图进行了说明，应该理解的是，在实际的版图设计中，可以根据集成电路中作为连线层的金属层的多少，增加更高层次的金属层，以降低相应的信号传输线对地线300或电源线100的寄生电容，提高器件的电性能及可靠性。

实施例四

本实施例同样提供一种传输门电路的版图结构，本实施例的版图结构同样包括MOS管阵列、至少一组控制信号布线200及至少一组传输信号布线400、第一电压布线100和第二电压布线300。其中MOS阵列包括多个PMOS管和相应数量的NMOS管，一个PMOS管和一个NMOS管构成一个传输门。上述至少一组控制信号布线200及至少一组传输信号布线400、第一电压布线100和第二电压布线300的设置可以是实施例一至实施例三中的任意一种设置。与上述实施例一至实施例三的不同之处在于：

如图6所示，本实施例中，多个PMOS管沿第一方向以彼此相邻且相互绝缘的方式排列形成PMOS管阵列，相应数量的NMOS管沿第一方向以彼此相邻且相互绝缘的方式排列形成NMOS管阵列，PMOS管阵列和NMOS管阵列间隔设置。其中同一个传输门中，P型MOS管和N型MOS管的源极连接至相同的传输信号布线400，漏极连接至相同的传输信号布线400。以图6所示的PMOS管阵列和NMOS分别包括4个PMOS管和4个NMOS管为例，图6中从左到右依次为PMOS管阵列的第一个PMOS管1P、第二个PMOS管2P、第三个PMOS管3P、第四个PMOS管4P；NMOS管阵列的第一个NMOS管1N、第二个NMOS管2N、第三个NMOS管3N、第四个NMOS管4N。在MOS管阵列的下方一侧，自下而上分别为第一组传输信号布线4001、第二组传输信号布线4002、第三传输信号布线4003、第四组传输信号布线4004，以及第二电压布线300；在MOS管阵列的上方一侧，自下而上分别为第一电压布线100、第一组控制信号布线2001、第二组控制信号布线2002、第三控制信号布线2003以及第四控制传输信号布线2004。

其中，第一PMOS管1P的源极和第一个NMOS管1N的源极连接至第一组传输信号布线4001的同一个传输信号布线，例如输入信号布线401，第一PMOS管1P的漏极和第一个NMOS管1N的漏极连接至第一组传输信号布线4001中的另一个传输信号布线，例如输出信号布线402；第二PMOS管2P的源极和第二个NMOS管2N的源极连接至第二组传输信号布线4002的同一个传输信号布线，例如输入信号布线401，第二PMOS管2P的漏极和第二NMOS管2N的漏极连接至第二组传输信号布线4002中的另一个传输信号布线，例如输出信号布线402；第三PMOS管3P的源极和第三NMOS管3N的源极连接至第三组传输信号布线4003的同一个传输信号布线，例如输入信号布线401，第三PMOS管3P的漏极和第三NMOS管3N的漏极连接至第三组传输信号布线4003中的另一个传输信号布线，例如输出信号布线402；第四PMOS管4P的源极和第四NMOS管4N的源极连接至第四组传输信号布线4004的同一个传输信号布线，例如输入信号布线401，第四PMOS管4P的漏极和第四NMOS管4N的漏极连接至第四组传输信号布线4004中的另一个传输信号布线，例如输出信号布线402。

第一PMOS管1P的栅极连接至第一组控制信号布线2001的一个控制信号布线，例如第一控制信号布线201，第一NMOS管1N的栅极连接至第一组控制信号布线2001的另一个控制信号布线，例如第二控制信号布线202；第二PMOS管2P的栅极连接至第二组控制信号布线2002的一个控制信号布线，例如第一控制信号布线201，第二NMOS管2N的栅极连接至第二组控制信号布线2002的另一个控制信号布线，例如第二控制信号布线202；第三PMOS管3P的栅极连接至第三组控制信号布线2003的一个控制信号布线，例如第一控制信号布线201，第三NMOS管3N的栅极连接至第三组控制信号布线2003的另一个控制信号布线，例如第二控制信号布线202；第四PMOS管4P的栅极连接至第四组控制信号布线2004的一个控制信号布线，例如第一控制信号布线201，第四NMOS管4N的栅极连接至第四组控制信号布线2004的另一个控制信号布线，例如第二控制信号布线201。

PMOS管阵列中的多个PMOS管的背栅极连接至第一电压布线100，NMOS管阵列的多个NMOS管的背栅极连接至第二电压布线300。

当上述MOS管阵列中PMOS管数量和NMOS管数量大于图示的2个时，可以按照上述MOS管的排列方式以及连接方式依次进行设置。

图7示出了本实施例的另一种替代版图结构，与图6所示的排列方式不同的是，图7中从左到右依次为PMOS管阵列的第一PMOS管1P、第二PMOS管2P、第三PMOS管3P、第四PMOS管4P；NMOS管阵列的第四NMOS管4N、第三NMOS管3N、第二NMOS管2N、第一NMOS管1N。第一PMOS管1P和第一NMOS管1N构成一个传输门，第二PMOS管2P和第二NMOS管2N构成一个传输门，第三PMOS管3P和第三NMOS管3N构成一个传输门，第四PMOS管4P和第四NMOS管4N构成一个传输门。同一传输门中PMOS管和NMOS管与各布线的连接方式与图6所示方式相同，不在赘述。

当上述MOS管阵列中PMOS管数量和NMOS管数量大于图示的2个时，可以按照上述MOS管的排列方式以及连接方式依次进行设置。

本实施例仅示例性示出了其中PMOS管和NMOS管的排列方式，处于节省面积的考虑，MOS管的具体排列顺序可以根据实际需要进行调整，并不限于本实施例图6和图7所示的情况。

本实施例的上述排列方式能够进一步减小版图结构的占用面积，同时能够避免出现因控制信号布线和传输信号布线交叠而导致的寄生电容现象，提高了器件的电性能及稳定性。上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种传输门电路的版图结构，其特征在于，包括：

MOS管阵列，包括至少一个P型MOS管和至少一个N型MOS管，所述P型MOS管和所述N型MOS管在第一方向上并排排列；

至少一组控制信号布线，沿第一方向延伸，并在第二方向上分布在所述MOS管阵列的第一侧，所述第二方向与所述第一方向相交，以及

至少一组传输信号布线，沿所述第一方向延伸，并在所述第二方向上分布在所述MOS管阵列与所述第一侧相对的第二侧；

所述P型MOS管和所述N型MOS管的栅极通过相应的布线连接至所述控制信号布线，所述P型MOS管的源/漏极和所述N型MOS管的源/漏极通过相应的布线连接至所述传输信号布线。

2.根据权利要求1所述的版图结构，其特征在于，所述传输门电路中的一个传输门包括一个P型MOS管和一个N型MOS管，一组所述控制信号布线包括两条控制信号布线，一组所述传输信号布线包括两条传输信号布线，一个所述传输门中的所述P型MOS管和所述N型MOS管的源极连接至相同的传输信号布线，漏极连接至相同的传输信号布线。

3.根据权利要求1所述的版图结构，其特征在于，还包括：

第一电压布线，沿所述第一方向延伸，并在所述第二方向上分布在所述MOS管阵列的第一侧；以及

第二电压布线，沿所述第一方向延伸，并在所述第二方向上分布在所述MOS管阵列的第二侧；

所述P型MOS管的背栅端通过接触孔连接至所述第一电压布线，所述N型MOS管的背栅端通过接触孔连接至所述第二电压布线，其中，所述第一电压布线上的第一电压大于所述第二电压布线上的第二电压。

4.根据权利要求3所述的版图结构，其特征在于，包括：

第一金属层，沿所述第一方向延伸，并且在所述第二方向上分布在所述MOS管阵列的两侧，所述第一金属层包括：在所述MOS管阵列的一侧间隔分布的所述第一电压布线及所述至少一组所述控制信号布线，在所述MOS管阵列的另一侧间隔分布的所述第二电压布线及所述至少一组所述传输信号布线，

第二金属层，在所述第二方向上延伸，在第三方向上位于所述第一金属层的上方，在所述第二方向上，所述第二金属层将所述P型MOS管的源/漏极和所述N型MOS管的源/漏极连接到所述传输信号布线；

栅极连接线，将所述P型MOS管和所述N型MOS管的栅极连接到所述控制信号布线；

其中，所述第三方向垂直于所述第一方向和所述第二方向限定的平面，一个所述传输门对应一组所述传输信号布线及一组所述控制信号布线。

5.根据权利要求3所述的版图结构，其特征在于，包括：

第一金属层，沿所述第一方向延伸，并且在第二方向上分布在所述MOS管阵列的两侧，所述第一金属层包括位于在所述MOS管阵列的一侧的所述第一电压布线及在位于所述MOS管阵列的另一侧的所述第二电压布线；

第二金属层，在所述第二方向上延伸，并且在第三方向上位于所述第一金属层的上方；

第三金属层，在所述第一方向上延伸，并且在所述第三方向上位于所述第二金属层和所述第一金属层之间，所述第三金属层包括所述至少一组控制信号布线及所述至少一组传输信号布线，至少一组控制信号布线间隔分布在所述第一电压线一侧，至少一组传输信号布线间隔分布在所述第二电压线一侧，所述第二金属层将所述P型MOS管的源/漏极和所述N型MOS管的源/漏极连接到所述传输信号布线；

第四金属层，在所述第二方向上延伸，并且在第三方向上位于所述第一金属层和所述第三金属层之间，所述第四金属层将所述P型MOS管和所述N型MOS管的栅极连接到所述控制信号布线；

其中，所述第三方向垂直于所述第一方向和所述第二方向限定的平面，一个所述传输门对应一组所述传输信号布线及一组所述控制信号布线。

6.根据权利要求4所述的版图结构，其特征在于，所述栅极连接线为多晶硅连接层，并且在所述第三方向上，所述栅极连接线位于所述第一金属层的下方。

7.根据权利要求6所述的版图结构，其特征在于，所述栅极连接线包括一体形成的栅极部分和连接部分，所述栅极部分位于所述漏源区的中间，所述连接部分从所述栅极部分延伸至所述控制信号布线。

8.根据权利要求1所述的版图结构，其特征在于，每组所述控制信号布线包括第一控制信号布线和第二控制信号布线，所述P型MOS管的栅极连接到所述第一控制信号布线，所述N型MOS管的栅极连接到所述第二控制信号布线，其中，所述第一控制信号布线与所述第二控制信号布线上的信号互补。

9.根据权利要求1所述的版图结构，其特征在于，每组所述传输信号布线包括输入信号布线和输出信号布线，所述P型MOS管的源/漏极和所述N型MOS管的源/漏极连接到所述输入信号布线，所述P型MOS管的漏/源极和所述N型MOS管的漏/源极连接到所述输出信号布线。

10.根据权利要求4所述的版图结构，其特征在于，还包括第一连接层，所述第一连接层与所述第一金属层位于同一层，所述第一连接层连通所述P型MOS管和所述N型MOS

管的源极/漏极，所述第二金属层经所述第一连接层将所述P型MOS管的源/漏极和所述N型MOS管的源/漏极连接到所述传输信号布线。

11.根据权利要求1所述的版图结构，其特征在于，当所述至少一个P型MOS管大于等于两个，所述至少一个N型MOS管大于等于两个时，每组传输门的P型MOS管和N型MOS管相邻设置。

12.根据权利要求1所述的版图结构，其特征在于，当所述至少一个P型MOS管大于等于两个，所述至少一个N型MOS管大于等于两个时，所有的N型MOS管相邻设置，所有的P型MOS管相邻设置。

13.根据权利要求4或5所述的版图结构，其特征在于，不同层的金属层之间通过导电通孔进行连接。

14.根据权利要求1所述的版图结构，其特征在于，所述控制信号布线上的控制信号设置为时钟信号，所述传输信号布线上的控制信号设置为模拟信号。