CN117397168A - 采样锁相环 - Google Patents

采样锁相环 Download PDF

Info

Publication number
CN117397168A
CN117397168A CN202280038476.7A CN202280038476A CN117397168A CN 117397168 A CN117397168 A CN 117397168A CN 202280038476 A CN202280038476 A CN 202280038476A CN 117397168 A CN117397168 A CN 117397168A
Authority
CN
China
Prior art keywords
switch
coupled
capacitor
input
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280038476.7A
Other languages
English (en)
Inventor
朴东民
A·S-C·李
M·穆斯勒赫·巴杰斯坦
唐艺伍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN117397168A publication Critical patent/CN117397168A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

在某些方面中，采样器包括采样电容器、耦合到该采样电容器的预充电开关、耦合到该采样电容器的一个或多个放电电路、以及耦合到该采样电容器的参考电压电路。该参考电压电路被配置为基于电源电压来生成参考电压，以及生成该采样电容器上的电压与该参考电压之间的电压差。

Description

采样锁相环
对相关申请的交叉引用
本申请要求于2021年6月7日在美国专利局提交并且由美国专利局于2022年3月15日发布为专利11,277,140号的非临时申请序列号17/340,914的优先权和权益，该非临时申请的全部内容如同整体在下文全面阐述地那样并出于所有适用目的并入本文。
背景技术
技术领域
本公开的各方面整体涉及锁相环(PLL)，并且更具体地涉及采样PLL。
背景
锁相环(PLL)可用于通过将参考信号的频率乘以对应量来生成具有期望频率的信号。例如，PLL可在无线设备中使用以生成具有期望频率的本地振荡器信号。
发明内容
以下内容介绍了对一个或多个实现方式的简要概括，以便提供对这样的实现方式的基本的理解。该概括不是对全部预期实现方式的详尽概述，并且不旨在于标识全部实现方式的关键或重要元素，也不旨在于描绘任何或全部实现方式的范围。其唯一的目的是以简化的形式介绍一个或多个实现方式的一些概念，作为随后介绍的更详细的描述的序言。
第一方面涉及一种采样器。该采样器包括采样电容器、耦合到该采样电容器的预充电开关、耦合到该采样电容器的一个或多个放电电路、以及耦合到该采样电容器的参考电压电路。该参考电压电路被配置为基于电源电压来生成参考电压，并且生成该采样电容器上的电压与该参考电压之间的电压差。
第二方面涉及一种装置。该装置包括采样电容器、耦合到该采样电容器的预充电开关、耦合到该采样电容器的一个或多个放电电路、以及耦合到该采样电容器的参考电压电路。该参考电压电路包括第一电容器、第二电容器、耦合在该第一电容器和该第二电容器之间的第一开关、与该第二电容器并联耦合的第二开关、以及耦合到该采样电容器和该第一电容器的差分电路。
第三方面涉及一种采样方法。该方法包括：将采样电容器充电至电源电压；基于相位误差使该采样电容器上的电荷的一部分放电以生成采样电压；基于该电源电压来生成参考电压；以及生成该采样电压和该参考电压之间的差分电压。
第四方面涉及一种用于采样的装置。该装置包括：用于将采样电容器充电至电源电压的装置；用于基于相位误差使该采样电容器上的电荷的一部分放电以生成采样电压的装置；用于基于该电源电压来生成参考电压的装置；和用于生成该采样电压和该参考电压之间的差分电压的装置。
附图简述
图1示出了根据本公开的某些方面的锁相环(PLL)的示例。
图2示出了根据本公开的某些方面的环路滤波器的示例性具体实施。
图3示出了根据本公开的某些方面的采样器的示例性具体实施。
图4示出了根据本公开的某些方面的具有相位内插的采样器的示例性具体实施。
图5示出了根据本公开的某些方面的参考电压电路的示例。
图6示出了根据本公开的某些方面的参考电压电路的另一个示例。
图7示出了根据本公开的某些方面的采样器中的开关的示例性具体实施。
图8是示出根据本公开的某些方面的图7所示的示例性采样器中的示例性信号的时序图。
图9示出了根据本公开的某些方面的相位检测器的示例性具体实施。
图10示出了根据本公开的某些方面的示例性无线设备。
图11是根据本公开的某些方面的包括包含收发器的电子设备的环境的图示。
图12是示出根据本公开的某些方面的采样的方法的流程图。
具体实施方式
以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有配置。为了提供对各种概念的全面理解，具体实施方式包括特定细节。然而，对于本领域的技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，为了避免对这些概念造成模糊，公知的结构和组件是以框图形式示出的。
图1示出了根据本公开的某些方面的锁相环(PLL)110的示例。例如，PLL 110可在无线设备中使用以生成本地振荡器信号(例如，用于升频转换和/或降频转换)。在此示例中，PLL 110包括相位检测器120、采样器130、环路滤波器135、压控振荡器(VCO)140和分频器150。相位检测器120还可被称为相位频率检测器(PFD)、相位比较器或另一个术语。
相位检测器120具有第一输入122、第二输入124和输出126。第一输入122被配置为接收参考信号(标记为“ref”)。参考信号(例如，参考时钟信号)可来自晶体振荡器(未图示)或另一个源。采样器130具有耦合到相位检测器120的输出126的输入132以及输出134。环路滤波器135耦合在采样器130的输出134与VCO 140的控制输入142之间。如下文进一步讨论，VCO 140被配置为生成具有由VCO 140的控制输入142处的电压控制的频率(标记为“fVCO”)的输出信号。输出信号在VCO 140的输出144处输出，该输出耦合到PLL 110的输出112。因此，在此示例中，VCO 140的输出信号提供PLL 110的输出信号。
分频器150具有输入152和输出154。分频器150的输入152耦合到VCO 140的输出144，并且分频器150的输出154耦合到相位检测器120的第二输入124。因此，在此示例中，VCO 140的输出信号经由反馈环路155通过分频器150反馈回到相位检测器120的第二输入124。在一个示例中，分频器150被配置为将VCO 140的输出信号的频率除以除法器N以生成反馈信号(标记为“fb”)。因此，在此示例中，反馈信号具有近似等于fVCO/N的频率。反馈信号在分频器150的输出154处输出并且被输入到相位检测器120的第二输入124。
在操作中，相位检测器120在第一输入122处接收参考信号并且在第二输入124处接收反馈信号。相位检测器120被配置为检测参考信号和反馈信号之间的相位误差，生成指示所检测的相位误差的相位-误差信号，并且在输出126处输出相位-误差信号。在一些具体实施中，相位-误差信号包括具有作为所检测的相位误差的函数的宽度的脉冲。在一个示例中，所检测的相位误差可被表示为反馈信号的边沿(例如，上升沿或下降沿)与参考信号的边沿(例如，上升沿或下降沿)之间的时间误差(即，时间差)。在此示例中，脉冲的宽度等于反馈信号的边沿与参考信号的边沿之间的时间误差或与该时间误差成比例。
采样器130被配置为对来自相位检测器120的相位-误差信号进行采样，并且将已采样的相位-误差信号输出到环路滤波器135。已采样的相位-误差信号可以是电压或电流。环路滤波器135将已采样的相位-误差信号滤波成输入到VCO 140的控制输入142的电压，并且控制VCO 140的输出频率。
PLL 110的反馈环路155致使相位检测器120、采样器130和环路滤波器135在减小反馈信号与参考信号之间的相位误差的方向上调整VCO 140的控制输入142处的电压。当PLL 110被锁定时，VCO 140的输出频率近似等于参考信号的频率乘以分频器150的除法器N。换句话说，输出频率由下式给出：
fVCO＝N·fref(1)
其中fref是参考频率(即，参考信号的频率)。因此，在此示例中，VCO 140的输出频率为参考频率的倍数，并且可通过基于等式(1)相应地设置分频器150的除法器N来设置为期望频率。
在一个示例中，分频器150的除法器N为大于一的整数。在此示例中，VCO 140的输出频率是参考频率的整数倍数。
在一些具体实施中，PLL 110还包括Δ-∑调制器(DSM)160以使用分频器150来实现非整数除法器。如本文所使用的，术语“非整数除法器”可指包括分数部分的除法器。在此示例中，DSM 160具有输入162和输出164。DSM 160的输出164耦合到分频器150的控制输入156。在此示例中，分频器150被配置为基于经由控制输入156从DSM 160接收的分频器控制信号而将分频器150的除法器N设置为多个整数值中的任一者。
在操作中，DSM 160被配置为接收指示期望的非整数除法器值的频率控制信号(例如，频率控制字)。DSM 160然后调制分频器150的除法器，使得除法器的平均值在参考信号的多个循环内近似等于期望的非整数除法器值。DSM 160可通过使用除法器控制信号在参考信号的多个循环内改变除法器的整数值来调制除法器，使得除法器的平均值近似等于期望的非整数除法器值。例如，DSM 160可通过将分频器150的除法器针对四个循环中的三个循环设置为六并且针对四个循环中的一个循环设置为七而在参考信号的四个循环内实现平均非整数除法器值6.25。DSM 160可通过一阶DSM、二阶多状态噪声整形(MASH)DSM、三阶SMASH DSM或另一种类型的DSM来实现。在此示例中，分频器150和DSM 160实现“分数N除法器”。
图2示出了根据某些方面的环路滤波器135的示例性具体实施。在此示例中，环路滤波器135包括电容器210和积分路径220。此外，VCO 140的控制输入142包括第一控制输入142-1和第二控制输入142-2。
在此示例中，电容器210的第一端子212耦合到采样器130的输出134与VCO 140的第一控制输入142-1之间的节点，并且电容器210的第二端子214耦合到接地(或耦合到被配置为充当接地的某个参考电压)。电容器210上的电压(标记为“vtune”)被输入到VCO 140的第一控制输入142-1以调谐VCO 140的输出频率。
积分路径220耦合在采样器130的输出134与VCO 140的第二控制输入142-2之间。积分路径220被配置为对电压vtune进行积分并且经由第二控制输入142-2基于积分来进一步调谐VCO 140的输出频率。在图2中的示例中，积分路径220包括模数转换器(ADC)225和累加器230。ADC225被配置为将电压vtune转换成数字信号，并且累加器230被配置为对数字信号进行积分。因此，在此示例中，积分路径220在数字域中执行积分。
然而，应当理解，环路滤波器135不限于图2所示的示例性具体实施。例如，在其他具体实施中，环路滤波器135可包括耦合到采样器130的输出134的低通滤波器(例如，电阻器-电容器(RC)滤波器)。
在一个示例中，VCO 140可包括电感器-电容器(LC)储能电路(未示出)，其中通过调谐LC储能电路的电容来调谐VCO 140的输出频率。在此示例中，LC储能电路可包括具有经由第一控制输入142-1由电压vtune调谐的电容的一个或多个电容器(例如，变容二极管)，以及具有经由第二控制输入142-2由积分路径220的输出调谐的电容的一个或多个电容器(例如，电容器组)。然而，应当理解，VCO 140不限于此示例，并且VCO 140可通过其他类型的VCO电路来实现。
图3示出了根据某些方面的采样器130的示例性具体实施。在此示例中，采样器130包括放电电路308、采样电容器320、预充电开关325和采样开关330。
如下文进一步讨论，放电电路308被配置为基于来自相位检测器120的相位-误差信号使采样电容器320放电以生成指示参考信号和反馈信号之间的相位误差的采样电压(标记为“Vs”)。在图3所示的示例中，放电电路308包括晶体管310和电阻器315。晶体管310的栅极耦合到采样器130的输入132，并且电阻器315耦合在晶体管310的漏极和采样电容器320的第一端子322之间。在此示例中，晶体管310的源极耦合到接地并且采样电容器320的第二端子324耦合到接地。然而，应当理解，采样器130不限于图3所示的示例。在其他具体实施中，电阻器315可耦合在晶体管310的源极和采样电容器320的第一端子322之间，并且晶体管310的漏极可耦合到接地。尽管在图3中示出了一个放电电路308，但应当理解，采样器130可包括并联耦合的多个放电电路，其中每个放电电路可包括相应电阻器和相应晶体管。
预充电开关325耦合在电压调节器340的输出344和采样电容器320的第一端子322之间，并且采样开关330耦合在采样电容器320的第一端子322和采样器130的输出134之间。在此示例中，电压调节器340具有耦合到电力供应轨350的输入342。电压调节器340被配置为根据电力供应轨350上的电压在电压调节器340的输出344处生成经调节电源电压Vdd。因此，在此示例中，将电源电压Vdd提供给采样器130。电压调节器340可通过低压差(LDO)调节器、切换调节器或另一种类型的电压调节器来实现。
在此示例中，预充电开关325和采样开关330由控制器360控制。在这点上，控制器360耦合到预充电开关325的控制输入327并且耦合到采样开关330的控制输入332。在此示例中，控制器360被配置为经由控制输入327控制预充电开关325的接通/关断状态并且经由控制输入332控制采样开关330的接通/关断状态。预充电开关325可通过具有耦合到控制输入327的栅极的晶体管、传输门或另一种类型的开关来实现。类似地，采样开关330可通过具有耦合到控制输入332的栅极的晶体管、传输门或另一种类型的开关来实现。
为了对相位-误差信号进行采样，采样电容器320首先在预充电阶段期间被预充电至电源电压Vdd。为了实现这一点，控制器360接通预充电开关325，这允许采样电容器320通过预充电开关325来预充电至电源电压Vdd。控制器360还可在预充电阶段期间关断采样开关330。在采样电容器320被预充电之后，控制器360关断预充电开关325。
在预充电阶段之后，由来自相位检测器120的相位-误差信号驱动晶体管310的栅极。在一个示例中，相位-误差信号包括具有作为所检测的参考信号和反馈信号之间的相位误差(例如，反馈信号的边沿和参考信号的边沿之间的时间误差)的函数的宽度的脉冲。在此示例中，相位-误差信号接通晶体管310持续等于作为所检测的相位误差的函数的脉冲宽度的持续时间。因此，晶体管310被接通持续作为所检测的相位误差的函数的持续时间。
当晶体管310通过相位-误差信号接通时，晶体管310将电阻器315耦合到接地。这致使采样电容器320上的电荷的一部分通过电阻器315放电至接地。在该阶段期间，预充电开关325和采样开关330保持关断。作为时间的函数的采样电压由下式给出：
其中Vs(t)是作为时间的函数的采样电压，t是从放电开始的时间，R是电阻器315的电阻，并且C是采样电容器320的电容。
从采样电容器320放电的电荷量是晶体管310通过相位-误差信号接通的持续时间的函数，该持续时间是所检测的相位误差的函数。因此，从采样电容器320放电的电荷量是所检测的相位误差的函数。因此，在放电结束时的采样电容器320上的采样电压Vs是所检测的相位误差的函数，并且因此提供相位-误差信息。在一个示例中，在放电结束时的采样电压Vs由下式给出：
其中Δt是相位-误差信号的脉冲宽度，并且等式(3)中的Vs是在放电结束时的采样电压。在此示例中，脉冲宽度Δt可近似等于反馈信号的边沿与参考信号的边沿之间的时间误差。在对相位-误差信号进行采样之后(即，在晶体管310在脉冲结束时关断之后)，控制器360接通采样开关330以将采样电容器320耦合到采样器130的输出134。
在某些方面中，在参考信号的每个循环中，相位检测器120检测参考信号和反馈信号之间的相位误差并且将对应的相位-误差信号输出到采样器130，并且采样器130对相位-误差信号进行采样并且输出对应的采样电压Vs。因此，在这些方面中，相位误差在参考信号的每个循环被检测和采样一次。
如上所讨论，DSM 160可用于通过调制分频器150的除法器来实现非整数除法器值。然而，调制分频器150的除法器会将量化误差引入反馈信号中。量化误差引起参考信号和反馈信号之间的时间误差的波动，这使性能降级。可通过在采样器130处执行相位内插来基本上消除量化误差，如下文进一步讨论。
图4示出了根据本公开的某些方面的采用相位内插的采样器130和相位检测器120的示例性具体实施。在此示例中，采样器130包括并联耦合在采样电容器320的第一端子322与接地之间的多个放电电路308-1至308-M。放电电路308-1至308-M中的每个放电电路包括相应晶体管310-1至310-M以及耦合在相应晶体管310-1至310-M的漏极或源极与采样电容器320的第一端子322之间的相应电阻器315-1至315-M。在此示例中，采样器130的输入132包括多个输入132-1至132-M，其中输入132-1至132-M中的每个输入耦合到放电电路308-1至308-M中的相应一者，并且更具体地耦合到放电电路308-1至308-M中的相应一者的晶体管310-1至310-M的栅极。
在此示例中，相位检测器120包括延迟电路410、第一脉冲电路420、第二脉冲电路430和多个多路复用器450-1至450-M。第一脉冲电路420具有第一输入422、第二输入424和输出426。第一输入422耦合到相位检测器120的第一输入122，并且第二输入424耦合到相位检测器120的第二输入124。因此，第一输入422接收参考信号并且第二输入424接收反馈信号。在图4中，反馈信号在相位检测器120中被内部地称为“fb1”。
第二脉冲电路430具有第一输入432、第二输入434和输出436。第一输入432耦合到相位检测器120的第一输入122，并且因此接收参考信号。延迟电路410耦合在相位检测器120的第二输入124与第二脉冲电路430的第二输入434之间。延迟电路410被配置为延迟反馈信号(例如，延迟了近似等于VCO 140的一个循环(即，周期)的延迟)，并且将所得的已延迟反馈信号(标记为“fb2”)输出到第二脉冲电路430的第二输入434。在一个示例中，延迟电路410可通过由VCO 140的输出信号计时的延迟触发器来实现。
多路复用器450-1至450-M中的每个多路复用器具有第一输入452-1至452-M、第二输入454-1至454-M、输出456-1至456-M和选择输入458-1至458-M。多路复用器450-1至450-M中的每个多路复用器的第一输入452-1至452-M耦合到第一脉冲电路420的输出426，并且多路复用器450-1至450-M中的每个多路复用器的第二输入454-1至454-M耦合到第二脉冲电路430的输出436。在图4中的示例中，相位检测器120的输出126包括多个输出126-1至126-M，其中输出126-1至126-M中的每个输入耦合到采样器130的输入132-1至132-M中的相应一个输入。在此示例中，多路复用器450-1至450-M中的每个多路复用器的输出456-1至456-M耦合到输出126-1至126-M中的相应一个输出。如图4所示，多路复用器450-1至450-M中的每个多路复用器的输出456-1至456-M耦合到放电电路308-1至308-M中的相应一者，并且更具体地耦合到放电电路308-1至308-M中的相应一者的晶体管310-1至310-M的栅极。
多路复用器450-1至450-M中的每个多路复用器的选择输入458-1至458-M被配置为接收数字代码d<M-1:0>的相应位。多路复用器450-1至450-M中的每个多路复用器被配置为基于相应位的位值来选择相应第一输入452-1至452-M或相应第二输入454-1至454-M，并且将选定输入耦合到相应输出456-1至456-M。例如，高位值可触发相应第一输入452-1至452-M的选择，而低位值可触发相应第二输入454-1至454-M的选择，或反之亦然。如下文进一步讨论，数字代码d<M-1:0>控制采样器130处的相位内插。
在操作中，第一脉冲电路420被配置为检测参考信号和反馈信号fb1之间的第一时间误差，生成具有近似等于第一时间误差的宽度的第一脉冲，并且在输出426处输出第一脉冲。例如，第一脉冲电路420可被配置为在反馈信号fb1的边沿(例如，上升沿或下降沿)上生成第一脉冲的上升沿，并且在参考信号的边沿(例如，上升沿或下降沿)上生成第一脉冲的下降沿。
第二脉冲电路430被配置为检测参考信号和反馈信号fb2之间的第二时间误差，生成具有近似等于第二时间误差的宽度的第二脉冲，并且在输出436处输出第二脉冲。例如，第二脉冲电路430可被配置为在反馈信号fb2的边沿(例如，上升沿或下降沿)上生成第二脉冲的上升沿，并且在参考信号的边沿(例如，上升沿或下降沿)上生成第二脉冲的下降沿。由于延迟电路410的存在，第二脉冲的上升沿相对于第一脉冲的上升沿偏移了延迟(例如，近似VCO 140的一个循环)。与多路复用器450-1至450-M组合，延迟电路410允许相位内插以消除由分频器150的除法器的调制引起的量化误差的效应，如下文进一步讨论。
因此，在此示例中，多路复用器450-1至450-M中的每个多路复用器的第一输入452-1至452-M接收来自第一脉冲电路420的第一脉冲，并且多路复用器450-1至450-M中的每个多路复用器的第二输入454-1至454-M接收来自第二脉冲电路430的第二脉冲。多路复用器450-1至450-M中的每个多路复用器基于数字代码d<M-1:0>的相应位的位值来选择第一脉冲或第二脉冲，并且将选定脉冲输出到相应晶体管310-1至310-M的栅极。因此，在此示例中，数字代码d<M-1:0>通过控制多路复用器450-1至450-M的脉冲选择来控制由第一脉冲驱动的晶体管310-1至310-M的数量和由第二脉冲驱动的晶体管310-1至310-M的数量。
在此示例中，采样器130在反馈信号fb1和fb2之间执行相位内插，其中数字代码d<M-1:0>通过控制由第一脉冲驱动的晶体管310-1至310-M的数量和由第二脉冲驱动的晶体管310-1至310-M的数量来控制相位内插。相位内插产生由下式给出的采样电压Vs：
其中k是由第一脉冲驱动的晶体管310-1至310-M的数量，M是晶体管310-1至310-M的总数，Tvco是VCO 140的一个循环(即周期)，并且Δt是反馈信号fb2和参考信号之间的时间误差。应当注意，在此示例中，第一脉冲具有近似等于Tvco+Δt的宽度，并且第二脉冲具有近似等于Δt的宽度，因为反馈信号fb1和fb2的上升沿通过Tvco间隔开。
如等式(4)所示，相位内插通过使用数字代码d<M-1:0>调整由第一脉冲驱动的晶体管310-1至310-M的数量k来调整采样电压Vs。在某些方面中，可使用相位内插来调整采样电压Vs以消除由分频器150的除法器的调制引起的量化误差的效应。
在这点上，根据某些方面，PLL 110可包括被配置为使用相位内插来消除量化误差的相位内插(PI)控制电路470。在图4中的示例中，PI控制电路470具有多个输出472-1至472-M，其中输出472-1至472-M中的每个输出耦合到多路复用器450-1至450-M中的相应一者的选择输入458-1至458-M。为了便于说明，PI控制电路470与多路复用器450-1至450-M之间的单独连接未在图4中明确示出。
在操作中，PI控制电路470确定需要由第一脉冲驱动以消除由DSM 160对除法器的调制引起的量化误差的影响的晶体管310-1至310-M的数量k。例如，DSM 160可生成指示由于除法器的调制而引起的量化误差的DSM误差信号，并且将DSM误差信号输入到PI控制电路470。在此示例中，PI控制电路470可确定需要由第一脉冲驱动以消除由DSM误差信号指示的量化误差的晶体管310-1至310-M的数量k。然后，PI控制电路470可生成对应于所确定的数量k的数字代码d<M-1:0>，并且经由相应输出472-1至472-M将数字代码d<M-1:0>输出到多路复用器450-1至450-M。作为响应，多路复用器450-1至450-M通过第一脉冲驱动晶体管310-1至310-M中的k个晶体管并且通过第二脉冲驱动剩余的晶体管310-1至310-M(即，晶体管310-1至310-M中的M-k个晶体管)。
在该示例中，为了对相位-误差信号进行采样，控制器360接通预充电开关325以通过预充电开关325将采样电容器320预充电至电源电压Vdd。在采样电容器320被预充电之后，控制器360关断预充电开关325，并且晶体管310-1至310-M的栅极被接通，其中，如上所讨论，基于数字代码d<M-1:0>，晶体管310-1至310-M中的k个晶体管由第一脉冲驱动并且剩余的晶体管310-1至310-M(即，晶体管310-1至310-M中的M-k个晶体管)由第二脉冲驱动。这致使采样电容器320上的电荷的一部分通过电阻器315-1至315-M放电至接地，从而产生以上等式(4)中给出的采样电压Vs。在对相位-误差信号进行采样之后，控制器360接通采样开关330以将采样电容器320耦合到采样器130的输出134。可在参考信号的每个循环中执行上述规程以在参考信号的每个循环中检测相位误差并且对所检测的相位误差进行采样。
有关采样器130的挑战在于由电压调节器340(例如，LDO调节器)提供以对采样电容器320进行预充电的电源电压Vdd由于电压调节器340的有限带宽而波动。电源电压Vdd中的波动(即，变化)致使采样电压Vs针对给定相位误差在参考信号的循环间变化，这使采样器130的性能降级并且导致相位噪声。因此，需要减小采样器130的采样电压Vs对来自电压调节器340的电源电压Vdd的循环间变化的依赖性。
本公开的各方面通过基于电源电压生成参考电压来减小电源电压变化的影响。从采样电压Vs中减去参考电压Vref以生成控制电压vtune。由于基于电源电压生成参考电压Vref，因此参考电压跟踪由于电源电压变化而引起的采样电压Vs的改变。因此，从采样电压Vs中减去参考电压Vref消除了电源电压变化的影响，如下面进一步讨论的。
图5示出了根据本公开的某些方面的其中采样器130还包括参考电压电路515的示例。参考电压电路515被配置为基于电源电压来生成参考电压Vref并且生成采样电压Vs和参考电压Vref之间的电压差，如下文进一步讨论。
参考电压电路515包括第一电容器530、第二预充电开关550、第二电容器540、第一开关560、第二开关570和差分电路520。第二预充电开关550耦合在第一电容器530的第一端子532和电压调节器340的输出344之间。第一电容器530的第二端子534耦合到接地。第二电容器540和第二开关570并联耦合。第一开关560耦合在第一电容器530的第一端子532和第二电容器540的第一端子542之间。第二电容器540的第二端子544耦合到接地。
在此示例中，控制器360控制第二预充电开关550、第一开关560和第二开关570。在这点上，控制器360耦合到第二预充电开关550的控制输入552、第一开关560的控制输入562和第二开关570的控制输入572。在此示例中，控制器360被配置为经由控制输入552控制第二预充电开关550的接通/关断状态，经由控制输入562控制第一开关560的接通/关断状态，并且经由控制输入572控制第二开关570的接通/关断状态。第二预充电开关550、第一开关560和第二开关570可各自通过晶体管、传输门或另一种类型的开关来实现。在下面的讨论中，预充电开关325被称为第一预充电开关325。
差分电路520具有耦合到采样电容器320的第一输入522、耦合到第一电容器530的第二输入524和耦合到采样器130的输出134的输出526。如下文进一步讨论，差分电路520被配置为生成采样电容器320上的采样电压Vs和参考电压Vref之间的电压差(例如，从采样电压Vs中减去参考电压Vref)，并且在输出526处输出电压差。
在预充电阶段期间，控制器360关断第一开关560以将第一电容器530与第二电容器540隔离，并且接通第二开关570以将第二电容器540放电至接地。控制器360还接通第一预充电开关325以将采样电容器320预充电至电源电压Vdd，并且接通第二预充电开关550以将第一电容器530预充电至电源电压Vdd。因此，在预充电阶段期间，采样电容器320和第一电容器530都被预充电至电源电压Vdd。在一些具体实施中，第一预充电开关325和第二预充电开关550可被同步地接通和关断。
在采样阶段期间，控制器360关断第一预充电开关325。放电电路308-1至308-M基于由相位检测器120(图5中未示出)检测的相位误差使采样电容器320上的电荷的一部分放电以产生采样电压Vs(例如，基于等式(4))。在一些具体实施中，放电电路308-1至308-M执行相位内插(例如，以消除量化误差)，如上文参考图4所讨论。然而，应当理解，在其他具体实施中，放电电路308-1至308-M可在无相位内插的情况下基于所检测的相位误差使采样电容器320放电(例如，所有晶体管310-1至310-M可由相同脉冲驱动)。还应当理解，采样器130可包括任何数量的放电电路。
在电荷共享阶段期间，控制器360关断第二开关570和第二预充电开关550，并且接通第一开关560。接通第一开关560会允许第一电容器530和第二电容器540之间的电荷共享。电荷共享生成参考电压Vref，其由下式给出：
其中C1是第一电容器530的电容并且C2是第二电容器540的电容。如等式(5)所示，参考电压Vref基于电源电压Vdd，并且因此跟踪由于电源电压Vdd中的变化而引起的采样电压Vs的改变。这是因为第一电容器530通过与采样电容器320相同的电源电压Vdd来预充电，并且因此经受与采样电压Vs相同的电源电压Vdd的变化。在一些具体实施中，电荷共享阶段可与采样阶段重叠。在其他具体实施中，电荷共享阶段可在采样阶段之后，如下文进一步讨论。
差分电路520然后从采样电压Vs中减去参考电压Vref并且在输出526处输出电压差(即，Vs-Vref)。因为参考电压Vref跟踪由于电源电压变化而引起的采样电压Vs的改变，所以当满足条件Vs-Vref＝0时，减法消除了电源电压变化的影响。当PLL 110被锁定时，可由PLL环路自身维持条件Vs-Vref＝0。
对于其中PLL 110包括积分路径220的示例，此条件可在PLL 110被锁定时由积分路径220维持。这是因为积分路径220调整VCO 140的输出频率以在低频下将电压vtune减小到近似零，这导致条件Vs-Vref＝0。条件Vs-Vref＝0基于第一电容器530的电容和第二电容器540的电容(即，C1和C2)的比率将参考信号和反馈信号之间的相位误差锁定至固定相位误差。因为此相位误差是固定的，所以此相位误差对于PLL维持VCO输出频率等于参考频率乘以期望分频器值的能力具有极少影响或没有影响。
第一电容器530和第二电容器540之间的电荷共享允许通过基于等式(5)相应地设置第一电容器530的电容和/或第二电容器540的电容而将参考电压Vref设置为电源电压Vdd的期望比率。在一个示例中，当满足条件Vs-Vref＝0时，可将参考电压Vref设置为最大化采样器130的增益的电压。在此示例中，当采样电容器320在采样阶段期间的放电时间和采样器130的RC时间常数近似相等时，采样器130的增益可为最大的。在等式(2)中插入针对时间t的RC时间常数会导致近似等于Vdd/e的电压。因此，在此示例中，可将参考电压Vref的电压设置为近似Vdd/e以通过基于等式(5)相应地设置第一电容器530的电容和/或第二电容器540的电容来最大化增益。
图6示出了根据某些方面的差分电路520的示例性具体实施。在此示例中，差分电路520包括耦合在采样电容器320的第一端子322和第一电容器530的第一端子532之间的第三开关610，以及耦合在第一电容器530的第二端子534和采样器130的输出134之间的第四开关620。在此示例中，采样器130还可包括耦合在第一电容器530的第二端子534和接地之间的第五开关630。第五开关630还可耦合在第二电容器540的第二端子544和接地之间，如图6中的示例所示。
在此示例中，控制器360控制第三开关610、第四开关620和第五开关630。在这点上，控制器360耦合到第三开关610的控制输入612、第四开关620的控制输入622和第五开关630的控制输入632。在此示例中，控制器360被配置为经由控制输入612控制第三开关610的接通/关断状态，经由控制输入622控制第四开关620的接通/关断状态，并且经由控制输入632控制第五开关630的接通/关断状态。第三开关610、第四开关620和第五开关630可各自通过晶体管、传输门或另一种类型的开关来实现。
在此示例中，省略了第二预充电开关550。这是因为第一电容器530可通过差分电路520的第三开关610来预充电，如下文进一步讨论。然而，应当理解，在其他具体实施中可包括第二预充电开关550以对第一电容器530进行预充电。
在预充电阶段期间，控制器360接通预充电开关325、第三开关610、第五开关630和第二开关570。控制器360关断第四开关620和第一开关560。在预充电阶段期间，采样电容器320通过预充电开关325被预充电至电源电压Vdd，第一电容器530通过预充电开关325和第三开关610被预充电至电源电压Vdd，并且第二电容器540通过第二开关570和第五开关630被放电至接地。因此，在预充电阶段期间，采样电容器320和第一电容器530都被预充电至电源电压Vdd。在一些具体实施中，预充电开关325和第三开关610可被同步地接通。
在采样阶段期间，控制器360关断预充电开关325并且关断第三开关610。放电电路308-1至308-M基于由相位检测器120(图6中未示出)检测的相位误差使采样电容器320上的电荷的一部分放电以产生采样电压Vs(例如，基于等式(4))。
在电荷共享阶段期间，控制器360关断第二开关570并且接通第一开关560。接通第一开关560会允许第一电容器530和第二电容器540之间的电荷共享，这生成参考电压Vref(例如，基于等式(4))。在电荷共享阶段期间，控制器360关断第三开关610和第四开关620，并且接通第五开关630。在一些具体实施中，电荷共享阶段可与采样阶段重叠。在其他具体实施中，电荷共享阶段可在采样阶段的结束之后开始。例如，采样阶段可能在接地轨上产生噪声。在此示例中，为了防止接地轨上的噪声影响电荷共享阶段，电荷共享阶段可在采样阶段的结束之后开始。
在差分阶段期间，控制器360接通第三开关610和第四开关620，并且关断第五开关630。这将第一电容器530与采样电容器320串联耦合，其从采样电容器320上的采样电压Vs中减去第一电容器530上的参考电压Vref，从而产生采样器130的输出134处的电压差Vs-Vref。在差分阶段期间，预充电开关325和第二开关570被关断。在一些具体实施中，第一开关560可在差分阶段期间被接通，因为参考电压由于电荷共享也在第二电容器540上。在其他具体实施中，第一开关560可在差分阶段期间被关断。
以上切换序列可在参考信号的每个循环执行一次以在参考信号的每个循环对相位误差采样一次。如上文所讨论，电压差Vs-Vref通过消除循环间电源电压变化的影响来改进PLL 110的性能，因为参考电压Vref跟踪电源电压变化。
图7示出了根据本公开的某些方面的开关的示例性具体实施。在此示例中，预充电开关325通过p型场效应晶体管(PFET)710来实现，第二开关570通过n型场效应晶体管(NFET)745来实现，第四开关620通过NFET 740来实现，并且第五开关630通过NFET 750来实现。而且，在此示例中，第三开关610通过包括并联耦合的NFET 722和PFET 727的传输门来实现，并且第一开关560通过包括并联耦合的NFET 732和PFET 737的传输门来实现。
开关325、570、620和630中的每个开关的控制输入位于相应晶体管的栅极处。在图7的示例中，开关325、570、620和630的控制输入分别由控制信号preb、pre、ph4和ph2驱动，其中preb和pre是互补信号。第三开关610中的NFET 722的栅极和PFET 727的栅极分别由互补控制信号ph3和ph3b驱动。第一开关560中的NFET 732的栅极和PFET 737的栅极分别由互补控制信号ph1和ph1b驱动。控制信号由控制器360(在图7中未示出)生成。
图8是示出根据本公开的某些方面的采样器130中的信号的示例的时序图。在时间t1与t2之间(例如，预充电阶段)，预充电开关325被接通并且第三开关610被接通。因此，采样电容器320通过预充电开关325被预充电至电源电压Vdd，从而致使采样电容器320上的电压Vs上升到Vdd。此外，第一电容器530通过预充电开关325和第三开关610被预充电至电源电压Vdd。
在此示例中，控制信号preb的上升沿810触发控制信号ph3的下降沿815。这样做使得第三开关610在预充电开关325被关断之后保持接通持续短暂时刻以帮助确保采样电容器320上的电压和第一电容器530上的电压在预充电之后近似相同。
而且，在时间t1和t2之间，第二开关570被接通。这是因为第二开关570在此示例中通过NFET 745来实现并且由控制信号pre(图8中未示出)驱动，该控制信号pre是控制信号preb的补充。因此，第二电容器540被放电至接地。
在时间t3和t4之间(例如，采样相位)，放电电路308-1至308-M基于由相位检测器120检测的相位误差使采样电容器320上的电荷的一部分放电以产生指示经采样相位误差的采样电压Vs。在此示例中，放电电路308-1至308-M中的k个放电电路由第一脉冲(标记为“脉冲1”)驱动并且剩余的放电电路308-1至308-M(即，放电电路308-1至308-M中的M-k个放电电路)由第二脉冲(标记为“脉冲2”)驱动以执行相位内插，如上文参考图4所讨论。在此示例中，第一脉冲的上升沿820和第二脉冲的上升沿825通过VCO 140的一个循环TVCO间隔开。
在时间t5处，第一开关560被接通，这允许第一电容器530和第二电容器540之间的电荷共享以生成参考电压Vref(例如，基于等式(5))。在一个示例中，第一开关560的接通可由参考信号的上升沿触发。
在时间t6处，第五开关630被关断。这将第一电容器530的第二端子534和第二电容器540的第二端子544从接地解耦，从而使得第一电容器530和第二电容器540浮置。而且，第三开关610被接通以生成电压差Vs-Vref。
在时间t7处，第四开关620被接通，这将电压差Vs-Vref耦合到采样器130的输出134。因此，电压差Vs-Vref被转移到采样器130的输出134。在时间t8处，针对参考信号的下一个循环，第四开关620被关断以对相位误差进行采样。
图9示出了根据某些方面的支持相位内插的相位检测器120的另一个示例性具体实施。在此示例中，相位检测器120包括延迟电路910、多个多路复用器950-1至950-M和多个触发器(FF)960-1至960-M。
多路复用器950-1至950-M中的每个多路复用器具有第一输入952-1至952-M、第二输入954-1至954-M、输出956-1至956-M和选择输入958-1至958-M。多路复用器950-1至950-M中的每个多路复用器的第一输入952-1至952-M耦合到相位检测器120的第二输入124，并且因此接收反馈信号。在图9中，反馈信号在相位检测器120中被内部地称为“fb1”。
延迟电路910耦合在相位检测器120的第二输入124和多路复用器950-1至950-M中的每个多路复用器的第二输入954-1至954-M之间。延迟电路910被配置为延迟反馈信号(例如，延迟了近似等于VCO 140的一个循环(即，周期)的延迟)，并且将所得的已延迟反馈信号(标记为“fb2”)输出到多路复用器950-1至950-M中的每个多路复用器的第二输入954-1至954-M。在一个示例中，延迟电路910可通过由VCO 140的输出信号计时的延迟触发器来实现。
多路复用器950-1至950-M中的每个多路复用器的选择输入958-1至958-M被配置为接收数字代码d<M-1:0>的相应位。如上所讨论，数字代码d<M-1:0>控制相位内插。多路复用器950-1至950-M中的每个多路复用器被配置为基于相应位的位值来选择相应第一输入952-1至952-M或相应第二输入954-1至954-M，并且将选定输入耦合到相应输出956-1至956-M。因此，多路复用器950-1至950-M中的每个多路复用器被配置为基于相应位选择反馈信号fb1或反馈信号fb2，并且在相应输出956-1至956-M处输出选定反馈信号。
触发器960-1至960-M中的每个触发器具有相应信号输入962-1至962-M、相应时钟输入966-1至966-M、相应重置输入968-1至968-M和相应输出964-1至964-M。触发器960-1至960-M中的每个触发器的信号输入962-1至962-M耦合到多路复用器950-1至950-M中的相应一者的输出956-1至956-M。因此，多路复用器950-1至950-M中的每个多路复用器基于数字代码d<M-1:0>的相应位来控制反馈信号fb1还是反馈信号fb2被输入到相应触发器960-1至960-M的信号输入962-1至962-M。
触发器960-1至960-M中的每个触发器的时钟输入966-1至966-M接收时钟信号(标记为“clk”)。在某些方面中，时钟信号可为VCO 140的输出信号。触发器960-1至960-M中的每个触发器的重置输入968-1至968-M耦合到相位检测器120的第一输入122，并且因此接收参考信号。在某些方面中，每个触发器960-1至960-M被配置为在参考信号的上升沿将相应输出964-1至964-M重置为零。触发器960-1至960-M中的每个触发器的输出964-1至964-M耦合到相位检测器120的输出126-1至126-M中的相应一者，其耦合到放电电路308-1至308-M中的相应一者的晶体管310-1至310-M的栅极。
在操作中，多路复用器950-1至950-M中的每个多路复用器基于数字代码d<M-1:0>的相应位来选择反馈信号fb1或反馈信号fb2，并且将选定反馈信号输出到相应触发器960-1至960-M的信号输入962-1至962-M。
触发器960-1至960-M中的每个触发器通过时钟信号重新定时来自相应多路复用器950-1至950-M的选定反馈信号，并且在经重新定时的反馈信号的边沿输出相应脉冲的上升沿。重新定时的反馈信号的边沿可以是上升沿或下降沿。触发器960-1至960-M中的每个触发器然后在参考信号的上升沿输出相应脉冲的下降沿，该参考信号在相应重置输入968-1至968-M处被接收。这是因为触发器960-1至960-M中的每个触发器被配置为在参考信号的上升沿将相应输出964-1至964-M重置至零。
来自触发器960-1至960-M中的每个触发器的脉冲驱动放电电路308-1至308-M中的相应一者的晶体管310-1至310-M的栅极。在此示例中，数字代码d<M-1:0>控制由从反馈信号fb1生成的脉冲驱动的晶体管310-1至310-M的数量以及由从反馈信号fb2生成的脉冲驱动的晶体管310-1至310-M的数量。这是因为数字代码d<M-1:0>控制接收反馈信号fb1的触发器960-1至960-M的数量以及接收反馈信号fb2的触发器960-1至960-M的数量。这提供了由数字代码d<M-1:0>控制的反馈信号fb1和fb2之间的相位内插。
数字代码d<M-1:0>可由PI控制电路470生成，这在以上根据某些方面参考图4来讨论。如上所讨论，PI控制电路470可生成数字代码d<M-1:0>以消除由于DSM 160对除法器的调制而引起的量化误差的影响。
在以上示例中，延迟电路910可具有近似为VCO 140的一个循环的延迟，并且可通过由VCO 140的输出计时的延迟触发器来实现。然而，应当理解，延迟电路910不限于此示例。在其他具体实施中，延迟电路910可具有近似等于VCO 140的两个循环或VCO 140的循环的另一个倍数的延迟。
图10示出了根据某些方面的其中可使用示例性PLL 110的无线设备1010。无线设备1010可包括用于(例如，与基站)进行无线通信的发射器1030和接收器1035。无线设备1010还可包括基带处理器1070、射频(RF)耦合电路1025、天线1015、参考信号发生器1090、第一PLL 1080和第二PLL 1085。虽然在图10中示出了一个发射器1030、一个接收器1035和一个天线1015，但是应当理解，无线设备1010可包括任意数量的发射器、接收器和天线。
在图10的示例中，发射器1030具有耦合到基带处理器1070的输入1032，以及经由RF耦合电路1025耦合到天线1015的输出1034。发射器1030可包括混频器1040和功率放大器1045。混频器1040耦合在输入1032和功率放大器1045之间，并且功率放大器1045耦合在混频器1040和输出1034之间。在一个示例中，混频器1040被配置为经由输入1032从基带处理器1070接收基带信号并且将基带信号与本地振荡器信号混频以将该基带信号升频转换成RF发射信号。功率放大器1045被配置为放大RF发射信号并且在输出1034处输出经放大的RF发射信号以供经由天线1015发射。应当理解，发射器1030可包括图10中未示出的一个或多个附加部件。例如，在一些具体实施中，发射器1030可包括在发射器1030的输入1032和输出1034之间的信号路径中的一个或多个滤波器、移相器、和/或一个或多个附加放大器。
在图10的示例中，接收器1035具有经由RF耦合电路1025耦合到天线1015的输入1036，以及耦合到基带处理器1070的输出1038。接收器1035可包括低噪声放大器1050和混频器1055。低噪声放大器1050耦合在输入1036和混频器1055之间，并且混频器1055耦合在低噪声放大器1050和输出1038之间。在一个示例中，低噪声放大器1050被配置为经由RF耦合电路1025从天线1015接收RF信号，放大RF信号，并且将经放大的RF信号输出到混频器1055。混频器1055被配置为将RF信号与本地振荡器信号混频以将RF信号降频转换成基带信号。应当理解，接收器1035可包括图10中未示出的一个或多个附加部件。例如，在一些具体实施中，接收器1035可包括在接收器1035的输入1036和输出1038之间的信号路径中的一个或多个滤波器、移相器、和/或一个或多个附加放大器。
RF耦合电路1025耦合在发射器1030的输出1034和天线1015之间。RF耦合电路1025还耦合在天线1015和接收器1035的输入1036之间。在一个示例中，RF耦合电路1025可通过双工器来实现，该双工器被配置为将来自发射器1030的输出1034的RF信号耦合到天线1015，并且将从天线1015接收的RF信号耦合到接收器1035的输入1036。在其他具体实施中，RF耦合电路1025可包括被配置为一次一个地将发射器1030和接收器1035耦合到天线1015的一个或多个开关。
参考信号发生器1090被配置为生成并输出用于第一PLL 1080和第二PLL 1085的参考信号。参考信号发生器1090可包括晶体振荡器或被配置为生成参考信号的另一种类型的电路。
第一PLL 1080耦合在参考信号发生器1090和发射器1030的混频器1040之间。第一PLL 1080被配置为从参考信号发生器1090接收参考信号并且乘以参考信号的频率以生成用于混频器1040的本地振荡器信号。第一PLL 1080可通过根据图1至图9所示的方面中的任一者或多者的示例性PLL 110来实现，其中第一输入122耦合到参考信号发生器1090以接收参考信号，并且输出112耦合到混频器1040。
第二PLL 1085耦合在参考信号发生器1090和接收器1035的混频器1055之间。第二PLL 1085被配置为从参考信号发生器1090接收参考信号并且乘以参考信号的频率以生成用于混频器1055的本地振荡器信号。第二PLL 1085可通过根据图1至图9所示的方面中的任一者或多者的示例性PLL 110来实现，其中第一输入122耦合到参考信号发生器1090以接收参考信号，并且输出112耦合到混频器1055。
图11是包括电子设备1102和基站1104的环境1100的图示。电子设备1102包括无线收发器1196，该无线收发器可包括图10所示的示例性发射器1030、接收器1035以及PLL1080和1085。在某些方面中，电子设备1102可对应于图10所示的无线设备1010。
在环境1100中，电子设备1102通过无线链路1106与基站1104进行通信。如图所示，电子设备1102被描绘为智能电话。然而，电子设备1102可被实现为任何合适的计算或其他电子设备，诸如蜂窝基站、宽带路由器、接入点、蜂窝或移动电话、游戏设备、导航设备、媒体设备、膝上型计算机、台式计算机、平板计算机、服务器计算机、网络附接存储(NAS)设备、智能电器、基于车辆的通信系统、物联网(IoT)设备、传感器或安全设备、资产跟踪器等。
基站1104经由无线链路1106与电子设备1102进行通信，该无线链路可被实现为任何合适类型的无线链路。尽管被描绘为蜂窝无线电网络的基站塔，但基站1104可表示或被实现为另一个设备，诸如卫星、地面广播塔、接入点、对等设备、网状网络节点、光纤线路、一般如上所述的另一个电子设备等。因此，电子设备1102可经由有线连接、无线连接、或其组合与基站1104或另一个设备进行通信。无线链路1106可包括从基站1104传达至电子设备1102的数据或控制信息的下行链路，以及从电子设备1102传达至基站1104的其他数据或控制信息的上行链路。无线链路1106可使用任何合适的通信协议或标准(诸如，第三代伙伴项目长期演进(3GPP LTE、3GPP NR 5G)、IEEE 802.11、IEEE 802.11、BluetoothTM等)来实现。
电子设备1102包括处理器1180和存储器1182。存储器1182可以是计算机可读存储介质或者形成计算机可读存储介质的一部分。处理器1180可包括被配置为执行由存储器1182存储的处理器可执行指令(例如，代码)的任何类型的处理器，诸如应用处理器或多核处理器。存储器1182可包括任何合适类型的数据存储介质，诸如易失性存储器(例如，随机存取存储器(RAM))、非易失性存储器(例如，闪存)、光介质、磁介质(例如，磁盘或磁带)等。在本公开的上下文中，存储器1182被实现成存储电子设备1102的指令1184、数据1186、以及其他信息。
电子设备1102还可包括输入/输出(I/O)端口1190。I/O端口1190实现与其他设备、网络或用户或者设备的部件之间的数据交换或交互。
电子设备1102可还包括信号处理器(SP)1192(例如，诸如数字信号处理器(DSP))。信号处理器1192可类似于处理器1180起作用并且可以能够结合存储器1182执行指令和/或处理信息。
出于通信目的，电子设备1102还包括调制解调器1194、无线收发器1196、以及一个或多个天线(例如，天线1015)。无线收发器1196使用RF无线信号来提供至相应网络以及与其连接的其他电子设备的连接性。无线收发器1196可有利于在任何合适类型的无线网络上的通信，诸如无线局域网(LAN)(WLAN)、对等(P2P)网络、网状网络、蜂窝网络、无线广域网(WWAN)、导航网络(例如，北美的全球定位系统(GPS)或另一个全球导航卫星系统(GNSS))、和/或无线个域网(WPAN)。
图12示出了根据某些方面的采样的方法1200。方法1200可由采样器130执行。
在框1210处，将采样电容器充电至电源电压。例如，可通过接通耦合在电源电压与采样电容器之间的预充电开关(例如，预充电开关325)来将采样电容器(例如，采样电容器320)充电至电源电压(例如，Vdd)。预充电开关可由控制器360接通。电源电压可由电压调节器340提供。
在框1220处，基于相位误差使采样电容器上的电荷的一部分放电以生成采样电压。例如，采样电容器可由一个或多个放电电路(例如，放电电路308-1至308-M)基于相位误差来放电。相位误差可以是参考信号和锁相环(PLL)的反馈信号之间的相位误差。可通过对PLL的VCO(例如，VCO 140)的输出信号进行分频来生成反馈信号。
在框1230处，基于电源电压来生成参考电压。例如，参考电压可由参考电压电路515生成。
在框1240处，生成采样电压和参考电压之间的差分电压。例如，差分电压可由差分电路520生成。
在某些方面中，基于相位误差使采样电容器上的电荷的部分放电可包括接收指示相位误差的相位-误差信号，以及通过相位-误差信号驱动一个或多个放电电路，其中一个或多个放电电路耦合到采样电容器。在一个示例中，一个或多个放电电路中的每个放电电路包括相应晶体管(例如，晶体管310-1至310-M中的相应一者)，以及耦合在采样电容器和相应晶体管之间的相应电阻器(例如，电阻器315-1至315-M中的相应一者)。在此示例中，相位-误差信号可包括一个或多个脉冲(例如，图8中的脉冲1和/或脉冲2)，其中一个或多个放电电路中的每个放电电路的晶体管的栅极由一个或多个脉冲中的一者驱动。在一个示例中，相位-误差信号可包括第一脉冲和第二脉冲(例如，分别为图8中的脉冲1和脉冲2)，其中第一脉冲的上升沿和第二脉冲的上升沿通过VCO 140的一个或多个循环间隔开。在此示例中，如上所讨论，基于DSM误差信号，由第一脉冲驱动晶体管310-1至310-M中的k个晶体管的栅极，并且由第二脉冲驱动晶体管310-1至310-M中的M-k个晶体管的栅极，以消除量化误差。
在某些方面中，生成参考电压可包括将第一电容器(例如，第一电容器530)充电至电源电压，使第二电容器(例如，第二电容器540)放电，以及在第一电容器和第二电容器之间共享电荷以生成参考电压。例如，电荷共享可包括接通耦合在第一电容器530和第二电容器540之间的开关(例如，第一开关560)。在一个示例中，第一电容器的充电与采样电容器的充电在时间上重叠，使得电源电压随时间的变化在参考电压中被至少部分地跟踪。
在某些方面中，生成采样电压和参考电压之间的差分电压可包括接通耦合在采样电容器(例如，采样电容器320)和第一电容器(例如，第一电容器530)的第一端子(例如，第一端子532)之间的第一开关(例如，第三开关610)，并且接通耦合在采样器(例如，采样器130)的输出(例如，输出134)和第一电容器的第二端子(例如，第二端子534)之间的第二开关(例如，第四开关620)。
在这些方面中，将第一电容器充电至电源电压可包括接通耦合在电源电压与采样电容器之间的预充电开关(例如，预充电开关325)，并且接通第一开关(例如，第三开关610)。
在某些方面中，生成采样电压和参考电压之间的差分电压可包括从采样电压中减去参考电压。
应当理解，本公开不限于上文用于描述本公开的方面的示例性术语。例如，相位检测器还可称为相位比较器、相位频率检测器(PFD)或另一个术语。分频器还可被称为除以N电路或另一个术语。分频器的除法器也可被称为除数或另一个术语。
控制器360和PI控制电路470可各自通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立硬件部件(例如，逻辑门)或被设计成能够执行本文中描述的功能的它们的任何组合来实现。处理器可通过执行包括用于执行本文中所描述的功能的代码的软件来执行该功能。软件可存储在计算机可读存储介质上，诸如RAM、ROM、EEPROM、光盘和/或磁盘。
在以下经编号条款中描述了各实现示例：
1.一种采样器，包括：
采样电容器；
预充电开关，该预充电开关耦合到采样电容器；
一个或多个放电电路，该一个或多个放电电路耦合到采样电容器；和
参考电压电路，该参考电压电路耦合到采样电容器，其中参考电压电路被配置为：
基于电源电压来生成参考电压；和
生成采样电容器上的电压和参考电压之间的电压差。
2.根据条款1所述的采样器，其中该预充电开关耦合在电压调节器和该采样电容器之间，并且该电压调节器被配置为提供该电源电压。
3.根据条款1或2所述的采样器，其中该一个或多个放电电路中的每个放电电路包括：
相应晶体管；和
相应电阻器，该相应电阻器耦合在采样电容器和相应晶体管之间。
4.根据条款3所述的采样器，其中对于该一个或多个放电电路中的每个放电电路，该相应晶体管的栅极耦合到相位检测器。
5.根据条款1至4中任一项所述的采样器，其中该参考电压电路包括：
至少一个电容器；和
差分电路，该差分电路耦合到采样电容器和至少一个电容器，其中差分电路被配置为生成电压差。
6.根据条款5所述的采样器，还包括第一开关和第二开关，其中该至少一个电容器包括：
第一电容器，该第一电容器耦合到差分电路；和
第二电容器，其中第一开关耦合在第一电容器和第二电容器之间，并且第二开关与第二电容器并联耦合。
7.根据权利要求5或6所述的采样器，其中：
一个或多个放电电路耦合到相位检测器；并且
差分电路耦合到滤波器。
8.一种装置，包括：
采样电容器；
预充电开关，该预充电开关耦合到采样电容器；
一个或多个放电电路，该一个或多个放电电路耦合到采样电容器；和
参考电压电路，该参考电压电路耦合到采样电容器，其中参考电压电路包括：
第一电容器；
第二电容器；
第一开关，该第一开关耦合在第一电容器和第二电容器之间；
第二开关，该第二开关与第二电容器并联耦合；和
差分电路，该差分电路耦合到采样电容器和第一电容器。
9.根据条款8所述的装置，还包括电压调节器，其中该预充电开关耦合在该电压调节器和该采样电容器之间。
10.根据条款8或9所述的装置，还包括控制器，其中在预充电阶段中，该控制器被配置为接通该预充电开关，关断该第一开关，以及接通该第二开关。
11.根据条款10所述的装置，其中在电荷共享阶段中，该控制器被配置为关断该预充电开关，接通该第一开关，以及关断该第二开关。
12.根据条款8或9所述的装置，其中该差分电路包括：
第三开关，该第三开关耦合在采样电容器和第一电容器的第一端子之间；和
第四开关，该第四开关耦合在第一电容器的第二端子和采样器的输出之间。
13.根据条款12所述的装置，还包括控制器，其中在预充电阶段中，该控制器被配置为接通该预充电开关，关断该第一开关，接通该第二开关，接通该第三开关，以及关断该第四开关。
14.根据条款13所述的装置，其中在电荷共享阶段中，该控制器被配置为关断该预充电开关，接通该第一开关，关断该第二开关，关断该第三开关，以及关断该第四开关。
15.根据条款13或14所述的装置，其中在采样阶段中，该控制器被配置为关断该预充电开关，关断该第三开关，以及关断该第四开关。
16.根据条款13至15中任一项所述的装置，其中在差分阶段中，该控制器被配置为关断该预充电开关，关断该第二开关，接通该第三开关，以及接通该第四开关。
17.根据条款12至16中任一项所述的装置，其中该参考电压电路还包括耦合在该第一电容器的该第二端子和接地之间的第五开关。
18.根据条款8所述的装置，还包括耦合到该第一电容器的第二预充电开关。
19.根据条款18所述的装置，还包括电压调节器，其中该第一预充电开关耦合在该电压调节器和该采样电容器之间，并且该第二预充电开关耦合在该电压调节器和该第一电容器之间。
20.根据条款18或19所述的装置，还包括控制器，其中在预充电阶段中，该控制器被配置为接通该第一预充电开关，接通该第二预充电开关，关断该第一开关，以及接通该第二开关。
21.根据条款20所述的装置，其中在电荷共享阶段中，该控制器被配置为关断该第一预充电开关，关断该第二预充电开关，接通该第一开关，以及关断该第二开关。
22.根据条款8至21中任一项所述的装置，还包括相位检测器，该相位检测器具有耦合到该一个或多个放电电路的输出。
23.根据条款22所述的装置，还包括：
压控振荡器(VCO)；
环路滤波器，该环路滤波器耦合在差分电路和VCO的输入之间；和
分频器，该分频器耦合在VCO的输出和相位检测器的输入之间。
24.根据条款23所述的装置，其中该环路滤波器包括耦合在该差分电路和该VCO的该输入之间的积分路径。
25.根据条款22至24中任一项所述的装置，其中该相位检测器具有被配置为接收参考信号的第一输入和被配置为接收反馈信号的第二输入，并且该相位检测器包括：
延迟电路，该延迟电路具有输入和输出，该输入耦合到相位检测器的第二输入；
第一脉冲电路，该第一脉冲电路具有耦合到相位检测器的第一输入的第一输入、耦合到相位检测器的第二输入的第二输入和输出；
第二脉冲电路，该第二脉冲电路具有耦合到相位检测器的第一输入的第一输入、耦合到延迟电路的输出的第二输入和输出；和
多个多路复用器，每个多路复用器具有耦合到第一脉冲电路的输出的第一输入、耦合到第二脉冲电路的输出的第二输入、和耦合到一个或多个放电电路中的相应一个放电电路的输出。
26.根据条款25所述的装置，其中每个多路复用器包括被配置为接收数字代码的相应位的选择输入，并且其中每个多路复用器被配置为基于该相应位的该位值来选择该多路复用器的该相应第一输入或该相应第二输入，以及将该选定输入耦合到该相应输出。
27.根据条款25或26所述的装置，还包括：
压控振荡器(VCO)；
环路滤波器，该环路滤波器耦合在差分电路和VCO的输入之间；和
分频器，该分频器耦合在该VCO的输出和该相位检测器的该第二输入之间。
28.根据条款22至24中任一项所述的装置，其中该相位检测器具有被配置为接收参考信号的第一输入和被配置为接收反馈信号的第二输入，并且其中该相位检测器包括：
延迟电路，该延迟电路具有输入和输出，该输入耦合到相位检测器的第二输入；
多个多路复用器，每个多路复用器具有耦合到相位检测器的第二输入的第一输入、耦合到延迟电路的输出的第二输入和输出；和
多个触发器，每个触发器具有耦合到多个多路复用器中的相应一个多路复用器的输出的信号输入、耦合到相位检测器的第一输入的重置输入、被配置为接收时钟信号的时钟输入、和耦合到一个或多个放电电路中的相应一个放电电路的输出。
29.根据条款28所述的装置，其中该时钟信号包括压控振荡器(VCO)的输出信号。
30.根据条款28或29所述的装置，其中每个多路复用器包括被配置为接收数字代码的相应位的选择输入，并且其中每个多路复用器被配置为基于该相应位的该位值来选择该多路复用器的该相应第一输入或该相应第二输入，以及将该选定输入耦合到该相应输出。
31.根据条款28至30中任一项所述的装置，还包括：
压控振荡器(VCO)；
环路滤波器，该环路滤波器耦合在差分电路和VCO的输入之间；和
分频器，该分频器耦合在该VCO的输出和该相位检测器的该第二输入之间。
32.根据条款8至31中任一项所述的装置，其中该一个或多个放电电路中的每个放电电路包括：
相应晶体管；和
相应电阻器，该相应电阻器耦合在采样电容器和相应晶体管之间。
33.根据条款32所述的装置，还包括相位检测器，其中对于该一个或多个放电电路中的每个放电电路，该相应晶体管的栅极耦合到该相位检测器的输出。
34.根据条款8至21、32和33中任一项所述的装置，还包括：
相位检测器，该相位检测器具有第一输入、第二输入和输出，其中第一输入被配置为接收参考信号，并且输出耦合到一个或多个放电电路；
压控振荡器(VCO)；
环路滤波器，该环路滤波器耦合在差分电路和VCO的输入之间；和
分频器，该分频器耦合在VCO的输出和相位检测器的第二输入之间，其中分频器被配置为对VCO的输出信号进行分频以生成反馈信号。
35.根据条款34所述的装置，其中该相位检测器被配置为生成指示该参考信号和该反馈信号之间的相位误差的相位-误差信号。
36.根据条款35所述的装置，其中该相位-误差信号包括一个或多个脉冲，并且该一个或多个放电电路中的每个放电电路由该一个或多个脉冲中的一者驱动。
37.根据条款36所述的装置，其中该一个或多个脉冲包括第一脉冲和第二脉冲，并且该相位检测器被配置为选择性地将该第一脉冲或该第二脉冲输出到该一个或多个放电电路中的每个放电电路。
38.根据条款37所述的装置，其中：
该相位检测器包括延迟电路，该延迟电路被配置为基于该反馈信号来生成延迟的反馈信号；并且
该相位检测器被进一步配置为基于该参考信号和该反馈信号之间的相位误差来生成该第一脉冲，并且基于该参考信号和该延迟的反馈信号之间的相位误差来生成该第二脉冲。
39.一种采样方法，包括：
将采样电容器充电至电源电压；
基于相位误差使采样电容器上的电荷的一部分放电以生成采样电压；
基于电源电压来生成参考电压；以及
生成采样电压和参考电压之间的差分电压。
40.根据条款39所述的方法，其中生成该参考电压包括将至少一个电容器充电至该电源电压。
41.根据条款39或40所述的方法，其中基于该相位误差使该采样电容器上的该电荷的该部分放电包括：
接收指示该相位误差的相位-误差信号；以及
通过该相位-误差信号驱动一个或多个放电电路，其中该一个或多个放电电路耦合到该采样电容器。
42.根据条款41所述的方法，其中该一个或多个放电电路中的每个放电电路包括：
相应晶体管；和
相应电阻器，该相应电阻器耦合在采样电容器和相应晶体管之间。
43.根据条款42所述的方法，其中该相位-误差信号包括一个或多个脉冲，并且该一个或多个放电电路中的每个放电电路的该晶体管由该一个或多个脉冲中的一者驱动。
44.根据条款39至43中任一项所述的方法，其中生成该参考电压包括：
将第一电容器充电至电源电压；
使第二电容器放电；和
在第一电容器和第二电容器之间共享电荷以生成参考电压。
45.根据条款44所述的方法，其中生成该采样电压和该参考电压之间的该差分电压包括：
接通耦合在采样电容器和第一电容器的第一端子之间的第一开关；以及
接通耦合在采样器的输出和第一电容器的第二端子之间的第二开关。
46.根据条款45所述的方法，其中将该第一电容器充电至该电源电压包括：
接通耦合在电源电压和采样电容器之间的预充电开关；和
接通第一开关。
47.根据条款39至46中任一项所述的方法，其中生成该采样电压和该参考电压之间的该差分电压包括从该采样电压中减去该参考电压。
48.一种用于采样的装置，包括：
用于将采样电容器充电至电源电压的装置；
用于基于相位误差使采样电容器上的电荷的一部分放电以生成采样电压的装置；
用于基于电源电压来生成参考电压的装置；以及
用于生成采样电压和参考电压之间的差分电压的装置。
49.根据条款48所述的装置，其中用于生成该参考电压的该装置包括用于将至少一个电容器充电至该电源电压的装置。
在本公开内容内，“示例性的”一词用来意指“用作示例、实例或说明”。在本文中被描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样地，术语“方面”不要求本公开内容的所有方面包括所讨论的特征、优点、或操作模式。术语“耦合”在本文中用于指两个结构之间的直接或间接电耦合。还应当理解，术语“接地”可指DC接地或交流(AC)接地，并且因此术语“接地”涵盖这两种可能性。
提供本公开的先前描述以使本领域的任何技术人员能够制作或使用本公开。对本公开的各种修改对于本领域技术人员来说将是显而易见的，并且本文定义的一般原理可以应用于其他变型而不背离本公开的实质或范围。由此，本公开并非旨在被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (38)

1.一种采样器，包括：
采样电容器；
预充电开关，所述预充电开关耦合到所述采样电容器；
一个或多个放电电路，所述一个或多个放电电路耦合到所述采样电容器；和
参考电压电路，所述参考电压电路耦合到所述采样电容器，其中所述参考电压电路被配置为：
基于电源电压来生成参考电压；以及
生成所述采样电容器上的电压和所述参考电压之间的电压差。
2.根据权利要求1所述的采样器，其中所述预充电开关耦合在电压调节器和所述采样电容器之间，并且所述电压调节器被配置为提供所述电源电压。
3.根据权利要求1所述的采样器，其中所述一个或多个放电电路中的每个放电电路包括：
相应晶体管；和
相应电阻器，所述相应电阻器耦合在所述采样电容器和所述相应晶体管之间。
4.根据权利要求3所述的采样器，其中对于所述一个或多个放电电路中的每个放电电路，所述相应晶体管的栅极耦合到相位检测器。
5.根据权利要求1所述的采样器，其中所述参考电压电路包括：
至少一个电容器；和
差分电路，所述差分电路耦合到所述采样电容器和所述至少一个电容器，其中所述差分电路被配置为生成所述电压差。
6.根据权利要求5所述的采样器，还包括第一开关和第二开关，其中所述至少一个电容器包括：
第一电容器，所述第一电容器耦合到所述差分电路；和
第二电容器，其中所述第一开关耦合在所述第一电容器和所述第二电容器之间，并且所述第二开关与所述第二电容器并联耦合。
7.根据权利要求5所述的采样器，其中：
所述一个或多个放电电路耦合到相位检测器；并且
所述差分电路耦合到滤波器。
8.一种装置，包括：
采样电容器；
预充电开关，所述预充电开关耦合到所述采样电容器；
一个或多个放电电路，所述一个或多个放电电路耦合到所述采样电容器；和
参考电压电路，所述参考电压电路耦合到所述采样电容器，其中所述参考电压电路包括：
第一电容器；
第二电容器；
第一开关，所述第一开关耦合在所述第一电容器和所述第二电容器之间；
第二开关，所述第二开关与所述第二电容器并联耦合；和
差分电路，所述差分电路耦合到所述采样电容器和所述第一电容器。
9.根据权利要求8所述的装置，还包括电压调节器，其中所述预充电开关耦合在所述电压调节器和所述采样电容器之间。
10.根据权利要求8所述的装置，还包括控制器，其中在预充电阶段中，所述控制器被配置为接通所述预充电开关，关断所述第一开关，以及接通所述第二开关。
11.根据权利要求10所述的装置，其中在电荷共享阶段中，所述控制器被配置为关断所述预充电开关，接通所述第一开关，以及关断所述第二开关。
12.根据权利要求8所述的装置，其中所述差分电路包括：
第三开关，所述第三开关耦合在所述采样电容器和所述第一电容器的第一端子之间；和
第四开关，所述第四开关耦合在所述第一电容器的第二端子和所述采样器的输出之间。
13.根据权利要求12所述的装置，还包括控制器，其中在预充电阶段中，所述控制器被配置为接通所述预充电开关，关断所述第一开关，接通所述第二开关，接通所述第三开关，以及关断所述第四开关。
14.根据权利要求13所述的装置，其中在电荷共享阶段中，所述控制器被配置为关断所述预充电开关，接通所述第一开关，关断所述第二开关，关断所述第三开关，以及关断所述第四开关。
15.根据权利要求13所述的装置，其中在采样阶段中，所述控制器被配置为关断所述预充电开关，关断所述第三开关，以及关断所述第四开关。
16.根据权利要求13所述的装置，其中在差分阶段中，所述控制器被配置为关断所述预充电开关，关断所述第二开关，接通所述第三开关，以及接通所述第四开关。
17.根据权利要求12所述的装置，其中所述参考电压电路还包括耦合在所述第一电容器的所述第二端子和接地之间的第五开关。
18.根据权利要求8所述的装置，还包括耦合到所述第一电容器的第二预充电开关。
19.根据权利要求18所述的装置，还包括电压调节器，其中所述第一预充电开关耦合在所述电压调节器和所述采样电容器之间，并且所述第二预充电开关耦合在所述电压调节器和所述第一电容器之间。
20.根据权利要求18所述的装置，还包括控制器，其中在预充电阶段中，所述控制器被配置为接通所述第一预充电开关，接通所述第二预充电开关，关断所述第一开关，以及接通所述第二开关。
21.根据权利要求20所述的装置，其中在电荷共享阶段中，所述控制器被配置为关断所述第一预充电开关，关断所述第二预充电开关，接通所述第一开关，以及关断所述第二开关。
22.根据权利要求8所述的装置，还包括相位检测器，所述相位检测器具有耦合到所述一个或多个放电电路的输出。
23.根据权利要求22所述的装置，还包括：
压控振荡器(VCO)；
环路滤波器，所述环路滤波器耦合在所述差分电路和所述VCO的输入之间；和
分频器，所述分频器耦合在所述VCO的输出和所述相位检测器的输入之间。
24.根据权利要求22所述的装置，其中所述相位检测器具有被配置为接收参考信号的第一输入和被配置为接收反馈信号的第二输入，并且所述相位检测器包括：
延迟电路，所述延迟电路具有输入和输出，所述输入耦合到所述相位检测器的所述第二输入；
第一脉冲电路，所述第一脉冲电路具有耦合到所述相位检测器的所述第一输入的第一输入、耦合到所述相位检测器的所述第二输入的第二输入和输出；
第二脉冲电路，所述第二脉冲电路具有耦合到所述相位检测器的所述第一输入的第一输入、耦合到所述延迟电路的所述输出的第二输入和输出；和
多个多路复用器，每个多路复用器具有耦合到所述第一脉冲电路的所述输出的第一输入、耦合到所述第二脉冲电路的所述输出的第二输入、和耦合到所述一个或多个放电电路中的相应一个放电电路的输出。
25.根据权利要求24所述的装置，其中每个多路复用器包括被配置为接收数字代码的相应位的选择输入，并且其中每个多路复用器被配置为基于所述相应位的所述位值来选择所述多路复用器的所述相应第一输入或所述相应第二输入，以及将所述选定输入耦合到所述相应输出。
26.根据权利要求22所述的装置，其中所述相位检测器具有被配置为接收参考信号的第一输入和被配置为接收反馈信号的第二输入，并且其中所述相位检测器包括：
延迟电路，所述延迟电路具有输入和输出，所述输入耦合到所述相位检测器的所述第二输入；
多个多路复用器，每个多路复用器具有耦合到所述相位检测器的所述第二输入的第一输入、耦合到所述延迟电路的所述输出的第二输入和输出；和
多个触发器，每个触发器具有耦合到所述多个多路复用器中的相应一个多路复用器的所述输出的信号输入、耦合到所述相位检测器的所述第一输入的重置输入、被配置为接收时钟信号的时钟输入、和耦合到所述一个或多个放电电路中的相应一个放电电路的输出。
27.根据权利要求26所述的装置，其中每个多路复用器包括被配置为接收数字代码的相应位的选择输入，并且其中每个多路复用器被配置为基于所述相应位的所述位值来选择所述多路复用器的所述相应第一输入或所述相应第二输入，以及将所述选定输入耦合到所述相应输出。
28.根据权利要求8所述的装置，其中所述一个或多个放电电路中的每个放电电路包括：
相应晶体管；和
相应电阻器，所述相应电阻器耦合在所述采样电容器和所述相应晶体管之间。
29.根据权利要求28所述的装置，还包括相位检测器，其中对于所述一个或多个放电电路中的每个放电电路，所述相应晶体管的栅极耦合到所述相位检测器的输出。
30.根据权利要求8所述的装置，还包括：
相位检测器，所述相位检测器具有第一输入、第二输入和输出，其中所述第一输入被配置为接收参考信号，并且所述输出耦合到所述一个或多个放电电路；
压控振荡器(VCO)；
环路滤波器，所述环路滤波器耦合在所述差分电路和所述VCO的输入之间；和
分频器，所述分频器耦合在所述VCO的输出和所述相位检测器的所述第二输入之间，其中所述分频器被配置为对所述VCO的输出信号进行分频以生成反馈信号。
31.一种采样方法，包括：
将采样电容器充电至电源电压；
基于相位误差使所述采样电容器上的电荷的一部分放电以生成采样电压；
基于所述电源电压来生成参考电压；以及
生成所述采样电压和所述参考电压之间的差分电压。
32.根据权利要求31所述的方法，其中生成所述参考电压包括将至少一个电容器充电至所述电源电压。
33.根据权利要求31所述的方法，其中生成所述参考电压包括：
将第一电容器充电至所述电源电压；
使第二电容器放电；以及
在所述第一电容器和所述第二电容器之间共享电荷以生成所述参考电压。
34.根据权利要求33所述的方法，其中生成所述采样电压和所述参考电压之间的所述差分电压包括：
接通耦合在所述采样电容器和所述第一电容器的第一端子之间的第一开关；以及
接通耦合在采样器的输出和所述第一电容器的第二端子之间的第二开关。
35.根据权利要求34所述的方法，其中将所述第一电容器充电至所述电源电压包括：
接通耦合在所述电源电压和所述采样电容器之间的预充电开关；以及
接通所述第一开关。
36.根据权利要求31所述的方法，其中生成所述采样电压和所述参考电压之间的所述差分电压包括从所述采样电压中减去所述参考电压。
37.一种用于采样的装置，包括：
用于将采样电容器充电至电源电压的装置；
用于基于相位误差使所述采样电容器上的电荷的一部分放电以生成采样电压的装置；
用于基于所述电源电压来生成参考电压的装置；和
用于生成所述采样电压和所述参考电压之间的差分电压的装置。
38.根据权利要求37所述的装置，其中用于生成所述参考电压的所述装置包括用于将至少一个电容器充电至所述电源电压的装置。
CN202280038476.7A 2021-06-07 2022-05-12 采样锁相环 Pending CN117397168A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/340,914 US11277140B1 (en) 2021-06-07 2021-06-07 Sampling phase-locked loop
US17/340,914 2021-06-07
PCT/US2022/028934 WO2022260823A1 (en) 2021-06-07 2022-05-12 Sampling phase-locked loop

Publications (1)

Publication Number Publication Date
CN117397168A true CN117397168A (zh) 2024-01-12

Family

ID=80683499

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280038476.7A Pending CN117397168A (zh) 2021-06-07 2022-05-12 采样锁相环

Country Status (8)

Country Link
US (1) US11277140B1 (zh)
EP (1) EP4352877A1 (zh)
JP (1) JP2024520565A (zh)
KR (1) KR20240017350A (zh)
CN (1) CN117397168A (zh)
BR (1) BR112023024798A2 (zh)
TW (1) TW202315339A (zh)
WO (1) WO2022260823A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4203313A4 (en) * 2020-11-16 2024-03-20 Changxin Memory Technologies, Inc. GENERATION CIRCUIT AND METHOD FOR GENERATION OF PULSE SIGNAL AND MEMORY
US11722140B2 (en) * 2021-12-31 2023-08-08 Microsoft Technology Licensing, Llc Phase-locked-loop circuit employing a hybrid loop filter with sample and hold capacitors for reduced signal jitter, and related methods

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777272A (en) * 1972-09-18 1973-12-04 Nasa Digital second-order phase-locked loop
JP4631120B2 (ja) 2000-02-02 2011-02-16 日本テキサス・インスツルメンツ株式会社 周波数シンセサイザ、位相同期ループ周波数シンセサイザ
US7002418B2 (en) * 2004-05-07 2006-02-21 Lattice Semiconductor Corporation Control signal generation for a low jitter switched-capacitor frequency synthesizer
US8321489B2 (en) * 2006-09-15 2012-11-27 National Semiconductor Corporation Software reconfigurable digital phase lock loop architecture
US8049540B2 (en) * 2008-09-19 2011-11-01 Analog Devices, Inc. Calibration system and method for phase-locked loops
US8164369B2 (en) 2008-11-12 2012-04-24 Qualcomm Incorporated Techniques for minimizing control voltage noise due to charge pump leakage in phase locked loop circuits
US8773184B1 (en) * 2013-03-13 2014-07-08 Futurewei Technologies, Inc. Fully integrated differential LC PLL with switched capacitor loop filter
US9762250B2 (en) * 2013-11-27 2017-09-12 Silicon Laboratories Inc. Cancellation of spurious tones within a phase-locked loop with a time-to-digital converter
US10326458B2 (en) * 2014-08-01 2019-06-18 Mediatek Inc. Switched-capacitor loop filter
US9490744B2 (en) * 2014-12-04 2016-11-08 The Regents Of The University Of Michigan Oscillator regulation circuitry and method
US9485085B2 (en) * 2015-03-10 2016-11-01 Qualcomm Incorporated Phase locked loop (PLL) architecture
US10574243B2 (en) * 2017-01-24 2020-02-25 Intel Corporation Apparatus and method for generating stable reference current
US9991897B1 (en) * 2017-01-25 2018-06-05 Qualcomm Incorporated Sampling phase-locked loop (PLL)
US11251797B2 (en) * 2018-01-25 2022-02-15 Sony Semiconductor Solutions Corporation Time-to-digital converter and phase locked loop
US20190326915A1 (en) 2018-04-19 2019-10-24 Qualcomm Incorporated Sampling Phase-Locked Loop (PLL)
US10637637B2 (en) * 2018-09-24 2020-04-28 Qualcomm Incorporated Fixing dead-zone in clock data recovery circuits
JP6896186B2 (ja) * 2018-11-20 2021-06-30 三菱電機株式会社 ロック検出回路及び位相同期回路
US11063599B2 (en) 2019-04-23 2021-07-13 Samsung Electronics Co., Ltd Apparatus and method for automatic search of sub-sampling phase locked loop (SS-PLL) locking acquisition

Also Published As

Publication number Publication date
JP2024520565A (ja) 2024-05-24
WO2022260823A1 (en) 2022-12-15
KR20240017350A (ko) 2024-02-07
EP4352877A1 (en) 2024-04-17
TW202315339A (zh) 2023-04-01
BR112023024798A2 (pt) 2024-02-15
US11277140B1 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
US10897259B1 (en) Phase locked circuit, method of operating the same, and transceiver
US8704566B2 (en) Hybrid phase-locked loop architectures
US7986175B2 (en) Spread spectrum control PLL circuit and its start-up method
US9935640B1 (en) Gain calibration for direct modulation synthesizer using a look-up table searched by a reduced count from an overflow counter
EP3136604B1 (en) Frequency synthesizers with adjustable delays
US11057040B2 (en) Phase-locked loop circuit and clock generator including the same
US9240772B2 (en) Frequency synthesiser
CN117397168A (zh) 采样锁相环
EP3208943B1 (en) Fractional frequency synthesizer
US11595028B2 (en) Frequency doubler with duty cycle correction
US20190326915A1 (en) Sampling Phase-Locked Loop (PLL)
JP2013179590A (ja) フェーズロックドループ
EP3136603B1 (en) Frequency synthesizers with amplitude control
JP2012525795A (ja) アキュムレータおよび位相デジタル変換器を使用する２ポイント変調のデジタル位相同期ループ
US20230318607A1 (en) Digitally Augmented Analog Phase Locked Loop with Accurate Bandwidth
US20210409029A1 (en) Calibration of Sampling-Based Multiplying Delay-Locked Loop (MDLL)
JP2006080909A (ja) 位相同期ループ回路
US20200401178A1 (en) Clock generator for adjusting jitter characteristics and operation power, semiconductor device including the clock generator, and operating method of the clock generator
US20240313792A1 (en) Dual-path phase locked loop (pll) with closed-loop vco temperature compensation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination